JPH1126642A - 半導体装置及びその製造方法及びその実装構造 - Google Patents

半導体装置及びその製造方法及びその実装構造

Info

Publication number
JPH1126642A
JPH1126642A JP9181132A JP18113297A JPH1126642A JP H1126642 A JPH1126642 A JP H1126642A JP 9181132 A JP9181132 A JP 9181132A JP 18113297 A JP18113297 A JP 18113297A JP H1126642 A JPH1126642 A JP H1126642A
Authority
JP
Japan
Prior art keywords
semiconductor device
interposer
protruding
mounting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9181132A
Other languages
English (en)
Inventor
Toshisane Kawahara
登志実 川原
Mitsuhiro Oosawa
満洋 大澤
Souchi Morioka
宗知 森岡
Yasuhiro Niima
康弘 新間
Masanori Onodera
正徳 小野寺
Norio Fukazawa
則雄 深澤
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9181132A priority Critical patent/JPH1126642A/ja
Priority to US09/029,608 priority patent/US20010003049A1/en
Priority to EP97930760A priority patent/EP0853337B1/en
Priority to KR1020017010285A priority patent/KR100357278B1/ko
Priority to CN97191078A priority patent/CN1110846C/zh
Priority to KR10-2002-7008494A priority patent/KR100418743B1/ko
Priority to CNB021262330A priority patent/CN100428449C/zh
Priority to DE69730940T priority patent/DE69730940T2/de
Priority to KR10-2003-7008937A priority patent/KR100484962B1/ko
Priority to KR1019980701863A priority patent/KR19990063586A/ko
Priority to CN2005101189007A priority patent/CN1783470B/zh
Priority to EP01126199A priority patent/EP1189270A3/en
Priority to EP01126200A priority patent/EP1189271A3/en
Priority to KR10-2003-7015884A priority patent/KR100469516B1/ko
Priority to EP02016816A priority patent/EP1271640A3/en
Priority to CN02126232A priority patent/CN1420538A/zh
Priority to PCT/JP1997/002405 priority patent/WO1998002919A1/ja
Priority to KR10-2001-7010597A priority patent/KR100373554B1/ko
Priority to TW086109806A priority patent/TW360961B/zh
Publication of JPH1126642A publication Critical patent/JPH1126642A/ja
Priority to US09/766,656 priority patent/US20020030258A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明はチップサイズパッケージ構造を有した
半導体装置及びその製造方法及びその実装構造に関し、
半導体装置の端子レイアウトの自由度を高めると共に信
頼性の向上を図ることを課題とする。 【解決手段】単数または複数の半導体素子１２と、この
半導体素子１２を封止する封止樹脂１６Ａと、封止樹脂
１６Ａ内に配設されて半導体素子１２と電気的に接続す
る共にその端部が封止樹脂１６Ａの側面に露出して側部
端子２０を形成する電極板１４Ａと、この電極板１４Ａ
に配設され封止樹脂１６Ａの底面から露出する突出端子
１８とを設ける。この電極板１４Ａは、半導体素子１２
で発生する熱を放熱すると共に、封止樹脂１６Ａの補強
材として機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びその実装構造に係り、特にチップサイズパ
ッケージ構造を有した半導体装置及びその製造方法及び
その実装構造に関する。近年、電子機器及び装置の小型
化の要求に伴い、半導体装置の小型化，高密度化が図ら
れている。このため、半導体装置の形状を半導体素子
（チップ）に極力近づけることにより小型化を図った、
いわゆるチップサイズパッケージ構造の半導体装置が提
案されている。
【０００２】また、高密度化により多ピン化し、かつ半
導体装置が小型化すると、外部接続端子のピッチが狭く
なる。このため、省スペースに比較的多数の外部接続端
子を形成しうる構造として、外部接続端子として突起電
極（バンプ）を用いることが行われている。
【０００３】
【従来の技術】図６１（Ａ）は、従来のベアチップ（フ
リップチップ）実装に用いられる半導体装置の一例を示
している。同図に示す半導体装置１は、大略すると半導
体素子２（半導体チップ），及び多数の突起電極４（バ
ンプ）等とにより構成されている。
【０００４】半導体素子２の下面には外部接続端子とな
る突起電極４が、例えばマトリックス状に多数形成され
ている。この突起電極４は例えばハンダボールにより構
成されており、半導体素子２の下面に形成された電極パ
ッドに夫々形成されている。また、上記した半導体装置
１を実装基板５（例えば、プリント配線基板）に実装す
るには、図６１（Ｂ）に示されるように、先ず半導体装
置１に形成されている突起電極４を実装基板５に形成さ
れている電極５ａに接合する。続いて、図６１（Ｃ）に
示されるように、半導体素子２と実装基板５との間に、
いわゆるアンダーフィルレジン６（梨地で示す）を装填
する。
【０００５】アンダーフィルレジン６は、比較的流動性
を有する樹脂を半導体素子２と実装基板５との間に形成
された間隙７（突起電極４の高さと略等しい）に充填す
ることにより形成される。このアンダーフィルレジン６
は、熱応力印加時における突起電極４と電極５ａとの間
における剥離発生を防止すると共に、半導体装置１と実
装基板５との接合強度を向上させる機能を奏している。
【０００６】
【発明が解決しようとする課題】ところで上記した半導
体装置１は、半導体素子２が外部に露出した状態で実装
基板５に配設されるため強度的に弱く、よって信頼性が
低下してしまうという問題点があった。また、突起電極
４は半導体素子２の下面に形成された電極パッドに直接
形成された構成であったため、電極パッドのレイアウト
がそのまま突起電極４の端子レイアウトとなってしま
う。即ち、上記した半導体装置１では、その内部におい
て配線の引回しができないため、外部接続端子となる突
起電極４のレイアウトの自由度が低いという問題点があ
った。
【０００７】本発明は上記の点に鑑みてなされたもので
あり、半導体装置の端子レイアウトの自由度を高めると
共に信頼性の向上を図りうる半導体装置及びその製造方
法及びその実装構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、単数または複数の半
導体素子と、前記半導体素子の一部或いは全部を封止す
る封止樹脂と、前記封止樹脂内に配設され、前記半導体
素子と電気的に接続する共にその一部が少なくとも前記
封止樹脂の側面に露出して外部接続端子を形成する電極
板とを具備することを特徴とするものである。
【０００９】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記半導体素子と前記
電極板とをフリップチップ接合したことを特徴とするも
のである。また、請求項３記載の発明では、前記請求項
１または２記載の半導体装置において、前記電極板を前
記封止樹脂の側面に加え底面にも露出させて外部接続端
子を形成するよう構成したことを特徴とするものであ
る。
【００１０】また、請求項４記載の発明では、前記請求
項１または２記載の半導体装置において、前記電極板に
突出形成された突出端子を設けると共に、前記突出端子
を前記封止樹脂の底面に露出させて外部接続端子を形成
する構成としたことを特徴とするものである。
【００１１】また、請求項５記載の発明では、前記請求
項４記載の半導体装置において、前記突出端子は、前記
電極板を塑性加工することにより前記電極板に一体的に
形成したことを特徴とするものである。また、請求項６
記載の発明では、前記請求項４記載の半導体装置におい
て、前記突出端子は、前記電極板に配設した突起電極で
あることを特徴とするものである。
【００１２】また、請求項７記載の発明では、前記請求
項１乃至６のいずれかに記載の半導体装置において、前
記半導体素子の一部を前記封止樹脂より露出させた構成
としたことを特徴とするものである。また、請求項８記
載の発明では、前記請求項１乃至７のいずれかに記載の
半導体装置において、前記封止樹脂の前記半導体素子に
近接する位置に放熱部材を配設したことを特徴とするも
のである。
【００１３】また、請求項９記載の発明に係る半導体装
置の製造方法では、金属基板に対しパターン成形処理を
行なうことにより電極板を形成する電極板形成工程と、
前記電極板に半導体素子を搭載し電気的に接続するチッ
プ搭載工程と、前記半導体素子及び前記電極板を封止す
る封止樹脂を形成する封止樹脂形成工程と、個々の半導
体装置の境界位置で、前記封止樹脂及び前記電極板を切
断することにより個々の半導体装置を切り出す切断工程
とを有することを特徴とするものである。
【００１４】また、請求項１０記載の発明では、前記請
求項９記載の半導体装置の製造方法において、前記電極
板形成工程で実施するパターン成形処理は、エッチング
法またはプレス加工法を用いて行なうことを特徴とする
ものである。また、請求項１１記載の発明では、前記請
求項９または１０記載の半導体装置の製造方法におい
て、前記チップ搭載工程で、前記半導体素子を前記電極
板に搭載する手段として、フリップチップ接合法を用い
たことを特徴とするものである。
【００１５】また、請求項１２記載の発明では、前記請
求項９または１１のいずれかに記載の半導体装置の製造
方法において、前記チップ搭載工程を実施する前に、前
記半導体素子を放熱部材上に位置決めして取り付けるチ
ップ取り付け工程を実施し、前記チップ搭載工程におい
て、前記放熱部材に取り付けられた状態で前記半導体素
子を前記電極板に搭載することを特徴とするものであ
る。
【００１６】また、請求項１３記載の発明では、前記請
求項９または１２のいずれかに記載の半導体装置の製造
方法において、前記電極板形成工程で、前記電極板より
突出する突出端子を形成すると共に、前記封止樹脂形成
工程で、前記突出端子が前記封止樹脂から露出するよう
前記封止樹脂を形成することを特徴とするものである。
【００１７】また、請求項１４記載の発明では、前記請
求項１乃至８のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記半導体
装置が装着される装着部と、前記封止樹脂の側面に露出
した外部接続端子と接続するよう設けられたリード部と
を有するソケットを用い、前記半導体装置を前記ソケッ
トに装着して前記リード部と前記外部接続端子を接続し
た上で、前記リード部を前記実装基板に接合させること
を特徴とするものである。
【００１８】また、請求項１５記載の発明では、前記請
求項４乃至６のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記外部端
子を形成する前記突出端子にバンプを配設し、このバン
プを介して前記半導体装置を前記実装基板に接合させる
ことを特徴とするものである。
【００１９】また、請求項１６記載の発明では、前記請
求項３乃至８のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記外部接
続端子の形成位置に対応した位置に配設された可撓可能
な接続ピンと、この接続ピンを位置決めする位置決め部
材とにより構成される実装部材を用い、前記接続ピンの
上端部を前記半導体装置の外部接続端子に接合すると共
に、下端部を前記実装基板に接合することを特徴とする
ものである。
【００２０】また、請求項１７記載の発明に係る半導体
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れると共に前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備する半導体装置本体と、前記半
導体装置本体が装着されると共に、前記半導体装置本体
が接続される配線パターンがベース部材上に形成された
インタポーザと、接着性及び押圧方向に対する導電性を
有しており、前記半導体装置本体と前記インタポーザと
の間に介装され、前記半導体装置本体を前記インタポー
ザに接着固定すると共に押圧されることにより前記半導
体装置本体と前記インタポーザとを電気的に接続する異
方性導電膜と、前記ベース部材に形成された孔を介して
前記配線パターンと接続されると共に、前記半導体装置
本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とするものである。
【００２１】また、請求項１８記載の発明では、前記請
求項１７記載の半導体装置において、前記半導体装置本
体に形成された前記突起電極の配設ピッチと、前記イン
タポーザに配設された前記外部接続端子の配設ピッチを
同一ピッチとしたことを特徴とするものである。
【００２２】また、請求項１９記載の発明では、前記請
求項１７記載の半導体装置において、前記半導体装置本
体に形成された前記突起電極の配設ピッチに対し、前記
インタポーザに配設された前記外部接続端子の配設ピッ
チを大きく設定したことを特徴とするものである。
【００２３】また、請求項２０記載の発明では、前記請
求項１７乃至１９のいずれかに記載の半導体装置におい
て、前記インタポーザ上に、前記突起電極と対向する位
置に孔を有する絶縁部材を配設したことを特徴とするも
のである。また、請求項２１記載の発明では、前記請求
項１７乃至２０のいずれかに記載の半導体装置では、前
記インタポーザとしてＴＡＢ(Tape Automated Bonding)
テープを用いたことを特徴とするものである。
【００２４】また、請求項２２記載の発明に係る半導体
装置の製造方法では、半導体素子の少なくとも表面上に
突起電極を直接形成すると共に、この半導体素子の表面
上に前記突起電極の先端部を残し樹脂層を形成し半導体
装置本体を形成する半導体装置本体形成工程と、ベース
部材上に前記半導体装置本体が接続される配線パターン
を形成すると共に、前記ベース部材の前記突起電極形成
位置に対応する位置に孔を形成しインタポーザを形成す
るインタポーザ形成工程と、前記半導体装置本体と前記
インタポーザとを接着性及び押圧方向に対する導電性を
有した異方性導電膜を介して接合し、前記半導体装置本
体を前記インタポーザに接着固定すると共に押圧される
ことにより前記半導体装置本体と前記インタポーザとを
電気的に接続する接合工程と、前記半導体装置本体の搭
載面と反対側の面に、前記ベース部材に形成された孔を
介して前記配線パターンと接続されるよう外部接続端子
を形成する外部接続端子形成工程とを具備することを特
徴とするものである。
【００２５】また、請求項２３記載の発明に係る半導体
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れると共に前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備する半導体装置本体と、前記半
導体装置本体が装着されると共に、前記半導体装置本体
が接続される配線パターンがベース部材上に形成された
インタポーザと、前記半導体装置本体と前記インタポー
ザとの間に介装され、前記半導体装置本体を前記インタ
ポーザに接着固定する接着剤と、前記半導体装置本体と
前記インタポーザとを電気的に接続する導電性部材と、
前記ベース部材に形成された孔を介して前記配線パター
ンと接続されると共に、前記半導体装置本体の搭載面と
反対側の面に配設される外部接続端子とを具備すること
を特徴とするものである。
【００２６】また、請求項２４記載の発明では、前記請
求項２３記載の半導体装置において、前記導電性部材
は、導電性ペーストであることを特徴とするものであ
る。また、請求項２５記載の発明では、前記請求項２３
記載の半導体装置において、前記導電性部材は、スタッ
ドバンプであることを特徴とするものである。
【００２７】また、請求項２６記載の発明では、前記請
求項２３記載の半導体装置において、前記導電性部材
は、前記配線パターンと一体的に形成されると共に前記
接着剤の配設位置を迂回して前記突起電極に接続するフ
ライングリードであることを特徴とするものである。
【００２８】また、請求項２７記載の発明では、前記請
求項２６記載の半導体装置において、少なくとも前記突
起電極と前記フライングリードとの接続位置を樹脂封止
する構成としたことを特徴とするものである。また、請
求項２８記載の発明では、前記請求項２３記載の半導体
装置において、前記導電性部材は、前記突起電極の形成
位置に対応した位置に配設され、その上端部を前記半導
体装置の突起電極に接合すると共に、下端部を前記外部
接続端子に接合する接続ピンと、この接続ピンを位置決
めする位置決め部材とにより構成されることを特徴とす
るものである。
【００２９】また、請求項２９記載の発明では、前記請
求項２８記載の半導体装置において、前記位置決め部材
は、可撓性部材により形成されていることを特徴とする
ものである。更に、請求項３０記載の発明に係る半導体
装置の製造方法では、半導体素子の少なくとも表面上に
突起電極を直接形成すると共に、この半導体素子の表面
上に前記突起電極の先端部を残し樹脂層を形成し半導体
装置本体を形成する半導体装置本体形成工程と、ベース
部材上に前記半導体装置本体が接続される配線パターン
を形成すると共に、前記ベース部材の前記突起電極形成
位置に対応する位置に孔を形成しインタポーザを形成す
るインタポーザ形成工程と、前記半導体装置本体または
前記インタポーザの少なくとも一方に導電性部材を配設
する導電性部材配設工程と、前記半導体装置本体と前記
インタポーザとを接着剤を介して接合すると共に、前記
導電性部材により前記半導体装置本体と前記インタポー
ザとを電気的に接続する接合工程と、前記半導体装置本
体の搭載面と反対側の面に、前記ベース部材に形成され
た孔を介して前記配線パターンと接続されるよう外部接
続端子を形成する外部接続端子形成工程とを具備するこ
とを特徴とするものである。
【００３０】上記した各手段は、次のように作用する。
請求項１記載の発明に係る半導体装置によれば、半導体
素子を保護する封止樹脂内には電極板が存在し、この電
極板は封止樹脂を補強する機能を奏するため、半導体素
子の保護をより確実に行なうことができ、よって半導体
装置の信頼性を向上することができる。
【００３１】また、電極板は半導体素子と外部接続端と
の間に位置するものであるため、半導体素子に直接外部
接続端を接続する構成と異なり、電極板により半導体素
子と外部接続端との間で配線の引回しを行なうことが可
能となる。よって、電極板を設けることにより半導体装
置の端子レイアウトの自由度を高めることができる。ま
た、電極板は導電性金属よりなり、封止樹脂よりも熱伝
導性が良好であるため、半導体素子で発生した熱は電極
板を介して外部に放熱される。よって、半導体素子で発
生した熱を効率よく放熱することができる。
【００３２】更に、電極板の外部接続端子は封止樹脂の
側面に露出した構成とされているため、半導体装置を実
装基板に実装した後においてもこの外部接続端子を用い
て半導体素子の動作試験を行なうことが可能となる。ま
た、請求項２及び請求項１１記載の発明によれば、半導
体素子と電極板とをフリップチップ接合したことによ
り、小スペース内において確実に半導体素子と電極板と
を接合することができ、半導体装置の小型化を図ること
ができる。また、接合部における配線長が短いためイン
ピーダンスを低減できると共に、多ピン化にも対応する
ことができる。
【００３３】また、請求項３記載の発明によれば、電極
板を封止樹脂の側面に加え底面にも露出させて外部接続
端子を形成するよう構成したことにより、側面ばかりで
なく底面においても実装を行なうことが可能となる。よ
って、半導体装置を実装する際、実装構造の自由度を向
上させることができ、よって例えば小スペース化を図り
うる実装形態であるフェイスダウンボンディングにも対
応することが可能となる。
【００３４】また、請求項４記載の発明によれば、電極
板に突出形成された突出端子を封止樹脂の底面に露出さ
せて外部接続端子を形成することにより、実装時に確実
に外部接続端子を実装基板に接続することができる。ま
た、電極板の外部接続端子以外の部分は封止樹脂に埋設
された構成となるため、隣接する外部端子はこの封止樹
脂により絶縁される。このため、実装時にはんだにより
隣接する外部接続端子間で短絡が発生するようなことは
なく、実装時における信頼性を向上させることができ
る。
【００３５】また、請求項５記載の発明によれば、突出
端子を電極板を塑性加工することにより電極板に一体的
に形成したことにより、突出端子を別部材により形成す
る構成に比べて部品点数の削減を図ることができると共
に容易に形成することができる。また、請求項６記載の
発明によれば、突出端子を電極板に配設した突起電極と
したことにより、半導体装置をＢＧＡ(Ball Grid Arra
y) と同様に取り扱うことができ、実装性を向上させる
ことができる。
【００３６】また、請求項７及び請求項８記載の発明に
よれば、半導体素子の一部を封止樹脂より露出させた構
成としたことにより、或いは封止樹脂の半導体素子に近
接する位置に放熱部材を配設したことにより、半導体素
子で発生する熱を効率よく放熱することができる。ま
た、請求項９記載の発明によれば、電極板形成工程で金
属基板に対しパターン成形処理を行なうことにより電極
板を形成し、続くチップ搭載工程で電極板に半導体素子
を搭載し電気的に接続する。この際、パターン成形処理
において任意の配線パターンを選定できるため、電極板
により配線の引回しを行なうことが可能となり、これに
より電極板に形成される外部接続端子の端子レイアウト
に自由度を持たせることができる。
【００３７】また、封止樹脂形成工程で封止樹脂を形成
することにより、半導体素子及び電極板は封止樹脂に封
止される。よって、半導体素子及び電極板は封止樹脂に
より保護され、よって半導体装置の信頼性を向上させる
ことができる。続いて実施される切断工程により、個々
の半導体装置の境界位置で封止樹脂及び電極板を切断す
ることにより個々の半導体装置が形成される。よって、
電極板は切断位置に露出し、この露出部分を外部接続端
子として用いることができる。
【００３８】また、請求項１０記載の発明のよれば、電
極板形成工程で実施するパターン成形処理として、半導
体装置のリードフレーム形成法として一般に用いられて
いるエッチング法またはプレス加工法を適用することに
より、電極板を形成するのにリードフレーム形成法を利
用することが可能となる。よって、設備の増加を伴うこ
となく、電極板形成工程を実施することができる。
【００３９】また、請求項１２記載の発明によれば、チ
ップ搭載工程を実施する前に、半導体素子を放熱部材上
に位置決めして取り付けるチップ取り付け工程を実施す
ることにより、チップ搭載工程では放熱部材に位置決め
された状態で半導体素子を電極板に搭載される。よっ
て、チップ搭載工程において、個々の半導体素子の位置
決めを行なう必要がなくなり、形状の大きな放熱部材と
電極板とを位置決めすればよいため、位置決め処理を容
易化することができる。
【００４０】また、請求項１３記載の発明によれば、電
極板形成工程において、電極板より突出する突出端子を
形成することにより、突起端子部の形成を電極板の形成
と同時かつ一括的に行なうことができるため、半導体装
置の製造工程の簡単化を図ることができる。また、封止
樹脂形成工程で、この突出端子が封止樹脂から露出する
よう封止樹脂を形成することにより、実装時に確実に外
部接続端子を実装基板に接続することができると共に隣
接する外部接続端子間で短絡が発生することを防止する
ことができる。
【００４１】また、請求項１４記載の発明によれば、ソ
ケットを用いて半導体装置を実装基板に接合するため、
半導体装置の装着脱を容易にでき、例えばメンテナンス
等において半導体装置を交換する必要が生じたような場
合でも、容易に交換処理を行なうことができる。また、
ソケットに設けられたリード部は通常半導体装置が装着
される装着部の側部に配設されており、また半導体装置
の外部接続端子は封止樹脂の側面に露出した構成であ
る。このため、装着状態においてリード部と外部接続端
子とは対向するためリード部を引き回すことなくリード
部と外部接続端子との接続を行なうことができ、よって
ソケットの構造の簡単化を図ることができる。
【００４２】また、請求項１５記載の発明によれば、外
部端子を形成する突出端子にバンプを配設し、このバン
プを介して半導体装置を実装基板に接合させる構造とす
ることにより、半導体装置をＢＧＡ(Ball Grid Array)
と同様に実装することができ、実装性の向上及び多ピン
化への対応を図ることができる。
【００４３】また、請求項１６記載の発明によれば、接
続ピンの上端部を半導体装置の外部接続端子に接合する
と共に下端部を実装基板に接合することにより、外部接
続端子と実装基板との間には接続ピンが介在した構成と
なる。この接続ピンは可撓可能な構成であるため、例え
ば加熱時等に半導体装置側と実装基板側で熱膨張率差に
起因して応力が発生しても、この応力は接続ピンが可撓
することにより吸収される。よって、応力が印加されて
も外部接続端子と実装基板との接続を確実に維持するこ
とができ、実装の信頼性を向上させることができる。
【００４４】また、接続ピンは位置決め部材により外部
接続端子の形成位置に対応した位置に位置決めされてい
るため、実装時において個々の接続ピンと外部接続端子
または実装基板との位置決め処理を行なう必要はなく、
実装作業を容易に行なうことができる。また、請求項１
７及び請求項２２記載の発明によれば、半導体装置本体
は、半導体素子の表面上に突起電極の先端部を残し樹脂
層が形成されているため、この樹脂層が半導体素子及び
突起電極を保護すると共に、アンダーフィルレジンとし
ても機能することとなる。
【００４５】また、インタポーザは、半導体装置本体が
装着されると共にこの半導体装置本体が接続される配線
パターンがベース部材上に形成された構成であるため、
ベース部材上において任意の配線パターンを形成するこ
とができる。この配線パターンには、ベース部材に形成
された孔を介して外部接続端子が接続される。この際、
上記のように配線パターンを任意に設定できるため、配
線パターンを引き回すことにより半導体装置本体に設け
られた突起電極の形成位置に拘わらず外部接続端子の位
置を設定することができる。よって、外部接続端子の端
子レイアウトの自由度を高めることができる。
【００４６】また、異方性導電膜は接着性及び押圧方向
に対する導電性を有しているため、この異方性導電膜を
用いて半導体装置本体とインタポーザとを接合すること
ができる。この際、異方性導電膜の有する接着性により
半導体装置本体とインタポーザは機械的に接合され、ま
た異方性導電膜の有する異方性導電性により半導体装置
本体とインタポーザは電気的に接合（接続）される。こ
のように、異方性導電膜は接着性及び導電性の双方の特
性を有しているため、各機能を別個の部材により行なう
構成に比べて部品点数及び組み立て工数の低減を図るこ
とができる。
【００４７】更に、異方性導電膜は可撓性を有し、かつ
半導体装置本体とインタポーザの間に介装されるため、
この異方性導電膜は緩衝膜として機能する。よって、異
方性導電膜により、半導体装置本体とインタポーザとの
間に発生する応力を緩和することができる。また、請求
項１８記載の発明によれば、半導体装置本体に形成され
た突起電極の配設ピッチと、インタポーザに配設された
外部接続端子の配設ピッチを同一ピッチとしたことによ
り、インタポーザの形状を小さくすることができ、半導
体装置の小型化を図ることができる。
【００４８】また、請求項１９記載の発明によれば、半
導体装置本体に形成された突起電極の配設ピッチに対
し、インタポーザに配設された外部接続端子の配設ピッ
チを大きく設定したことにより、インタポーザ上におけ
る配線パターンの引回しの自由度を更に向上することが
できる。また、請求項２０記載の発明によれば、インタ
ポーザ上に、突起電極と対向する位置に孔を有する絶縁
部材を配設したことにより、半導体装置本体をインタポ
ーザに装着される際に印加される押圧力はこの孔の形成
位置に集中するため孔内における導電率は向上し、よっ
て半導体装置本体とインタポーザとの電気的接続を確実
に行なうことができる。
【００４９】また、請求項２１記載の発明によれば、イ
ンタポーザとしてＴＡＢテープを用いたことにより、Ｔ
ＡＢテープは半導体装置の構成部品として安価に供給さ
れているため、インタポーザとしてＴＡＢテープを利用
するこにより半導体装置のコスト低減を図ることができ
る。また、請求項２３及び請求項３０記載の発明によれ
ば、半導体装置本体は、半導体素子の表面上に突起電極
の先端部を残し樹脂層が形成されているため、この樹脂
層が半導体素子及び突起電極を保護すると共に、アンダ
ーフィルレジンとしても機能することとなる。
【００５０】また、インタポーザは、半導体装置本体が
装着されると共にこの半導体装置本体が接続される配線
パターンがベース部材上に形成された構成であるため、
ベース部材上において任意の配線パターンを形成するこ
とができる。この配線パターンには、ベース部材に形成
された孔を介して外部接続端子が接続される。この際、
上記のように配線パターンを任意に設定できるため、配
線パターンを引き回すことにより半導体装置本体に設け
られた突起電極の形成位置に拘わらず外部接続端子の位
置を設定することができる。よって、外部接続端子の端
子レイアウトの自由度を高めることができる。
【００５１】また、接着剤は半導体装置本体とインタポ
ーザとを機械的に接合し、また導電性部材は半導体装置
本体とインタポーザとを電気的に接合（接続）する。こ
のように、半導体装置本体とインタポーザとを接合する
際行なわれる機械的接合と電気的接合を別個の部材によ
り行なうことにより、各機能（機械的接合機能，電気的
接合機能）に最適な部材を選定することができる。これ
により、半導体装置本体とインタポーザとの機械的接合
及び電気的接合を共に確実に行なうことが可能となり、
半導体装置の信頼性を向上させることができる。
【００５２】更に、接着剤は固化した状態においても所
定の可撓性を有し、かつ半導体装置本体とインタポーザ
の間に介装されるため、この接着剤は緩衝膜として機能
する。よって、接着剤により、半導体装置本体とインタ
ポーザとの間に発生する応力を緩和することができる。
また、請求項２４記載の発明によれば、導電性部材とし
て導電性ペーストを用いたことにより、単に導電性ペー
ストを半導体素子の突起電極またはインタポーザの配線
パターンに塗布するだけで導電性部材の配設を行なうこ
とができるため、半導体装置の組み立て作業の容易化を
図ることができる。また、導電性ペーストの塗布方法と
しては、周知の技術である転写法や印刷法を用いること
ができ、よって効率よく導電性部材の配設作業を行なう
ことができる。
【００５３】また、請求項２５記載の発明によれば、導
電性部材をスタッドバンプにより構成したことにより、
半導体素子の突起電極とインタポーザの配線パターンと
はスタッドバンプを介して接合されることとなり、電気
的接続を確実に行なうことができる。また、請求項２６
記載の発明によれば、導電性部材を配線パターンと一体
的に形成されると共に接着剤の配設位置を迂回して突起
電極に接続するフライングリードにより構成したことに
より、フライングリードと突起電極との接続位置におい
ては接着剤が介在しないため、フライングリードと突起
電極との電気的接続の信頼性を向上させることができ
る。また、フライングリードはバネ性を有しているた
め、接続時にフライングリードはバネ力をもって突起電
極に圧接する。よって、これによってもフライングリー
ドと突起電極との電気的接続の信頼性を向上させること
ができる。
【００５４】また、請求項２７記載の発明によれば、突
起電極とフライングリードとの接続位置を樹脂封止した
ことにより、外力印加等によりフライングリードが変形
することを防止でき、半導体装置の信頼性を向上させる
ことができる。また、請求項２８記載の発明によれば、
接続ピンの上端部を半導体装置本体の突起電極に接合す
ると共に下端部をインタポーザに設けられた外部接続端
子に接合することにより、突起電極と外部接続端子との
間には接続ピンが介在した構成となる。
【００５５】この接続ピンは可撓可能な構成であるた
め、例えば加熱時等に半導体装置本体とインタポーザと
の間に熱膨張率差に起因して応力が発生しても、この応
力は接続ピンが可撓することにより吸収される。よっ
て、応力が印加されても外部接続端子と突起電極との接
続を確実に維持することができる。また、接続ピンは位
置決め部材により突起電極の形成位置に対応した位置に
位置決めされているため、実装時において個々の接続ピ
ンと突起電極または外部接続端子との位置決め処理を行
なう必要はなく、実装作業を容易に行なうことができ
る。
【００５６】更に、請求項２９記載の発明によれば、位
置決め部材を可撓性部材により形成したことにより、前
記のように接続ピンが可撓しても、位置決め部材はこれ
に追随して可撓するため、半導体装置本体とインタポー
ザとの間に発生する応力を位置決め部材によっても吸収
することができる。
【００５７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明の第１実施例であ
る半導体装置１０Ａを示している。図１（Ａ）は半導体
装置１０Ａの断面図であり、また図１（Ｂ）は半導体装
置１０Ａの側面図である。
【００５８】本実施例に係る半導体装置１０Ａは、大略
すると半導体素子１２，電極板１４Ａ，封止樹脂１６
Ａ，及び突出端子１８からなる極めて簡単な構成とされ
ている。半導体素子１２（半導体チップ）は、半導体基
板に電子回路が形成されたものであり、その実装面側に
は複数のバンプ電極２２が形成されている。このバンプ
電極２２は、例えば半田ボールを転写法を用いて配設し
た構成とされており、電極板１４にフリップチップ接合
により接合されている。
【００５９】このように、半導体素子１２と電極板１４
とをフリップチップ接合したことにより、ワイヤを用い
て接続する構成に比べて接合に要するスペースを小スペ
ース化することができ、半導体装置１０Ａの小型化を図
ることができる。また、接合部分における配線長を短く
することができるため、インピーダンスを低減でき電気
的特性の向上を図ることができる。更に、隣接するバン
プ電極２２間のピッチを狭ピッチ化できるため、多ピン
化にも対応することができる。
【００６０】また、上記の電極板１４はいわゆるインタ
ポーザとして機能するものであり、例えば銅合金等の導
電性金属により形成されている。この電極板１４は、図
２（Ａ）に示されるように、所定のパターン形状を有し
た複数の金属板パターン２６により構成されている
（尚、後述するように、図２（Ａ）はリードフレーム状
態の電極板１４を示している）。
【００６１】この金属板パターン２６は、図中下面に半
導体素子１２のバンプ電極２２が接合されると共に、図
中上面である半導体素子１２の配設面と異なる面に突出
端子１８が接合される。よって、金属板パターン２６
は、バンプ電極２２と突出端子１８とを電気的に接続す
る機能を奏する。また、図１（Ｂ）に示されるように、
金属板パターン２６の端部は封止樹脂１６Ａの側面から
露出し、側部端子２０を形成している。
【００６２】突出端子１８は、例えば半田よりなるボー
ルバンプ（突起電極）であり、上記のように電極板１４
に接合されている。この突出端子１８は、金属板パター
ン２６を介して対応する既定のバンプ電極２２に電気的
に接続される。封止樹脂１６Ａは、半導体素子１２，電
極板１４，及び突出端子１８の一部を封止するよう形成
されている。この封止樹脂１６Ａは、例えばポリイミ
ド，エポキシ等の絶縁性を有した樹脂であり、半導体素
子１２を覆い保護するに足る最小の大きさで形成されて
いる。これにより、半導体装置１０Ａの小型化を図るこ
とができる。
【００６３】また、封止樹脂１６Ａを形成した状態にお
いて、半導体素子１２の背面２８は封止樹脂１６Ａから
露出するよう構成されている。半導体素子１２の背面２
８は電子回路等は形成されておらず比較的強度が高い部
位であるため、背面２８を封止樹脂１６Ａから露出させ
ても特に不都合は生じない。また、返って背面２８を封
止樹脂１６Ａから露出させることにより、半導体素子１
２で発生した熱は、この背面２８から外部に放熱される
ため、半導体装置１０Ａの放熱効率を向上させることが
できる。
【００６４】また前記のように、封止樹脂１６Ａを形成
した状態において、電極板１４の端部は封止樹脂１６Ａ
の側面から露出し側部端子２０を形成している。このよ
うに、側部端子２０が封止樹脂１６Ａの側面から露出す
る構成とすることにより、側部端子２０を突出端子１８
と共に他の基板或いは装置と接続する外部接続端子とし
て用いることが可能となる。
【００６５】図１１は、本発明の第１実施例である半導
体装置の実装構造を示しており、上記した構成の半導体
装置１０Ａを実装基板３２に実装した状態を示してい
る。同図に示されるように、実装状態では突出端子１８
は封止樹脂１６Ａの底面と実装基板３２との間に位置す
ることとなり、外部から観察したりまたプローブ等のテ
スト治具を接続することはできない。
【００６６】しかるに、半導体装置１０Ａでは、側部端
子２０を封止樹脂１６Ａの側面から露出させた構成とし
ているため、半導体装置１２を実装基板３２に実装した
後においても、この側部端子２０を用いて半導体素子１
０Ａの動作試験を行なうことが可能となる。よって、不
良半導体装置の発見を容易に行なうことができ、実装時
における歩留りの向上及び信頼性の向上を図ることがで
きる。
【００６７】再び図１に戻り、半導体装置１０Ａの説明
を続ける。上記した封止樹脂１６Ａは、半導体素子１２
を覆うばかりではなく、電極板１４の突出端子１８が接
合された面にも形成されている。このため、突出端子１
８は封止樹脂１６Ａにより保持する機能を奏する。よっ
て、外力印加等により突出端子１８が半導体装置１０Ａ
から離脱することを防止することができる。また、封止
樹脂１６Ａは絶縁性を有しているため、突出端子１８の
配設密度が高い場合（即ち、狭ピッチ化された場合）で
あっても、実装時に隣接する突出端子１８間で短絡が発
生することを防止することができる。
【００６８】更に、突出端子１８は、封止樹脂１６Ａが
形成された状態において、封止樹脂１６Ａから突出する
よう構成されている。このため、実装時に確実に突出端
子１８を実装基板３２に接続することができ、また図１
１に示したように半導体装置１０ＡをＢＧＡ(Ball Grid
Array) と同様に取り扱うことができ、実装性の向上を
図ることができる。 ここで、半導体装置１０Ａに設け
られた電極板１４Ａに注目する。
【００６９】前記のように電極板１４Ａは金属板である
ため、この電極板１４Ａを半導体素子１２を保護する封
止樹脂１６Ａ内に設けることにより、電極板を封止樹脂
１６Ａを補強する補強材として機能させることができ
る。これにより、半導体素子１２の保護をより確実に行
なうことができ、よって半導体装置１０Ａの信頼性を向
上させることができる。
【００７０】また、電極板１４Ａは、外部接続端として
機能する突出端子１８及び側部端子２０と、半導体素子
１２との間に位置するものである。このため、従来のよ
うに半導体素子に直接外部接続端を接続する構成と異な
り、半導体装置１０Ａの内部において電極板１４Ａによ
り半導体素子１２と突出端子１８，側部端子２０との間
で配線の引回しを行なうことが可能となる。よって、電
極板１４を設けることにより、半導体装置１２及び外部
接続端子（突出端子１８，側部端子２０）の端子レイア
ウトの自由度を高めることができる。
【００７１】更に、電極板１４Ａは導電性金属よりな
り、一般に導電性金属（本実施例の場合は銅合金）は封
止樹脂１６Ａよりも熱伝導性が良好であるため、半導体
素子１２で発生した熱は電極板１４Ａを介して外部に放
熱される。よって、半導体素子１２で発生した熱を効率
よく放熱することができ、半導体素子１２の安定した動
作を担保することができる。
【００７２】続いて、上記構成とされた半導体装置１０
Ａの製造方法について説明する。図２乃至図５は、半導
体装置１０Ａの製造方法を説明するための図である。
尚、図２乃至図５において、図１に示した構成と対応す
る構成については同一符号を付して説明する。本実施例
に係る製造方法は、電極板形成工程，チップ搭載工程，
突出端子形成工程，封止樹脂形成工程，切断工程とを有
している。電極板形成工程では、例えばリードフレーム
材である銅合金（例えば、Ｃｕ−Ｎｉ−Ｓｎ系）よりな
る金属基板に対し、パターン成形処理を行なうことによ
り複数の電極板１４を有するリードフレーム２４Ａを形
成する。この電極板形成工程で実施されるパターン成形
処理は、エッチング法またはプレス加工法を用いて行な
われる。
【００７３】このエッチング法及びプレス加工法は、一
般の半導体装置の製造工程において、リードフレーム形
成法として一般に用いられている手法である。よって、
エッチング法またはプレス加工法を適用することによ
り、設備の増加を伴うことなくリードフレーム２４Ａを
形成することができる。図２（Ａ）は、リードフレーム
２４Ａの一部を拡大した図であり、４個の電極板１４Ａ
が示されている。本実施例に係る製造方法では、多数個
取りを行なう構成とされているため、よって同図に示さ
れるようにリードフレーム２４Ａには複数の電極板１４
Ａが形成されている。
【００７４】この電極位置１４Ａは、前記したように複
数の金属板パターン２６により構成されている。この金
属板パターン２６は、上記のパターン成形処理において
任意の配線パターンに設定するとができるため、電極板
１４Ａにより配線の引回しを行なうことが可能となり、
これにより電極板１４Ａに形成される外部接続端子の端
子レイアウトに自由度を持たせることができる。
【００７５】一方、図２（Ｂ）は、前記した電極板１４
Ａ（リードフレーム２４Ａ）に搭載される半導体素子１
２（１２Ａ〜１２Ｃ）を示している。本実施例では、一
つの電極板１４Ａに３個の半導体素子１２Ａ〜１２Ｃを
搭載する構成とされている。また、各半導体素子１２Ａ
〜１２Ｃには、夫々電極板１４Ａと電気的に接続するた
めのバンプ電極２２が配設されている。
【００７６】同図に示すように、半導体素子１２Ａ〜１
２Ｃの大きさは、必ずしも同一である必要はない。ま
た、各電極板１４Ａに形成された金属板パターン２６
は、各半導体装置１２Ａ〜１２Ｃに形成されたバンプ電
極２２の形成位置と対応するよう構成されている。上記
した電極板形成工程が終了すると、続いてチップ搭載工
程が実施される。このチップ搭載工程では、電極板１４
Ａに半導体素子１２Ａ〜１２Ｃを搭載し電気的に接続す
る処理が行なわれる。図３（Ａ），（Ｂ）は、半導体素
子１２Ａ〜１２Ｃが電極板１４Ａに搭載された状態を示
している。
【００７７】本実施例では、半導体素子１２Ａ〜１２Ｃ
を電極板１４Ａに接合する手段として、直接バンプ電極
２２を電極板１４Ａに接合するフリップチップ接合法が
採用されている。このフリップチップ接合法を用いるこ
とにより、前記したように半導体素子１２Ａ〜１２Ｃと
電極板１４Ａとの接合エリアの小スペース化を図ること
ができると共に、接続インピーダンスの低減を図ること
ができる。
【００７８】上記したチップ搭載工程が終了すると、続
いて突出端子形成工程が実施される。この突出端子形成
工程は、電極板１４Ａを構成する金属板パターン２６の
所定位置に突起端子１８を形成する。突起端子１８は半
田ボールにより構成されており、例えば転写法を用いて
金属板パターン２６に接合される。図４は、突起端子１
８が配設された電極板１４Ａを示している。この突起端
子１８は、上記のように金属板パターン２６の配線パタ
ーンを適宜選定することにより、マトリックス状に配設
されている。
【００７９】上記した突出端子形成工程が終了すると、
続いて封止樹脂形成工程が実施される。この封止樹脂形
成工程では、半導体素子１２（１２Ａ〜１２Ｃ）及び突
起端子１８が配設されたリードフレーム２４Ａを金型に
装着し、圧縮成形法を用いて封止樹脂１６Ａを形成す
る。封止樹脂１６Ａを形成することにより、半導体素子
１２及び電極板１４Ａは封止樹脂１６Ａに封止される。
よって、半導体素子１２及び電極板１４Ａは封止樹脂１
６Ａにより保護され、よって半導体装置１０Ａの信頼性
を向上させることができる。
【００８０】図５は、封止樹脂１６Ａが形成されたリー
ドフレーム２４Ａを示している。同図に示すように、封
止樹脂１６Ａが形成された状態において、半導体素子１
２（１２Ａ〜１２Ｃ）はその背面２８を封止樹脂１６Ａ
から露出されており、また突起端子１８はその先端所定
部分が封止樹脂１６Ａから突出するよう構成されてい
る。このように、半導体素子１２の背面２８を封止樹脂
１６Ａから露出させることにより放熱効率を向上できる
と共に、突起端子１８の先端部を封止樹脂１６Ａから突
出させることにより、実装性の向上を図ることができ
る。
【００８１】上記した封止樹脂形成工程が終了すると、
続いて切断工程が実施される。この切断工程では、多数
個取りを行なうために複数個一括的に形成された半導体
装置の各境界位置（図５にＡ−Ａで示す破線位置）で、
封止樹脂１６Ａ及びリードフレーム２４Ａ（電極板１４
Ａ）を切断する。これにより、図１に示す半導体装置１
０Ａが形成される。
【００８２】上記のように、封止樹脂１６Ａと共にリー
ドフレーム２４Ａ（電極板１４Ａ）を切断することによ
り、電極板１４Ａの切断位置は封止樹脂１６Ａの側面に
必ず露出することとなり側部端子２０を形成する。よっ
て、この側部端子２０を外部接続端子として用いること
ができる。続いて、第２実施例に係る半導体装置１０Ｂ
について説明する。
【００８３】図６は、第２実施例に係る半導体装置１０
Ｂを説明するための図であり、図６（Ａ）は半導体装置
１０Ｂの断面を、図６（Ｂ）は半導体装置１０Ｂの底面
を夫々示している。尚、図６において、図１を用いて説
明した第１実施例に係る半導体装置１０Ａと同一構成に
ついては、同一符号を付してその説明を省略する。ま
た、以下説明する各実施例においても、同様とする。
【００８４】前記した第１実施例に係る半導体装置１０
Ａは、電極板１４Ａに突起端子１８を形成し、この突起
端子１８を封止樹脂１６Ａから露出させる構成としてい
た。これに対し、本実施例に係る半導体装置１０Ｂは、
突起端子１８を設けることなく、電極板１４Ａを直接封
止樹脂１６Ｂから露出させたことを特徴とするものであ
る。
【００８５】本実施例に係る半導体装置１０Ｂは、突起
端子１８が設けられていないため、部品点数の削減及び
製造工程の簡単化を図ることができる。また、電極板１
４Ａは、封止樹脂１６Ｂの側面に加え底面にも露出し外
部接続端子を形成するため、側面及び底面の双方におい
て実装を行なうことができる。図１３は、半導体装置１
０Ｂを実装基板３２に実装した構造を示している。同図
に示されるように、半導体装置１０Ｂは実装基板３２に
半田３６を用いてフェイスダウンボンディングされてい
る。この際、半田３６は、電極板１４Ａの底面部ばかり
でなく、側部端子２０にも回り込んで半田付けされてい
る。
【００８６】また、本実施例に係る半導体装置１０Ｂ
は、後述する第３実施例に係る半導体装置１０Ｃと同様
に側部端子２０のみを用いて実装することも可能であ
り、よって実装構造の自由度を向上させることができ
る。続いて、第３実施例に係る半導体装置１０Ｃについ
て説明する。図７は、第３実施例に係る半導体装置１０
Ｃを説明するための図であり、図７（Ａ）は半導体装置
１０Ｃの断面を、図７（Ｂ）は半導体装置１０Ｃの上面
を夫々示している。
【００８７】前記した第２実施例に係る半導体装置１０
Ｂは、電極板１４Ａの底面及び側端部を共に直接封止樹
脂１６Ｂから露出させた構成としていたが、本実施例に
係る半導体装置１０Ｃは、電極板１４Ａの側端部のみを
封止樹脂１６Ｃから露出させ側部端子２０を形成したこ
とを特徴とするものである。本実施例に係る半導体装置
１０Ｃでは、電極板１４Ａが側部端子２０を残し封止樹
脂１６Ｃに埋設された構成とされているため、熱応力や
外力により電極板１４Ａが封止樹脂１６Ｃから剥離する
ことを防止でき、半導体装置１０Ｃの信頼性を向上させ
ることができる。
【００８８】続いて、第４実施例に係る半導体装置１０
Ｄについて説明する。図８は、第４実施例に係る半導体
装置１０Ｄを説明するための図であり、図８（Ａ）は半
導体装置１０Ｄの断面を、図８（Ｂ）は半導体装置１０
Ｄの上面を、図８（Ｃ）は半導体装置１０Ｄの底面を夫
々示している。本実施例に係る半導体装置１０Ｄは、電
極板１４Ｂに突起状端子３０（突出端子）を形成したこ
とを特徴とするものである。この突起状端子３０は電極
板１４Ｂを塑性加工（例えば、プレス加工）することに
より形成されており、よって突起状端子３０と電極板１
４Ｂとは一体的な構成とされている。
【００８９】また、突起状端子３０の形成処理は、前記
した電極板形成工程で一括的に形成することができる。
このため、突起状端子３０を形成することにより製造工
程が複雑になるようなことはなく、また突起状端子３０
を別部材により形成する構成に比べて部品点数の削減を
図ることができる。上記構成とされた突起状端子３０
は、図８（Ａ），（Ｂ）に示されるように、封止樹脂１
６Ｄの底面から露出するよう構成されている。このよう
に、突起状端子３０を封止樹脂１６Ｄの底面から露出さ
せることにより、突起状端子３０を外部接続端子として
機能させることができる。
【００９０】図１７は、上記した半導体装置１０Ｄを実
装基板３２に実装した状態を示している。同図に示され
るように、半導体装置１０Ｄは半田５４を用いて実装基
板３２に実装されるが、この際突起状端子３０は封止樹
脂１６Ｄの底面及び側面に露出した構成とされているた
め、半田５４との接合面積を大きくすることができ、よ
って確実に突起状端子３０を実装基板３２に接続するこ
とができる。
【００９１】また、突起状端子３０及び側部端子２０を
除き、電極板１４Ｂは封止樹脂１６Ｄに埋設された構成
となるため、隣接する突起状端子３０は封止樹脂１６Ｄ
により絶縁される。このため、実装時に半田５４により
隣接する突起状端子３０間で短絡が発生するようなこと
はなく、実装の信頼性を向上させることができる。図９
及び図１０は、第２実施例に係る半導体装置の製造方法
を示しており、前記した半導体装置１０Ｄの製造方法を
示している。
【００９２】尚、本実施例に係る製造方法は、図２乃至
図５を用いて説明した第１実施例に係る製造方法に対
し、電極板形成工程，封止樹脂形成工程、及び切断工程
のみが異なり他の工程は同一であるため、以下の説明で
は電極板形成工程についてのみ説明するものとする。本
実施例に係る電極板形成工程では、電極板１４Ｂを有し
たリードフレーム２４Ｂを形成する際、突起状端子３０
も一括的に塑性加工される。このように、電極板１４Ｂ
を形成するため行なわれる切断加工と、突起状端子３０
を形成するため行なわれる塑性加工を一括的に実施する
のは、リードフレーム２４Ｂを形成する金型の構成を適
宜設定することにより容易に実現することができる。
【００９３】図９は、電極板形成工程が実施されること
により形成されたリードフレーム２４Ｂを示している。
同図において、ハッチングで示される部分が突起状端子
３０であり、この突起状端子３０は電極板１４Ｂに対し
て突出した形状を有している。このように、本実施例に
よれば、突起状端子３０の形成を電極板１４Ｂの形成と
同時かつ一括的に行なうことができるため、半導体装置
１０Ｄの製造工程の簡単化を図ることができる。
【００９４】また、図１０に示されるように、封止樹脂
形成工程では突起状端子３０が封止樹脂１６Ｄから露出
するよう封止樹脂１６Ｄを形成する。このように、突起
状端子３０を封止樹脂１６Ｄから露出させるには、封止
樹脂形成工程で用いる金型のキャビティ面を突起状端子
３０に当接させた状態とすることにより、容易に実現す
ることができる。
【００９５】また、切断工程における切断位置は、図１
０にＡ−Ａで示す破線位置とされており、突起状端子３
０の側面が封止樹脂１６Ｄから露出するよう選定されて
いる。よって、図１７に示されるように、実装時におい
て半田５４は突起状端子３０の側面までも回り込み、確
実な半田付けを行なうことができる。続いて、上記した
各実施例に係る半導体装置１０Ａ〜１０Ｄを実装基板３
２に実装する実装構造について説明する。
【００９６】図１１乃至図１７は、第１乃至第７実施例
である半導体装置１０Ａ〜１０Ｄの実装構造を示してい
る。尚、図１１に示す半導体装置１０Ａを実装する第１
実施例に係る実装構造、図１３に示す半導体装置１０Ｂ
を実装する第３実施例に係る実装構造、及び図１７に示
す半導体装置１０Ｄを実装する第７実施例に係る実装構
造については既に説明済であるため、ここでの説明は省
略するものとする。
【００９７】図１２は、第２実施例に係る半導体装置の
実装構造を示している。本実施例に係る実装構造は、第
１実施例に係る半導体装置１０Ａを例に挙げたものであ
り、外部端子を形成する突起端子１８に実装用バンプ３
４を配設し、この実装用バンプ３４を介して半導体装置
１０Ａを実装基板３２に接合させたことを特徴とするも
のである。
【００９８】このように、実装用バンプ３４を介して半
導体装置１０Ａを実装基板３２に接合させる構造とする
ことにより、半導体装置１０ＡをＢＧＡ(Ball Grid Arr
ay)と同様に実装することができ、実装性の向上及び多
ピン化への対応を図ることができる。また、突起端子１
８は電極板１４Ａに形成されるものであるため、その体
積を大きくするには限界があるが、実装用バンプ３４の
体積は任意に設定することができる。よって、隣接する
実装用バンプ３４間で短絡が発生しない範囲において実
装用バンプ３４の体積を最大とすることにより、半導体
装置１０Ａと実装基板３２との接合力を増大することが
でき、これにより実装の信頼性を向上させることができ
る。尚、本実施例に係る実装構造は、他の実施例に係る
半導体装置１０Ａ，１０Ｂ，１０Ｄについても適用でき
るものである。
【００９９】図１４は、第４実施例に係る半導体装置の
実装構造を示している。本実施例に係る実装構造は、第
２実施例に係る半導体装置１０Ｂを例に挙げたものであ
り、実装部材３８を用いて半導体装置１０Ｂを実装基板
３２に接合させたことを特徴とするものである。実装部
材３８は、接続ピン４０と位置決め部材４２とにより構
成されている。接続ピン４０は可撓可能な導電性金属材
料（例えば、導電性を有したバネ材）よりなり、電極板
１４Ａの外部接続端子として機能する位置と対応した位
置に配設されている。また、位置決め部材４２はシリコ
ンゴム等の可撓性及び絶縁性を有した材料により形成さ
れており、接続ピン４０を上記の所定位置に位置決めす
る機能を奏するものである。
【０１００】上記構成とされた実装部材３８は、実装さ
れた状態において、接続ピン４０の上端部が半導体装置
１０Ｂの電極板１４Ａに接合（例えば、半田付け接合）
し、また接続ピン４０の下端部は実装基板３２に接合さ
れる。従って本実施例に係る実装構造では、外部接続端
子と実装基板との間には接続ピンが介在した構成とな
る。接続ピン４０は、前記のように可撓可能な構成であ
るため、例えば加熱時等に半導体装置１０Ｂと実装基板
３２との間で熱膨張率差に起因した応力が発生しても、
この応力は接続ピン４０が可撓することにより吸収され
る。
【０１０１】よって、上記の応力が印加されても半導体
装置１０Ｂと実装基板３２との接合状態を確実に維持す
ることができ、実装の信頼性を向上させることができ
る。この際、接続ピン４０を保持する位置決め部材４２
も可撓性を有した構成とされているため、接続ピン４０
の可撓変形を阻止するようなことはなく、応力の吸収を
確実に行なうことができる。
【０１０２】更に、接続ピン４０は位置決め部材４２に
より位置決めされているため、実装時において個々の接
続ピン４０と半導体装置１０Ｂ（電極板１４Ａ）、また
は個々の接続ピン４０と実装基板３２との位置決め処理
を行なう必要はなく、実装作業の容易化を図ることがで
きる。尚、本実施例に係る実装構造は、他の実施例に係
る半導体装置１０Ａ，１０Ｂ，１０Ｄについても適用で
きるものである。図１５は、第５実施例に係る半導体装
置の実装構造を示している。
【０１０３】本実施例に係る実装構造は、第３実施例に
係る半導体装置１０Ｃを例に挙げたものであり、ソケッ
ト４４を用いて半導体装置１０Ｃを実装基板３２に実装
したことを特徴とするものである。ソケット４４は、半
導体装置１０Ｃが装着される装着部４６と、封止樹脂１
６Ｃの側面に露出した側部端子２０と接続するよう設け
られたリード部４８とを有した構成とされている。そし
て、半導体装置１０Ｃを装着部４６に装着し、リード部
４８の上部と半導体装置１０Ｃの側部端子２０とを電気
的に接続した上で、リード部４８の下部を実装基板３２
に接合（例えば、半田付け接合）する。これにより、半
導体装置１０Ｃはソケット４４を介して実装基板３２に
実装される。
【０１０４】このように、ソケット４４を用いて半導体
装置１０Ｃを実装基板３２に実装する構造とすることに
より、実装基板３２に対する半導体装置１０Ｃの装着脱
は、単にソケット４４に対し半導体装置１０Ｃを装着脱
すればよいため、半導体装置１０Ｃの装着脱を容易に行
なうことが可能となる。このため、例えばメンテナンス
等において半導体装置１０Ｃを交換する必要が生じたよ
うな場合でも、容易に交換処理を行なうことができる。
【０１０５】また、ソケット４４に設けられたリード部
４８は、装着部４６の側部に配設されており、また半導
体装置１０Ｃの側部端子２０は封止樹脂１６Ｃの側面に
露出した構成である。このため、半導体装置１０Ｃを装
着部４６に装着した状態においてリード部４８と側部端
子２０とは対向するため、リード部４８を引き回すこと
なくリード部４８と半導体装置１０Ｃとの接続を行なう
ことができ、よってソケット４４の構造の簡単化を図る
ことができる。
【０１０６】図１６は、第６実施例に係る半導体装置の
実装構造を示している。本実施例に係る実装構造は、前
記した第５実施例に係る実装構造と同様にリード部５０
を用いて半導体装置１０Ｃを実装基板３２に実装するも
のであるが、装着部４６に代えてダイステージ５２を利
用したことを特徴とするものである。本実施例に係るソ
ケット５１は、リードフレーム材料により一体的に形成
されたリード部５０とダイステージ５２とにより構成さ
れている。ダイステージ５２は半導体装置１０Ｃを装着
する部分であり、その外周位置に複数のリード部５０が
形成されている。このリード部５０は、その半導体装置
１０Ｃと対向する部分の一部が直角上方に折曲され、側
部端子２０と電気的に接続するよう構成されている。
【０１０７】上記構成とされたソケット５１を用いるこ
とによっても、第５実施例に係る実装構造と同様に半導
体装置１０Ｃの装着脱を容易に行なうことが可能とな
る。また、ソケット５１を構成するリード部５０とダイ
ステージ５２は一体的な構成であるため、部品点数の削
減を図ることができると共に容易にソケット５１を製造
することができる。
【０１０８】続いて、第５実施例である半導体装置１０
Ｅについて説明する。図１８は、第５実施例である半導
体装置１０Ｅの断面図である。本実施例に係る半導体装
置１０Ｅは、前記した第１実施例に係る半導体装置１０
Ａに対し、その上面に放熱板５６（放熱部材）を設けた
ことを特徴とするものである。放熱板５６は、例えばア
ルミニウム板等の熱伝導率が良好で、かつ軽量の材質が
選定されている。この放熱板５６は、熱伝導性が高い接
着剤を用いて半導体素子１２及び封止樹脂１６Ａに接着
されている。このように、封止樹脂１６Ａの半導体素子
１２に近接する位置に放熱板５６を配設したことによ
り、半導体素子１２で発生する熱を効率よく放熱するこ
とができる。
【０１０９】特に、本実施例では半導体素子１２の背面
２８は封止樹脂１６Ａから露出した構成とされており、
放熱板５６はこの露出した背面２８に直接接着された構
成とされている。よって、放熱板５６と半導体素子１２
との間に、熱伝導性が不良な封止樹脂１６Ａが介在しな
いため、放熱特性を更に良好なものとすることができ
る。
【０１１０】続いて、上記構成とされた半導体装置１０
Ｅの製造方法（第３実施例に係る製造方法）について説
明する。図１９乃至図２４は、半導体装置１０Ｅの製造
方法を説明するための図である。尚、図１９乃至図２４
において、第１実施例に係る製造方法の説明に用いた図
２乃至図５で示した構成と対応するものについては同一
符号を付し、またその説明は省略する。
【０１１１】本実施例に係る製造方法は、第１実施例に
係る製造方法に対し、少なくともチップ搭載工程を実施
する前に、半導体素子１２を放熱板５６上に位置決めし
て取り付けるチップ取り付け工程を実施することを特徴
とするものである。また、電極板形成工程，チップ搭載
工程，突出端子形成工程，封止樹脂形成工程，及び切断
工程は、基本的には第１実施例と同様の処理が行なわれ
る。
【０１１２】図１９は、電極板形成工程を実施すること
により形成されたリードフレーム２４Ａの一部を拡大し
た図であり、図中破線で囲まれた領域が１個の半導体装
置１０Ｅに対応する領域である（以下、この領域を接合
領域５８という）。また、図２０はチップ取り付け工程
を説明するための図である。チップ取り付け工程では、
前記した接合領域５８と同一面積を有した放熱板５６を
形成しておき、この放熱板５６上に半導体素子１２（１
２Ａ〜１２Ｃ）を電極板１４Ａへの配設位置と対応する
位置に位置決めして接着する。これにより、各半導体素
子１２（１２Ａ〜１２Ｃ）は、電極板１４Ａへの配設位
置に固定されたこととなり、また３個の半導体素子１２
Ａ〜１２Ｃを一括的に取り扱うことが可能となる。
【０１１３】尚、図２０に示す例では、各放熱板５６は
接合領域５８に対応した大きさに分離され別個の構成と
されているが、図２１に示すように、連結部６０により
各放熱板５６をリードフレーム２４Ａの各接合領域５８
の形成位置と対応するよう連結した構成としてもよい。
上記したチップ取り付け工程が終了すると、続いてチッ
プ搭載工程及び突出端子形成工程が実施される。図２２
及び図２３は、チップ搭載工程及び突出端子形成工程が
終了した状態のリードフレーム２４Ａを示している。図
２２は、放熱板５６がリードフレーム２４Ａに取り付け
られた一部を拡大して示す図であり、また図２３はその
全体を示す図である。
【０１１４】チップ搭載工程では、半導体素子１２（１
２Ａ〜１２Ｃ）が取り付けられた放熱板５６をリードフ
レーム２４Ａに配設することにより、電極板１４Ａに半
導体素子１２Ａ〜１２Ｃを搭載し電気的に接続する処理
が行なわれる。前記したように、本実施例ではチップ搭
載工程を実施する前に、半導体素子１２（１２Ａ〜１２
Ｃ）を放熱板５６上に位置決めして取り付けるチップ取
り付け工程が実施されている。よって、チップ搭載工程
では、放熱板５６をリードフレーム２４Ａの接合領域５
８に位置決めして取り付けることにより、複数の半導体
素子１２（１２Ａ〜１２Ｃ）を一括的に電極板１４に搭
載することができる。
【０１１５】これにより、チップ搭載工程では個々の半
導体素子１２（１２Ａ〜１２Ｃ）の位置決めを行なう必
要がなくなり、単に形状の大きな放熱板５６と電極板１
４（リードフレーム２４Ａ）とを位置決めすればよいた
め、位置決め処理を容易化することができる。また、図
２１に示した、連結部６０により複数の放熱板５６が接
合領域５８に対応して設けられたものを用いることによ
り、更に多数個の半導体素子１２を一括的に電極板１４
（リードフレーム２４Ａ）に位置決めして搭載すること
ができ、位置決め処理が更に容易化し半導体装置１０Ｅ
の製造効率を向上させることができる。
【０１１６】上記したチップ搭載工程及び突出端子形成
工程が終了すると、続いて封止樹脂形成工程が実施され
る。この封止樹脂形成工程では、半導体素子１２（１２
Ａ〜１２Ｃ）及び突起端子１８が配設されたリードフレ
ーム２４Ａを金型に装着し、圧縮成形法を用いて封止樹
脂１６Ａを形成する。この際、本実施例では、各電極板
１４Ａには放熱板５６が配設された状態となっているた
め、この放熱板５６を下型の一部として用いることがで
きる。
【０１１７】図２４は、封止樹脂１６Ａが形成されたリ
ードフレーム２４Ａを示している。同図に示すように、
封止樹脂１６Ａは放熱板５６より内側に形成されるた
め、離型時における離型性を向上させることができる。
そして、上記した封止樹脂形成工程が終了すると、続い
て切断工程が実施され、図２４にＡ−Ａで示す破線位置
で切断処理が行なわれることにより、図１８に示す半導
体装置１０Ｅが形成される。
【０１１８】続いて、第６実施例である半導体装置１０
Ｆについて説明する。図２５は、第６実施例である半導
体装置１０Ｆの断面図である。本実施例に係る半導体装
置１０Ｅは、前記した第５実施例に係る半導体装置１０
Ｅに対し、放熱板５６の上部に更に放熱フィン６２を配
設したことを特徴とするものである。放熱フィン６２は
多数のフィン部６１を設けることにより、その放熱面積
は広くなっている。また、放熱フィン６２は、熱伝導性
の良好な接着剤により放熱板５６の上部に接着されてい
る。よって、放熱フィン６２を放熱板５６に配設するこ
とにより放熱効率は更に向上し、半導体素子１２をより
効率的に冷却することができる。
【０１１９】続いて、第７乃至第１０実施例に係る半導
体装置１０Ｇ〜１０Ｊについて説明する。この各半導体
装置１０Ｇ〜１０Ｊは、共に放熱板５６を配設すること
により、半導体素子１２から発生する熱を効率よく放熱
するよう構成したことを特徴とするものである。図２６
は、第７実施例である半導体装置１０Ｇを示している。
本実施例に係る半導体装置１０Ｇは、前記した第２実施
例に係る半導体装置１０Ｂ（図６参照）に放熱板５６を
配設した構成とされている。図２７は、第８実施例であ
る半導体装置１０Ｈを示している。本実施例に係る半導
体装置１０Ｈは、前記した第４実施例に係る実装構造で
用いた実装部材３８を有しており（図１４参照）、か
つ、半導体素子１２の上部に放熱板５６を配設した構成
とされている。
【０１２０】また、図２８は、第９実施例である半導体
装置１０Ｉを示している。本実施例に係る半導体装置１
０Ｉは、前記した第３実施例に係る半導体装置１０Ｃ
（図７参照）に放熱板５６を配設した構成とされてい
る。更に、図２９は、第１０実施例である半導体装置１
０Ｊを示している。本実施例に係る半導体装置１０Ｊ
は、前記した第４実施例に係る半導体装置１０Ｄ（図８
参照）に放熱板５６を配設した構成とされている。この
ように、各半導体装置１０Ｇ〜１０Ｊに夫々放熱板５６
を配設することにより、放熱効率の向上を図ることがで
きる。
【０１２１】続いて、第１１実施例である半導体装置１
０Ｋについて説明する。図３０は第１１実施例に係る半
導体装置１０Ｋを説明するための図であり、図３０
（Ａ）は半導体装置１０Ｋの断面を、図３０（Ｂ）は半
導体装置１０Ｋの底面を夫々示している。本実施例に係
る半導体装置１０Ｋは、大略すると半導体装置本体７
０，インタポーザ７２Ａ，異方性導電膜７４，及び外部
接続端子７６等により構成されている。
【０１２２】半導体装置本体７０は、半導体素子７８，
突起電極８０，及び樹脂層８２等により構成されてい
る。半導体素子７８（半導体チップ）は、半導体基板に
電子回路が形成されたものであり、その実装側の面には
多数の突起電極８０が配設されている。突起電極８０
は、例えば半田ボールを転写法を用いて配設された構成
とされており、外部接続電極として機能するものであ
る。
【０１２３】また、樹脂層８２（梨地で示す）は、例え
ばポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，及
び耐熱性液晶樹脂等の熱可塑性樹脂）等の熱硬化性樹脂
よりなり、半導体素子７８のバンプ形成側面の全面にわ
たり形成されている。従って、半導体素子７８に配設さ
れている突起電極８０は、この樹脂層８２により封止さ
れた状態となるが、突起電極８０の先端部は樹脂層８２
から露出するよう構成されている。即ち、樹脂層８２
は、先端部を残して突起電極８０を封止するよう半導体
素子７８に形成されている。
【０１２４】上記構成とされた半導体装置本体７０は、
その全体的な大きさが略半導体素子７８の大きさと等し
い、いわゆるチップサイズパッケージ構造となる。ま
た、上記したように半導体装置本体７０は、半導体素子
７８上に樹脂層８２が形成された構成とされており、か
つこの樹脂層８２は先端部を残し突起電極８０を封止し
た構造とされている。このため、樹脂層８２によりデリ
ケートな突起電極８０は保持されることとなり、よって
この樹脂層８２はアンダーフィルレジン６と同様の機能
を奏することとなる。
【０１２５】また、インタポーザ７２Ａは半導体装置本
体７０と外部接続端子７６を電気的に接続する中間部材
として機能するものであり、配線パターン８４Ａとベー
ス部材８６Ａとにより構成されている。本実施例では、
インタポーザ７２ＡとしてＴＡＢ(Tape Automated Bond
ing)テープを利用したことを特徴としている。このよう
に、インタポーザ７２ＡとしてＴＡＢテープを用いるこ
とにより、一般にＴＡＢテープは半導体装置の構成部品
として安価に供給されているため、半導体装置１０Ｋの
コスト低減を図ることができる。
【０１２６】インタポーザ７２Ａを構成する配線パター
ン８４Ａは、例えば銅をプリント配線した構成とれさて
いる。ベース部材８６Ａは例えばポリイミド系の絶縁性
樹脂よりなり、半導体装置本体７０に形成された突起電
極８０の形成位置と対応する位置には孔８８が貫通形成
されている。また、異方性導電膜７４は、接着性を有す
る可撓性樹脂内に導電性フィラーを混入したものであ
る。よって、異方性導電膜７４は接着性と押圧方向に対
する導電性とを共に有したものである。この異方性導電
膜７４は、図示されるように、半導体装置本体７０とイ
ンタポーザ７２Ａとの間に介装される。
【０１２７】これにより、半導体装置本体７０とインタ
ポーザ７２Ａは、異方性導電膜７４の有する接着性によ
り接着される。また、この接着時において半導体装置本
体７０はインタポーザ７２ａに向け押圧されるため、半
導体装置本体７０とインタポーザ７２Ａは、異方性導電
膜７４により電気的に接続される。また、外部接続端子
７６は半田ボールよりなり、ベース部材３６Ａに形成さ
れた孔８８を介して配線パターン８４Ａと接続される。
この外部接続端子７６は、半導体装置本体７０の搭載の
邪魔にならないように、半導体装置本体７０の搭載面と
反対側の面に配設される。
【０１２８】更に、本実施例に係る半導体装置１０Ｋ
は、半導体装置本体７０に形成された突起電極８０の配
設ピッチと、インタポーザ７２Ａに配設された外部接続
端子７６の配設ピッチとが同一ピッチとなるよう構成さ
れている。これに伴い、異方性導電膜７４及びインタポ
ーザ７２Ａの平面視した時の面積は、半導体装置本体７
０の平面視した時の面積と略等しくなるよう構成されて
いる。
【０１２９】上記のように、半導体装置本体７０に形成
された突起電極８０の配設ピッチと、インタポーザ７２
Ａに配設された外部接続端子ま７６の配設ピッチを同一
ピッチとしたことにより、異方性導電膜７４及びインタ
ポーザ７２Ａの形状を小さくすることができ、半導体装
置１０Ｋの小型化を図ることができる。ところで、上記
したインタポーザ７２Ａは、配線パターン８４Ａがベー
ス部材８６Ａ上に形成された構成であるため、このベー
ス部材８６Ａ上において任意の配線パターンを形成する
ことが可能である。即ち、ベース部材８６Ａ上におい
て、配線パターン８４Ａを引き回すことが可能となる。
【０１３０】このように、ベース部材８６Ａ上において
配線パターン８４Ａを引き回すことにより、半導体装置
本体７０に設けられた突起電極８０の形成位置に拘わら
ず外部接続端子７６の配設位置を設定することができ
る。よって、外部接続端子７６の端子レイアウトを設定
するに際し、その自由度を高めることができるため、半
導体装置本体７０の設計及び、半導体装置１０Ｋが実装
される実装基板の配線設計を容易化することができる。
【０１３１】また、前記したように、異方性導電膜７４
は接着性及び押圧方向に対する導電性を有しているた
め、この異方性導電膜７４を用いて半導体装置本体７０
とインタポーザ７２Ａとを接合することができる。この
際、異方性導電膜７４の有する接着性により半導体装置
本体７０とインタポーザ７２Ａは機械的に接合され、ま
た異方性導電膜７４の有する異方性導電性により半導体
装置本体７０とインタポーザ７２Ａは電気的に接合（接
続）される。
【０１３２】このように、異方性導電膜７４は接着性及
び導電性の双方の特性を有しているため、各機能を別個
の部材により行なう構成に比べて部品点数及び組み立て
工数の低減を図ることができる。更に、異方性導電膜７
４は可撓性を有し、かつ半導体装置本体７０とインタポ
ーザ７２Ａとの間に介装されるため、この異方性導電膜
７４を緩衝膜として機能させることができる。よって、
半導体装置本体７０とインタポーザ７２Ａとの間に発生
する応力（例えば、熱応力等）を異方性導電膜７４によ
り緩和することができ、半導体装置１０Ｋの信頼性を向
上させることができる。
【０１３３】続いて、上記構成とされた半導体装置１０
Ｋの製造方法について説明する。図３１は、半導体装置
１０Ｋの製造方法（第４実施例に係る製造方法）を示し
ている。同図に示すように、半導体装置１０Ｋを製造す
るには、予め別工程において半導体装置本体７０，異方
性導電膜７４，及びインタポーザ７２Ａを形成してお
く。そして、図示されるように半導体装置本体７０とイ
ンタポーザ７２Ａとの位置決めを行なった上で、半導体
装置本体７０とインタポーザ７２Ａとの間に異方性導電
膜７４を介装し、半導体装置本体７０をインタポーザ７
２Ａに向け押圧する。
【０１３４】これにより、前記のように異方性導電膜７
４の有する接着性により半導体装置本体７０とインタポ
ーザ７２Ａは機械的に接合されると共に、異方性導電膜
７４の有する異方性導電性により半導体装置本体７０と
インタポーザ７２Ａは電気的に接合される。よって、本
実施例の製造方法によれば、半導体装置本体７０とイン
タポーザ７２Ａとの機械的接合処理及び電気的接合処理
を一括的に行なうことができるため、半導体装置１０Ｋ
の製造工程を簡単化することができる。
【０１３５】上記のように半導体装置本体７０とインタ
ポーザ７２Ａとの接合処理が終了すると、続いて半田ボ
ールよりなる外部接続端子７６を転写法によりインタポ
ーザ７２Ａに接合する。この際、外部接続端子７６の転
写は加熱雰囲気中で行なわれるため、外部接続端子７６
は溶融して孔８８内に進入してインタポーザ７２Ａの配
線パターン８４Ａと電気的に接続する。
【０１３６】この際、上記のように外部接続端子７６は
インタポーザ７２Ａに形成された孔８８内に進入するた
め、外部接続端子７６とインタポーザ７２Ａとの接合力
は強くなる。よって、外部接続端子７６がインタポーザ
７２Ａから離脱することを防止でき、半導体装置１０Ｋ
の信頼性を向上させることができる。続いて、第１２実
施例である半導体装置１０Ｌについて説明する。
【０１３７】図３２は、第１２実施例に係る半導体装置
１０Ｌの要部を拡大して示した図である。尚、図３２に
おいて、図３０を用いて説明した第１１実施例に係る半
導体装置１０Ｋの構成と対応する構成については、同一
符号を付してその説明を省略する。本実施例に係る半導
体装置１０Ｌは、インタポーザ７２Ａ上に所定の厚さを
有する絶縁部材９４を配設したことを特徴とするもので
ある。この絶縁部材９４は例えばポリイミド系の絶縁樹
脂であり、半導体装置本体７０に設けられた突起電極８
０の形成位置と対応する位置には接続孔９６が形成され
ている。
【０１３８】上記構成とされた半導体装置１０Ｌによれ
ば、半導体装置本体７０をインタポーザ７２Ａに装着す
る際、半導体装置本体７０をインタポーザ７２Ａに向け
押圧すると、この押圧力により異方性導電膜７４は変形
付勢される。この際、特に接続孔９６の形成位置におい
ては、異方性導電膜７４は狭い接続孔９６内に入り込も
うとし、よって接続孔９６内の内圧は高くなる。
【０１３９】このように、接続孔９６内における異方性
導電膜７４の圧力が集中的に高くなるため、異方性導電
膜７４内に混入されている導電性フィラーの密度も高く
なる。よって、異方性導電膜７４の接続孔９６内におけ
る導電率は向上し、よって半導体装置本体７０とインタ
ポーザ７２Ａとの電気的な接続を確実に行なうことがで
きる。
【０１４０】図３３及び図３４は、半導体装置１０Ｌの
製造方法（第５実施例に係る製造方法）を示している。
尚、図３３及び図３４において、第４実施例に係る製造
方法を説明するのに用いた図３１に示した構成と対応す
る構成については同一符号を付してその説明を省略す
る。また、以下の製造方法では、半導体装置１０Ｌを多
数個取りする方法について説明するものとする。
【０１４１】半導体装置１０Ｌを製造するには、予め別
工程において半導体装置本体７０が複数個形成されたウ
ェハ９０，異方性導電膜７４，及びインタポーザ７２Ａ
が複数個形成されたＴＡＢテープ９２を形成しておく。
このＴＡＢテープ９２を形成する際、その上面（ウェハ
９０が装着される面）の半導体装置本体７０と対向する
位置に絶縁部材９４を形成する。この絶縁部材９４は、
例えばホトレジストの形成技術を利用して形成すること
ができる。また、この絶縁部材９４を形成する際、突起
電極８０の形成位置と対応する位置に接続孔９６を形成
しておく。
【０１４２】そして、図３３に示されるように、突起電
極８０と接続孔９６との位置決めを行なった上で、ウェ
ハ９０とＴＡＢテープ９２との間に異方性導電膜７４を
介装し、ウェハ９０をＴＡＢテープ９２に向け押圧す
る。これにより、前記のように異方性導電膜７４の有す
る接着性によりウェハ９０とＴＡＢテープ９２は機械的
に接合されると共に、異方性導電膜７４の有する異方性
導電性により突起電極８０は配線パターン８４Ａに電気
的に接合される。この際、前記したように接続孔９６内
においては異方性導電膜７４の導電性が向上するため、
突起電極８０と配線パターン８４Ａとの電気的接続を確
実に行なうことができる。
【０１４３】図３４は、ウェハ９０とＴＡＢテープ９２
とが接合された状態を示している。このように、ウェハ
９０とＴＡＢテープ９２の接合処理が終了すると、続い
て図３４にＡ−Ａで示す破線位置で切断処理が行なわれ
る。これにより、個々の半導体装置本体７０及びインタ
ポーザ７２Ａが形成され、図３２に示す半導体装置１０
Ｌが形成される。よって、本実施例の製造方法によれ
ば、半導体装置本体７０とインタポーザ７２Ａとの機械
的接合処理及び電気的接合処理を一括的に行なうことが
できるため、半導体装置１０Ｌの製造工程を簡単化する
ことができる。また、本実施例ではいわゆる多数個取り
ができるため、半導体装置１０Ｌの製造効率を向上する
ことができる。
【０１４４】更に、一般に異方性導電膜７４を用いた電
気的接続構造では、電気的接続の歩留りが低下すること
が問題とされるが、本実施例では半導体装置本体７０
（突起電極８０）と対向する位置に接続孔９６が形成さ
れた絶縁部材９４を配設したことにより、突起電極８０
と配線パターン８４Ａとの電気的接続を確実に行なうこ
とができる。よって、半導体装置１０Ｌの信頼性を向上
させることができる。
【０１４５】続いて、第１３実施例である半導体装置１
０Ｍについて説明する。図３５は、第１３実施例に係る
半導体装置１０Ｍを示しており、図３５（Ａ）は半導体
装置１０Ｍの断面を、図３５（Ｂ）は半導体装置１０Ｍ
の底面を示している。尚、図３５において、図３０を用
いて説明した第１１実施例に係る半導体装置１０Ｋの構
成と対応する構成については、同一符号を付してその説
明を省略する。
【０１４６】前記した第１１実施例に係る半導体装置１
０Ｋでは、小型化を図るために半導体装置本体７０に形
成された突起電極８０の配設ピッチと、インタポーザ７
２Ａに配設された外部接続端子７６の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置１０Ｍは、半導体装置本体７０に形
成された突起電極８０の配設ピッチに対し、インタポー
ザ７２Ｂに配設された外部接続端子７６の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ７２Ｂの面積は半導体装置本体７０の
面積に対し広くなっている。
【０１４７】このように、突起電極８０の配設ピッチに
対し外部接続端子７６の配設ピッチを大きく設定したこ
とにより、インタポーザ７２Ｂ上における配線パターン
８４Ｂの引回しの自由度を更に向上することができる。
具体的には、図３５（Ｂ）に示されるように、突起電極
８０が配設される接続孔９６の形成位置と外部接続端子
７６の配設位置とを離間させ、この接続孔９６と外部接
続端子７６とを配線パターン８４Ｂで接続することが可
能となる。
【０１４８】これにより、外部接続端子７６の端子レイ
アウトの自由度が向上し端子設計の容易化を図ることが
できる。また、半導体装置本体７０の高密度化により突
起電極８０の電極間ピッチが狭ピッチ化しても、突起電
極８０と外部接続端子７６との配設位置を異ならせるこ
とができるため、上記の狭ピッチ化に容易に対応するこ
とができる。
【０１４９】図３６は、上記した半導体装置１０Ｍの製
造方法（第６実施例に係る製造方法）を示す図である。
また、同図では、多数個取りを行なう方法ではなく、個
々に半導体装置１０Ｍを形成する方法を例に挙げて示し
ている。本実施例に係る半導体装置１０Ｍの製造方法で
は、予め別工程において半導体装置本体７０，異方性導
電膜７４，及びインタポーザ７２Ｂを形成しておく。そ
して、突起電極８０と接続孔９６との位置決めを行なっ
た上で、半導体装置本体７０とインタポーザ７２Ｂとの
間に異方性導電膜７４を介装し、半導体装置本体７０を
インタポーザ７２Ｂに向け押圧する。
【０１５０】これにより、異方性導電膜７４の有する接
着性により半導体装置本体７０とインタポーザ７２Ｂは
機械的に接合されると共に、異方性導電膜７４の有する
異方性導電性により半導体装置本体７０とインタポーザ
７２Ｂは電気的に接合される。これにより、図３５に示
す半導体装置１０Ｍが形成される。よって、本実施例の
製造方法によっても、半導体装置本体７０とインタポー
ザ７２Ｂとの機械的接合処理及び電気的接合処理を一括
的に行なうことができるため、半導体装置１０Ｍの製造
工程を簡単化することができる。
【０１５１】続いて、第１４実施例である半導体装置１
０Ｎについて説明する。図３７は、第１４実施例である
半導体装置１０Ｎを示す断面図である。尚、図３７にお
いて、図３０を用いて説明した第１１実施例に係る半導
体装置１０Ｋの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第１１実施例
に係る半導体装置１０Ｋは、半導体装置本体７０とイン
タポーザ７２Ａを接合するのに異方性導電性膜７４を用
い、半導体装置本体７０とインタポーザ７２Ａとを電気
的及び機械的に一括的に接合する構成とされていた。
【０１５２】これに対し、本実施例に係る半導体装置１
０Ｎは、異方性導電性膜７４に代えて接着剤９８と導電
性ペースト１００（導電性部材）を設けたことを特徴と
するものである。接着剤９８は、例えばポリイミド系の
絶縁性樹脂であり、硬化した後においても所定の可撓性
を有する材質に選定されている。この接着剤９８は、半
導体装置本体７０とインタポーザ７２Ａとの間に介装さ
れ、この半導体装置本体７０とインタポーザ７２Ａとを
接着固定する機能を奏する。また、接着剤９８の突起電
極８０の形成位置に対応する位置には通孔１０２が形成
されている。
【０１５３】一方、導電性ペースト１００は所定の粘性
を有しており、よって上記の通孔１０２内にも入り込め
る構成とされている。この導電性ペースト１００は、通
孔１０２内に介装されることにより、半導体装置本体７
０とインタポーザ７２Ａとを電気的に接続する機能を奏
する。具体的には、導電性ペースト１００により突起電
極８０と配線パターン８４Ａとが電気的に接続され、こ
れにより半導体装置本体７０とインタポーザ７２Ａは電
気的に接続される。
【０１５４】上記のように、本実施例に係る半導体装置
１０Ｎでは、接着剤９８が半導体装置本体７０とインタ
ポーザ７２Ａとを機械的に接合し、また導電性ペースト
１００が半導体装置本体７０とインタポーザ７２Ａとを
電気的に接合（接続）する。このように、半導体装置本
体７０とインタポーザ７２Ａとを接合する際行なわれる
機械的接合と電気的接合を別個の部材（接着剤９８，導
電性ペースト１００）により行なうことにより、各機能
（機械的接合機能，電気的接合機能）に最適な部材を選
定することができる。これにより、半導体装置本体７０
とインタポーザ７２Ａとの機械的接合及び電気的接合を
共に確実に行なうことが可能となり、半導体装置１０Ｎ
の信頼性を向上させることができる。
【０１５５】更に、接着剤９８は固化した状態において
も所定の可撓性を有し、かつ半導体装置本体７０とイン
タポーザ７２Ａの間に介装されるため、この接着剤９８
は緩衝膜として機能する。よって、接着剤９８により、
半導体装置本体７０とインタポーザ７２Ａとの間に発生
する応力を緩和することができる。尚、本実施例に係る
半導体装置１０Ｎは突起電極８０の配設ピッチと外部接
続端子７６の配設ピッチとが等しく設定された構成であ
るため、半導体装置１０Ｎの小型化を図ることができ
る。
【０１５６】図３８乃至図４０は、半導体装置１０Ｎの
製造方法（第７実施例に係る製造方法）を示している。
尚、図３８乃至図４０において、第５実施例に係る製造
方法を説明するのに用いた図３３及び図３４に示した構
成と対応する構成については同一符号を付してその説明
を省略する。また、以下の製造方法では、半導体装置１
０Ｎを多数個取りする方法について説明するものとす
る。
【０１５７】半導体装置１０Ｎを製造するには、予め別
工程において半導体装置本体７０が複数個形成されたウ
ェハ９０，接着剤９８，及びインタポーザ７２Ｂが複数
個形成されたＴＡＢテープ９２を形成しておく。この半
導体装置７０を形成する際、複数形成されている突起電
極８０にはそれぞれ導電性ペースト１００が塗布されて
いる。また、接着剤９８の突起電極８０の形成位置と対
応する位置には、通孔１０２が予め穿設されている。更
に、ＴＡＢテープ９２を形成する際、その上面（ウェハ
９０が装着される面）の半導体装置本体７０と対向する
位置に絶縁部材９４を形成する。
【０１５８】この絶縁部材９４は、例えばホトレジスト
の形成技術を利用して形成することができる。また、こ
の絶縁部材９４を形成する際、突起電極８０の形成位置
と対応する位置に接続孔９６を形成しておく。そして、
突起電極８０と接続孔９６との位置決めを行なった上
で、ウェハ９０とＴＡＢテープ９２との間に接着剤９８
を介装し、ウェハ９０をＴＡＢテープ９２に接着固定す
る。これにより、接着材９８によりウェハ９０とＴＡＢ
テープ９２は機械的に接合されると共に、導電性ペース
ト１００は通孔１０２及び接続孔９６内に入り込み、突
起電極８０と配線パターン８４Ａは電気的に接合され
る。図３９は、ウェハ９０とＴＡＢテープ９２とが接合
された状態を示している。
【０１５９】このように、ウェハ９０とＴＡＢテープ９
２の接合処理が終了すると、続いて図３９にＡ−Ａで示
す破線位置で切断処理が行なわれる。これにより、個々
の半導体装置本体７０及びインタポーザ７２Ｂが形成さ
れ、図３７に示す半導体装置１０Ｎが形成される（図３
７に示す半導体装置１０Ｎは、絶縁部材９４が設けられ
ていない構成を示している）。
【０１６０】尚、上記した製造方法では、半導体装置１
０Ｎを多数個取りする方法について述べたが、図４０に
示すように、個々に半導体装置１０Ｎを製造することも
可能である。続いて、第１５実施例である半導体装置１
０Ｐについて説明する。図４１は、第１５実施例に係る
半導体装置１０Ｐを示す断面図である。尚、図４１にお
いて、図３７を用いて説明した第１４実施例に係る半導
体装置１０Ｎの構成と対応する構成については、同一符
号を付してその説明を省略する。
【０１６１】前記した第１４実施例に係る半導体装置１
０Ｎでは、小型化を図るために半導体装置本体７０に形
成された突起電極８０の配設ピッチと、インタポーザ７
２Ａに配設された外部接続端子７６の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置１０Ｐは、半導体装置本体７０に形
成された突起電極８０の配設ピッチに対し、インタポー
ザ７２Ｂに配設された外部接続端子７６の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ７２Ｂの面積は半導体装置本体７０の
面積に対し広くなっている。
【０１６２】このように、突起電極８０の配設ピッチに
対し外部接続端子７６の配設ピッチを大きく設定したこ
とにより、インタポーザ７２Ｂ上における配線パターン
８４Ｂの引回しの自由度を更に向上することができる。
これにより、外部接続端子７６の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極８０の電極間ピッチが狭ピッチ化してもこ
れに容易に対応することができる。
【０１６３】図４２は、上記した半導体装置１０Ｐの製
造方法（第８実施例に係る製造方法）を示す図である。
また、同図では、多数個取りを行なう方法ではなく、個
々に半導体装置１０Ｐを形成する方法を例に挙げて示し
ている。本実施例に係る半導体装置１０Ｐの製造方法で
も、予め別工程において半導体装置本体７０，接着材９
８，及びインタポーザ７２Ｂを形成しておく。また、半
導体装置７０を形成する際、複数形成されている突起電
極８０にはそれぞれ導電性ペースト１００を塗布してお
く。また、接着剤９８の突起電極８０の形成位置と対応
する位置には、通孔１０２を予め穿設しておく。更に、
絶縁部材９４の突起電極８０の形成位置と対応する位置
には、接続孔９６を形成しておく。
【０１６４】そして、突起電極８０と接続孔９６との位
置決めを行なった上で、半導体装置本体７０とインタポ
ーザ７２Ｂとの間に接着剤９８を介装し、半導体装置本
体７０をインタポーザ７２Ｂに接着固定する。これによ
り、接着材９８により半導体装置本体７０とインタポー
ザ７２Ｂは機械的に接合されると共に、導電性ペースト
１００は通孔１０２及び接続孔９６内に入り込み、突起
電極８０と配線パターン８４Ａは電気的に接合される。
以上の処理を実施することにより、図４１に示す半導体
装置１０Ｐが形成される。
【０１６５】続いて、第１６実施例である半導体装置１
０Ｑについて説明する。図４３は、第１６実施例である
半導体装置１０Ｑを示す断面図である。尚、図４３にお
いて、図３７を用いて説明した第１４実施例に係る半導
体装置１０Ｎの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第１４実施例
に係る半導体装置１０Ｎは、導電性部材として導電性ペ
ースト１００を用い、この導電性ペースト１００により
半導体装置本体７０とインタポーザ７２Ａとを電気的に
接合（接続）する構成とされていた。これに対し、本実
施例に係る半導体装置１０Ｑは、導電性ペースト１００
に代えてスタッドバンプ１０４（導電性部材）を設けた
ことを特徴とするものである。
【０１６６】スタッドバンプ１０４は、インタポーザ７
２Ａに形成された配線パターン８４Ａ上の所定位置（突
起電極８０と対応する位置）に配設されている。また、
このスタッドバンプ１０４はワイヤボンディング技術を
用いて形成される。具体的には、ワイヤボンディング装
置を用い、先ずキャピラリから延出した金線の先端部に
金ボールを形成し、続いてこの金ボールを配線パターン
８４Ａの上記所定位置に押圧する。
【０１６７】続いて、キャピラリを超音波振動させて金
ボールを配線パターン８４Ａに超音波溶接する。その
後、金線をクランプした上でキャピラリを上動させて金
線を切断する。以上の処理を行なうことにより、配線パ
ターン８４Ａ上にスタッドバンプ１０４が形成される。
このスタッドバンプ１０４は、通孔１０２を介して突起
電極８０に接続し、これにより半導体装置本体７０とイ
ンタポーザ７２Ａとを電気的に接続する機能を奏する。
【０１６８】上記のように、本実施例に係る半導体装置
１０Ｑでは、接着剤９８が半導体装置本体７０とインタ
ポーザ７２Ａとを機械的に接合し、またスタッドバンプ
１０４が半導体装置本体７０とインタポーザ７２Ａとを
電気的に接合（接続）する。このように、機械的接合と
電気的接合を別個の部材（接着剤９８，スタッドバンプ
１０４）により行なうことにより、半導体装置本体７０
とインタポーザ７２Ａとの機械的接合及び電気的接合を
共に確実に行なうことが可能となり、半導体装置１０Ｑ
の信頼性を向上させることができる。
【０１６９】また、接続状態において、スタッドバンプ
１０４は突起電極８０に食い込んだ状態で接続されるた
め、スタッドバンプ１０４と突起電極８０との電気的接
続を確実に行なうことができる。尚、本実施例に係る半
導体装置１０Ｑは突起電極８０の配設ピッチと外部接続
端子７６の配設ピッチとが等しく設定された構成である
ため、半導体装置１０Ｑの小型化を図ることができる。
【０１７０】図４４乃至図４６は、半導体装置１０Ｑの
製造方法（第９実施例に係る製造方法）を示している。
尚、図４４乃至図４６において、第７実施例に係る製造
方法を説明するのに用いた図３８乃至図４０に示した構
成と対応する構成については同一符号を付してその説明
を省略する。また、以下の製造方法では、半導体装置１
０Ｑを多数個取りする方法について説明するものとす
る。
【０１７１】半導体装置１０Ｑを製造するには、予め別
工程において半導体装置本体７０が複数個形成されたウ
ェハ９０，接着剤９８，及びインタポーザ７２Ｂが複数
個形成されたＴＡＢテープ９２を形成しておく。このＴ
ＡＢテープ９２を形成する際、その上面（ウェハ９０が
装着される面）の半導体装置本体７０と対向する位置に
絶縁部材９４を形成する。また、絶縁部材９４を形成す
る際、突起電極８０の形成位置と対応する位置に接続孔
９６を形成し、更に接続孔９６の内部の配線パターン８
４Ａ上にスタッドバンプ１０４を形成する。
【０１７２】そして、突起電極８０と接続孔９６との位
置決めを行なった上で、ウェハ９０とＴＡＢテープ９２
との間に接着剤９８を介装し、ウェハ９０をＴＡＢテー
プ９２に押圧しつつ接着固定する。これにより、接着材
９８によりウェハ９０とＴＡＢテープ９２は機械的に接
合されると共に、スタッドバンプ１０４は通孔１０２及
び接続孔９６を介して突起電極８０に食い込んだ状態と
なり、よって突起電極８０と配線パターン８４Ａはスタ
ッドバンプ１０４より電気的に接合される。図４５は、
ウェハ９０とＴＡＢテープ９２とが接合された状態を示
している。
【０１７３】このように、ウェハ９０とＴＡＢテープ９
２の接合処理が終了すると、続いて図４５にＡ−Ａで示
す破線位置で切断処理が行なわれる。これにより、個々
の半導体装置本体７０及びインタポーザ７２Ｂが形成さ
れ、図４３に示す半導体装置１０Ｑが形成される（図４
３に示す半導体装置１０Ｎは、絶縁部材９４が設けられ
ていない構成を示している）。
【０１７４】尚、上記した製造方法では、半導体装置１
０Ｑを多数個取りする方法について述べたが、図４６に
示すように、個々に半導体装置１０Ｑを製造することも
可能である。続いて、第１７実施例である半導体装置１
０Ｒについて説明する。図４７は、第１７実施例に係る
半導体装置１０Ｒを示す断面図である。尚、図４７にお
いて、図４３を用いて説明した第１６実施例に係る半導
体装置１０Ｑの構成と対応する構成については、同一符
号を付してその説明を省略する。
【０１７５】前記した第１６実施例に係る半導体装置１
０Ｑでは、小型化を図るために半導体装置本体７０に形
成された突起電極８０の配設ピッチと、インタポーザ７
２Ａに配設された外部接続端子７６の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置１０Ｒは、半導体装置本体７０に形
成された突起電極８０の配設ピッチに対し、インタポー
ザ７２Ｂに配設された外部接続端子７６の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ７２Ｂの面積は半導体装置本体７０の
面積に対し広くなっている。
【０１７６】このように、突起電極８０の配設ピッチに
対し外部接続端子７６の配設ピッチを大きく設定したこ
とにより、インタポーザ７２Ｂ上における配線パターン
８４Ｂの引回しの自由度を更に向上することができる。
これにより、外部接続端子７６の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極８０の電極間ピッチが狭ピッチ化してもこ
れに容易に対応することができる。
【０１７７】図４８は、上記した半導体装置１０Ｑの製
造方法（第１０実施例に係る製造方法）を示す図であ
る。また、同図では、多数個取りを行なう方法ではな
く、個々に半導体装置１０Ｑを形成する方法を例に挙げ
て示している。本実施例に係る半導体装置１０Ｑの製造
方法でも、予め別工程において半導体装置本体７０，接
着材９８，及びインタポーザ７２Ｂを形成しておく。こ
の際、接着剤９８の突起電極８０の形成位置と対応する
位置には、通孔１０２を予め穿設しておく。また、イン
タポーザ７２Ｂに絶縁部材９４を形成すると共に、絶縁
部材９４の突起電極８０の形成位置と対応する位置に接
続孔９６を形成しておく。更に、接続孔９６内に露出し
た配線パターン８４Ａには、前記したワイヤボンディン
グ技術を用いてスタッドバンプ１０４を形成しておく。
【０１７８】そして、突起電極８０と接続孔９６との位
置決めを行なった上で、半導体装置本体７０とインタポ
ーザ７２Ｂとの間に接着剤９８を介装し、半導体装置本
体７０をインタポーザ７２Ｂに押圧しつつ接着固定す
る。これにより、接着材９８により半導体装置本体７０
とインタポーザ７２Ｂは機械的に接合されると共に、ス
タッドバンプ１０４は通孔１０２及び接続孔９６を介し
て突起電極８０に食い込んだ状態となる。以上の処理を
行なうことにより、突起電極８０と配線パターン８４Ａ
はスタッドバンプ１０４より電気的に接合され、よって
図４７に示す半導体装置１０Ｒが形成される。
【０１７９】続いて、第１８実施例である半導体装置１
０Ｓについて説明する。図４９は、第１８実施例である
半導体装置１０Ｓを示す断面図である。尚、図４９にお
いて、図３７を用いて説明した第１４実施例に係る半導
体装置１０Ｎの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第１４乃至１
７実施例に係る半導体装置１０Ｎ〜１０Ｒは、導電性部
材として導電性ペースト１００或いはスタッドバンプ１
０４を用い、この導電性ペースト１００或いはスタッド
バンプ１０４により半導体装置本体７０とインタポーザ
７２Ａとを電気的に接合（接続）する構成とされてい
た。これに対し、本実施例に係る半導体装置１０Ｓは、
上記の導電性ペースト１００或いはスタッドバンプ１０
４に代えてフライングリード１０６（導電性部材）を設
けたことを特徴とするものである。
【０１８０】フライングリード１０６は、インタポーザ
７２Ｃに形成された配線パターン８４Ｃと一体的に形成
されており、インタポーザ７２Ｃの外周縁部より斜め上
方向（半導体装置本体７０に向かう方向）に延出した構
成とされている。また、このフライングリード１０６の
形成位置は、突起電極８０の形成位置と対応するよう設
定されている。
【０１８１】フライングリード１０６を形成するには、
予め形成されたインタポーザ７２Ｃのフライングリード
１０６の形成部分に対応するベース部材８６Ｃをドライ
エッチング等により除去し、これにより単体となって配
線パターン３７Ｃを上記した斜め上方向にむけ折曲形成
する。これにより、インタポーザ７２Ｃの外周縁部位置
にフライングリード１０６が形成される。
【０１８２】このフライングリード１０６は、接着剤９
８の配設位置を迂回して突起電極８０に接続し、これに
より半導体装置本体７０とインタポーザ７２Ａとを電気
的に接続する機能を奏する。また、突起電極８０とフラ
イングリード１０６との接続位置は、カバー樹脂１０８
により樹脂封止されている。これにより、外力印加等に
よりフライングリード１０６が変形することを防止で
き、半導体装置１０Ｓの信頼性を向上させることができ
る。
【０１８３】上記のように、本実施例に係る半導体装置
１０Ｓでは、接着剤９８が半導体装置本体７０とインタ
ポーザ７２Ｃとを機械的に接合し、またスタッドバンプ
１０４が半導体装置本体７０とインタポーザ７２Ｃとを
電気的に接合（接続）する。このように、機械的接合と
電気的接合を別個の部材（接着剤９８，フライングリー
ド１０６）により行なうことにより、半導体装置本体７
０とインタポーザ７２Ａとの機械的接合及び電気的接合
を共に確実に行なうことが可能となり、半導体装置１０
Ｑの信頼性を向上させることができる。
【０１８４】また、フライングリード１０６と突起電極
８０との接続位置においては絶縁性を有する接着剤９８
が介在しないため、フライングリード１０６と突起電極
８０との電気的接続の信頼性を向上させることができ
る。更に、フライングリード１０６はバネ性を有してい
るため、接続時にフライングリード１０６はバネ力をも
って突起電極８０に圧接する。よって、これによっても
フライングリード１０６と突起電極８０との電気的接続
の信頼性を向上させることができる。
【０１８５】図５０乃至図５４は、半導体装置１０Ｓの
製造方法（第１１実施例に係る製造方法）を示してい
る。尚、図５０乃至図５４において、第７実施例に係る
製造方法を説明するのに用いた図３８乃至図４０に示し
た構成と対応する構成については同一符号を付してその
説明を省略する。また、以下の製造方法では、半導体装
置１０Ｓを多数個取りする方法について説明するものと
する。
【０１８６】半導体装置１０Ｓを製造するには、図５０
に示すように、予め別工程において半導体装置本体７０
が複数個形成されたウェハ９０，接着剤９８，及びイン
タポーザ７２Ｃを形成しておく。また、このインタポー
ザ７２Ｃを形成する際、上記した形成方法によりフライ
ングリード１０６を形成しておく。そして、突起電極８
０とフライングリード１０６との位置決めを行なった上
で、ウェハ９０と各インタポーザ７２Ｃとの間に接着剤
９８を介装し、各インタポーザ７２Ｃをウェハ９０に押
圧しつつ接着固定する。これにより、図５１に示すよう
に、接着材９８によりウェハ９０とインタポーザ７２Ｃ
は機械的に接合される。また、フライングリード１０６
は突起電極８０に押圧されることにより発生するバネ力
により突起電極８０に圧接し、よって突起電極８０とフ
ライングリード１０６は確実に電気的接合が行なわれ
る。
【０１８７】上記のように、接着材９８によりウェハ９
０とインタポーザ７２Ｃとが機械的に接合され、かつ突
起電極８０とフライングリード１０６とが電気的に接続
されると、続いて少なくとも突起電極８０とフライング
リード１０６との接続位置を含むウェハ９０とインタポ
ーザ７２Ｃ間にカバー樹脂１０８が形成される。このカ
バー樹脂１０８は、ポッティングにより形成しても、も
たモールド成形により形成する構成としてもよい。図５
１は、カバー樹脂１０８が形成された状態を示してい
る。
【０１８８】このように、カバー樹脂１０８の形成処理
が終了すると、続いて図５２にＡ−Ａで示す破線位置で
切断処理が行なわれ、これにより図４９に示す半導体装
置１０Ｓが形成される。尚、上記した製造方法では、半
導体装置１０Ｑを多数個取りする方法について述べた
が、図５３及び図５４に示すように、半導体装置１０Ｓ
を個々に製造することも可能である。
【０１８９】続いて、第１９実施例である半導体装置１
０Ｔについて説明する。図５５（Ａ）は、第１９実施例
である半導体装置１０Ｔを示す断面図である。尚、図５
５において、図３７を用いて説明した第１４実施例に係
る半導体装置１０Ｎの構成と対応する構成については、
同一符号を付してその説明を省略する。前記した第１４
乃至１８実施例に係る半導体装置１０Ｎ〜１０Ｓは、導
電性部材として導電性ペースト１００，スタッドバンプ
１０４，或いはフライングリード１０６を用い、この導
電性ペースト１００，スタッドバンプ１０４，フライン
グリード１０６により半導体装置本体７０とインタポー
ザ７２Ａ，７２Ｂとを電気的に接合（接続）する構成と
されていた。
【０１９０】これに対し、本実施例に係る半導体装置１
０Ｕは、上記の導電性ペースト１００或いはスタッドバ
ンプ１０４に代えて、インタポーザ７２Ｄに導電性部材
として、接続ピン１１０と位置決め部材１１２を組み込
んだ構成としたことを特徴とするものである。本実施例
に係るインタポーザ７２Ｄは、大略すると接続ピン１１
０，位置決め部材１１２，接着剤１１４，及びベース部
材１１６等により構成されている。接続ピン１１０は、
突起電極８０の形成位置に対応した位置に配設され、組
み立てられた状態において、その上端部を突起電極８０
に接合すると共に、下端部を外部接続端子７６に接合さ
れる。また、位置決め部材１１２は、この接続ピン１１
０を突起電極８０の形成位置に位置決めする機能を有す
るものであり、シリコンゴム等の可撓性材料により形成
されている。
【０１９１】上記のように、接続ピン１１０を保持した
位置決め部材１１２は、接着剤１１４によりベース部材
１１６に接着固定される。この際、ベース部材１１６の
突起電極８０の形成位置と対向する位置には孔８８が形
成されており、接続ピン１１０はこの孔８８を介して外
部接続端子７６と接続される。図５５（Ｂ）は、接続ピ
ン１１０と外部接続端子７６との接続位置を拡大して示
している。同図に示されるように、接続ピン１１０は外
部接続端子７６内に食い込んだ状態で接続されており、
よって確実に電気的に接続されている。
【０１９２】上記構成とされた半導体装置１０Ｔでは、
接続ピン１１０の上端部を突起電極８０に接合すると共
に下端部を外部接続端子７６に接合しているため、突起
電極８０と外部接続端子７６との間に接続ピン１１０が
介在した構成となる。この接続ピン１１０は可撓可能な
構成であるため、例えば加熱時等に半導体装置本体７０
とインタポーザ７２Ｄとの間に熱膨張率差に起因して応
力が発生しても、この応力は接続ピン１１０が可撓する
ことにより吸収される。よって、応力が印加されても外
部接続端子７６と突起電極８０との接続を確実に維持す
ることができる。
【０１９３】また、接続ピン１１０は位置決め部材によ
り突起電極８０の形成位置に対応した位置に位置決めさ
れている。このため、実装時において個々の接続ピン１
１０と突起電極８０または外部接続端子７６との位置決
め処理を行なう必要はなく、実装作業を容易に行なうこ
とができる。更に、位置決め部材１１２は可撓性部材に
より形成されているため、前記のように接続ピン１１０
が可撓しても、位置決め部材１１２はこれに追随して可
撓するため、半導体装置本体７０とインタポーザ７２Ｄ
との間に発生する応力を位置決め部材１１２によっても
吸収することができる。
【０１９４】図５６乃至図５８は、半導体装置１０Ｔの
製造方法（第１２実施例に係る製造方法）を示してい
る。尚、図５６乃至図５８において、第７実施例に係る
製造方法を説明するのに用いた図３８乃至図４０に示し
た構成と対応する構成については同一符号を付してその
説明を省略する。また、以下の製造方法では、半導体装
置１０Ｔを多数個取りする方法について説明するものと
する。
【０１９５】半導体装置１０Ｓを製造するには、図５６
に示すように、予め別工程において半導体装置本体７０
が複数個形成されたウェハ９０，接続ピン１１０を保持
した位置決め部材１１２，接着剤１１４，及びベース部
材１１６を形成しておく。接着剤１１４及びベース部材
１１６の突起電極８０の形成位置と対応する位置には、
孔８８及び通孔１０２を形成しておく。
【０１９６】そして、突起電極８０と位置決めピン１１
０との位置決めを行なった上で、ウェハ９０をインタポ
ーザ７２Ｄ（接続ピン１１０，位置決め部材１１２，接
着剤１１４，ベース部材１１６）に加熱しつつ押圧す
る。これにより、図５７に示すように、接続ピン１１０
の上端部は突起電極８０内に嵌入し、かつ下端部は外部
接続端子７６に嵌入する。よって突起電極８０と外部接
続端子７６は接続ピン１１０を介して電気的に接続され
る。
【０１９７】このように、突起電極８０と外部接続端子
７６との接続処理が終了すると、続いて図５７にＡ−Ａ
で示す破線位置で切断処理が行なわれ、これにより図５
５（Ａ）に示す半導体装置１０Ｔが形成される。尚、上
記した製造方法では、半導体装置１０Ｔを多数個取りす
る方法について述べたが、図５８に示すように、半導体
装置１０Ｔを個々に製造することも可能である。
【０１９８】続いて、第２０実施例である半導体装置１
０Ｕについて説明する。図５９は、第２０実施例に係る
半導体装置１０Ｕを示す断面図である。尚、図５９にお
いて、図５５を用いて説明した第１９実施例に係る半導
体装置１０Ｔの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第１９実施例
に係る半導体装置１０Ｔでは、小型化を図るために半導
体装置本体７０に形成された突起電極８０の配設ピッチ
と、インタポーザ７２Ｄに配設された接続ピン１１０の
配設ピッチとを同一ピッチとするよう構成していた。
【０１９９】これに対し、本実施例に係る半導体装置１
０Ｕは、半導体装置本体７０に形成された突起電極８０
の配設ピッチに対し、インタポーザ７２Ｂに配設された
外部接続端子７６の配設ピッチを大きく設定したことを
特徴とするものである。これに伴い、インタポーザ７２
Ｂの面積は半導体装置本体７０の面積に対し広くなって
いる。
【０２００】このように、突起電極８０の配設ピッチに
対し外部接続端子７６の配設ピッチを大きく設定したこ
とにより、インタポーザ７２Ｂ上における配線パターン
８４Ｂの引回しの自由度を更に向上することができる。
これにより、外部接続端子７６の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極８０（接続ピン１１０）の電極間ピッチが
狭ピッチ化してもこれに容易に対応することができる。
【０２０１】図６０は、上記した半導体装置１０Ｔの製
造方法（第１３実施例に係る製造方法）を示す図であ
る。また、同図では、多数個取りを行なう方法ではな
く、個々に半導体装置１０Ｔを形成する方法を例に挙げ
て示している。本実施例に係る半導体装置１０Ｔの製造
方法では、予め別工程において半導体装置本体７０，接
続ピン１１０を保持した位置決め部材１１２，接着剤１
１４，及びインタポーザ７２Ｂを形成しておく。この
際、接着剤１１４の突起電極８０の形成位置と対応する
位置には、通孔１０２を予め穿設しておく。
【０２０２】そして、突起電極８０と位置決めピン１１
２，及び位置決めピン１１２と接続孔９６との位置決め
を行なった上で、半導体装置本体７０をインタポーザ７
２Ｂに加熱しつつ押圧する。これにより、接続ピン１１
０の上端部は突起電極８０内に嵌入し、かつ下端部は外
部接続端子７６に嵌入すし、よって突起電極８０と外部
接続端子７６は接続ピン１１０を介して電気的に接続さ
れる。以上の処理を行なうことにより、図５９に示す半
導体装置１０Ｕが形成される。
【０２０３】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、半導体素子を保護する封止樹脂内には電極
板が存在し、この電極板は封止樹脂を補強する機能を奏
するため、半導体素子の保護をより確実に行なうことが
でき、よって半導体装置の信頼性を向上することができ
る。
【０２０４】また、外部接続端子は半導体素子と電気的
に接続された電極板の一部として形成されているため、
この電極板の半導体素子との接続位置と外部接続端子の
形成位置との間の部分において、配線の引回しを行なう
ことが可能となる。よって、電極板を設けることにより
半導体装置の端子レイアウトの自由度を高めることがで
きる。
【０２０５】また、電極板は導電性金属よりなり、封止
樹脂よりも熱伝導性が良好であるため、半導体素子で発
生した熱は電極板を介して外部に放熱される。よって、
半導体素子で発生した熱を効率よく放熱することができ
る。更に、電極板の外部接続端子は封止樹脂の側面に露
出した構成とされているため、半導体装置を実装基板に
実装した後においてもこの外部接続端子を用いて半導体
素子の動作試験を行なうことが可能となる。
【０２０６】また、請求項２及び請求項１１記載の発明
によれば、小スペース内において確実に半導体素子と電
極板とを接合することができ、半導体装置の小型化を図
ることができる。また、接合部における配線長が短いた
めインピーダンスを低減できると共に多ピン化にも対応
することができる。また、請求項３記載の発明によれ
ば、側面ばかりでなく底面においても実装を行なうこと
が可能となるため、実装構造の自由度を向上させること
ができる。
【０２０７】また、請求項４記載の発明によれば、実装
時に確実に外部接続端子を実装基板に接続することがで
きると共に、隣接する外部接続端子間で短絡が発生する
ことを防止することができる。また、請求項５記載の発
明によれば、突出端子を電極板に一体的に形成したこと
により、突出端子を別部材により形成する構成に比べて
部品点数の削減を図ることができると共に容易に形成す
ることができる。
【０２０８】また、請求項６記載の発明によれば、半導
体装置をＢＧＡ(Ball Grid Array)と同様に取り扱うこ
とができ、実装性を向上させることができる。また、請
求項７及び請求項８記載の発明によれば、半導体素子で
発生する熱を効率よく放熱することができる。また、請
求項９記載の発明によれば、パターン成形処理において
任意の配線パターンを選定できるため、電極板により配
線の引回しを行なうことが可能となり、これにより電極
板に形成される外部接続端子の端子レイアウトに自由度
を持たせることができる。
【０２０９】また、封止樹脂形成工程で封止樹脂を形成
することにより半導体素子及び電極板は封止樹脂に封止
され保護されるため、半導体装置の信頼性を向上させる
ことができる。更に、切断工程において個々の半導体装
置の境界位置で封止樹脂及び電極板は切断され、よって
電極板は切断位置において露出するため、この露出部分
を外部接続端子として用いることができる。
【０２１０】また、請求項１０記載の発明のよれば、電
極板を形成するのにリードフレーム形成法を利用するこ
とが可能となり、よって設備の増加を伴うことなく電極
板形成工程を実施することができる。また、請求項１２
記載の発明によれば、チップ搭載工程において個々の半
導体素子の位置決めを行なう必要がなくなり、形状の大
きな放熱部材と電極板とを位置決めすればよいため、位
置決め処理を容易化することができる。
【０２１１】また、請求項１３記載の発明によれば、突
起端子部の形成を電極板の形成と同時かつ一括的に行な
うことができるため、半導体装置の製造工程の簡単化を
図ることができる。また、実装時に確実に外部接続端子
を実装基板に接続することができると共に隣接する外部
接続端子間で短絡が発生することを防止することができ
る。
【０２１２】また、請求項１４記載の発明によれば、ソ
ケットを用いて半導体装置を実装基板に接合するため半
導体装置の装着脱を容易に行なうことができる。また、
半導体装置の装着状態においてリード部と外部接続端子
とは対向するため、リード部を引き回すことなくリード
部と外部接続端子との接続を行なうことができ、よって
ソケットの構造の簡単化を図ることができる。
【０２１３】また、請求項１５記載の発明によれば、半
導体装置をＢＧＡと同様に実装することができ、実装性
の向上及び多ピン化への対応を図ることができる。ま
た、請求項１６記載の発明によれば、加熱時等に半導体
装置側と実装基板側で熱膨張率差に起因して応力が発生
しても、この応力は接続ピンが可撓することにより吸収
されるため、外部接続端子と実装基板との接続を確実に
維持することができ、実装の信頼性を向上させることが
できる。
【０２１４】また、接続ピンは位置決め部材により外部
接続端子の形成位置に対応した位置に位置決めされてい
るため、実装時において個々の接続ピンと外部接続端子
または実装基板との位置決め処理を行なう必要はなく、
実装作業を容易に行なうことができる。また、請求項１
７及び請求項２２記載の発明によれば、インタポーザの
ベース部材上において任意の配線パターンを形成するこ
とができるため、配線パターンを引き回すことにより突
起電極の形成位置に拘わらず外部接続端子の位置を設定
することができ、よって外部接続端子の端子レイアウト
の自由度を高めることができる。
【０２１５】また、半導体装置本体とインタポーザとを
接合する異方性導電膜は、接着性及び導電性の双方の特
性を有しているため、各機能を別個の部材により行なう
構成に比べて部品点数及び組み立て工数の低減を図るこ
とができる。更に、異方性導電膜は緩衝膜として機能す
るため、この異方性導電膜により半導体装置本体とイン
タポーザとの間に発生する応力を緩和することができ
る。
【０２１６】また、請求項１８記載の発明によれば、突
起電極の配設ピッチと外部接続端子の配設ピッチを同一
ピッチとしたことにより、インタポーザの形状を小さく
することができ、半導体装置の小型化を図ることができ
る。また、請求項１９記載の発明によれば、突起電極の
配設ピッチに対し外部接続端子の配設ピッチを大きく設
定したことにより、インタポーザ上におれる配線パター
ンの引回しの自由度を更に向上することができる。
【０２１７】また、請求項２０記載の発明によれば、半
導体装置本体をインタポーザに装着される際に印加され
る押圧力は孔の形成位置に集中して孔内における導電率
を向上できるため、半導体装置本体とインタポーザとの
電気的接続を確実に行なうことができる。また、請求項
２１記載の発明によれば、インタポーザとしてＴＡＢテ
ープを利用するこにより半導体装置のコスト低減を図る
ことができる。
【０２１８】また、請求項２３及び請求項３０記載の発
明によれば、インタポーザに形成された配線パターンを
任意に設定できるため、配線パターンを引き回すことに
より突起電極の形成位置に拘わらず外部接続端子の位置
を設定することができ、よって外部接続端子の端子レイ
アウトの自由度を高めることができる。また、半導体装
置本体とインタポーザとを接合する際行なわれる機械的
接合と電気的接合を別個の部材（接着剤，導電性部材）
により行なうことにより、各機能（機械的接合機能，電
気的接合機能）に最適な部材を選定することができ、よ
って半導体装置本体とインタポーザとの機械的接合及び
電気的接合を共に確実に行なうことができる。
【０２１９】更に、接着剤は固化した状態においても所
定の可撓性を有するため、接着剤を緩衝膜として機能さ
せることができ、よって半導体装置本体とインタポーザ
との間に発生する応力を緩和することができる。また、
請求項２４記載の発明によれば、単に導電性ペーストを
半導体素子の突起電極またはインタポーザの配線パター
ンに塗布するだけで導電性部材の配設を行なうことがで
きるため、半導体装置の組み立て作業の容易化を図るこ
とができる。
【０２２０】また、請求項２５記載の発明によれば、半
導体素子の突起電極とインタポーザの配線パターンとは
スタッドバンプを介して接合されることとなり、電気的
接続を確実に行なうことができる。また、請求項２６記
載の発明によれば、フライングリードと突起電極との接
続位置においては接着剤が介在しないため、フライング
リードと突起電極との電気的接続の信頼性を向上させる
ことができる。また、接続時にフライングリードはバネ
力をもって突起電極に圧接するため、これによってもフ
ライングリードと突起電極との電気的接続の信頼性を向
上させることができる。
【０２２１】また、請求項２７記載の発明によれば、突
起電極とフライングリードとの接続位置を樹脂封止した
ことにより、外力印加等によりフライングリードが変形
することを防止でき、半導体装置の信頼性を向上させる
ことができる。また、請求項２８記載の発明によれば、
加熱時等に半導体装置本体とインタポーザとの間に熱膨
張率差に起因して応力が発生しても、この応力は接続ピ
ンが可撓することにより吸収されるため、外部接続端子
と突起電極との接続を確実に維持することができる。
【０２２２】また、接続ピンは位置決め部材により突起
電極の形成位置に対応した位置に位置決めされているた
め、実装時において個々の接続ピンと突起電極または外
部接続端子との位置決め処理を行なう必要はなく、実装
作業を容易に行なうことができる。更に、請求項２９記
載の発明によれば、接続ピンが可撓しても位置決め部材
はこれに追随して可撓するため、半導体装置本体とイン
タポーザとの間に発生する応力を位置決め部材によって
も吸収することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための図である。
【図２】本発明の第１実施例である半導体装置の製造方
法を説明するための図である（その１）。
【図３】本発明の第１実施例である半導体装置の製造方
法を説明するための図である（その２）。
【図４】本発明の第１実施例である半導体装置の製造方
法を説明するための図である（その３）。
【図５】本発明の第１実施例である半導体装置の製造方
法を説明するための図である（その４）。
【図６】本発明の第２実施例である半導体装置を説明す
るための図である。
【図７】本発明の第３実施例である半導体装置を説明す
るための図である。
【図８】本発明の第４実施例である半導体装置を説明す
るための図である。
【図９】本発明の第２実施例である半導体装置の製造方
法を説明するための図である（その１）。
【図１０】本発明の第２実施例である半導体装置の製造
方法を説明するための図である（その２）。
【図１１】本発明の第１実施例である半導体装置の実装
構造を説明するための図である。
【図１２】本発明の第２実施例である半導体装置の実装
構造を説明するための図である。
【図１３】本発明の第３実施例である半導体装置の実装
構造を説明するための図である。
【図１４】本発明の第４実施例である半導体装置の実装
構造を説明するための図である。
【図１５】本発明の第５実施例である半導体装置の実装
構造を説明するための図である。
【図１６】本発明の第６実施例である半導体装置の実装
構造を説明するための図である。
【図１７】本発明の第７実施例である半導体装置の実装
構造を説明するための図である。
【図１８】本発明の第４実施例である半導体装置を説明
するための図である。
【図１９】本発明の第３実施例である半導体装置の製造
方法を説明するための図である（その１）。
【図２０】本発明の第３実施例である半導体装置の製造
方法を説明するための図である（その２）。
【図２１】本発明の第３実施例である半導体装置の製造
方法を説明するための図である（その３）。
【図２２】本発明の第３実施例である半導体装置の製造
方法を説明するための図である（その４）。
【図２３】本発明の第３実施例である半導体装置の製造
方法を説明するための図である（その５）。
【図２４】本発明の第３実施例である半導体装置の製造
方法を説明するための図である（その６）。
【図２５】本発明の第６実施例である半導体装置を説明
するための図である。
【図２６】本発明の第７実施例である半導体装置を説明
するための図である。
【図２７】本発明の第８実施例である半導体装置を説明
するための図である。
【図２８】本発明の第９実施例である半導体装置を説明
するための図である。
【図２９】本発明の第１０実施例である半導体装置を説
明するための図である。
【図３０】本発明の第１１実施例である半導体装置を説
明するための図である。
【図３１】本発明の第４実施例である半導体装置の製造
方法を説明するための図である。
【図３２】本発明の第１２実施例である半導体装置を説
明するための図である。
【図３３】本発明の第５実施例である半導体装置の製造
方法を説明するための図である（その１）。
【図３４】本発明の第５実施例である半導体装置の製造
方法を説明するための図である（その２）。
【図３５】本発明の第１３実施例である半導体装置を説
明するための図である。
【図３６】本発明の第６実施例である半導体装置の製造
方法を説明するための図である。
【図３７】本発明の第１４実施例である半導体装置を説
明するための図である。
【図３８】本発明の第７実施例である半導体装置の製造
方法を説明するための図である（その１）。
【図３９】本発明の第７実施例である半導体装置の製造
方法を説明するための図である（その２）。
【図４０】本発明の第７実施例である半導体装置の製造
方法を説明するための図である（その３）。
【図４１】本発明の第１５実施例である半導体装置を説
明するための図である。
【図４２】本発明の第８実施例である半導体装置の製造
方法を説明するための図である。
【図４３】本発明の第１６実施例である半導体装置を説
明するための図である。
【図４４】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その１）。
【図４５】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その２）。
【図４６】本発明の第９実施例である半導体装置の製造
方法を説明するための図である（その３）。
【図４７】本発明の第１７実施例である半導体装置を説
明するための図である。
【図４８】本発明の第１０実施例である半導体装置の製
造方法を説明するための図である。
【図４９】本発明の第１８実施例である半導体装置を説
明するための図である。
【図５０】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である（その１）。
【図５１】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である（その２）。
【図５２】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である（その３）。
【図５３】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である（その４）。
【図５４】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である（その５）。
【図５５】本発明の第１９実施例である半導体装置を説
明するための図である。
【図５６】本発明の第１２実施例である半導体装置の製
造方法を説明するための図である（その１）。
【図５７】本発明の第１２実施例である半導体装置の製
造方法を説明するための図である（その２）。
【図５８】本発明の第１２実施例である半導体装置の製
造方法を説明するための図である（その３）。
【図５９】本発明の第２０実施例である半導体装置を説
明するための図である。
【図６０】本発明の第１３実施例である半導体装置の製
造方法を説明するための図である。
【図６１】従来の半導体装置の一例を説明するための図
である。
【符号の説明】
１０Ａ〜１０Ｕ 半導体装置 １２，１２Ａ〜１２Ｃ，７８ 半導体素子 １４Ａ，１４Ｂ 電極板 １６Ａ〜１６Ｄ 封止樹脂 １８ 突出端子 ２０ 側部端子 ２２ バンプ電極 ２４Ａ，２４Ｂ リードフレーム ２６ 金属板パターン ３０ 突起状端子 ３２ 実装基板 ３４ 実装用バンプ ３８ 実装部材 ４０，１１０ 接続ピン ４２，１１２ 位置決め部材 ４４ ソケット ４６ 装着部 ４８，５０ リード部 ５２ ダイステージ ５６ 放熱板 ６２ 放熱フィン ７０ 半導体装置本体 ７２Ａ〜７２Ｄ インタポーザ ７４ 異方性導電膜 ７６ 外部接続端子 ８０ 突起電極 ８２ 樹脂層 ８４Ａ〜８４Ｃ 配線パターン ８６Ａ〜８６ ベース部材 ９０ ウェハー ９２ ＴＡＢテープ ６４ 絶縁部材 ９８ 接着剤 １００ 導電性ペースト １０４ スタッドバンプ １０６ フライングリード １０８ カバー樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 新間 康弘 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 深澤 則雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 単数または複数の半導体素子と、 前記半導体素子の一部或いは全部を封止する封止樹脂
    と、 前記封止樹脂内に配設され、前記半導体素子と電気的に
    接続する共にその一部が少なくとも前記封止樹脂の側面
    に露出して外部接続端子を形成する電極板とを具備する
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記半導体素子と前記電極板とをフリップチップ接合し
    たことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記電極板を前記封止樹脂の側面に加え底面にも露出さ
    せて外部接続端子を形成するよう構成したことを特徴と
    する半導体装置。
  4. 【請求項４】 請求項１または２記載の半導体装置にお
    いて、 前記電極板に突出形成された突出端子を設けると共に、
    前記突出端子を前記封止樹脂の底面に露出させて外部接
    続端子を形成する構成としたことを特徴とする半導体装
    置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記突出端子は、前記電極板を塑性加工することにより
    前記電極板に一体的に形成したことを特徴とする半導体
    装置。
  6. 【請求項６】 請求項４記載の半導体装置において、 前記突出端子は、前記電極板に配設した突起電極である
    ことを特徴とする半導体装置。
  7. 【請求項７】 請求項１乃至６のいずれかに記載の半導
    体装置において、 前記半導体素子の一部を前記封止樹脂より露出させた構
    成としたことを特徴とする半導体装置。
  8. 【請求項８】 請求項１乃至７のいずれかに記載の半導
    体装置において、 前記封止樹脂の前記半導体素子に近接する位置に放熱部
    材を配設したことを特徴とする半導体装置。
  9. 【請求項９】 金属基板に対しパターン成形処理を行な
    うことにより電極板を形成する電極板形成工程と、 前記電極板に半導体素子を搭載し電気的に接続するチッ
    プ搭載工程と、 前記半導体素子及び前記電極板を封止する封止樹脂を形
    成する封止樹脂形成工程と、 個々の半導体装置の境界位置で、前記封止樹脂及び前記
    電極板を切断することにより個々の半導体装置を切り出
    す切断工程とを有することを特徴とする半導体装置の製
    造方法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 前記電極板形成工程で実施するパターン成形処理は、エ
    ッチング法またはプレス加工法を用いて行なうことを特
    徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項９または１０記載の半導体装置
    の製造方法において、 前記チップ搭載工程で、前記半導体素子を前記電極板に
    搭載する手段として、フリップチップ接合法を用いたこ
    とを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項９または１１のいずれかに記載
    の半導体装置の製造方法において、 前記チップ搭載工程を実施する前に、前記半導体素子を
    放熱部材上に位置決めして取り付けるチップ取り付け工
    程を実施し、 前記チップ搭載工程において、前記放熱部材に取り付け
    られた状態で前記半導体素子を前記電極板に搭載するこ
    とを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項９または１２のいずれかに記載
    の半導体装置の製造方法において、 前記電極板形成工程で、前記電極板より突出する突出端
    子を形成すると共に、 前記封止樹脂形成工程で、前記突出端子が前記封止樹脂
    から露出するよう前記封止樹脂を形成することを特徴と
    する半導体装置の製造方法。
  14. 【請求項１４】 請求項１乃至８のいずれかに記載の半
    導体装置を実装基板に実装する半導体装置の実装構造に
    おいて、 前記半導体装置が装着される装着部と、前記封止樹脂の
    側面に露出した外部接続端子と接続するよう設けられた
    リード部とを有するソケットを用い、 前記半導体装置を前記ソケットに装着して前記リード部
    と前記外部接続端子を接続した上で、前記リード部を前
    記実装基板に接合させることを特徴とする半導体装置の
    実装構造。
  15. 【請求項１５】 請求項４乃至６のいずれかに記載の半
    導体装置を実装基板に実装する半導体装置の実装構造に
    おいて、 前記外部端子を形成する前記突出端子にバンプを配設
    し、該バンプを介して前記半導体装置を前記実装基板に
    接合させることを特徴とする半導体装置の実装構造。
  16. 【請求項１６】 請求項３乃至８のいずれかに記載の半
    導体装置を実装基板に実装する半導体装置の実装構造に
    おいて、 前記外部接続端子の形成位置に対応した位置に配設され
    た可撓可能な接続ピンと、前記接続ピンを位置決めする
    位置決め部材とにより構成される実装部材を用い、 前記接続ピンの上端部を前記半導体装置の外部接続端子
    に接合すると共に、下端部を前記実装基板に接合するこ
    とを特徴とする半導体装置の実装構造。
  17. 【請求項１７】 少なくとも表面上に突起電極が直接形
    成されてなる半導体素子と、前記半導体素子の表面上に
    形成されると共に前記突起電極の先端部を残し前記突起
    電極を封止する樹脂層とを具備する半導体装置本体と、 前記半導体装置本体が装着されると共に、前記半導体装
    置本体が接続される配線パターンがベース部材上に形成
    されたインタポーザと、 接着性及び押圧方向に対する導電性を有しており、前記
    半導体装置本体と前記インタポーザとの間に介装され、
    前記半導体装置本体を前記インタポーザに接着固定する
    と共に押圧されることにより前記半導体装置本体と前記
    インタポーザとを電気的に接続する異方性導電膜と、 前記ベース部材に形成された孔を介して前記配線パター
    ンと接続されると共に、前記半導体装置本体の搭載面と
    反対側の面に配設される外部接続端子とを具備すること
    を特徴とする半導体装置。
  18. 【請求項１８】 請求項１７記載の半導体装置におい
    て、 前記半導体装置本体に形成された前記突起電極の配設ピ
    ッチと、前記インタポーザに配設された前記外部接続端
    子の配設ピッチを同一ピッチとしたことを特徴とする半
    導体装置。
  19. 【請求項１９】 請求項１７記載の半導体装置におい
    て、 前記半導体装置本体に形成された前記突起電極の配設ピ
    ッチに対し、前記インタポーザに配設された前記外部接
    続端子の配設ピッチを大きく設定したことを特徴とする
    半導体装置。
  20. 【請求項２０】 請求項１７乃至１９のいずれかに記載
    の半導体装置において、 前記インタポーザ上に、前記突起電極と対向する位置に
    孔を有する絶縁部材を配設したことを特徴とする半導体
    装置。
  21. 【請求項２１】 請求項１７乃至２０のいずれかに記載
    の半導体装置において、 前記インタポーザとしてＴＡＢ(Tape Automated Bondin
    g)テープを用いたことを特徴とする半導体装置。
  22. 【請求項２２】 半導体素子の少なくとも表面上に突起
    電極を直接形成すると共に、該半導体素子の表面上に前
    記突起電極の先端部を残し樹脂層を形成し半導体装置本
    体を形成する半導体装置本体形成工程と、 ベース部材上に前記半導体装置本体が接続される配線パ
    ターンを形成すると共に、前記ベース部材の前記突起電
    極形成位置に対応する位置に孔を形成しインタポーザを
    形成するインタポーザ形成工程と、 前記半導体装置本体と前記インタポーザとを接着性及び
    押圧方向に対する導電性を有した異方性導電膜を介して
    接合し、前記半導体装置本体を前記インタポーザに接着
    固定すると共に押圧されることにより前記半導体装置本
    体と前記インタポーザとを電気的に接続する接合工程
    と、 前記半導体装置本体の搭載面と反対側の面に、前記ベー
    ス部材に形成された孔を介して前記配線パターンと接続
    されるよう外部接続端子を形成する外部接続端子形成工
    程とを具備することを特徴とする半導体装置の製造方
    法。
  23. 【請求項２３】 少なくとも表面上に突起電極が直接形
    成されてなる半導体素子と、前記半導体素子の表面上に
    形成されると共に前記突起電極の先端部を残し前記突起
    電極を封止する樹脂層とを具備する半導体装置本体と、 前記半導体装置本体が装着されると共に、前記半導体装
    置本体が接続される配線パターンがベース部材上に形成
    されたインタポーザと、 前記半導体装置本体と前記インタポーザとの間に介装さ
    れ、前記半導体装置本体を前記インタポーザに接着固定
    する接着剤と、 前記半導体装置本体と前記インタポーザとを電気的に接
    続する導電性部材と、 前記ベース部材に形成された孔を介して前記配線パター
    ンと接続されると共に、前記半導体装置本体の搭載面と
    反対側の面に配設される外部接続端子とを具備すること
    を特徴とする半導体装置。
  24. 【請求項２４】 請求項２３記載の半導体装置におい
    て、 前記導電性部材は、導電性ペーストであることを特徴と
    する半導体装置。
  25. 【請求項２５】 請求項２３記載の半導体装置におい
    て、 前記導電性部材は、スタッドバンプであることを特徴と
    する半導体装置。
  26. 【請求項２６】 請求項２３記載の半導体装置におい
    て、 前記導電性部材は、前記配線パターンと一体的に形成さ
    れると共に前記接着剤の配設位置を迂回して前記突起電
    極に接続するフライングリードであることを特徴とする
    半導体装置。
  27. 【請求項２７】 請求項２６記載の半導体装置におい
    て、 少なくとも前記突起電極と前記フライングリードとの接
    続位置を樹脂封止する構成としたことを特徴とする半導
    体装置。
  28. 【請求項２８】 請求項２３記載の半導体装置におい
    て、 前記導電性部材は、 前記突起電極の形成位置に対応した位置に配設され、そ
    の上端部を前記半導体装置の突起電極に接合すると共
    に、下端部を前記外部接続端子に接合する接続ピンと、 該接続ピンを位置決めする位置決め部材とにより構成さ
    れることを特徴とする半導体装置。
  29. 【請求項２９】 請求項２８記載の半導体装置におい
    て、 前記位置決め部材は、可撓性部材により形成されている
    ことを特徴とする半導体装置。
  30. 【請求項３０】 半導体素子の少なくとも表面上に突起
    電極を直接形成すると共に、該半導体素子の表面上に前
    記突起電極の先端部を残し樹脂層を形成し半導体装置本
    体を形成する半導体装置本体形成工程と、 ベース部材上に前記半導体装置本体が接続される配線パ
    ターンを形成すると共に、前記ベース部材の前記突起電
    極形成位置に対応する位置に孔を形成しインタポーザを
    形成するインタポーザ形成工程と、 前記半導体装置本体または前記インタポーザの少なくと
    も一方に導電性部材を配設する導電性部材配設工程と、 前記半導体装置本体と前記インタポーザとを接着剤を介
    して接合すると共に、前記導電性部材により前記半導体
    装置本体と前記インタポーザとを電気的に接続する接合
    工程と、 前記半導体装置本体の搭載面と反対側の面に、前記ベー
    ス部材に形成された孔を介して前記配線パターンと接続
    されるよう外部接続端子を形成する外部接続端子形成工
    程とを具備することを特徴とする半導体装置の製造方
    法。
JP9181132A 1996-07-12 1997-07-07 半導体装置及びその製造方法及びその実装構造 Pending JPH1126642A (ja)

Priority Applications (20)

Application Number Priority Date Filing Date Title
JP9181132A JPH1126642A (ja) 1997-07-07 1997-07-07 半導体装置及びその製造方法及びその実装構造
KR1019980701863A KR19990063586A (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법
EP01126200A EP1189271A3 (en) 1996-07-12 1997-07-10 Wiring boards and mounting of semiconductor devices thereon
KR1020017010285A KR100357278B1 (ko) 1996-07-12 1997-07-10 반도체 장치
CN97191078A CN1110846C (zh) 1996-07-12 1997-07-10 半导体装置的制造方法
KR10-2002-7008494A KR100418743B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
CNB021262330A CN100428449C (zh) 1996-07-12 1997-07-10 半导体装置
DE69730940T DE69730940T2 (de) 1996-07-12 1997-07-10 Verfahren zur herstellung einer halbleiteranordnung
KR10-2003-7008937A KR100484962B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
US09/029,608 US20010003049A1 (en) 1996-07-12 1997-07-10 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
CN2005101189007A CN1783470B (zh) 1996-07-12 1997-07-10 半导体装置
EP01126199A EP1189270A3 (en) 1996-07-12 1997-07-10 Semiconductor device
EP97930760A EP0853337B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device
KR10-2003-7015884A KR100469516B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
EP02016816A EP1271640A3 (en) 1996-07-12 1997-07-10 Mold for manufacturing semiconductor device
CN02126232A CN1420538A (zh) 1996-07-12 1997-07-10 半导体装置的制造方法和半导体装置及其装配方法
PCT/JP1997/002405 WO1998002919A1 (fr) 1996-07-12 1997-07-10 Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif
KR10-2001-7010597A KR100373554B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법, 반도체 장치 및 그 실장 구조
TW086109806A TW360961B (en) 1996-07-12 1997-07-11 Method of producing semiconductor device, die for producing semiconductor device, semiconductor device and method of mounting the same
US09/766,656 US20020030258A1 (en) 1996-07-12 2001-01-23 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9181132A JPH1126642A (ja) 1997-07-07 1997-07-07 半導体装置及びその製造方法及びその実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002161538A Division JP3745705B2 (ja) 2002-06-03 2002-06-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1126642A true JPH1126642A (ja) 1999-01-29

Family

ID=16095444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181132A Pending JPH1126642A (ja) 1996-07-12 1997-07-07 半導体装置及びその製造方法及びその実装構造

Country Status (1)

Country Link
JP (1) JPH1126642A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001069670A1 (fr) * 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Module a composants electroniques incorpores et procede de fabrication correspondant
JP2001274315A (ja) * 2000-03-24 2001-10-05 Sony Corp 半導体装置及びその製造方法
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
JP2015083130A (ja) * 2013-10-25 2015-04-30 バイオセンス・ウエブスター・（イスラエル）・リミテッドＢｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ （Ｉｓｒａｅｌ）， Ｌｔｄ． コアの上に巻き付けられたワイヤとの電極の接続

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001069670A1 (fr) * 2000-03-17 2001-09-20 Matsushita Electric Industrial Co., Ltd. Module a composants electroniques incorpores et procede de fabrication correspondant
US6798121B2 (en) 2000-03-17 2004-09-28 Matsushita Electric Industrial Co., Ltd. Module with built-in electronic elements and method of manufacture thereof
US7134198B2 (en) 2000-03-17 2006-11-14 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electric element built-in module with sealed electric element
JP2001274315A (ja) * 2000-03-24 2001-10-05 Sony Corp 半導体装置及びその製造方法
US6791195B2 (en) 2000-04-24 2004-09-14 Nec Electronics Corporation Semiconductor device and manufacturing method of the same
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US7309919B2 (en) 2001-03-27 2007-12-18 Oki Electric Industry Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US7800221B2 (en) 2001-03-27 2010-09-21 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US8044507B2 (en) 2001-03-27 2011-10-25 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
JP2015083130A (ja) * 2013-10-25 2015-04-30 バイオセンス・ウエブスター・（イスラエル）・リミテッドＢｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ （Ｉｓｒａｅｌ）， Ｌｔｄ． コアの上に巻き付けられたワイヤとの電極の接続

Similar Documents

Publication Publication Date Title
US6791195B2 (en) Semiconductor device and manufacturing method of the same
JP5155890B2 (ja) 半導体装置およびその製造方法
US5610442A (en) Semiconductor device package fabrication method and apparatus
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6002168A (en) Microelectronic component with rigid interposer
US7605020B2 (en) Semiconductor chip package
JP3397743B2 (ja) 半導体装置
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JPH1126642A (ja) 半導体装置及びその製造方法及びその実装構造
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP3745705B2 (ja) 半導体装置及びその製造方法
JP2003069187A (ja) 電子部品実装基板用の基板接続支持具及び基板接続方法
JPH0870024A (ja) 半導体装置及びその製造方法
JP3634048B2 (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JPH0964080A (ja) 半導体装置及びその製造方法
JPH10125705A (ja) 半導体装置の製造方法及び半導体装置
JP2003179184A (ja) 半導体装置及びその製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2005203486A (ja) 半導体パッケージおよびその実装構造
JP2685024B2 (ja) Ｌｓｉパッケージの実装構造
JP4326385B2 (ja) 半導体装置
JP2002093828A (ja) 半導体装置の製造方法
JPH1041430A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617