JPH1126642A - 半導体装置及びその製造方法及びその実装構造 - Google Patents
半導体装置及びその製造方法及びその実装構造Info
- Publication number
- JPH1126642A JPH1126642A JP9181132A JP18113297A JPH1126642A JP H1126642 A JPH1126642 A JP H1126642A JP 9181132 A JP9181132 A JP 9181132A JP 18113297 A JP18113297 A JP 18113297A JP H1126642 A JPH1126642 A JP H1126642A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interposer
- protruding
- mounting
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】本発明はチップサイズパッケージ構造を有した
半導体装置及びその製造方法及びその実装構造に関し、
半導体装置の端子レイアウトの自由度を高めると共に信
頼性の向上を図ることを課題とする。 【解決手段】単数または複数の半導体素子12と、この
半導体素子12を封止する封止樹脂16Aと、封止樹脂
16A内に配設されて半導体素子12と電気的に接続す
る共にその端部が封止樹脂16Aの側面に露出して側部
端子20を形成する電極板14Aと、この電極板14A
に配設され封止樹脂16Aの底面から露出する突出端子
18とを設ける。この電極板14Aは、半導体素子12
で発生する熱を放熱すると共に、封止樹脂16Aの補強
材として機能する。
半導体装置及びその製造方法及びその実装構造に関し、
半導体装置の端子レイアウトの自由度を高めると共に信
頼性の向上を図ることを課題とする。 【解決手段】単数または複数の半導体素子12と、この
半導体素子12を封止する封止樹脂16Aと、封止樹脂
16A内に配設されて半導体素子12と電気的に接続す
る共にその端部が封止樹脂16Aの側面に露出して側部
端子20を形成する電極板14Aと、この電極板14A
に配設され封止樹脂16Aの底面から露出する突出端子
18とを設ける。この電極板14Aは、半導体素子12
で発生する熱を放熱すると共に、封止樹脂16Aの補強
材として機能する。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びその実装構造に係り、特にチップサイズパ
ッケージ構造を有した半導体装置及びその製造方法及び
その実装構造に関する。近年、電子機器及び装置の小型
化の要求に伴い、半導体装置の小型化,高密度化が図ら
れている。このため、半導体装置の形状を半導体素子
(チップ)に極力近づけることにより小型化を図った、
いわゆるチップサイズパッケージ構造の半導体装置が提
案されている。
製造方法及びその実装構造に係り、特にチップサイズパ
ッケージ構造を有した半導体装置及びその製造方法及び
その実装構造に関する。近年、電子機器及び装置の小型
化の要求に伴い、半導体装置の小型化,高密度化が図ら
れている。このため、半導体装置の形状を半導体素子
(チップ)に極力近づけることにより小型化を図った、
いわゆるチップサイズパッケージ構造の半導体装置が提
案されている。
【0002】また、高密度化により多ピン化し、かつ半
導体装置が小型化すると、外部接続端子のピッチが狭く
なる。このため、省スペースに比較的多数の外部接続端
子を形成しうる構造として、外部接続端子として突起電
極(バンプ)を用いることが行われている。
導体装置が小型化すると、外部接続端子のピッチが狭く
なる。このため、省スペースに比較的多数の外部接続端
子を形成しうる構造として、外部接続端子として突起電
極(バンプ)を用いることが行われている。
【0003】
【従来の技術】図61(A)は、従来のベアチップ(フ
リップチップ)実装に用いられる半導体装置の一例を示
している。同図に示す半導体装置1は、大略すると半導
体素子2(半導体チップ),及び多数の突起電極4(バ
ンプ)等とにより構成されている。
リップチップ)実装に用いられる半導体装置の一例を示
している。同図に示す半導体装置1は、大略すると半導
体素子2(半導体チップ),及び多数の突起電極4(バ
ンプ)等とにより構成されている。
【0004】半導体素子2の下面には外部接続端子とな
る突起電極4が、例えばマトリックス状に多数形成され
ている。この突起電極4は例えばハンダボールにより構
成されており、半導体素子2の下面に形成された電極パ
ッドに夫々形成されている。また、上記した半導体装置
1を実装基板5(例えば、プリント配線基板)に実装す
るには、図61(B)に示されるように、先ず半導体装
置1に形成されている突起電極4を実装基板5に形成さ
れている電極5aに接合する。続いて、図61(C)に
示されるように、半導体素子2と実装基板5との間に、
いわゆるアンダーフィルレジン6(梨地で示す)を装填
する。
る突起電極4が、例えばマトリックス状に多数形成され
ている。この突起電極4は例えばハンダボールにより構
成されており、半導体素子2の下面に形成された電極パ
ッドに夫々形成されている。また、上記した半導体装置
1を実装基板5(例えば、プリント配線基板)に実装す
るには、図61(B)に示されるように、先ず半導体装
置1に形成されている突起電極4を実装基板5に形成さ
れている電極5aに接合する。続いて、図61(C)に
示されるように、半導体素子2と実装基板5との間に、
いわゆるアンダーフィルレジン6(梨地で示す)を装填
する。
【0005】アンダーフィルレジン6は、比較的流動性
を有する樹脂を半導体素子2と実装基板5との間に形成
された間隙7(突起電極4の高さと略等しい)に充填す
ることにより形成される。このアンダーフィルレジン6
は、熱応力印加時における突起電極4と電極5aとの間
における剥離発生を防止すると共に、半導体装置1と実
装基板5との接合強度を向上させる機能を奏している。
を有する樹脂を半導体素子2と実装基板5との間に形成
された間隙7(突起電極4の高さと略等しい)に充填す
ることにより形成される。このアンダーフィルレジン6
は、熱応力印加時における突起電極4と電極5aとの間
における剥離発生を防止すると共に、半導体装置1と実
装基板5との接合強度を向上させる機能を奏している。
【0006】
【発明が解決しようとする課題】ところで上記した半導
体装置1は、半導体素子2が外部に露出した状態で実装
基板5に配設されるため強度的に弱く、よって信頼性が
低下してしまうという問題点があった。また、突起電極
4は半導体素子2の下面に形成された電極パッドに直接
形成された構成であったため、電極パッドのレイアウト
がそのまま突起電極4の端子レイアウトとなってしま
う。即ち、上記した半導体装置1では、その内部におい
て配線の引回しができないため、外部接続端子となる突
起電極4のレイアウトの自由度が低いという問題点があ
った。
体装置1は、半導体素子2が外部に露出した状態で実装
基板5に配設されるため強度的に弱く、よって信頼性が
低下してしまうという問題点があった。また、突起電極
4は半導体素子2の下面に形成された電極パッドに直接
形成された構成であったため、電極パッドのレイアウト
がそのまま突起電極4の端子レイアウトとなってしま
う。即ち、上記した半導体装置1では、その内部におい
て配線の引回しができないため、外部接続端子となる突
起電極4のレイアウトの自由度が低いという問題点があ
った。
【0007】本発明は上記の点に鑑みてなされたもので
あり、半導体装置の端子レイアウトの自由度を高めると
共に信頼性の向上を図りうる半導体装置及びその製造方
法及びその実装構造を提供することを目的とする。
あり、半導体装置の端子レイアウトの自由度を高めると
共に信頼性の向上を図りうる半導体装置及びその製造方
法及びその実装構造を提供することを目的とする。
【0008】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項1
記載の発明に係る半導体装置では、単数または複数の半
導体素子と、前記半導体素子の一部或いは全部を封止す
る封止樹脂と、前記封止樹脂内に配設され、前記半導体
素子と電気的に接続する共にその一部が少なくとも前記
封止樹脂の側面に露出して外部接続端子を形成する電極
板とを具備することを特徴とするものである。
段を講じることにより解決することができる。請求項1
記載の発明に係る半導体装置では、単数または複数の半
導体素子と、前記半導体素子の一部或いは全部を封止す
る封止樹脂と、前記封止樹脂内に配設され、前記半導体
素子と電気的に接続する共にその一部が少なくとも前記
封止樹脂の側面に露出して外部接続端子を形成する電極
板とを具備することを特徴とするものである。
【0009】また、請求項2記載の発明では、前記請求
項1記載の半導体装置において、前記半導体素子と前記
電極板とをフリップチップ接合したことを特徴とするも
のである。また、請求項3記載の発明では、前記請求項
1または2記載の半導体装置において、前記電極板を前
記封止樹脂の側面に加え底面にも露出させて外部接続端
子を形成するよう構成したことを特徴とするものであ
る。
項1記載の半導体装置において、前記半導体素子と前記
電極板とをフリップチップ接合したことを特徴とするも
のである。また、請求項3記載の発明では、前記請求項
1または2記載の半導体装置において、前記電極板を前
記封止樹脂の側面に加え底面にも露出させて外部接続端
子を形成するよう構成したことを特徴とするものであ
る。
【0010】また、請求項4記載の発明では、前記請求
項1または2記載の半導体装置において、前記電極板に
突出形成された突出端子を設けると共に、前記突出端子
を前記封止樹脂の底面に露出させて外部接続端子を形成
する構成としたことを特徴とするものである。
項1または2記載の半導体装置において、前記電極板に
突出形成された突出端子を設けると共に、前記突出端子
を前記封止樹脂の底面に露出させて外部接続端子を形成
する構成としたことを特徴とするものである。
【0011】また、請求項5記載の発明では、前記請求
項4記載の半導体装置において、前記突出端子は、前記
電極板を塑性加工することにより前記電極板に一体的に
形成したことを特徴とするものである。また、請求項6
記載の発明では、前記請求項4記載の半導体装置におい
て、前記突出端子は、前記電極板に配設した突起電極で
あることを特徴とするものである。
項4記載の半導体装置において、前記突出端子は、前記
電極板を塑性加工することにより前記電極板に一体的に
形成したことを特徴とするものである。また、請求項6
記載の発明では、前記請求項4記載の半導体装置におい
て、前記突出端子は、前記電極板に配設した突起電極で
あることを特徴とするものである。
【0012】また、請求項7記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体装置において、前
記半導体素子の一部を前記封止樹脂より露出させた構成
としたことを特徴とするものである。また、請求項8記
載の発明では、前記請求項1乃至7のいずれかに記載の
半導体装置において、前記封止樹脂の前記半導体素子に
近接する位置に放熱部材を配設したことを特徴とするも
のである。
項1乃至6のいずれかに記載の半導体装置において、前
記半導体素子の一部を前記封止樹脂より露出させた構成
としたことを特徴とするものである。また、請求項8記
載の発明では、前記請求項1乃至7のいずれかに記載の
半導体装置において、前記封止樹脂の前記半導体素子に
近接する位置に放熱部材を配設したことを特徴とするも
のである。
【0013】また、請求項9記載の発明に係る半導体装
置の製造方法では、金属基板に対しパターン成形処理を
行なうことにより電極板を形成する電極板形成工程と、
前記電極板に半導体素子を搭載し電気的に接続するチッ
プ搭載工程と、前記半導体素子及び前記電極板を封止す
る封止樹脂を形成する封止樹脂形成工程と、個々の半導
体装置の境界位置で、前記封止樹脂及び前記電極板を切
断することにより個々の半導体装置を切り出す切断工程
とを有することを特徴とするものである。
置の製造方法では、金属基板に対しパターン成形処理を
行なうことにより電極板を形成する電極板形成工程と、
前記電極板に半導体素子を搭載し電気的に接続するチッ
プ搭載工程と、前記半導体素子及び前記電極板を封止す
る封止樹脂を形成する封止樹脂形成工程と、個々の半導
体装置の境界位置で、前記封止樹脂及び前記電極板を切
断することにより個々の半導体装置を切り出す切断工程
とを有することを特徴とするものである。
【0014】また、請求項10記載の発明では、前記請
求項9記載の半導体装置の製造方法において、前記電極
板形成工程で実施するパターン成形処理は、エッチング
法またはプレス加工法を用いて行なうことを特徴とする
ものである。また、請求項11記載の発明では、前記請
求項9または10記載の半導体装置の製造方法におい
て、前記チップ搭載工程で、前記半導体素子を前記電極
板に搭載する手段として、フリップチップ接合法を用い
たことを特徴とするものである。
求項9記載の半導体装置の製造方法において、前記電極
板形成工程で実施するパターン成形処理は、エッチング
法またはプレス加工法を用いて行なうことを特徴とする
ものである。また、請求項11記載の発明では、前記請
求項9または10記載の半導体装置の製造方法におい
て、前記チップ搭載工程で、前記半導体素子を前記電極
板に搭載する手段として、フリップチップ接合法を用い
たことを特徴とするものである。
【0015】また、請求項12記載の発明では、前記請
求項9または11のいずれかに記載の半導体装置の製造
方法において、前記チップ搭載工程を実施する前に、前
記半導体素子を放熱部材上に位置決めして取り付けるチ
ップ取り付け工程を実施し、前記チップ搭載工程におい
て、前記放熱部材に取り付けられた状態で前記半導体素
子を前記電極板に搭載することを特徴とするものであ
る。
求項9または11のいずれかに記載の半導体装置の製造
方法において、前記チップ搭載工程を実施する前に、前
記半導体素子を放熱部材上に位置決めして取り付けるチ
ップ取り付け工程を実施し、前記チップ搭載工程におい
て、前記放熱部材に取り付けられた状態で前記半導体素
子を前記電極板に搭載することを特徴とするものであ
る。
【0016】また、請求項13記載の発明では、前記請
求項9または12のいずれかに記載の半導体装置の製造
方法において、前記電極板形成工程で、前記電極板より
突出する突出端子を形成すると共に、前記封止樹脂形成
工程で、前記突出端子が前記封止樹脂から露出するよう
前記封止樹脂を形成することを特徴とするものである。
求項9または12のいずれかに記載の半導体装置の製造
方法において、前記電極板形成工程で、前記電極板より
突出する突出端子を形成すると共に、前記封止樹脂形成
工程で、前記突出端子が前記封止樹脂から露出するよう
前記封止樹脂を形成することを特徴とするものである。
【0017】また、請求項14記載の発明では、前記請
求項1乃至8のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記半導体
装置が装着される装着部と、前記封止樹脂の側面に露出
した外部接続端子と接続するよう設けられたリード部と
を有するソケットを用い、前記半導体装置を前記ソケッ
トに装着して前記リード部と前記外部接続端子を接続し
た上で、前記リード部を前記実装基板に接合させること
を特徴とするものである。
求項1乃至8のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記半導体
装置が装着される装着部と、前記封止樹脂の側面に露出
した外部接続端子と接続するよう設けられたリード部と
を有するソケットを用い、前記半導体装置を前記ソケッ
トに装着して前記リード部と前記外部接続端子を接続し
た上で、前記リード部を前記実装基板に接合させること
を特徴とするものである。
【0018】また、請求項15記載の発明では、前記請
求項4乃至6のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記外部端
子を形成する前記突出端子にバンプを配設し、このバン
プを介して前記半導体装置を前記実装基板に接合させる
ことを特徴とするものである。
求項4乃至6のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記外部端
子を形成する前記突出端子にバンプを配設し、このバン
プを介して前記半導体装置を前記実装基板に接合させる
ことを特徴とするものである。
【0019】また、請求項16記載の発明では、前記請
求項3乃至8のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記外部接
続端子の形成位置に対応した位置に配設された可撓可能
な接続ピンと、この接続ピンを位置決めする位置決め部
材とにより構成される実装部材を用い、前記接続ピンの
上端部を前記半導体装置の外部接続端子に接合すると共
に、下端部を前記実装基板に接合することを特徴とする
ものである。
求項3乃至8のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記外部接
続端子の形成位置に対応した位置に配設された可撓可能
な接続ピンと、この接続ピンを位置決めする位置決め部
材とにより構成される実装部材を用い、前記接続ピンの
上端部を前記半導体装置の外部接続端子に接合すると共
に、下端部を前記実装基板に接合することを特徴とする
ものである。
【0020】また、請求項17記載の発明に係る半導体
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れると共に前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備する半導体装置本体と、前記半
導体装置本体が装着されると共に、前記半導体装置本体
が接続される配線パターンがベース部材上に形成された
インタポーザと、接着性及び押圧方向に対する導電性を
有しており、前記半導体装置本体と前記インタポーザと
の間に介装され、前記半導体装置本体を前記インタポー
ザに接着固定すると共に押圧されることにより前記半導
体装置本体と前記インタポーザとを電気的に接続する異
方性導電膜と、前記ベース部材に形成された孔を介して
前記配線パターンと接続されると共に、前記半導体装置
本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とするものである。
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れると共に前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備する半導体装置本体と、前記半
導体装置本体が装着されると共に、前記半導体装置本体
が接続される配線パターンがベース部材上に形成された
インタポーザと、接着性及び押圧方向に対する導電性を
有しており、前記半導体装置本体と前記インタポーザと
の間に介装され、前記半導体装置本体を前記インタポー
ザに接着固定すると共に押圧されることにより前記半導
体装置本体と前記インタポーザとを電気的に接続する異
方性導電膜と、前記ベース部材に形成された孔を介して
前記配線パターンと接続されると共に、前記半導体装置
本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とするものである。
【0021】また、請求項18記載の発明では、前記請
求項17記載の半導体装置において、前記半導体装置本
体に形成された前記突起電極の配設ピッチと、前記イン
タポーザに配設された前記外部接続端子の配設ピッチを
同一ピッチとしたことを特徴とするものである。
求項17記載の半導体装置において、前記半導体装置本
体に形成された前記突起電極の配設ピッチと、前記イン
タポーザに配設された前記外部接続端子の配設ピッチを
同一ピッチとしたことを特徴とするものである。
【0022】また、請求項19記載の発明では、前記請
求項17記載の半導体装置において、前記半導体装置本
体に形成された前記突起電極の配設ピッチに対し、前記
インタポーザに配設された前記外部接続端子の配設ピッ
チを大きく設定したことを特徴とするものである。
求項17記載の半導体装置において、前記半導体装置本
体に形成された前記突起電極の配設ピッチに対し、前記
インタポーザに配設された前記外部接続端子の配設ピッ
チを大きく設定したことを特徴とするものである。
【0023】また、請求項20記載の発明では、前記請
求項17乃至19のいずれかに記載の半導体装置におい
て、前記インタポーザ上に、前記突起電極と対向する位
置に孔を有する絶縁部材を配設したことを特徴とするも
のである。また、請求項21記載の発明では、前記請求
項17乃至20のいずれかに記載の半導体装置では、前
記インタポーザとしてTAB(Tape Automated Bonding)
テープを用いたことを特徴とするものである。
求項17乃至19のいずれかに記載の半導体装置におい
て、前記インタポーザ上に、前記突起電極と対向する位
置に孔を有する絶縁部材を配設したことを特徴とするも
のである。また、請求項21記載の発明では、前記請求
項17乃至20のいずれかに記載の半導体装置では、前
記インタポーザとしてTAB(Tape Automated Bonding)
テープを用いたことを特徴とするものである。
【0024】また、請求項22記載の発明に係る半導体
装置の製造方法では、半導体素子の少なくとも表面上に
突起電極を直接形成すると共に、この半導体素子の表面
上に前記突起電極の先端部を残し樹脂層を形成し半導体
装置本体を形成する半導体装置本体形成工程と、ベース
部材上に前記半導体装置本体が接続される配線パターン
を形成すると共に、前記ベース部材の前記突起電極形成
位置に対応する位置に孔を形成しインタポーザを形成す
るインタポーザ形成工程と、前記半導体装置本体と前記
インタポーザとを接着性及び押圧方向に対する導電性を
有した異方性導電膜を介して接合し、前記半導体装置本
体を前記インタポーザに接着固定すると共に押圧される
ことにより前記半導体装置本体と前記インタポーザとを
電気的に接続する接合工程と、前記半導体装置本体の搭
載面と反対側の面に、前記ベース部材に形成された孔を
介して前記配線パターンと接続されるよう外部接続端子
を形成する外部接続端子形成工程とを具備することを特
徴とするものである。
装置の製造方法では、半導体素子の少なくとも表面上に
突起電極を直接形成すると共に、この半導体素子の表面
上に前記突起電極の先端部を残し樹脂層を形成し半導体
装置本体を形成する半導体装置本体形成工程と、ベース
部材上に前記半導体装置本体が接続される配線パターン
を形成すると共に、前記ベース部材の前記突起電極形成
位置に対応する位置に孔を形成しインタポーザを形成す
るインタポーザ形成工程と、前記半導体装置本体と前記
インタポーザとを接着性及び押圧方向に対する導電性を
有した異方性導電膜を介して接合し、前記半導体装置本
体を前記インタポーザに接着固定すると共に押圧される
ことにより前記半導体装置本体と前記インタポーザとを
電気的に接続する接合工程と、前記半導体装置本体の搭
載面と反対側の面に、前記ベース部材に形成された孔を
介して前記配線パターンと接続されるよう外部接続端子
を形成する外部接続端子形成工程とを具備することを特
徴とするものである。
【0025】また、請求項23記載の発明に係る半導体
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れると共に前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備する半導体装置本体と、前記半
導体装置本体が装着されると共に、前記半導体装置本体
が接続される配線パターンがベース部材上に形成された
インタポーザと、前記半導体装置本体と前記インタポー
ザとの間に介装され、前記半導体装置本体を前記インタ
ポーザに接着固定する接着剤と、前記半導体装置本体と
前記インタポーザとを電気的に接続する導電性部材と、
前記ベース部材に形成された孔を介して前記配線パター
ンと接続されると共に、前記半導体装置本体の搭載面と
反対側の面に配設される外部接続端子とを具備すること
を特徴とするものである。
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れると共に前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備する半導体装置本体と、前記半
導体装置本体が装着されると共に、前記半導体装置本体
が接続される配線パターンがベース部材上に形成された
インタポーザと、前記半導体装置本体と前記インタポー
ザとの間に介装され、前記半導体装置本体を前記インタ
ポーザに接着固定する接着剤と、前記半導体装置本体と
前記インタポーザとを電気的に接続する導電性部材と、
前記ベース部材に形成された孔を介して前記配線パター
ンと接続されると共に、前記半導体装置本体の搭載面と
反対側の面に配設される外部接続端子とを具備すること
を特徴とするものである。
【0026】また、請求項24記載の発明では、前記請
求項23記載の半導体装置において、前記導電性部材
は、導電性ペーストであることを特徴とするものであ
る。また、請求項25記載の発明では、前記請求項23
記載の半導体装置において、前記導電性部材は、スタッ
ドバンプであることを特徴とするものである。
求項23記載の半導体装置において、前記導電性部材
は、導電性ペーストであることを特徴とするものであ
る。また、請求項25記載の発明では、前記請求項23
記載の半導体装置において、前記導電性部材は、スタッ
ドバンプであることを特徴とするものである。
【0027】また、請求項26記載の発明では、前記請
求項23記載の半導体装置において、前記導電性部材
は、前記配線パターンと一体的に形成されると共に前記
接着剤の配設位置を迂回して前記突起電極に接続するフ
ライングリードであることを特徴とするものである。
求項23記載の半導体装置において、前記導電性部材
は、前記配線パターンと一体的に形成されると共に前記
接着剤の配設位置を迂回して前記突起電極に接続するフ
ライングリードであることを特徴とするものである。
【0028】また、請求項27記載の発明では、前記請
求項26記載の半導体装置において、少なくとも前記突
起電極と前記フライングリードとの接続位置を樹脂封止
する構成としたことを特徴とするものである。また、請
求項28記載の発明では、前記請求項23記載の半導体
装置において、前記導電性部材は、前記突起電極の形成
位置に対応した位置に配設され、その上端部を前記半導
体装置の突起電極に接合すると共に、下端部を前記外部
接続端子に接合する接続ピンと、この接続ピンを位置決
めする位置決め部材とにより構成されることを特徴とす
るものである。
求項26記載の半導体装置において、少なくとも前記突
起電極と前記フライングリードとの接続位置を樹脂封止
する構成としたことを特徴とするものである。また、請
求項28記載の発明では、前記請求項23記載の半導体
装置において、前記導電性部材は、前記突起電極の形成
位置に対応した位置に配設され、その上端部を前記半導
体装置の突起電極に接合すると共に、下端部を前記外部
接続端子に接合する接続ピンと、この接続ピンを位置決
めする位置決め部材とにより構成されることを特徴とす
るものである。
【0029】また、請求項29記載の発明では、前記請
求項28記載の半導体装置において、前記位置決め部材
は、可撓性部材により形成されていることを特徴とする
ものである。更に、請求項30記載の発明に係る半導体
装置の製造方法では、半導体素子の少なくとも表面上に
突起電極を直接形成すると共に、この半導体素子の表面
上に前記突起電極の先端部を残し樹脂層を形成し半導体
装置本体を形成する半導体装置本体形成工程と、ベース
部材上に前記半導体装置本体が接続される配線パターン
を形成すると共に、前記ベース部材の前記突起電極形成
位置に対応する位置に孔を形成しインタポーザを形成す
るインタポーザ形成工程と、前記半導体装置本体または
前記インタポーザの少なくとも一方に導電性部材を配設
する導電性部材配設工程と、前記半導体装置本体と前記
インタポーザとを接着剤を介して接合すると共に、前記
導電性部材により前記半導体装置本体と前記インタポー
ザとを電気的に接続する接合工程と、前記半導体装置本
体の搭載面と反対側の面に、前記ベース部材に形成され
た孔を介して前記配線パターンと接続されるよう外部接
続端子を形成する外部接続端子形成工程とを具備するこ
とを特徴とするものである。
求項28記載の半導体装置において、前記位置決め部材
は、可撓性部材により形成されていることを特徴とする
ものである。更に、請求項30記載の発明に係る半導体
装置の製造方法では、半導体素子の少なくとも表面上に
突起電極を直接形成すると共に、この半導体素子の表面
上に前記突起電極の先端部を残し樹脂層を形成し半導体
装置本体を形成する半導体装置本体形成工程と、ベース
部材上に前記半導体装置本体が接続される配線パターン
を形成すると共に、前記ベース部材の前記突起電極形成
位置に対応する位置に孔を形成しインタポーザを形成す
るインタポーザ形成工程と、前記半導体装置本体または
前記インタポーザの少なくとも一方に導電性部材を配設
する導電性部材配設工程と、前記半導体装置本体と前記
インタポーザとを接着剤を介して接合すると共に、前記
導電性部材により前記半導体装置本体と前記インタポー
ザとを電気的に接続する接合工程と、前記半導体装置本
体の搭載面と反対側の面に、前記ベース部材に形成され
た孔を介して前記配線パターンと接続されるよう外部接
続端子を形成する外部接続端子形成工程とを具備するこ
とを特徴とするものである。
【0030】上記した各手段は、次のように作用する。
請求項1記載の発明に係る半導体装置によれば、半導体
素子を保護する封止樹脂内には電極板が存在し、この電
極板は封止樹脂を補強する機能を奏するため、半導体素
子の保護をより確実に行なうことができ、よって半導体
装置の信頼性を向上することができる。
請求項1記載の発明に係る半導体装置によれば、半導体
素子を保護する封止樹脂内には電極板が存在し、この電
極板は封止樹脂を補強する機能を奏するため、半導体素
子の保護をより確実に行なうことができ、よって半導体
装置の信頼性を向上することができる。
【0031】また、電極板は半導体素子と外部接続端と
の間に位置するものであるため、半導体素子に直接外部
接続端を接続する構成と異なり、電極板により半導体素
子と外部接続端との間で配線の引回しを行なうことが可
能となる。よって、電極板を設けることにより半導体装
置の端子レイアウトの自由度を高めることができる。ま
た、電極板は導電性金属よりなり、封止樹脂よりも熱伝
導性が良好であるため、半導体素子で発生した熱は電極
板を介して外部に放熱される。よって、半導体素子で発
生した熱を効率よく放熱することができる。
の間に位置するものであるため、半導体素子に直接外部
接続端を接続する構成と異なり、電極板により半導体素
子と外部接続端との間で配線の引回しを行なうことが可
能となる。よって、電極板を設けることにより半導体装
置の端子レイアウトの自由度を高めることができる。ま
た、電極板は導電性金属よりなり、封止樹脂よりも熱伝
導性が良好であるため、半導体素子で発生した熱は電極
板を介して外部に放熱される。よって、半導体素子で発
生した熱を効率よく放熱することができる。
【0032】更に、電極板の外部接続端子は封止樹脂の
側面に露出した構成とされているため、半導体装置を実
装基板に実装した後においてもこの外部接続端子を用い
て半導体素子の動作試験を行なうことが可能となる。ま
た、請求項2及び請求項11記載の発明によれば、半導
体素子と電極板とをフリップチップ接合したことによ
り、小スペース内において確実に半導体素子と電極板と
を接合することができ、半導体装置の小型化を図ること
ができる。また、接合部における配線長が短いためイン
ピーダンスを低減できると共に、多ピン化にも対応する
ことができる。
側面に露出した構成とされているため、半導体装置を実
装基板に実装した後においてもこの外部接続端子を用い
て半導体素子の動作試験を行なうことが可能となる。ま
た、請求項2及び請求項11記載の発明によれば、半導
体素子と電極板とをフリップチップ接合したことによ
り、小スペース内において確実に半導体素子と電極板と
を接合することができ、半導体装置の小型化を図ること
ができる。また、接合部における配線長が短いためイン
ピーダンスを低減できると共に、多ピン化にも対応する
ことができる。
【0033】また、請求項3記載の発明によれば、電極
板を封止樹脂の側面に加え底面にも露出させて外部接続
端子を形成するよう構成したことにより、側面ばかりで
なく底面においても実装を行なうことが可能となる。よ
って、半導体装置を実装する際、実装構造の自由度を向
上させることができ、よって例えば小スペース化を図り
うる実装形態であるフェイスダウンボンディングにも対
応することが可能となる。
板を封止樹脂の側面に加え底面にも露出させて外部接続
端子を形成するよう構成したことにより、側面ばかりで
なく底面においても実装を行なうことが可能となる。よ
って、半導体装置を実装する際、実装構造の自由度を向
上させることができ、よって例えば小スペース化を図り
うる実装形態であるフェイスダウンボンディングにも対
応することが可能となる。
【0034】また、請求項4記載の発明によれば、電極
板に突出形成された突出端子を封止樹脂の底面に露出さ
せて外部接続端子を形成することにより、実装時に確実
に外部接続端子を実装基板に接続することができる。ま
た、電極板の外部接続端子以外の部分は封止樹脂に埋設
された構成となるため、隣接する外部端子はこの封止樹
脂により絶縁される。このため、実装時にはんだにより
隣接する外部接続端子間で短絡が発生するようなことは
なく、実装時における信頼性を向上させることができ
る。
板に突出形成された突出端子を封止樹脂の底面に露出さ
せて外部接続端子を形成することにより、実装時に確実
に外部接続端子を実装基板に接続することができる。ま
た、電極板の外部接続端子以外の部分は封止樹脂に埋設
された構成となるため、隣接する外部端子はこの封止樹
脂により絶縁される。このため、実装時にはんだにより
隣接する外部接続端子間で短絡が発生するようなことは
なく、実装時における信頼性を向上させることができ
る。
【0035】また、請求項5記載の発明によれば、突出
端子を電極板を塑性加工することにより電極板に一体的
に形成したことにより、突出端子を別部材により形成す
る構成に比べて部品点数の削減を図ることができると共
に容易に形成することができる。また、請求項6記載の
発明によれば、突出端子を電極板に配設した突起電極と
したことにより、半導体装置をBGA(Ball Grid Arra
y) と同様に取り扱うことができ、実装性を向上させる
ことができる。
端子を電極板を塑性加工することにより電極板に一体的
に形成したことにより、突出端子を別部材により形成す
る構成に比べて部品点数の削減を図ることができると共
に容易に形成することができる。また、請求項6記載の
発明によれば、突出端子を電極板に配設した突起電極と
したことにより、半導体装置をBGA(Ball Grid Arra
y) と同様に取り扱うことができ、実装性を向上させる
ことができる。
【0036】また、請求項7及び請求項8記載の発明に
よれば、半導体素子の一部を封止樹脂より露出させた構
成としたことにより、或いは封止樹脂の半導体素子に近
接する位置に放熱部材を配設したことにより、半導体素
子で発生する熱を効率よく放熱することができる。ま
た、請求項9記載の発明によれば、電極板形成工程で金
属基板に対しパターン成形処理を行なうことにより電極
板を形成し、続くチップ搭載工程で電極板に半導体素子
を搭載し電気的に接続する。この際、パターン成形処理
において任意の配線パターンを選定できるため、電極板
により配線の引回しを行なうことが可能となり、これに
より電極板に形成される外部接続端子の端子レイアウト
に自由度を持たせることができる。
よれば、半導体素子の一部を封止樹脂より露出させた構
成としたことにより、或いは封止樹脂の半導体素子に近
接する位置に放熱部材を配設したことにより、半導体素
子で発生する熱を効率よく放熱することができる。ま
た、請求項9記載の発明によれば、電極板形成工程で金
属基板に対しパターン成形処理を行なうことにより電極
板を形成し、続くチップ搭載工程で電極板に半導体素子
を搭載し電気的に接続する。この際、パターン成形処理
において任意の配線パターンを選定できるため、電極板
により配線の引回しを行なうことが可能となり、これに
より電極板に形成される外部接続端子の端子レイアウト
に自由度を持たせることができる。
【0037】また、封止樹脂形成工程で封止樹脂を形成
することにより、半導体素子及び電極板は封止樹脂に封
止される。よって、半導体素子及び電極板は封止樹脂に
より保護され、よって半導体装置の信頼性を向上させる
ことができる。続いて実施される切断工程により、個々
の半導体装置の境界位置で封止樹脂及び電極板を切断す
ることにより個々の半導体装置が形成される。よって、
電極板は切断位置に露出し、この露出部分を外部接続端
子として用いることができる。
することにより、半導体素子及び電極板は封止樹脂に封
止される。よって、半導体素子及び電極板は封止樹脂に
より保護され、よって半導体装置の信頼性を向上させる
ことができる。続いて実施される切断工程により、個々
の半導体装置の境界位置で封止樹脂及び電極板を切断す
ることにより個々の半導体装置が形成される。よって、
電極板は切断位置に露出し、この露出部分を外部接続端
子として用いることができる。
【0038】また、請求項10記載の発明のよれば、電
極板形成工程で実施するパターン成形処理として、半導
体装置のリードフレーム形成法として一般に用いられて
いるエッチング法またはプレス加工法を適用することに
より、電極板を形成するのにリードフレーム形成法を利
用することが可能となる。よって、設備の増加を伴うこ
となく、電極板形成工程を実施することができる。
極板形成工程で実施するパターン成形処理として、半導
体装置のリードフレーム形成法として一般に用いられて
いるエッチング法またはプレス加工法を適用することに
より、電極板を形成するのにリードフレーム形成法を利
用することが可能となる。よって、設備の増加を伴うこ
となく、電極板形成工程を実施することができる。
【0039】また、請求項12記載の発明によれば、チ
ップ搭載工程を実施する前に、半導体素子を放熱部材上
に位置決めして取り付けるチップ取り付け工程を実施す
ることにより、チップ搭載工程では放熱部材に位置決め
された状態で半導体素子を電極板に搭載される。よっ
て、チップ搭載工程において、個々の半導体素子の位置
決めを行なう必要がなくなり、形状の大きな放熱部材と
電極板とを位置決めすればよいため、位置決め処理を容
易化することができる。
ップ搭載工程を実施する前に、半導体素子を放熱部材上
に位置決めして取り付けるチップ取り付け工程を実施す
ることにより、チップ搭載工程では放熱部材に位置決め
された状態で半導体素子を電極板に搭載される。よっ
て、チップ搭載工程において、個々の半導体素子の位置
決めを行なう必要がなくなり、形状の大きな放熱部材と
電極板とを位置決めすればよいため、位置決め処理を容
易化することができる。
【0040】また、請求項13記載の発明によれば、電
極板形成工程において、電極板より突出する突出端子を
形成することにより、突起端子部の形成を電極板の形成
と同時かつ一括的に行なうことができるため、半導体装
置の製造工程の簡単化を図ることができる。また、封止
樹脂形成工程で、この突出端子が封止樹脂から露出する
よう封止樹脂を形成することにより、実装時に確実に外
部接続端子を実装基板に接続することができると共に隣
接する外部接続端子間で短絡が発生することを防止する
ことができる。
極板形成工程において、電極板より突出する突出端子を
形成することにより、突起端子部の形成を電極板の形成
と同時かつ一括的に行なうことができるため、半導体装
置の製造工程の簡単化を図ることができる。また、封止
樹脂形成工程で、この突出端子が封止樹脂から露出する
よう封止樹脂を形成することにより、実装時に確実に外
部接続端子を実装基板に接続することができると共に隣
接する外部接続端子間で短絡が発生することを防止する
ことができる。
【0041】また、請求項14記載の発明によれば、ソ
ケットを用いて半導体装置を実装基板に接合するため、
半導体装置の装着脱を容易にでき、例えばメンテナンス
等において半導体装置を交換する必要が生じたような場
合でも、容易に交換処理を行なうことができる。また、
ソケットに設けられたリード部は通常半導体装置が装着
される装着部の側部に配設されており、また半導体装置
の外部接続端子は封止樹脂の側面に露出した構成であ
る。このため、装着状態においてリード部と外部接続端
子とは対向するためリード部を引き回すことなくリード
部と外部接続端子との接続を行なうことができ、よって
ソケットの構造の簡単化を図ることができる。
ケットを用いて半導体装置を実装基板に接合するため、
半導体装置の装着脱を容易にでき、例えばメンテナンス
等において半導体装置を交換する必要が生じたような場
合でも、容易に交換処理を行なうことができる。また、
ソケットに設けられたリード部は通常半導体装置が装着
される装着部の側部に配設されており、また半導体装置
の外部接続端子は封止樹脂の側面に露出した構成であ
る。このため、装着状態においてリード部と外部接続端
子とは対向するためリード部を引き回すことなくリード
部と外部接続端子との接続を行なうことができ、よって
ソケットの構造の簡単化を図ることができる。
【0042】また、請求項15記載の発明によれば、外
部端子を形成する突出端子にバンプを配設し、このバン
プを介して半導体装置を実装基板に接合させる構造とす
ることにより、半導体装置をBGA(Ball Grid Array)
と同様に実装することができ、実装性の向上及び多ピン
化への対応を図ることができる。
部端子を形成する突出端子にバンプを配設し、このバン
プを介して半導体装置を実装基板に接合させる構造とす
ることにより、半導体装置をBGA(Ball Grid Array)
と同様に実装することができ、実装性の向上及び多ピン
化への対応を図ることができる。
【0043】また、請求項16記載の発明によれば、接
続ピンの上端部を半導体装置の外部接続端子に接合する
と共に下端部を実装基板に接合することにより、外部接
続端子と実装基板との間には接続ピンが介在した構成と
なる。この接続ピンは可撓可能な構成であるため、例え
ば加熱時等に半導体装置側と実装基板側で熱膨張率差に
起因して応力が発生しても、この応力は接続ピンが可撓
することにより吸収される。よって、応力が印加されて
も外部接続端子と実装基板との接続を確実に維持するこ
とができ、実装の信頼性を向上させることができる。
続ピンの上端部を半導体装置の外部接続端子に接合する
と共に下端部を実装基板に接合することにより、外部接
続端子と実装基板との間には接続ピンが介在した構成と
なる。この接続ピンは可撓可能な構成であるため、例え
ば加熱時等に半導体装置側と実装基板側で熱膨張率差に
起因して応力が発生しても、この応力は接続ピンが可撓
することにより吸収される。よって、応力が印加されて
も外部接続端子と実装基板との接続を確実に維持するこ
とができ、実装の信頼性を向上させることができる。
【0044】また、接続ピンは位置決め部材により外部
接続端子の形成位置に対応した位置に位置決めされてい
るため、実装時において個々の接続ピンと外部接続端子
または実装基板との位置決め処理を行なう必要はなく、
実装作業を容易に行なうことができる。また、請求項1
7及び請求項22記載の発明によれば、半導体装置本体
は、半導体素子の表面上に突起電極の先端部を残し樹脂
層が形成されているため、この樹脂層が半導体素子及び
突起電極を保護すると共に、アンダーフィルレジンとし
ても機能することとなる。
接続端子の形成位置に対応した位置に位置決めされてい
るため、実装時において個々の接続ピンと外部接続端子
または実装基板との位置決め処理を行なう必要はなく、
実装作業を容易に行なうことができる。また、請求項1
7及び請求項22記載の発明によれば、半導体装置本体
は、半導体素子の表面上に突起電極の先端部を残し樹脂
層が形成されているため、この樹脂層が半導体素子及び
突起電極を保護すると共に、アンダーフィルレジンとし
ても機能することとなる。
【0045】また、インタポーザは、半導体装置本体が
装着されると共にこの半導体装置本体が接続される配線
パターンがベース部材上に形成された構成であるため、
ベース部材上において任意の配線パターンを形成するこ
とができる。この配線パターンには、ベース部材に形成
された孔を介して外部接続端子が接続される。この際、
上記のように配線パターンを任意に設定できるため、配
線パターンを引き回すことにより半導体装置本体に設け
られた突起電極の形成位置に拘わらず外部接続端子の位
置を設定することができる。よって、外部接続端子の端
子レイアウトの自由度を高めることができる。
装着されると共にこの半導体装置本体が接続される配線
パターンがベース部材上に形成された構成であるため、
ベース部材上において任意の配線パターンを形成するこ
とができる。この配線パターンには、ベース部材に形成
された孔を介して外部接続端子が接続される。この際、
上記のように配線パターンを任意に設定できるため、配
線パターンを引き回すことにより半導体装置本体に設け
られた突起電極の形成位置に拘わらず外部接続端子の位
置を設定することができる。よって、外部接続端子の端
子レイアウトの自由度を高めることができる。
【0046】また、異方性導電膜は接着性及び押圧方向
に対する導電性を有しているため、この異方性導電膜を
用いて半導体装置本体とインタポーザとを接合すること
ができる。この際、異方性導電膜の有する接着性により
半導体装置本体とインタポーザは機械的に接合され、ま
た異方性導電膜の有する異方性導電性により半導体装置
本体とインタポーザは電気的に接合(接続)される。こ
のように、異方性導電膜は接着性及び導電性の双方の特
性を有しているため、各機能を別個の部材により行なう
構成に比べて部品点数及び組み立て工数の低減を図るこ
とができる。
に対する導電性を有しているため、この異方性導電膜を
用いて半導体装置本体とインタポーザとを接合すること
ができる。この際、異方性導電膜の有する接着性により
半導体装置本体とインタポーザは機械的に接合され、ま
た異方性導電膜の有する異方性導電性により半導体装置
本体とインタポーザは電気的に接合(接続)される。こ
のように、異方性導電膜は接着性及び導電性の双方の特
性を有しているため、各機能を別個の部材により行なう
構成に比べて部品点数及び組み立て工数の低減を図るこ
とができる。
【0047】更に、異方性導電膜は可撓性を有し、かつ
半導体装置本体とインタポーザの間に介装されるため、
この異方性導電膜は緩衝膜として機能する。よって、異
方性導電膜により、半導体装置本体とインタポーザとの
間に発生する応力を緩和することができる。また、請求
項18記載の発明によれば、半導体装置本体に形成され
た突起電極の配設ピッチと、インタポーザに配設された
外部接続端子の配設ピッチを同一ピッチとしたことによ
り、インタポーザの形状を小さくすることができ、半導
体装置の小型化を図ることができる。
半導体装置本体とインタポーザの間に介装されるため、
この異方性導電膜は緩衝膜として機能する。よって、異
方性導電膜により、半導体装置本体とインタポーザとの
間に発生する応力を緩和することができる。また、請求
項18記載の発明によれば、半導体装置本体に形成され
た突起電極の配設ピッチと、インタポーザに配設された
外部接続端子の配設ピッチを同一ピッチとしたことによ
り、インタポーザの形状を小さくすることができ、半導
体装置の小型化を図ることができる。
【0048】また、請求項19記載の発明によれば、半
導体装置本体に形成された突起電極の配設ピッチに対
し、インタポーザに配設された外部接続端子の配設ピッ
チを大きく設定したことにより、インタポーザ上におけ
る配線パターンの引回しの自由度を更に向上することが
できる。また、請求項20記載の発明によれば、インタ
ポーザ上に、突起電極と対向する位置に孔を有する絶縁
部材を配設したことにより、半導体装置本体をインタポ
ーザに装着される際に印加される押圧力はこの孔の形成
位置に集中するため孔内における導電率は向上し、よっ
て半導体装置本体とインタポーザとの電気的接続を確実
に行なうことができる。
導体装置本体に形成された突起電極の配設ピッチに対
し、インタポーザに配設された外部接続端子の配設ピッ
チを大きく設定したことにより、インタポーザ上におけ
る配線パターンの引回しの自由度を更に向上することが
できる。また、請求項20記載の発明によれば、インタ
ポーザ上に、突起電極と対向する位置に孔を有する絶縁
部材を配設したことにより、半導体装置本体をインタポ
ーザに装着される際に印加される押圧力はこの孔の形成
位置に集中するため孔内における導電率は向上し、よっ
て半導体装置本体とインタポーザとの電気的接続を確実
に行なうことができる。
【0049】また、請求項21記載の発明によれば、イ
ンタポーザとしてTABテープを用いたことにより、T
ABテープは半導体装置の構成部品として安価に供給さ
れているため、インタポーザとしてTABテープを利用
するこにより半導体装置のコスト低減を図ることができ
る。また、請求項23及び請求項30記載の発明によれ
ば、半導体装置本体は、半導体素子の表面上に突起電極
の先端部を残し樹脂層が形成されているため、この樹脂
層が半導体素子及び突起電極を保護すると共に、アンダ
ーフィルレジンとしても機能することとなる。
ンタポーザとしてTABテープを用いたことにより、T
ABテープは半導体装置の構成部品として安価に供給さ
れているため、インタポーザとしてTABテープを利用
するこにより半導体装置のコスト低減を図ることができ
る。また、請求項23及び請求項30記載の発明によれ
ば、半導体装置本体は、半導体素子の表面上に突起電極
の先端部を残し樹脂層が形成されているため、この樹脂
層が半導体素子及び突起電極を保護すると共に、アンダ
ーフィルレジンとしても機能することとなる。
【0050】また、インタポーザは、半導体装置本体が
装着されると共にこの半導体装置本体が接続される配線
パターンがベース部材上に形成された構成であるため、
ベース部材上において任意の配線パターンを形成するこ
とができる。この配線パターンには、ベース部材に形成
された孔を介して外部接続端子が接続される。この際、
上記のように配線パターンを任意に設定できるため、配
線パターンを引き回すことにより半導体装置本体に設け
られた突起電極の形成位置に拘わらず外部接続端子の位
置を設定することができる。よって、外部接続端子の端
子レイアウトの自由度を高めることができる。
装着されると共にこの半導体装置本体が接続される配線
パターンがベース部材上に形成された構成であるため、
ベース部材上において任意の配線パターンを形成するこ
とができる。この配線パターンには、ベース部材に形成
された孔を介して外部接続端子が接続される。この際、
上記のように配線パターンを任意に設定できるため、配
線パターンを引き回すことにより半導体装置本体に設け
られた突起電極の形成位置に拘わらず外部接続端子の位
置を設定することができる。よって、外部接続端子の端
子レイアウトの自由度を高めることができる。
【0051】また、接着剤は半導体装置本体とインタポ
ーザとを機械的に接合し、また導電性部材は半導体装置
本体とインタポーザとを電気的に接合(接続)する。こ
のように、半導体装置本体とインタポーザとを接合する
際行なわれる機械的接合と電気的接合を別個の部材によ
り行なうことにより、各機能(機械的接合機能,電気的
接合機能)に最適な部材を選定することができる。これ
により、半導体装置本体とインタポーザとの機械的接合
及び電気的接合を共に確実に行なうことが可能となり、
半導体装置の信頼性を向上させることができる。
ーザとを機械的に接合し、また導電性部材は半導体装置
本体とインタポーザとを電気的に接合(接続)する。こ
のように、半導体装置本体とインタポーザとを接合する
際行なわれる機械的接合と電気的接合を別個の部材によ
り行なうことにより、各機能(機械的接合機能,電気的
接合機能)に最適な部材を選定することができる。これ
により、半導体装置本体とインタポーザとの機械的接合
及び電気的接合を共に確実に行なうことが可能となり、
半導体装置の信頼性を向上させることができる。
【0052】更に、接着剤は固化した状態においても所
定の可撓性を有し、かつ半導体装置本体とインタポーザ
の間に介装されるため、この接着剤は緩衝膜として機能
する。よって、接着剤により、半導体装置本体とインタ
ポーザとの間に発生する応力を緩和することができる。
また、請求項24記載の発明によれば、導電性部材とし
て導電性ペーストを用いたことにより、単に導電性ペー
ストを半導体素子の突起電極またはインタポーザの配線
パターンに塗布するだけで導電性部材の配設を行なうこ
とができるため、半導体装置の組み立て作業の容易化を
図ることができる。また、導電性ペーストの塗布方法と
しては、周知の技術である転写法や印刷法を用いること
ができ、よって効率よく導電性部材の配設作業を行なう
ことができる。
定の可撓性を有し、かつ半導体装置本体とインタポーザ
の間に介装されるため、この接着剤は緩衝膜として機能
する。よって、接着剤により、半導体装置本体とインタ
ポーザとの間に発生する応力を緩和することができる。
また、請求項24記載の発明によれば、導電性部材とし
て導電性ペーストを用いたことにより、単に導電性ペー
ストを半導体素子の突起電極またはインタポーザの配線
パターンに塗布するだけで導電性部材の配設を行なうこ
とができるため、半導体装置の組み立て作業の容易化を
図ることができる。また、導電性ペーストの塗布方法と
しては、周知の技術である転写法や印刷法を用いること
ができ、よって効率よく導電性部材の配設作業を行なう
ことができる。
【0053】また、請求項25記載の発明によれば、導
電性部材をスタッドバンプにより構成したことにより、
半導体素子の突起電極とインタポーザの配線パターンと
はスタッドバンプを介して接合されることとなり、電気
的接続を確実に行なうことができる。また、請求項26
記載の発明によれば、導電性部材を配線パターンと一体
的に形成されると共に接着剤の配設位置を迂回して突起
電極に接続するフライングリードにより構成したことに
より、フライングリードと突起電極との接続位置におい
ては接着剤が介在しないため、フライングリードと突起
電極との電気的接続の信頼性を向上させることができ
る。また、フライングリードはバネ性を有しているた
め、接続時にフライングリードはバネ力をもって突起電
極に圧接する。よって、これによってもフライングリー
ドと突起電極との電気的接続の信頼性を向上させること
ができる。
電性部材をスタッドバンプにより構成したことにより、
半導体素子の突起電極とインタポーザの配線パターンと
はスタッドバンプを介して接合されることとなり、電気
的接続を確実に行なうことができる。また、請求項26
記載の発明によれば、導電性部材を配線パターンと一体
的に形成されると共に接着剤の配設位置を迂回して突起
電極に接続するフライングリードにより構成したことに
より、フライングリードと突起電極との接続位置におい
ては接着剤が介在しないため、フライングリードと突起
電極との電気的接続の信頼性を向上させることができ
る。また、フライングリードはバネ性を有しているた
め、接続時にフライングリードはバネ力をもって突起電
極に圧接する。よって、これによってもフライングリー
ドと突起電極との電気的接続の信頼性を向上させること
ができる。
【0054】また、請求項27記載の発明によれば、突
起電極とフライングリードとの接続位置を樹脂封止した
ことにより、外力印加等によりフライングリードが変形
することを防止でき、半導体装置の信頼性を向上させる
ことができる。また、請求項28記載の発明によれば、
接続ピンの上端部を半導体装置本体の突起電極に接合す
ると共に下端部をインタポーザに設けられた外部接続端
子に接合することにより、突起電極と外部接続端子との
間には接続ピンが介在した構成となる。
起電極とフライングリードとの接続位置を樹脂封止した
ことにより、外力印加等によりフライングリードが変形
することを防止でき、半導体装置の信頼性を向上させる
ことができる。また、請求項28記載の発明によれば、
接続ピンの上端部を半導体装置本体の突起電極に接合す
ると共に下端部をインタポーザに設けられた外部接続端
子に接合することにより、突起電極と外部接続端子との
間には接続ピンが介在した構成となる。
【0055】この接続ピンは可撓可能な構成であるた
め、例えば加熱時等に半導体装置本体とインタポーザと
の間に熱膨張率差に起因して応力が発生しても、この応
力は接続ピンが可撓することにより吸収される。よっ
て、応力が印加されても外部接続端子と突起電極との接
続を確実に維持することができる。また、接続ピンは位
置決め部材により突起電極の形成位置に対応した位置に
位置決めされているため、実装時において個々の接続ピ
ンと突起電極または外部接続端子との位置決め処理を行
なう必要はなく、実装作業を容易に行なうことができ
る。
め、例えば加熱時等に半導体装置本体とインタポーザと
の間に熱膨張率差に起因して応力が発生しても、この応
力は接続ピンが可撓することにより吸収される。よっ
て、応力が印加されても外部接続端子と突起電極との接
続を確実に維持することができる。また、接続ピンは位
置決め部材により突起電極の形成位置に対応した位置に
位置決めされているため、実装時において個々の接続ピ
ンと突起電極または外部接続端子との位置決め処理を行
なう必要はなく、実装作業を容易に行なうことができ
る。
【0056】更に、請求項29記載の発明によれば、位
置決め部材を可撓性部材により形成したことにより、前
記のように接続ピンが可撓しても、位置決め部材はこれ
に追随して可撓するため、半導体装置本体とインタポー
ザとの間に発生する応力を位置決め部材によっても吸収
することができる。
置決め部材を可撓性部材により形成したことにより、前
記のように接続ピンが可撓しても、位置決め部材はこれ
に追随して可撓するため、半導体装置本体とインタポー
ザとの間に発生する応力を位置決め部材によっても吸収
することができる。
【0057】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は本発明の第1実施例であ
る半導体装置10Aを示している。図1(A)は半導体
装置10Aの断面図であり、また図1(B)は半導体装
置10Aの側面図である。
て図面と共に説明する。図1は本発明の第1実施例であ
る半導体装置10Aを示している。図1(A)は半導体
装置10Aの断面図であり、また図1(B)は半導体装
置10Aの側面図である。
【0058】本実施例に係る半導体装置10Aは、大略
すると半導体素子12,電極板14A,封止樹脂16
A,及び突出端子18からなる極めて簡単な構成とされ
ている。半導体素子12(半導体チップ)は、半導体基
板に電子回路が形成されたものであり、その実装面側に
は複数のバンプ電極22が形成されている。このバンプ
電極22は、例えば半田ボールを転写法を用いて配設し
た構成とされており、電極板14にフリップチップ接合
により接合されている。
すると半導体素子12,電極板14A,封止樹脂16
A,及び突出端子18からなる極めて簡単な構成とされ
ている。半導体素子12(半導体チップ)は、半導体基
板に電子回路が形成されたものであり、その実装面側に
は複数のバンプ電極22が形成されている。このバンプ
電極22は、例えば半田ボールを転写法を用いて配設し
た構成とされており、電極板14にフリップチップ接合
により接合されている。
【0059】このように、半導体素子12と電極板14
とをフリップチップ接合したことにより、ワイヤを用い
て接続する構成に比べて接合に要するスペースを小スペ
ース化することができ、半導体装置10Aの小型化を図
ることができる。また、接合部分における配線長を短く
することができるため、インピーダンスを低減でき電気
的特性の向上を図ることができる。更に、隣接するバン
プ電極22間のピッチを狭ピッチ化できるため、多ピン
化にも対応することができる。
とをフリップチップ接合したことにより、ワイヤを用い
て接続する構成に比べて接合に要するスペースを小スペ
ース化することができ、半導体装置10Aの小型化を図
ることができる。また、接合部分における配線長を短く
することができるため、インピーダンスを低減でき電気
的特性の向上を図ることができる。更に、隣接するバン
プ電極22間のピッチを狭ピッチ化できるため、多ピン
化にも対応することができる。
【0060】また、上記の電極板14はいわゆるインタ
ポーザとして機能するものであり、例えば銅合金等の導
電性金属により形成されている。この電極板14は、図
2(A)に示されるように、所定のパターン形状を有し
た複数の金属板パターン26により構成されている
(尚、後述するように、図2(A)はリードフレーム状
態の電極板14を示している)。
ポーザとして機能するものであり、例えば銅合金等の導
電性金属により形成されている。この電極板14は、図
2(A)に示されるように、所定のパターン形状を有し
た複数の金属板パターン26により構成されている
(尚、後述するように、図2(A)はリードフレーム状
態の電極板14を示している)。
【0061】この金属板パターン26は、図中下面に半
導体素子12のバンプ電極22が接合されると共に、図
中上面である半導体素子12の配設面と異なる面に突出
端子18が接合される。よって、金属板パターン26
は、バンプ電極22と突出端子18とを電気的に接続す
る機能を奏する。また、図1(B)に示されるように、
金属板パターン26の端部は封止樹脂16Aの側面から
露出し、側部端子20を形成している。
導体素子12のバンプ電極22が接合されると共に、図
中上面である半導体素子12の配設面と異なる面に突出
端子18が接合される。よって、金属板パターン26
は、バンプ電極22と突出端子18とを電気的に接続す
る機能を奏する。また、図1(B)に示されるように、
金属板パターン26の端部は封止樹脂16Aの側面から
露出し、側部端子20を形成している。
【0062】突出端子18は、例えば半田よりなるボー
ルバンプ(突起電極)であり、上記のように電極板14
に接合されている。この突出端子18は、金属板パター
ン26を介して対応する既定のバンプ電極22に電気的
に接続される。封止樹脂16Aは、半導体素子12,電
極板14,及び突出端子18の一部を封止するよう形成
されている。この封止樹脂16Aは、例えばポリイミ
ド,エポキシ等の絶縁性を有した樹脂であり、半導体素
子12を覆い保護するに足る最小の大きさで形成されて
いる。これにより、半導体装置10Aの小型化を図るこ
とができる。
ルバンプ(突起電極)であり、上記のように電極板14
に接合されている。この突出端子18は、金属板パター
ン26を介して対応する既定のバンプ電極22に電気的
に接続される。封止樹脂16Aは、半導体素子12,電
極板14,及び突出端子18の一部を封止するよう形成
されている。この封止樹脂16Aは、例えばポリイミ
ド,エポキシ等の絶縁性を有した樹脂であり、半導体素
子12を覆い保護するに足る最小の大きさで形成されて
いる。これにより、半導体装置10Aの小型化を図るこ
とができる。
【0063】また、封止樹脂16Aを形成した状態にお
いて、半導体素子12の背面28は封止樹脂16Aから
露出するよう構成されている。半導体素子12の背面2
8は電子回路等は形成されておらず比較的強度が高い部
位であるため、背面28を封止樹脂16Aから露出させ
ても特に不都合は生じない。また、返って背面28を封
止樹脂16Aから露出させることにより、半導体素子1
2で発生した熱は、この背面28から外部に放熱される
ため、半導体装置10Aの放熱効率を向上させることが
できる。
いて、半導体素子12の背面28は封止樹脂16Aから
露出するよう構成されている。半導体素子12の背面2
8は電子回路等は形成されておらず比較的強度が高い部
位であるため、背面28を封止樹脂16Aから露出させ
ても特に不都合は生じない。また、返って背面28を封
止樹脂16Aから露出させることにより、半導体素子1
2で発生した熱は、この背面28から外部に放熱される
ため、半導体装置10Aの放熱効率を向上させることが
できる。
【0064】また前記のように、封止樹脂16Aを形成
した状態において、電極板14の端部は封止樹脂16A
の側面から露出し側部端子20を形成している。このよ
うに、側部端子20が封止樹脂16Aの側面から露出す
る構成とすることにより、側部端子20を突出端子18
と共に他の基板或いは装置と接続する外部接続端子とし
て用いることが可能となる。
した状態において、電極板14の端部は封止樹脂16A
の側面から露出し側部端子20を形成している。このよ
うに、側部端子20が封止樹脂16Aの側面から露出す
る構成とすることにより、側部端子20を突出端子18
と共に他の基板或いは装置と接続する外部接続端子とし
て用いることが可能となる。
【0065】図11は、本発明の第1実施例である半導
体装置の実装構造を示しており、上記した構成の半導体
装置10Aを実装基板32に実装した状態を示してい
る。同図に示されるように、実装状態では突出端子18
は封止樹脂16Aの底面と実装基板32との間に位置す
ることとなり、外部から観察したりまたプローブ等のテ
スト治具を接続することはできない。
体装置の実装構造を示しており、上記した構成の半導体
装置10Aを実装基板32に実装した状態を示してい
る。同図に示されるように、実装状態では突出端子18
は封止樹脂16Aの底面と実装基板32との間に位置す
ることとなり、外部から観察したりまたプローブ等のテ
スト治具を接続することはできない。
【0066】しかるに、半導体装置10Aでは、側部端
子20を封止樹脂16Aの側面から露出させた構成とし
ているため、半導体装置12を実装基板32に実装した
後においても、この側部端子20を用いて半導体素子1
0Aの動作試験を行なうことが可能となる。よって、不
良半導体装置の発見を容易に行なうことができ、実装時
における歩留りの向上及び信頼性の向上を図ることがで
きる。
子20を封止樹脂16Aの側面から露出させた構成とし
ているため、半導体装置12を実装基板32に実装した
後においても、この側部端子20を用いて半導体素子1
0Aの動作試験を行なうことが可能となる。よって、不
良半導体装置の発見を容易に行なうことができ、実装時
における歩留りの向上及び信頼性の向上を図ることがで
きる。
【0067】再び図1に戻り、半導体装置10Aの説明
を続ける。上記した封止樹脂16Aは、半導体素子12
を覆うばかりではなく、電極板14の突出端子18が接
合された面にも形成されている。このため、突出端子1
8は封止樹脂16Aにより保持する機能を奏する。よっ
て、外力印加等により突出端子18が半導体装置10A
から離脱することを防止することができる。また、封止
樹脂16Aは絶縁性を有しているため、突出端子18の
配設密度が高い場合(即ち、狭ピッチ化された場合)で
あっても、実装時に隣接する突出端子18間で短絡が発
生することを防止することができる。
を続ける。上記した封止樹脂16Aは、半導体素子12
を覆うばかりではなく、電極板14の突出端子18が接
合された面にも形成されている。このため、突出端子1
8は封止樹脂16Aにより保持する機能を奏する。よっ
て、外力印加等により突出端子18が半導体装置10A
から離脱することを防止することができる。また、封止
樹脂16Aは絶縁性を有しているため、突出端子18の
配設密度が高い場合(即ち、狭ピッチ化された場合)で
あっても、実装時に隣接する突出端子18間で短絡が発
生することを防止することができる。
【0068】更に、突出端子18は、封止樹脂16Aが
形成された状態において、封止樹脂16Aから突出する
よう構成されている。このため、実装時に確実に突出端
子18を実装基板32に接続することができ、また図1
1に示したように半導体装置10AをBGA(Ball Grid
Array) と同様に取り扱うことができ、実装性の向上を
図ることができる。 ここで、半導体装置10Aに設け
られた電極板14Aに注目する。
形成された状態において、封止樹脂16Aから突出する
よう構成されている。このため、実装時に確実に突出端
子18を実装基板32に接続することができ、また図1
1に示したように半導体装置10AをBGA(Ball Grid
Array) と同様に取り扱うことができ、実装性の向上を
図ることができる。 ここで、半導体装置10Aに設け
られた電極板14Aに注目する。
【0069】前記のように電極板14Aは金属板である
ため、この電極板14Aを半導体素子12を保護する封
止樹脂16A内に設けることにより、電極板を封止樹脂
16Aを補強する補強材として機能させることができ
る。これにより、半導体素子12の保護をより確実に行
なうことができ、よって半導体装置10Aの信頼性を向
上させることができる。
ため、この電極板14Aを半導体素子12を保護する封
止樹脂16A内に設けることにより、電極板を封止樹脂
16Aを補強する補強材として機能させることができ
る。これにより、半導体素子12の保護をより確実に行
なうことができ、よって半導体装置10Aの信頼性を向
上させることができる。
【0070】また、電極板14Aは、外部接続端として
機能する突出端子18及び側部端子20と、半導体素子
12との間に位置するものである。このため、従来のよ
うに半導体素子に直接外部接続端を接続する構成と異な
り、半導体装置10Aの内部において電極板14Aによ
り半導体素子12と突出端子18,側部端子20との間
で配線の引回しを行なうことが可能となる。よって、電
極板14を設けることにより、半導体装置12及び外部
接続端子(突出端子18,側部端子20)の端子レイア
ウトの自由度を高めることができる。
機能する突出端子18及び側部端子20と、半導体素子
12との間に位置するものである。このため、従来のよ
うに半導体素子に直接外部接続端を接続する構成と異な
り、半導体装置10Aの内部において電極板14Aによ
り半導体素子12と突出端子18,側部端子20との間
で配線の引回しを行なうことが可能となる。よって、電
極板14を設けることにより、半導体装置12及び外部
接続端子(突出端子18,側部端子20)の端子レイア
ウトの自由度を高めることができる。
【0071】更に、電極板14Aは導電性金属よりな
り、一般に導電性金属(本実施例の場合は銅合金)は封
止樹脂16Aよりも熱伝導性が良好であるため、半導体
素子12で発生した熱は電極板14Aを介して外部に放
熱される。よって、半導体素子12で発生した熱を効率
よく放熱することができ、半導体素子12の安定した動
作を担保することができる。
り、一般に導電性金属(本実施例の場合は銅合金)は封
止樹脂16Aよりも熱伝導性が良好であるため、半導体
素子12で発生した熱は電極板14Aを介して外部に放
熱される。よって、半導体素子12で発生した熱を効率
よく放熱することができ、半導体素子12の安定した動
作を担保することができる。
【0072】続いて、上記構成とされた半導体装置10
Aの製造方法について説明する。図2乃至図5は、半導
体装置10Aの製造方法を説明するための図である。
尚、図2乃至図5において、図1に示した構成と対応す
る構成については同一符号を付して説明する。本実施例
に係る製造方法は、電極板形成工程,チップ搭載工程,
突出端子形成工程,封止樹脂形成工程,切断工程とを有
している。電極板形成工程では、例えばリードフレーム
材である銅合金(例えば、Cu−Ni−Sn系)よりな
る金属基板に対し、パターン成形処理を行なうことによ
り複数の電極板14を有するリードフレーム24Aを形
成する。この電極板形成工程で実施されるパターン成形
処理は、エッチング法またはプレス加工法を用いて行な
われる。
Aの製造方法について説明する。図2乃至図5は、半導
体装置10Aの製造方法を説明するための図である。
尚、図2乃至図5において、図1に示した構成と対応す
る構成については同一符号を付して説明する。本実施例
に係る製造方法は、電極板形成工程,チップ搭載工程,
突出端子形成工程,封止樹脂形成工程,切断工程とを有
している。電極板形成工程では、例えばリードフレーム
材である銅合金(例えば、Cu−Ni−Sn系)よりな
る金属基板に対し、パターン成形処理を行なうことによ
り複数の電極板14を有するリードフレーム24Aを形
成する。この電極板形成工程で実施されるパターン成形
処理は、エッチング法またはプレス加工法を用いて行な
われる。
【0073】このエッチング法及びプレス加工法は、一
般の半導体装置の製造工程において、リードフレーム形
成法として一般に用いられている手法である。よって、
エッチング法またはプレス加工法を適用することによ
り、設備の増加を伴うことなくリードフレーム24Aを
形成することができる。図2(A)は、リードフレーム
24Aの一部を拡大した図であり、4個の電極板14A
が示されている。本実施例に係る製造方法では、多数個
取りを行なう構成とされているため、よって同図に示さ
れるようにリードフレーム24Aには複数の電極板14
Aが形成されている。
般の半導体装置の製造工程において、リードフレーム形
成法として一般に用いられている手法である。よって、
エッチング法またはプレス加工法を適用することによ
り、設備の増加を伴うことなくリードフレーム24Aを
形成することができる。図2(A)は、リードフレーム
24Aの一部を拡大した図であり、4個の電極板14A
が示されている。本実施例に係る製造方法では、多数個
取りを行なう構成とされているため、よって同図に示さ
れるようにリードフレーム24Aには複数の電極板14
Aが形成されている。
【0074】この電極位置14Aは、前記したように複
数の金属板パターン26により構成されている。この金
属板パターン26は、上記のパターン成形処理において
任意の配線パターンに設定するとができるため、電極板
14Aにより配線の引回しを行なうことが可能となり、
これにより電極板14Aに形成される外部接続端子の端
子レイアウトに自由度を持たせることができる。
数の金属板パターン26により構成されている。この金
属板パターン26は、上記のパターン成形処理において
任意の配線パターンに設定するとができるため、電極板
14Aにより配線の引回しを行なうことが可能となり、
これにより電極板14Aに形成される外部接続端子の端
子レイアウトに自由度を持たせることができる。
【0075】一方、図2(B)は、前記した電極板14
A(リードフレーム24A)に搭載される半導体素子1
2(12A〜12C)を示している。本実施例では、一
つの電極板14Aに3個の半導体素子12A〜12Cを
搭載する構成とされている。また、各半導体素子12A
〜12Cには、夫々電極板14Aと電気的に接続するた
めのバンプ電極22が配設されている。
A(リードフレーム24A)に搭載される半導体素子1
2(12A〜12C)を示している。本実施例では、一
つの電極板14Aに3個の半導体素子12A〜12Cを
搭載する構成とされている。また、各半導体素子12A
〜12Cには、夫々電極板14Aと電気的に接続するた
めのバンプ電極22が配設されている。
【0076】同図に示すように、半導体素子12A〜1
2Cの大きさは、必ずしも同一である必要はない。ま
た、各電極板14Aに形成された金属板パターン26
は、各半導体装置12A〜12Cに形成されたバンプ電
極22の形成位置と対応するよう構成されている。上記
した電極板形成工程が終了すると、続いてチップ搭載工
程が実施される。このチップ搭載工程では、電極板14
Aに半導体素子12A〜12Cを搭載し電気的に接続す
る処理が行なわれる。図3(A),(B)は、半導体素
子12A〜12Cが電極板14Aに搭載された状態を示
している。
2Cの大きさは、必ずしも同一である必要はない。ま
た、各電極板14Aに形成された金属板パターン26
は、各半導体装置12A〜12Cに形成されたバンプ電
極22の形成位置と対応するよう構成されている。上記
した電極板形成工程が終了すると、続いてチップ搭載工
程が実施される。このチップ搭載工程では、電極板14
Aに半導体素子12A〜12Cを搭載し電気的に接続す
る処理が行なわれる。図3(A),(B)は、半導体素
子12A〜12Cが電極板14Aに搭載された状態を示
している。
【0077】本実施例では、半導体素子12A〜12C
を電極板14Aに接合する手段として、直接バンプ電極
22を電極板14Aに接合するフリップチップ接合法が
採用されている。このフリップチップ接合法を用いるこ
とにより、前記したように半導体素子12A〜12Cと
電極板14Aとの接合エリアの小スペース化を図ること
ができると共に、接続インピーダンスの低減を図ること
ができる。
を電極板14Aに接合する手段として、直接バンプ電極
22を電極板14Aに接合するフリップチップ接合法が
採用されている。このフリップチップ接合法を用いるこ
とにより、前記したように半導体素子12A〜12Cと
電極板14Aとの接合エリアの小スペース化を図ること
ができると共に、接続インピーダンスの低減を図ること
ができる。
【0078】上記したチップ搭載工程が終了すると、続
いて突出端子形成工程が実施される。この突出端子形成
工程は、電極板14Aを構成する金属板パターン26の
所定位置に突起端子18を形成する。突起端子18は半
田ボールにより構成されており、例えば転写法を用いて
金属板パターン26に接合される。図4は、突起端子1
8が配設された電極板14Aを示している。この突起端
子18は、上記のように金属板パターン26の配線パタ
ーンを適宜選定することにより、マトリックス状に配設
されている。
いて突出端子形成工程が実施される。この突出端子形成
工程は、電極板14Aを構成する金属板パターン26の
所定位置に突起端子18を形成する。突起端子18は半
田ボールにより構成されており、例えば転写法を用いて
金属板パターン26に接合される。図4は、突起端子1
8が配設された電極板14Aを示している。この突起端
子18は、上記のように金属板パターン26の配線パタ
ーンを適宜選定することにより、マトリックス状に配設
されている。
【0079】上記した突出端子形成工程が終了すると、
続いて封止樹脂形成工程が実施される。この封止樹脂形
成工程では、半導体素子12(12A〜12C)及び突
起端子18が配設されたリードフレーム24Aを金型に
装着し、圧縮成形法を用いて封止樹脂16Aを形成す
る。封止樹脂16Aを形成することにより、半導体素子
12及び電極板14Aは封止樹脂16Aに封止される。
よって、半導体素子12及び電極板14Aは封止樹脂1
6Aにより保護され、よって半導体装置10Aの信頼性
を向上させることができる。
続いて封止樹脂形成工程が実施される。この封止樹脂形
成工程では、半導体素子12(12A〜12C)及び突
起端子18が配設されたリードフレーム24Aを金型に
装着し、圧縮成形法を用いて封止樹脂16Aを形成す
る。封止樹脂16Aを形成することにより、半導体素子
12及び電極板14Aは封止樹脂16Aに封止される。
よって、半導体素子12及び電極板14Aは封止樹脂1
6Aにより保護され、よって半導体装置10Aの信頼性
を向上させることができる。
【0080】図5は、封止樹脂16Aが形成されたリー
ドフレーム24Aを示している。同図に示すように、封
止樹脂16Aが形成された状態において、半導体素子1
2(12A〜12C)はその背面28を封止樹脂16A
から露出されており、また突起端子18はその先端所定
部分が封止樹脂16Aから突出するよう構成されてい
る。このように、半導体素子12の背面28を封止樹脂
16Aから露出させることにより放熱効率を向上できる
と共に、突起端子18の先端部を封止樹脂16Aから突
出させることにより、実装性の向上を図ることができ
る。
ドフレーム24Aを示している。同図に示すように、封
止樹脂16Aが形成された状態において、半導体素子1
2(12A〜12C)はその背面28を封止樹脂16A
から露出されており、また突起端子18はその先端所定
部分が封止樹脂16Aから突出するよう構成されてい
る。このように、半導体素子12の背面28を封止樹脂
16Aから露出させることにより放熱効率を向上できる
と共に、突起端子18の先端部を封止樹脂16Aから突
出させることにより、実装性の向上を図ることができ
る。
【0081】上記した封止樹脂形成工程が終了すると、
続いて切断工程が実施される。この切断工程では、多数
個取りを行なうために複数個一括的に形成された半導体
装置の各境界位置(図5にA−Aで示す破線位置)で、
封止樹脂16A及びリードフレーム24A(電極板14
A)を切断する。これにより、図1に示す半導体装置1
0Aが形成される。
続いて切断工程が実施される。この切断工程では、多数
個取りを行なうために複数個一括的に形成された半導体
装置の各境界位置(図5にA−Aで示す破線位置)で、
封止樹脂16A及びリードフレーム24A(電極板14
A)を切断する。これにより、図1に示す半導体装置1
0Aが形成される。
【0082】上記のように、封止樹脂16Aと共にリー
ドフレーム24A(電極板14A)を切断することによ
り、電極板14Aの切断位置は封止樹脂16Aの側面に
必ず露出することとなり側部端子20を形成する。よっ
て、この側部端子20を外部接続端子として用いること
ができる。続いて、第2実施例に係る半導体装置10B
について説明する。
ドフレーム24A(電極板14A)を切断することによ
り、電極板14Aの切断位置は封止樹脂16Aの側面に
必ず露出することとなり側部端子20を形成する。よっ
て、この側部端子20を外部接続端子として用いること
ができる。続いて、第2実施例に係る半導体装置10B
について説明する。
【0083】図6は、第2実施例に係る半導体装置10
Bを説明するための図であり、図6(A)は半導体装置
10Bの断面を、図6(B)は半導体装置10Bの底面
を夫々示している。尚、図6において、図1を用いて説
明した第1実施例に係る半導体装置10Aと同一構成に
ついては、同一符号を付してその説明を省略する。ま
た、以下説明する各実施例においても、同様とする。
Bを説明するための図であり、図6(A)は半導体装置
10Bの断面を、図6(B)は半導体装置10Bの底面
を夫々示している。尚、図6において、図1を用いて説
明した第1実施例に係る半導体装置10Aと同一構成に
ついては、同一符号を付してその説明を省略する。ま
た、以下説明する各実施例においても、同様とする。
【0084】前記した第1実施例に係る半導体装置10
Aは、電極板14Aに突起端子18を形成し、この突起
端子18を封止樹脂16Aから露出させる構成としてい
た。これに対し、本実施例に係る半導体装置10Bは、
突起端子18を設けることなく、電極板14Aを直接封
止樹脂16Bから露出させたことを特徴とするものであ
る。
Aは、電極板14Aに突起端子18を形成し、この突起
端子18を封止樹脂16Aから露出させる構成としてい
た。これに対し、本実施例に係る半導体装置10Bは、
突起端子18を設けることなく、電極板14Aを直接封
止樹脂16Bから露出させたことを特徴とするものであ
る。
【0085】本実施例に係る半導体装置10Bは、突起
端子18が設けられていないため、部品点数の削減及び
製造工程の簡単化を図ることができる。また、電極板1
4Aは、封止樹脂16Bの側面に加え底面にも露出し外
部接続端子を形成するため、側面及び底面の双方におい
て実装を行なうことができる。図13は、半導体装置1
0Bを実装基板32に実装した構造を示している。同図
に示されるように、半導体装置10Bは実装基板32に
半田36を用いてフェイスダウンボンディングされてい
る。この際、半田36は、電極板14Aの底面部ばかり
でなく、側部端子20にも回り込んで半田付けされてい
る。
端子18が設けられていないため、部品点数の削減及び
製造工程の簡単化を図ることができる。また、電極板1
4Aは、封止樹脂16Bの側面に加え底面にも露出し外
部接続端子を形成するため、側面及び底面の双方におい
て実装を行なうことができる。図13は、半導体装置1
0Bを実装基板32に実装した構造を示している。同図
に示されるように、半導体装置10Bは実装基板32に
半田36を用いてフェイスダウンボンディングされてい
る。この際、半田36は、電極板14Aの底面部ばかり
でなく、側部端子20にも回り込んで半田付けされてい
る。
【0086】また、本実施例に係る半導体装置10B
は、後述する第3実施例に係る半導体装置10Cと同様
に側部端子20のみを用いて実装することも可能であ
り、よって実装構造の自由度を向上させることができ
る。続いて、第3実施例に係る半導体装置10Cについ
て説明する。図7は、第3実施例に係る半導体装置10
Cを説明するための図であり、図7(A)は半導体装置
10Cの断面を、図7(B)は半導体装置10Cの上面
を夫々示している。
は、後述する第3実施例に係る半導体装置10Cと同様
に側部端子20のみを用いて実装することも可能であ
り、よって実装構造の自由度を向上させることができ
る。続いて、第3実施例に係る半導体装置10Cについ
て説明する。図7は、第3実施例に係る半導体装置10
Cを説明するための図であり、図7(A)は半導体装置
10Cの断面を、図7(B)は半導体装置10Cの上面
を夫々示している。
【0087】前記した第2実施例に係る半導体装置10
Bは、電極板14Aの底面及び側端部を共に直接封止樹
脂16Bから露出させた構成としていたが、本実施例に
係る半導体装置10Cは、電極板14Aの側端部のみを
封止樹脂16Cから露出させ側部端子20を形成したこ
とを特徴とするものである。本実施例に係る半導体装置
10Cでは、電極板14Aが側部端子20を残し封止樹
脂16Cに埋設された構成とされているため、熱応力や
外力により電極板14Aが封止樹脂16Cから剥離する
ことを防止でき、半導体装置10Cの信頼性を向上させ
ることができる。
Bは、電極板14Aの底面及び側端部を共に直接封止樹
脂16Bから露出させた構成としていたが、本実施例に
係る半導体装置10Cは、電極板14Aの側端部のみを
封止樹脂16Cから露出させ側部端子20を形成したこ
とを特徴とするものである。本実施例に係る半導体装置
10Cでは、電極板14Aが側部端子20を残し封止樹
脂16Cに埋設された構成とされているため、熱応力や
外力により電極板14Aが封止樹脂16Cから剥離する
ことを防止でき、半導体装置10Cの信頼性を向上させ
ることができる。
【0088】続いて、第4実施例に係る半導体装置10
Dについて説明する。図8は、第4実施例に係る半導体
装置10Dを説明するための図であり、図8(A)は半
導体装置10Dの断面を、図8(B)は半導体装置10
Dの上面を、図8(C)は半導体装置10Dの底面を夫
々示している。本実施例に係る半導体装置10Dは、電
極板14Bに突起状端子30(突出端子)を形成したこ
とを特徴とするものである。この突起状端子30は電極
板14Bを塑性加工(例えば、プレス加工)することに
より形成されており、よって突起状端子30と電極板1
4Bとは一体的な構成とされている。
Dについて説明する。図8は、第4実施例に係る半導体
装置10Dを説明するための図であり、図8(A)は半
導体装置10Dの断面を、図8(B)は半導体装置10
Dの上面を、図8(C)は半導体装置10Dの底面を夫
々示している。本実施例に係る半導体装置10Dは、電
極板14Bに突起状端子30(突出端子)を形成したこ
とを特徴とするものである。この突起状端子30は電極
板14Bを塑性加工(例えば、プレス加工)することに
より形成されており、よって突起状端子30と電極板1
4Bとは一体的な構成とされている。
【0089】また、突起状端子30の形成処理は、前記
した電極板形成工程で一括的に形成することができる。
このため、突起状端子30を形成することにより製造工
程が複雑になるようなことはなく、また突起状端子30
を別部材により形成する構成に比べて部品点数の削減を
図ることができる。上記構成とされた突起状端子30
は、図8(A),(B)に示されるように、封止樹脂1
6Dの底面から露出するよう構成されている。このよう
に、突起状端子30を封止樹脂16Dの底面から露出さ
せることにより、突起状端子30を外部接続端子として
機能させることができる。
した電極板形成工程で一括的に形成することができる。
このため、突起状端子30を形成することにより製造工
程が複雑になるようなことはなく、また突起状端子30
を別部材により形成する構成に比べて部品点数の削減を
図ることができる。上記構成とされた突起状端子30
は、図8(A),(B)に示されるように、封止樹脂1
6Dの底面から露出するよう構成されている。このよう
に、突起状端子30を封止樹脂16Dの底面から露出さ
せることにより、突起状端子30を外部接続端子として
機能させることができる。
【0090】図17は、上記した半導体装置10Dを実
装基板32に実装した状態を示している。同図に示され
るように、半導体装置10Dは半田54を用いて実装基
板32に実装されるが、この際突起状端子30は封止樹
脂16Dの底面及び側面に露出した構成とされているた
め、半田54との接合面積を大きくすることができ、よ
って確実に突起状端子30を実装基板32に接続するこ
とができる。
装基板32に実装した状態を示している。同図に示され
るように、半導体装置10Dは半田54を用いて実装基
板32に実装されるが、この際突起状端子30は封止樹
脂16Dの底面及び側面に露出した構成とされているた
め、半田54との接合面積を大きくすることができ、よ
って確実に突起状端子30を実装基板32に接続するこ
とができる。
【0091】また、突起状端子30及び側部端子20を
除き、電極板14Bは封止樹脂16Dに埋設された構成
となるため、隣接する突起状端子30は封止樹脂16D
により絶縁される。このため、実装時に半田54により
隣接する突起状端子30間で短絡が発生するようなこと
はなく、実装の信頼性を向上させることができる。図9
及び図10は、第2実施例に係る半導体装置の製造方法
を示しており、前記した半導体装置10Dの製造方法を
示している。
除き、電極板14Bは封止樹脂16Dに埋設された構成
となるため、隣接する突起状端子30は封止樹脂16D
により絶縁される。このため、実装時に半田54により
隣接する突起状端子30間で短絡が発生するようなこと
はなく、実装の信頼性を向上させることができる。図9
及び図10は、第2実施例に係る半導体装置の製造方法
を示しており、前記した半導体装置10Dの製造方法を
示している。
【0092】尚、本実施例に係る製造方法は、図2乃至
図5を用いて説明した第1実施例に係る製造方法に対
し、電極板形成工程,封止樹脂形成工程、及び切断工程
のみが異なり他の工程は同一であるため、以下の説明で
は電極板形成工程についてのみ説明するものとする。本
実施例に係る電極板形成工程では、電極板14Bを有し
たリードフレーム24Bを形成する際、突起状端子30
も一括的に塑性加工される。このように、電極板14B
を形成するため行なわれる切断加工と、突起状端子30
を形成するため行なわれる塑性加工を一括的に実施する
のは、リードフレーム24Bを形成する金型の構成を適
宜設定することにより容易に実現することができる。
図5を用いて説明した第1実施例に係る製造方法に対
し、電極板形成工程,封止樹脂形成工程、及び切断工程
のみが異なり他の工程は同一であるため、以下の説明で
は電極板形成工程についてのみ説明するものとする。本
実施例に係る電極板形成工程では、電極板14Bを有し
たリードフレーム24Bを形成する際、突起状端子30
も一括的に塑性加工される。このように、電極板14B
を形成するため行なわれる切断加工と、突起状端子30
を形成するため行なわれる塑性加工を一括的に実施する
のは、リードフレーム24Bを形成する金型の構成を適
宜設定することにより容易に実現することができる。
【0093】図9は、電極板形成工程が実施されること
により形成されたリードフレーム24Bを示している。
同図において、ハッチングで示される部分が突起状端子
30であり、この突起状端子30は電極板14Bに対し
て突出した形状を有している。このように、本実施例に
よれば、突起状端子30の形成を電極板14Bの形成と
同時かつ一括的に行なうことができるため、半導体装置
10Dの製造工程の簡単化を図ることができる。
により形成されたリードフレーム24Bを示している。
同図において、ハッチングで示される部分が突起状端子
30であり、この突起状端子30は電極板14Bに対し
て突出した形状を有している。このように、本実施例に
よれば、突起状端子30の形成を電極板14Bの形成と
同時かつ一括的に行なうことができるため、半導体装置
10Dの製造工程の簡単化を図ることができる。
【0094】また、図10に示されるように、封止樹脂
形成工程では突起状端子30が封止樹脂16Dから露出
するよう封止樹脂16Dを形成する。このように、突起
状端子30を封止樹脂16Dから露出させるには、封止
樹脂形成工程で用いる金型のキャビティ面を突起状端子
30に当接させた状態とすることにより、容易に実現す
ることができる。
形成工程では突起状端子30が封止樹脂16Dから露出
するよう封止樹脂16Dを形成する。このように、突起
状端子30を封止樹脂16Dから露出させるには、封止
樹脂形成工程で用いる金型のキャビティ面を突起状端子
30に当接させた状態とすることにより、容易に実現す
ることができる。
【0095】また、切断工程における切断位置は、図1
0にA−Aで示す破線位置とされており、突起状端子3
0の側面が封止樹脂16Dから露出するよう選定されて
いる。よって、図17に示されるように、実装時におい
て半田54は突起状端子30の側面までも回り込み、確
実な半田付けを行なうことができる。続いて、上記した
各実施例に係る半導体装置10A〜10Dを実装基板3
2に実装する実装構造について説明する。
0にA−Aで示す破線位置とされており、突起状端子3
0の側面が封止樹脂16Dから露出するよう選定されて
いる。よって、図17に示されるように、実装時におい
て半田54は突起状端子30の側面までも回り込み、確
実な半田付けを行なうことができる。続いて、上記した
各実施例に係る半導体装置10A〜10Dを実装基板3
2に実装する実装構造について説明する。
【0096】図11乃至図17は、第1乃至第7実施例
である半導体装置10A〜10Dの実装構造を示してい
る。尚、図11に示す半導体装置10Aを実装する第1
実施例に係る実装構造、図13に示す半導体装置10B
を実装する第3実施例に係る実装構造、及び図17に示
す半導体装置10Dを実装する第7実施例に係る実装構
造については既に説明済であるため、ここでの説明は省
略するものとする。
である半導体装置10A〜10Dの実装構造を示してい
る。尚、図11に示す半導体装置10Aを実装する第1
実施例に係る実装構造、図13に示す半導体装置10B
を実装する第3実施例に係る実装構造、及び図17に示
す半導体装置10Dを実装する第7実施例に係る実装構
造については既に説明済であるため、ここでの説明は省
略するものとする。
【0097】図12は、第2実施例に係る半導体装置の
実装構造を示している。本実施例に係る実装構造は、第
1実施例に係る半導体装置10Aを例に挙げたものであ
り、外部端子を形成する突起端子18に実装用バンプ3
4を配設し、この実装用バンプ34を介して半導体装置
10Aを実装基板32に接合させたことを特徴とするも
のである。
実装構造を示している。本実施例に係る実装構造は、第
1実施例に係る半導体装置10Aを例に挙げたものであ
り、外部端子を形成する突起端子18に実装用バンプ3
4を配設し、この実装用バンプ34を介して半導体装置
10Aを実装基板32に接合させたことを特徴とするも
のである。
【0098】このように、実装用バンプ34を介して半
導体装置10Aを実装基板32に接合させる構造とする
ことにより、半導体装置10AをBGA(Ball Grid Arr
ay)と同様に実装することができ、実装性の向上及び多
ピン化への対応を図ることができる。また、突起端子1
8は電極板14Aに形成されるものであるため、その体
積を大きくするには限界があるが、実装用バンプ34の
体積は任意に設定することができる。よって、隣接する
実装用バンプ34間で短絡が発生しない範囲において実
装用バンプ34の体積を最大とすることにより、半導体
装置10Aと実装基板32との接合力を増大することが
でき、これにより実装の信頼性を向上させることができ
る。尚、本実施例に係る実装構造は、他の実施例に係る
半導体装置10A,10B,10Dについても適用でき
るものである。
導体装置10Aを実装基板32に接合させる構造とする
ことにより、半導体装置10AをBGA(Ball Grid Arr
ay)と同様に実装することができ、実装性の向上及び多
ピン化への対応を図ることができる。また、突起端子1
8は電極板14Aに形成されるものであるため、その体
積を大きくするには限界があるが、実装用バンプ34の
体積は任意に設定することができる。よって、隣接する
実装用バンプ34間で短絡が発生しない範囲において実
装用バンプ34の体積を最大とすることにより、半導体
装置10Aと実装基板32との接合力を増大することが
でき、これにより実装の信頼性を向上させることができ
る。尚、本実施例に係る実装構造は、他の実施例に係る
半導体装置10A,10B,10Dについても適用でき
るものである。
【0099】図14は、第4実施例に係る半導体装置の
実装構造を示している。本実施例に係る実装構造は、第
2実施例に係る半導体装置10Bを例に挙げたものであ
り、実装部材38を用いて半導体装置10Bを実装基板
32に接合させたことを特徴とするものである。実装部
材38は、接続ピン40と位置決め部材42とにより構
成されている。接続ピン40は可撓可能な導電性金属材
料(例えば、導電性を有したバネ材)よりなり、電極板
14Aの外部接続端子として機能する位置と対応した位
置に配設されている。また、位置決め部材42はシリコ
ンゴム等の可撓性及び絶縁性を有した材料により形成さ
れており、接続ピン40を上記の所定位置に位置決めす
る機能を奏するものである。
実装構造を示している。本実施例に係る実装構造は、第
2実施例に係る半導体装置10Bを例に挙げたものであ
り、実装部材38を用いて半導体装置10Bを実装基板
32に接合させたことを特徴とするものである。実装部
材38は、接続ピン40と位置決め部材42とにより構
成されている。接続ピン40は可撓可能な導電性金属材
料(例えば、導電性を有したバネ材)よりなり、電極板
14Aの外部接続端子として機能する位置と対応した位
置に配設されている。また、位置決め部材42はシリコ
ンゴム等の可撓性及び絶縁性を有した材料により形成さ
れており、接続ピン40を上記の所定位置に位置決めす
る機能を奏するものである。
【0100】上記構成とされた実装部材38は、実装さ
れた状態において、接続ピン40の上端部が半導体装置
10Bの電極板14Aに接合(例えば、半田付け接合)
し、また接続ピン40の下端部は実装基板32に接合さ
れる。従って本実施例に係る実装構造では、外部接続端
子と実装基板との間には接続ピンが介在した構成とな
る。接続ピン40は、前記のように可撓可能な構成であ
るため、例えば加熱時等に半導体装置10Bと実装基板
32との間で熱膨張率差に起因した応力が発生しても、
この応力は接続ピン40が可撓することにより吸収され
る。
れた状態において、接続ピン40の上端部が半導体装置
10Bの電極板14Aに接合(例えば、半田付け接合)
し、また接続ピン40の下端部は実装基板32に接合さ
れる。従って本実施例に係る実装構造では、外部接続端
子と実装基板との間には接続ピンが介在した構成とな
る。接続ピン40は、前記のように可撓可能な構成であ
るため、例えば加熱時等に半導体装置10Bと実装基板
32との間で熱膨張率差に起因した応力が発生しても、
この応力は接続ピン40が可撓することにより吸収され
る。
【0101】よって、上記の応力が印加されても半導体
装置10Bと実装基板32との接合状態を確実に維持す
ることができ、実装の信頼性を向上させることができ
る。この際、接続ピン40を保持する位置決め部材42
も可撓性を有した構成とされているため、接続ピン40
の可撓変形を阻止するようなことはなく、応力の吸収を
確実に行なうことができる。
装置10Bと実装基板32との接合状態を確実に維持す
ることができ、実装の信頼性を向上させることができ
る。この際、接続ピン40を保持する位置決め部材42
も可撓性を有した構成とされているため、接続ピン40
の可撓変形を阻止するようなことはなく、応力の吸収を
確実に行なうことができる。
【0102】更に、接続ピン40は位置決め部材42に
より位置決めされているため、実装時において個々の接
続ピン40と半導体装置10B(電極板14A)、また
は個々の接続ピン40と実装基板32との位置決め処理
を行なう必要はなく、実装作業の容易化を図ることがで
きる。尚、本実施例に係る実装構造は、他の実施例に係
る半導体装置10A,10B,10Dについても適用で
きるものである。図15は、第5実施例に係る半導体装
置の実装構造を示している。
より位置決めされているため、実装時において個々の接
続ピン40と半導体装置10B(電極板14A)、また
は個々の接続ピン40と実装基板32との位置決め処理
を行なう必要はなく、実装作業の容易化を図ることがで
きる。尚、本実施例に係る実装構造は、他の実施例に係
る半導体装置10A,10B,10Dについても適用で
きるものである。図15は、第5実施例に係る半導体装
置の実装構造を示している。
【0103】本実施例に係る実装構造は、第3実施例に
係る半導体装置10Cを例に挙げたものであり、ソケッ
ト44を用いて半導体装置10Cを実装基板32に実装
したことを特徴とするものである。ソケット44は、半
導体装置10Cが装着される装着部46と、封止樹脂1
6Cの側面に露出した側部端子20と接続するよう設け
られたリード部48とを有した構成とされている。そし
て、半導体装置10Cを装着部46に装着し、リード部
48の上部と半導体装置10Cの側部端子20とを電気
的に接続した上で、リード部48の下部を実装基板32
に接合(例えば、半田付け接合)する。これにより、半
導体装置10Cはソケット44を介して実装基板32に
実装される。
係る半導体装置10Cを例に挙げたものであり、ソケッ
ト44を用いて半導体装置10Cを実装基板32に実装
したことを特徴とするものである。ソケット44は、半
導体装置10Cが装着される装着部46と、封止樹脂1
6Cの側面に露出した側部端子20と接続するよう設け
られたリード部48とを有した構成とされている。そし
て、半導体装置10Cを装着部46に装着し、リード部
48の上部と半導体装置10Cの側部端子20とを電気
的に接続した上で、リード部48の下部を実装基板32
に接合(例えば、半田付け接合)する。これにより、半
導体装置10Cはソケット44を介して実装基板32に
実装される。
【0104】このように、ソケット44を用いて半導体
装置10Cを実装基板32に実装する構造とすることに
より、実装基板32に対する半導体装置10Cの装着脱
は、単にソケット44に対し半導体装置10Cを装着脱
すればよいため、半導体装置10Cの装着脱を容易に行
なうことが可能となる。このため、例えばメンテナンス
等において半導体装置10Cを交換する必要が生じたよ
うな場合でも、容易に交換処理を行なうことができる。
装置10Cを実装基板32に実装する構造とすることに
より、実装基板32に対する半導体装置10Cの装着脱
は、単にソケット44に対し半導体装置10Cを装着脱
すればよいため、半導体装置10Cの装着脱を容易に行
なうことが可能となる。このため、例えばメンテナンス
等において半導体装置10Cを交換する必要が生じたよ
うな場合でも、容易に交換処理を行なうことができる。
【0105】また、ソケット44に設けられたリード部
48は、装着部46の側部に配設されており、また半導
体装置10Cの側部端子20は封止樹脂16Cの側面に
露出した構成である。このため、半導体装置10Cを装
着部46に装着した状態においてリード部48と側部端
子20とは対向するため、リード部48を引き回すこと
なくリード部48と半導体装置10Cとの接続を行なう
ことができ、よってソケット44の構造の簡単化を図る
ことができる。
48は、装着部46の側部に配設されており、また半導
体装置10Cの側部端子20は封止樹脂16Cの側面に
露出した構成である。このため、半導体装置10Cを装
着部46に装着した状態においてリード部48と側部端
子20とは対向するため、リード部48を引き回すこと
なくリード部48と半導体装置10Cとの接続を行なう
ことができ、よってソケット44の構造の簡単化を図る
ことができる。
【0106】図16は、第6実施例に係る半導体装置の
実装構造を示している。本実施例に係る実装構造は、前
記した第5実施例に係る実装構造と同様にリード部50
を用いて半導体装置10Cを実装基板32に実装するも
のであるが、装着部46に代えてダイステージ52を利
用したことを特徴とするものである。本実施例に係るソ
ケット51は、リードフレーム材料により一体的に形成
されたリード部50とダイステージ52とにより構成さ
れている。ダイステージ52は半導体装置10Cを装着
する部分であり、その外周位置に複数のリード部50が
形成されている。このリード部50は、その半導体装置
10Cと対向する部分の一部が直角上方に折曲され、側
部端子20と電気的に接続するよう構成されている。
実装構造を示している。本実施例に係る実装構造は、前
記した第5実施例に係る実装構造と同様にリード部50
を用いて半導体装置10Cを実装基板32に実装するも
のであるが、装着部46に代えてダイステージ52を利
用したことを特徴とするものである。本実施例に係るソ
ケット51は、リードフレーム材料により一体的に形成
されたリード部50とダイステージ52とにより構成さ
れている。ダイステージ52は半導体装置10Cを装着
する部分であり、その外周位置に複数のリード部50が
形成されている。このリード部50は、その半導体装置
10Cと対向する部分の一部が直角上方に折曲され、側
部端子20と電気的に接続するよう構成されている。
【0107】上記構成とされたソケット51を用いるこ
とによっても、第5実施例に係る実装構造と同様に半導
体装置10Cの装着脱を容易に行なうことが可能とな
る。また、ソケット51を構成するリード部50とダイ
ステージ52は一体的な構成であるため、部品点数の削
減を図ることができると共に容易にソケット51を製造
することができる。
とによっても、第5実施例に係る実装構造と同様に半導
体装置10Cの装着脱を容易に行なうことが可能とな
る。また、ソケット51を構成するリード部50とダイ
ステージ52は一体的な構成であるため、部品点数の削
減を図ることができると共に容易にソケット51を製造
することができる。
【0108】続いて、第5実施例である半導体装置10
Eについて説明する。図18は、第5実施例である半導
体装置10Eの断面図である。本実施例に係る半導体装
置10Eは、前記した第1実施例に係る半導体装置10
Aに対し、その上面に放熱板56(放熱部材)を設けた
ことを特徴とするものである。放熱板56は、例えばア
ルミニウム板等の熱伝導率が良好で、かつ軽量の材質が
選定されている。この放熱板56は、熱伝導性が高い接
着剤を用いて半導体素子12及び封止樹脂16Aに接着
されている。このように、封止樹脂16Aの半導体素子
12に近接する位置に放熱板56を配設したことによ
り、半導体素子12で発生する熱を効率よく放熱するこ
とができる。
Eについて説明する。図18は、第5実施例である半導
体装置10Eの断面図である。本実施例に係る半導体装
置10Eは、前記した第1実施例に係る半導体装置10
Aに対し、その上面に放熱板56(放熱部材)を設けた
ことを特徴とするものである。放熱板56は、例えばア
ルミニウム板等の熱伝導率が良好で、かつ軽量の材質が
選定されている。この放熱板56は、熱伝導性が高い接
着剤を用いて半導体素子12及び封止樹脂16Aに接着
されている。このように、封止樹脂16Aの半導体素子
12に近接する位置に放熱板56を配設したことによ
り、半導体素子12で発生する熱を効率よく放熱するこ
とができる。
【0109】特に、本実施例では半導体素子12の背面
28は封止樹脂16Aから露出した構成とされており、
放熱板56はこの露出した背面28に直接接着された構
成とされている。よって、放熱板56と半導体素子12
との間に、熱伝導性が不良な封止樹脂16Aが介在しな
いため、放熱特性を更に良好なものとすることができ
る。
28は封止樹脂16Aから露出した構成とされており、
放熱板56はこの露出した背面28に直接接着された構
成とされている。よって、放熱板56と半導体素子12
との間に、熱伝導性が不良な封止樹脂16Aが介在しな
いため、放熱特性を更に良好なものとすることができ
る。
【0110】続いて、上記構成とされた半導体装置10
Eの製造方法(第3実施例に係る製造方法)について説
明する。図19乃至図24は、半導体装置10Eの製造
方法を説明するための図である。尚、図19乃至図24
において、第1実施例に係る製造方法の説明に用いた図
2乃至図5で示した構成と対応するものについては同一
符号を付し、またその説明は省略する。
Eの製造方法(第3実施例に係る製造方法)について説
明する。図19乃至図24は、半導体装置10Eの製造
方法を説明するための図である。尚、図19乃至図24
において、第1実施例に係る製造方法の説明に用いた図
2乃至図5で示した構成と対応するものについては同一
符号を付し、またその説明は省略する。
【0111】本実施例に係る製造方法は、第1実施例に
係る製造方法に対し、少なくともチップ搭載工程を実施
する前に、半導体素子12を放熱板56上に位置決めし
て取り付けるチップ取り付け工程を実施することを特徴
とするものである。また、電極板形成工程,チップ搭載
工程,突出端子形成工程,封止樹脂形成工程,及び切断
工程は、基本的には第1実施例と同様の処理が行なわれ
る。
係る製造方法に対し、少なくともチップ搭載工程を実施
する前に、半導体素子12を放熱板56上に位置決めし
て取り付けるチップ取り付け工程を実施することを特徴
とするものである。また、電極板形成工程,チップ搭載
工程,突出端子形成工程,封止樹脂形成工程,及び切断
工程は、基本的には第1実施例と同様の処理が行なわれ
る。
【0112】図19は、電極板形成工程を実施すること
により形成されたリードフレーム24Aの一部を拡大し
た図であり、図中破線で囲まれた領域が1個の半導体装
置10Eに対応する領域である(以下、この領域を接合
領域58という)。また、図20はチップ取り付け工程
を説明するための図である。チップ取り付け工程では、
前記した接合領域58と同一面積を有した放熱板56を
形成しておき、この放熱板56上に半導体素子12(1
2A〜12C)を電極板14Aへの配設位置と対応する
位置に位置決めして接着する。これにより、各半導体素
子12(12A〜12C)は、電極板14Aへの配設位
置に固定されたこととなり、また3個の半導体素子12
A〜12Cを一括的に取り扱うことが可能となる。
により形成されたリードフレーム24Aの一部を拡大し
た図であり、図中破線で囲まれた領域が1個の半導体装
置10Eに対応する領域である(以下、この領域を接合
領域58という)。また、図20はチップ取り付け工程
を説明するための図である。チップ取り付け工程では、
前記した接合領域58と同一面積を有した放熱板56を
形成しておき、この放熱板56上に半導体素子12(1
2A〜12C)を電極板14Aへの配設位置と対応する
位置に位置決めして接着する。これにより、各半導体素
子12(12A〜12C)は、電極板14Aへの配設位
置に固定されたこととなり、また3個の半導体素子12
A〜12Cを一括的に取り扱うことが可能となる。
【0113】尚、図20に示す例では、各放熱板56は
接合領域58に対応した大きさに分離され別個の構成と
されているが、図21に示すように、連結部60により
各放熱板56をリードフレーム24Aの各接合領域58
の形成位置と対応するよう連結した構成としてもよい。
上記したチップ取り付け工程が終了すると、続いてチッ
プ搭載工程及び突出端子形成工程が実施される。図22
及び図23は、チップ搭載工程及び突出端子形成工程が
終了した状態のリードフレーム24Aを示している。図
22は、放熱板56がリードフレーム24Aに取り付け
られた一部を拡大して示す図であり、また図23はその
全体を示す図である。
接合領域58に対応した大きさに分離され別個の構成と
されているが、図21に示すように、連結部60により
各放熱板56をリードフレーム24Aの各接合領域58
の形成位置と対応するよう連結した構成としてもよい。
上記したチップ取り付け工程が終了すると、続いてチッ
プ搭載工程及び突出端子形成工程が実施される。図22
及び図23は、チップ搭載工程及び突出端子形成工程が
終了した状態のリードフレーム24Aを示している。図
22は、放熱板56がリードフレーム24Aに取り付け
られた一部を拡大して示す図であり、また図23はその
全体を示す図である。
【0114】チップ搭載工程では、半導体素子12(1
2A〜12C)が取り付けられた放熱板56をリードフ
レーム24Aに配設することにより、電極板14Aに半
導体素子12A〜12Cを搭載し電気的に接続する処理
が行なわれる。前記したように、本実施例ではチップ搭
載工程を実施する前に、半導体素子12(12A〜12
C)を放熱板56上に位置決めして取り付けるチップ取
り付け工程が実施されている。よって、チップ搭載工程
では、放熱板56をリードフレーム24Aの接合領域5
8に位置決めして取り付けることにより、複数の半導体
素子12(12A〜12C)を一括的に電極板14に搭
載することができる。
2A〜12C)が取り付けられた放熱板56をリードフ
レーム24Aに配設することにより、電極板14Aに半
導体素子12A〜12Cを搭載し電気的に接続する処理
が行なわれる。前記したように、本実施例ではチップ搭
載工程を実施する前に、半導体素子12(12A〜12
C)を放熱板56上に位置決めして取り付けるチップ取
り付け工程が実施されている。よって、チップ搭載工程
では、放熱板56をリードフレーム24Aの接合領域5
8に位置決めして取り付けることにより、複数の半導体
素子12(12A〜12C)を一括的に電極板14に搭
載することができる。
【0115】これにより、チップ搭載工程では個々の半
導体素子12(12A〜12C)の位置決めを行なう必
要がなくなり、単に形状の大きな放熱板56と電極板1
4(リードフレーム24A)とを位置決めすればよいた
め、位置決め処理を容易化することができる。また、図
21に示した、連結部60により複数の放熱板56が接
合領域58に対応して設けられたものを用いることによ
り、更に多数個の半導体素子12を一括的に電極板14
(リードフレーム24A)に位置決めして搭載すること
ができ、位置決め処理が更に容易化し半導体装置10E
の製造効率を向上させることができる。
導体素子12(12A〜12C)の位置決めを行なう必
要がなくなり、単に形状の大きな放熱板56と電極板1
4(リードフレーム24A)とを位置決めすればよいた
め、位置決め処理を容易化することができる。また、図
21に示した、連結部60により複数の放熱板56が接
合領域58に対応して設けられたものを用いることによ
り、更に多数個の半導体素子12を一括的に電極板14
(リードフレーム24A)に位置決めして搭載すること
ができ、位置決め処理が更に容易化し半導体装置10E
の製造効率を向上させることができる。
【0116】上記したチップ搭載工程及び突出端子形成
工程が終了すると、続いて封止樹脂形成工程が実施され
る。この封止樹脂形成工程では、半導体素子12(12
A〜12C)及び突起端子18が配設されたリードフレ
ーム24Aを金型に装着し、圧縮成形法を用いて封止樹
脂16Aを形成する。この際、本実施例では、各電極板
14Aには放熱板56が配設された状態となっているた
め、この放熱板56を下型の一部として用いることがで
きる。
工程が終了すると、続いて封止樹脂形成工程が実施され
る。この封止樹脂形成工程では、半導体素子12(12
A〜12C)及び突起端子18が配設されたリードフレ
ーム24Aを金型に装着し、圧縮成形法を用いて封止樹
脂16Aを形成する。この際、本実施例では、各電極板
14Aには放熱板56が配設された状態となっているた
め、この放熱板56を下型の一部として用いることがで
きる。
【0117】図24は、封止樹脂16Aが形成されたリ
ードフレーム24Aを示している。同図に示すように、
封止樹脂16Aは放熱板56より内側に形成されるた
め、離型時における離型性を向上させることができる。
そして、上記した封止樹脂形成工程が終了すると、続い
て切断工程が実施され、図24にA−Aで示す破線位置
で切断処理が行なわれることにより、図18に示す半導
体装置10Eが形成される。
ードフレーム24Aを示している。同図に示すように、
封止樹脂16Aは放熱板56より内側に形成されるた
め、離型時における離型性を向上させることができる。
そして、上記した封止樹脂形成工程が終了すると、続い
て切断工程が実施され、図24にA−Aで示す破線位置
で切断処理が行なわれることにより、図18に示す半導
体装置10Eが形成される。
【0118】続いて、第6実施例である半導体装置10
Fについて説明する。図25は、第6実施例である半導
体装置10Fの断面図である。本実施例に係る半導体装
置10Eは、前記した第5実施例に係る半導体装置10
Eに対し、放熱板56の上部に更に放熱フィン62を配
設したことを特徴とするものである。放熱フィン62は
多数のフィン部61を設けることにより、その放熱面積
は広くなっている。また、放熱フィン62は、熱伝導性
の良好な接着剤により放熱板56の上部に接着されてい
る。よって、放熱フィン62を放熱板56に配設するこ
とにより放熱効率は更に向上し、半導体素子12をより
効率的に冷却することができる。
Fについて説明する。図25は、第6実施例である半導
体装置10Fの断面図である。本実施例に係る半導体装
置10Eは、前記した第5実施例に係る半導体装置10
Eに対し、放熱板56の上部に更に放熱フィン62を配
設したことを特徴とするものである。放熱フィン62は
多数のフィン部61を設けることにより、その放熱面積
は広くなっている。また、放熱フィン62は、熱伝導性
の良好な接着剤により放熱板56の上部に接着されてい
る。よって、放熱フィン62を放熱板56に配設するこ
とにより放熱効率は更に向上し、半導体素子12をより
効率的に冷却することができる。
【0119】続いて、第7乃至第10実施例に係る半導
体装置10G〜10Jについて説明する。この各半導体
装置10G〜10Jは、共に放熱板56を配設すること
により、半導体素子12から発生する熱を効率よく放熱
するよう構成したことを特徴とするものである。図26
は、第7実施例である半導体装置10Gを示している。
本実施例に係る半導体装置10Gは、前記した第2実施
例に係る半導体装置10B(図6参照)に放熱板56を
配設した構成とされている。図27は、第8実施例であ
る半導体装置10Hを示している。本実施例に係る半導
体装置10Hは、前記した第4実施例に係る実装構造で
用いた実装部材38を有しており(図14参照)、か
つ、半導体素子12の上部に放熱板56を配設した構成
とされている。
体装置10G〜10Jについて説明する。この各半導体
装置10G〜10Jは、共に放熱板56を配設すること
により、半導体素子12から発生する熱を効率よく放熱
するよう構成したことを特徴とするものである。図26
は、第7実施例である半導体装置10Gを示している。
本実施例に係る半導体装置10Gは、前記した第2実施
例に係る半導体装置10B(図6参照)に放熱板56を
配設した構成とされている。図27は、第8実施例であ
る半導体装置10Hを示している。本実施例に係る半導
体装置10Hは、前記した第4実施例に係る実装構造で
用いた実装部材38を有しており(図14参照)、か
つ、半導体素子12の上部に放熱板56を配設した構成
とされている。
【0120】また、図28は、第9実施例である半導体
装置10Iを示している。本実施例に係る半導体装置1
0Iは、前記した第3実施例に係る半導体装置10C
(図7参照)に放熱板56を配設した構成とされてい
る。更に、図29は、第10実施例である半導体装置1
0Jを示している。本実施例に係る半導体装置10J
は、前記した第4実施例に係る半導体装置10D(図8
参照)に放熱板56を配設した構成とされている。この
ように、各半導体装置10G〜10Jに夫々放熱板56
を配設することにより、放熱効率の向上を図ることがで
きる。
装置10Iを示している。本実施例に係る半導体装置1
0Iは、前記した第3実施例に係る半導体装置10C
(図7参照)に放熱板56を配設した構成とされてい
る。更に、図29は、第10実施例である半導体装置1
0Jを示している。本実施例に係る半導体装置10J
は、前記した第4実施例に係る半導体装置10D(図8
参照)に放熱板56を配設した構成とされている。この
ように、各半導体装置10G〜10Jに夫々放熱板56
を配設することにより、放熱効率の向上を図ることがで
きる。
【0121】続いて、第11実施例である半導体装置1
0Kについて説明する。図30は第11実施例に係る半
導体装置10Kを説明するための図であり、図30
(A)は半導体装置10Kの断面を、図30(B)は半
導体装置10Kの底面を夫々示している。本実施例に係
る半導体装置10Kは、大略すると半導体装置本体7
0,インタポーザ72A,異方性導電膜74,及び外部
接続端子76等により構成されている。
0Kについて説明する。図30は第11実施例に係る半
導体装置10Kを説明するための図であり、図30
(A)は半導体装置10Kの断面を、図30(B)は半
導体装置10Kの底面を夫々示している。本実施例に係
る半導体装置10Kは、大略すると半導体装置本体7
0,インタポーザ72A,異方性導電膜74,及び外部
接続端子76等により構成されている。
【0122】半導体装置本体70は、半導体素子78,
突起電極80,及び樹脂層82等により構成されてい
る。半導体素子78(半導体チップ)は、半導体基板に
電子回路が形成されたものであり、その実装側の面には
多数の突起電極80が配設されている。突起電極80
は、例えば半田ボールを転写法を用いて配設された構成
とされており、外部接続電極として機能するものであ
る。
突起電極80,及び樹脂層82等により構成されてい
る。半導体素子78(半導体チップ)は、半導体基板に
電子回路が形成されたものであり、その実装側の面には
多数の突起電極80が配設されている。突起電極80
は、例えば半田ボールを転写法を用いて配設された構成
とされており、外部接続電極として機能するものであ
る。
【0123】また、樹脂層82(梨地で示す)は、例え
ばポリイミド,エポキシ(PPS,PEK,PES,及
び耐熱性液晶樹脂等の熱可塑性樹脂)等の熱硬化性樹脂
よりなり、半導体素子78のバンプ形成側面の全面にわ
たり形成されている。従って、半導体素子78に配設さ
れている突起電極80は、この樹脂層82により封止さ
れた状態となるが、突起電極80の先端部は樹脂層82
から露出するよう構成されている。即ち、樹脂層82
は、先端部を残して突起電極80を封止するよう半導体
素子78に形成されている。
ばポリイミド,エポキシ(PPS,PEK,PES,及
び耐熱性液晶樹脂等の熱可塑性樹脂)等の熱硬化性樹脂
よりなり、半導体素子78のバンプ形成側面の全面にわ
たり形成されている。従って、半導体素子78に配設さ
れている突起電極80は、この樹脂層82により封止さ
れた状態となるが、突起電極80の先端部は樹脂層82
から露出するよう構成されている。即ち、樹脂層82
は、先端部を残して突起電極80を封止するよう半導体
素子78に形成されている。
【0124】上記構成とされた半導体装置本体70は、
その全体的な大きさが略半導体素子78の大きさと等し
い、いわゆるチップサイズパッケージ構造となる。ま
た、上記したように半導体装置本体70は、半導体素子
78上に樹脂層82が形成された構成とされており、か
つこの樹脂層82は先端部を残し突起電極80を封止し
た構造とされている。このため、樹脂層82によりデリ
ケートな突起電極80は保持されることとなり、よって
この樹脂層82はアンダーフィルレジン6と同様の機能
を奏することとなる。
その全体的な大きさが略半導体素子78の大きさと等し
い、いわゆるチップサイズパッケージ構造となる。ま
た、上記したように半導体装置本体70は、半導体素子
78上に樹脂層82が形成された構成とされており、か
つこの樹脂層82は先端部を残し突起電極80を封止し
た構造とされている。このため、樹脂層82によりデリ
ケートな突起電極80は保持されることとなり、よって
この樹脂層82はアンダーフィルレジン6と同様の機能
を奏することとなる。
【0125】また、インタポーザ72Aは半導体装置本
体70と外部接続端子76を電気的に接続する中間部材
として機能するものであり、配線パターン84Aとベー
ス部材86Aとにより構成されている。本実施例では、
インタポーザ72AとしてTAB(Tape Automated Bond
ing)テープを利用したことを特徴としている。このよう
に、インタポーザ72AとしてTABテープを用いるこ
とにより、一般にTABテープは半導体装置の構成部品
として安価に供給されているため、半導体装置10Kの
コスト低減を図ることができる。
体70と外部接続端子76を電気的に接続する中間部材
として機能するものであり、配線パターン84Aとベー
ス部材86Aとにより構成されている。本実施例では、
インタポーザ72AとしてTAB(Tape Automated Bond
ing)テープを利用したことを特徴としている。このよう
に、インタポーザ72AとしてTABテープを用いるこ
とにより、一般にTABテープは半導体装置の構成部品
として安価に供給されているため、半導体装置10Kの
コスト低減を図ることができる。
【0126】インタポーザ72Aを構成する配線パター
ン84Aは、例えば銅をプリント配線した構成とれさて
いる。ベース部材86Aは例えばポリイミド系の絶縁性
樹脂よりなり、半導体装置本体70に形成された突起電
極80の形成位置と対応する位置には孔88が貫通形成
されている。また、異方性導電膜74は、接着性を有す
る可撓性樹脂内に導電性フィラーを混入したものであ
る。よって、異方性導電膜74は接着性と押圧方向に対
する導電性とを共に有したものである。この異方性導電
膜74は、図示されるように、半導体装置本体70とイ
ンタポーザ72Aとの間に介装される。
ン84Aは、例えば銅をプリント配線した構成とれさて
いる。ベース部材86Aは例えばポリイミド系の絶縁性
樹脂よりなり、半導体装置本体70に形成された突起電
極80の形成位置と対応する位置には孔88が貫通形成
されている。また、異方性導電膜74は、接着性を有す
る可撓性樹脂内に導電性フィラーを混入したものであ
る。よって、異方性導電膜74は接着性と押圧方向に対
する導電性とを共に有したものである。この異方性導電
膜74は、図示されるように、半導体装置本体70とイ
ンタポーザ72Aとの間に介装される。
【0127】これにより、半導体装置本体70とインタ
ポーザ72Aは、異方性導電膜74の有する接着性によ
り接着される。また、この接着時において半導体装置本
体70はインタポーザ72aに向け押圧されるため、半
導体装置本体70とインタポーザ72Aは、異方性導電
膜74により電気的に接続される。また、外部接続端子
76は半田ボールよりなり、ベース部材36Aに形成さ
れた孔88を介して配線パターン84Aと接続される。
この外部接続端子76は、半導体装置本体70の搭載の
邪魔にならないように、半導体装置本体70の搭載面と
反対側の面に配設される。
ポーザ72Aは、異方性導電膜74の有する接着性によ
り接着される。また、この接着時において半導体装置本
体70はインタポーザ72aに向け押圧されるため、半
導体装置本体70とインタポーザ72Aは、異方性導電
膜74により電気的に接続される。また、外部接続端子
76は半田ボールよりなり、ベース部材36Aに形成さ
れた孔88を介して配線パターン84Aと接続される。
この外部接続端子76は、半導体装置本体70の搭載の
邪魔にならないように、半導体装置本体70の搭載面と
反対側の面に配設される。
【0128】更に、本実施例に係る半導体装置10K
は、半導体装置本体70に形成された突起電極80の配
設ピッチと、インタポーザ72Aに配設された外部接続
端子76の配設ピッチとが同一ピッチとなるよう構成さ
れている。これに伴い、異方性導電膜74及びインタポ
ーザ72Aの平面視した時の面積は、半導体装置本体7
0の平面視した時の面積と略等しくなるよう構成されて
いる。
は、半導体装置本体70に形成された突起電極80の配
設ピッチと、インタポーザ72Aに配設された外部接続
端子76の配設ピッチとが同一ピッチとなるよう構成さ
れている。これに伴い、異方性導電膜74及びインタポ
ーザ72Aの平面視した時の面積は、半導体装置本体7
0の平面視した時の面積と略等しくなるよう構成されて
いる。
【0129】上記のように、半導体装置本体70に形成
された突起電極80の配設ピッチと、インタポーザ72
Aに配設された外部接続端子ま76の配設ピッチを同一
ピッチとしたことにより、異方性導電膜74及びインタ
ポーザ72Aの形状を小さくすることができ、半導体装
置10Kの小型化を図ることができる。ところで、上記
したインタポーザ72Aは、配線パターン84Aがベー
ス部材86A上に形成された構成であるため、このベー
ス部材86A上において任意の配線パターンを形成する
ことが可能である。即ち、ベース部材86A上におい
て、配線パターン84Aを引き回すことが可能となる。
された突起電極80の配設ピッチと、インタポーザ72
Aに配設された外部接続端子ま76の配設ピッチを同一
ピッチとしたことにより、異方性導電膜74及びインタ
ポーザ72Aの形状を小さくすることができ、半導体装
置10Kの小型化を図ることができる。ところで、上記
したインタポーザ72Aは、配線パターン84Aがベー
ス部材86A上に形成された構成であるため、このベー
ス部材86A上において任意の配線パターンを形成する
ことが可能である。即ち、ベース部材86A上におい
て、配線パターン84Aを引き回すことが可能となる。
【0130】このように、ベース部材86A上において
配線パターン84Aを引き回すことにより、半導体装置
本体70に設けられた突起電極80の形成位置に拘わら
ず外部接続端子76の配設位置を設定することができ
る。よって、外部接続端子76の端子レイアウトを設定
するに際し、その自由度を高めることができるため、半
導体装置本体70の設計及び、半導体装置10Kが実装
される実装基板の配線設計を容易化することができる。
配線パターン84Aを引き回すことにより、半導体装置
本体70に設けられた突起電極80の形成位置に拘わら
ず外部接続端子76の配設位置を設定することができ
る。よって、外部接続端子76の端子レイアウトを設定
するに際し、その自由度を高めることができるため、半
導体装置本体70の設計及び、半導体装置10Kが実装
される実装基板の配線設計を容易化することができる。
【0131】また、前記したように、異方性導電膜74
は接着性及び押圧方向に対する導電性を有しているた
め、この異方性導電膜74を用いて半導体装置本体70
とインタポーザ72Aとを接合することができる。この
際、異方性導電膜74の有する接着性により半導体装置
本体70とインタポーザ72Aは機械的に接合され、ま
た異方性導電膜74の有する異方性導電性により半導体
装置本体70とインタポーザ72Aは電気的に接合(接
続)される。
は接着性及び押圧方向に対する導電性を有しているた
め、この異方性導電膜74を用いて半導体装置本体70
とインタポーザ72Aとを接合することができる。この
際、異方性導電膜74の有する接着性により半導体装置
本体70とインタポーザ72Aは機械的に接合され、ま
た異方性導電膜74の有する異方性導電性により半導体
装置本体70とインタポーザ72Aは電気的に接合(接
続)される。
【0132】このように、異方性導電膜74は接着性及
び導電性の双方の特性を有しているため、各機能を別個
の部材により行なう構成に比べて部品点数及び組み立て
工数の低減を図ることができる。更に、異方性導電膜7
4は可撓性を有し、かつ半導体装置本体70とインタポ
ーザ72Aとの間に介装されるため、この異方性導電膜
74を緩衝膜として機能させることができる。よって、
半導体装置本体70とインタポーザ72Aとの間に発生
する応力(例えば、熱応力等)を異方性導電膜74によ
り緩和することができ、半導体装置10Kの信頼性を向
上させることができる。
び導電性の双方の特性を有しているため、各機能を別個
の部材により行なう構成に比べて部品点数及び組み立て
工数の低減を図ることができる。更に、異方性導電膜7
4は可撓性を有し、かつ半導体装置本体70とインタポ
ーザ72Aとの間に介装されるため、この異方性導電膜
74を緩衝膜として機能させることができる。よって、
半導体装置本体70とインタポーザ72Aとの間に発生
する応力(例えば、熱応力等)を異方性導電膜74によ
り緩和することができ、半導体装置10Kの信頼性を向
上させることができる。
【0133】続いて、上記構成とされた半導体装置10
Kの製造方法について説明する。図31は、半導体装置
10Kの製造方法(第4実施例に係る製造方法)を示し
ている。同図に示すように、半導体装置10Kを製造す
るには、予め別工程において半導体装置本体70,異方
性導電膜74,及びインタポーザ72Aを形成してお
く。そして、図示されるように半導体装置本体70とイ
ンタポーザ72Aとの位置決めを行なった上で、半導体
装置本体70とインタポーザ72Aとの間に異方性導電
膜74を介装し、半導体装置本体70をインタポーザ7
2Aに向け押圧する。
Kの製造方法について説明する。図31は、半導体装置
10Kの製造方法(第4実施例に係る製造方法)を示し
ている。同図に示すように、半導体装置10Kを製造す
るには、予め別工程において半導体装置本体70,異方
性導電膜74,及びインタポーザ72Aを形成してお
く。そして、図示されるように半導体装置本体70とイ
ンタポーザ72Aとの位置決めを行なった上で、半導体
装置本体70とインタポーザ72Aとの間に異方性導電
膜74を介装し、半導体装置本体70をインタポーザ7
2Aに向け押圧する。
【0134】これにより、前記のように異方性導電膜7
4の有する接着性により半導体装置本体70とインタポ
ーザ72Aは機械的に接合されると共に、異方性導電膜
74の有する異方性導電性により半導体装置本体70と
インタポーザ72Aは電気的に接合される。よって、本
実施例の製造方法によれば、半導体装置本体70とイン
タポーザ72Aとの機械的接合処理及び電気的接合処理
を一括的に行なうことができるため、半導体装置10K
の製造工程を簡単化することができる。
4の有する接着性により半導体装置本体70とインタポ
ーザ72Aは機械的に接合されると共に、異方性導電膜
74の有する異方性導電性により半導体装置本体70と
インタポーザ72Aは電気的に接合される。よって、本
実施例の製造方法によれば、半導体装置本体70とイン
タポーザ72Aとの機械的接合処理及び電気的接合処理
を一括的に行なうことができるため、半導体装置10K
の製造工程を簡単化することができる。
【0135】上記のように半導体装置本体70とインタ
ポーザ72Aとの接合処理が終了すると、続いて半田ボ
ールよりなる外部接続端子76を転写法によりインタポ
ーザ72Aに接合する。この際、外部接続端子76の転
写は加熱雰囲気中で行なわれるため、外部接続端子76
は溶融して孔88内に進入してインタポーザ72Aの配
線パターン84Aと電気的に接続する。
ポーザ72Aとの接合処理が終了すると、続いて半田ボ
ールよりなる外部接続端子76を転写法によりインタポ
ーザ72Aに接合する。この際、外部接続端子76の転
写は加熱雰囲気中で行なわれるため、外部接続端子76
は溶融して孔88内に進入してインタポーザ72Aの配
線パターン84Aと電気的に接続する。
【0136】この際、上記のように外部接続端子76は
インタポーザ72Aに形成された孔88内に進入するた
め、外部接続端子76とインタポーザ72Aとの接合力
は強くなる。よって、外部接続端子76がインタポーザ
72Aから離脱することを防止でき、半導体装置10K
の信頼性を向上させることができる。続いて、第12実
施例である半導体装置10Lについて説明する。
インタポーザ72Aに形成された孔88内に進入するた
め、外部接続端子76とインタポーザ72Aとの接合力
は強くなる。よって、外部接続端子76がインタポーザ
72Aから離脱することを防止でき、半導体装置10K
の信頼性を向上させることができる。続いて、第12実
施例である半導体装置10Lについて説明する。
【0137】図32は、第12実施例に係る半導体装置
10Lの要部を拡大して示した図である。尚、図32に
おいて、図30を用いて説明した第11実施例に係る半
導体装置10Kの構成と対応する構成については、同一
符号を付してその説明を省略する。本実施例に係る半導
体装置10Lは、インタポーザ72A上に所定の厚さを
有する絶縁部材94を配設したことを特徴とするもので
ある。この絶縁部材94は例えばポリイミド系の絶縁樹
脂であり、半導体装置本体70に設けられた突起電極8
0の形成位置と対応する位置には接続孔96が形成され
ている。
10Lの要部を拡大して示した図である。尚、図32に
おいて、図30を用いて説明した第11実施例に係る半
導体装置10Kの構成と対応する構成については、同一
符号を付してその説明を省略する。本実施例に係る半導
体装置10Lは、インタポーザ72A上に所定の厚さを
有する絶縁部材94を配設したことを特徴とするもので
ある。この絶縁部材94は例えばポリイミド系の絶縁樹
脂であり、半導体装置本体70に設けられた突起電極8
0の形成位置と対応する位置には接続孔96が形成され
ている。
【0138】上記構成とされた半導体装置10Lによれ
ば、半導体装置本体70をインタポーザ72Aに装着す
る際、半導体装置本体70をインタポーザ72Aに向け
押圧すると、この押圧力により異方性導電膜74は変形
付勢される。この際、特に接続孔96の形成位置におい
ては、異方性導電膜74は狭い接続孔96内に入り込も
うとし、よって接続孔96内の内圧は高くなる。
ば、半導体装置本体70をインタポーザ72Aに装着す
る際、半導体装置本体70をインタポーザ72Aに向け
押圧すると、この押圧力により異方性導電膜74は変形
付勢される。この際、特に接続孔96の形成位置におい
ては、異方性導電膜74は狭い接続孔96内に入り込も
うとし、よって接続孔96内の内圧は高くなる。
【0139】このように、接続孔96内における異方性
導電膜74の圧力が集中的に高くなるため、異方性導電
膜74内に混入されている導電性フィラーの密度も高く
なる。よって、異方性導電膜74の接続孔96内におけ
る導電率は向上し、よって半導体装置本体70とインタ
ポーザ72Aとの電気的な接続を確実に行なうことがで
きる。
導電膜74の圧力が集中的に高くなるため、異方性導電
膜74内に混入されている導電性フィラーの密度も高く
なる。よって、異方性導電膜74の接続孔96内におけ
る導電率は向上し、よって半導体装置本体70とインタ
ポーザ72Aとの電気的な接続を確実に行なうことがで
きる。
【0140】図33及び図34は、半導体装置10Lの
製造方法(第5実施例に係る製造方法)を示している。
尚、図33及び図34において、第4実施例に係る製造
方法を説明するのに用いた図31に示した構成と対応す
る構成については同一符号を付してその説明を省略す
る。また、以下の製造方法では、半導体装置10Lを多
数個取りする方法について説明するものとする。
製造方法(第5実施例に係る製造方法)を示している。
尚、図33及び図34において、第4実施例に係る製造
方法を説明するのに用いた図31に示した構成と対応す
る構成については同一符号を付してその説明を省略す
る。また、以下の製造方法では、半導体装置10Lを多
数個取りする方法について説明するものとする。
【0141】半導体装置10Lを製造するには、予め別
工程において半導体装置本体70が複数個形成されたウ
ェハ90,異方性導電膜74,及びインタポーザ72A
が複数個形成されたTABテープ92を形成しておく。
このTABテープ92を形成する際、その上面(ウェハ
90が装着される面)の半導体装置本体70と対向する
位置に絶縁部材94を形成する。この絶縁部材94は、
例えばホトレジストの形成技術を利用して形成すること
ができる。また、この絶縁部材94を形成する際、突起
電極80の形成位置と対応する位置に接続孔96を形成
しておく。
工程において半導体装置本体70が複数個形成されたウ
ェハ90,異方性導電膜74,及びインタポーザ72A
が複数個形成されたTABテープ92を形成しておく。
このTABテープ92を形成する際、その上面(ウェハ
90が装着される面)の半導体装置本体70と対向する
位置に絶縁部材94を形成する。この絶縁部材94は、
例えばホトレジストの形成技術を利用して形成すること
ができる。また、この絶縁部材94を形成する際、突起
電極80の形成位置と対応する位置に接続孔96を形成
しておく。
【0142】そして、図33に示されるように、突起電
極80と接続孔96との位置決めを行なった上で、ウェ
ハ90とTABテープ92との間に異方性導電膜74を
介装し、ウェハ90をTABテープ92に向け押圧す
る。これにより、前記のように異方性導電膜74の有す
る接着性によりウェハ90とTABテープ92は機械的
に接合されると共に、異方性導電膜74の有する異方性
導電性により突起電極80は配線パターン84Aに電気
的に接合される。この際、前記したように接続孔96内
においては異方性導電膜74の導電性が向上するため、
突起電極80と配線パターン84Aとの電気的接続を確
実に行なうことができる。
極80と接続孔96との位置決めを行なった上で、ウェ
ハ90とTABテープ92との間に異方性導電膜74を
介装し、ウェハ90をTABテープ92に向け押圧す
る。これにより、前記のように異方性導電膜74の有す
る接着性によりウェハ90とTABテープ92は機械的
に接合されると共に、異方性導電膜74の有する異方性
導電性により突起電極80は配線パターン84Aに電気
的に接合される。この際、前記したように接続孔96内
においては異方性導電膜74の導電性が向上するため、
突起電極80と配線パターン84Aとの電気的接続を確
実に行なうことができる。
【0143】図34は、ウェハ90とTABテープ92
とが接合された状態を示している。このように、ウェハ
90とTABテープ92の接合処理が終了すると、続い
て図34にA−Aで示す破線位置で切断処理が行なわれ
る。これにより、個々の半導体装置本体70及びインタ
ポーザ72Aが形成され、図32に示す半導体装置10
Lが形成される。よって、本実施例の製造方法によれ
ば、半導体装置本体70とインタポーザ72Aとの機械
的接合処理及び電気的接合処理を一括的に行なうことが
できるため、半導体装置10Lの製造工程を簡単化する
ことができる。また、本実施例ではいわゆる多数個取り
ができるため、半導体装置10Lの製造効率を向上する
ことができる。
とが接合された状態を示している。このように、ウェハ
90とTABテープ92の接合処理が終了すると、続い
て図34にA−Aで示す破線位置で切断処理が行なわれ
る。これにより、個々の半導体装置本体70及びインタ
ポーザ72Aが形成され、図32に示す半導体装置10
Lが形成される。よって、本実施例の製造方法によれ
ば、半導体装置本体70とインタポーザ72Aとの機械
的接合処理及び電気的接合処理を一括的に行なうことが
できるため、半導体装置10Lの製造工程を簡単化する
ことができる。また、本実施例ではいわゆる多数個取り
ができるため、半導体装置10Lの製造効率を向上する
ことができる。
【0144】更に、一般に異方性導電膜74を用いた電
気的接続構造では、電気的接続の歩留りが低下すること
が問題とされるが、本実施例では半導体装置本体70
(突起電極80)と対向する位置に接続孔96が形成さ
れた絶縁部材94を配設したことにより、突起電極80
と配線パターン84Aとの電気的接続を確実に行なうこ
とができる。よって、半導体装置10Lの信頼性を向上
させることができる。
気的接続構造では、電気的接続の歩留りが低下すること
が問題とされるが、本実施例では半導体装置本体70
(突起電極80)と対向する位置に接続孔96が形成さ
れた絶縁部材94を配設したことにより、突起電極80
と配線パターン84Aとの電気的接続を確実に行なうこ
とができる。よって、半導体装置10Lの信頼性を向上
させることができる。
【0145】続いて、第13実施例である半導体装置1
0Mについて説明する。図35は、第13実施例に係る
半導体装置10Mを示しており、図35(A)は半導体
装置10Mの断面を、図35(B)は半導体装置10M
の底面を示している。尚、図35において、図30を用
いて説明した第11実施例に係る半導体装置10Kの構
成と対応する構成については、同一符号を付してその説
明を省略する。
0Mについて説明する。図35は、第13実施例に係る
半導体装置10Mを示しており、図35(A)は半導体
装置10Mの断面を、図35(B)は半導体装置10M
の底面を示している。尚、図35において、図30を用
いて説明した第11実施例に係る半導体装置10Kの構
成と対応する構成については、同一符号を付してその説
明を省略する。
【0146】前記した第11実施例に係る半導体装置1
0Kでは、小型化を図るために半導体装置本体70に形
成された突起電極80の配設ピッチと、インタポーザ7
2Aに配設された外部接続端子76の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置10Mは、半導体装置本体70に形
成された突起電極80の配設ピッチに対し、インタポー
ザ72Bに配設された外部接続端子76の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ72Bの面積は半導体装置本体70の
面積に対し広くなっている。
0Kでは、小型化を図るために半導体装置本体70に形
成された突起電極80の配設ピッチと、インタポーザ7
2Aに配設された外部接続端子76の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置10Mは、半導体装置本体70に形
成された突起電極80の配設ピッチに対し、インタポー
ザ72Bに配設された外部接続端子76の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ72Bの面積は半導体装置本体70の
面積に対し広くなっている。
【0147】このように、突起電極80の配設ピッチに
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
具体的には、図35(B)に示されるように、突起電極
80が配設される接続孔96の形成位置と外部接続端子
76の配設位置とを離間させ、この接続孔96と外部接
続端子76とを配線パターン84Bで接続することが可
能となる。
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
具体的には、図35(B)に示されるように、突起電極
80が配設される接続孔96の形成位置と外部接続端子
76の配設位置とを離間させ、この接続孔96と外部接
続端子76とを配線パターン84Bで接続することが可
能となる。
【0148】これにより、外部接続端子76の端子レイ
アウトの自由度が向上し端子設計の容易化を図ることが
できる。また、半導体装置本体70の高密度化により突
起電極80の電極間ピッチが狭ピッチ化しても、突起電
極80と外部接続端子76との配設位置を異ならせるこ
とができるため、上記の狭ピッチ化に容易に対応するこ
とができる。
アウトの自由度が向上し端子設計の容易化を図ることが
できる。また、半導体装置本体70の高密度化により突
起電極80の電極間ピッチが狭ピッチ化しても、突起電
極80と外部接続端子76との配設位置を異ならせるこ
とができるため、上記の狭ピッチ化に容易に対応するこ
とができる。
【0149】図36は、上記した半導体装置10Mの製
造方法(第6実施例に係る製造方法)を示す図である。
また、同図では、多数個取りを行なう方法ではなく、個
々に半導体装置10Mを形成する方法を例に挙げて示し
ている。本実施例に係る半導体装置10Mの製造方法で
は、予め別工程において半導体装置本体70,異方性導
電膜74,及びインタポーザ72Bを形成しておく。そ
して、突起電極80と接続孔96との位置決めを行なっ
た上で、半導体装置本体70とインタポーザ72Bとの
間に異方性導電膜74を介装し、半導体装置本体70を
インタポーザ72Bに向け押圧する。
造方法(第6実施例に係る製造方法)を示す図である。
また、同図では、多数個取りを行なう方法ではなく、個
々に半導体装置10Mを形成する方法を例に挙げて示し
ている。本実施例に係る半導体装置10Mの製造方法で
は、予め別工程において半導体装置本体70,異方性導
電膜74,及びインタポーザ72Bを形成しておく。そ
して、突起電極80と接続孔96との位置決めを行なっ
た上で、半導体装置本体70とインタポーザ72Bとの
間に異方性導電膜74を介装し、半導体装置本体70を
インタポーザ72Bに向け押圧する。
【0150】これにより、異方性導電膜74の有する接
着性により半導体装置本体70とインタポーザ72Bは
機械的に接合されると共に、異方性導電膜74の有する
異方性導電性により半導体装置本体70とインタポーザ
72Bは電気的に接合される。これにより、図35に示
す半導体装置10Mが形成される。よって、本実施例の
製造方法によっても、半導体装置本体70とインタポー
ザ72Bとの機械的接合処理及び電気的接合処理を一括
的に行なうことができるため、半導体装置10Mの製造
工程を簡単化することができる。
着性により半導体装置本体70とインタポーザ72Bは
機械的に接合されると共に、異方性導電膜74の有する
異方性導電性により半導体装置本体70とインタポーザ
72Bは電気的に接合される。これにより、図35に示
す半導体装置10Mが形成される。よって、本実施例の
製造方法によっても、半導体装置本体70とインタポー
ザ72Bとの機械的接合処理及び電気的接合処理を一括
的に行なうことができるため、半導体装置10Mの製造
工程を簡単化することができる。
【0151】続いて、第14実施例である半導体装置1
0Nについて説明する。図37は、第14実施例である
半導体装置10Nを示す断面図である。尚、図37にお
いて、図30を用いて説明した第11実施例に係る半導
体装置10Kの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第11実施例
に係る半導体装置10Kは、半導体装置本体70とイン
タポーザ72Aを接合するのに異方性導電性膜74を用
い、半導体装置本体70とインタポーザ72Aとを電気
的及び機械的に一括的に接合する構成とされていた。
0Nについて説明する。図37は、第14実施例である
半導体装置10Nを示す断面図である。尚、図37にお
いて、図30を用いて説明した第11実施例に係る半導
体装置10Kの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第11実施例
に係る半導体装置10Kは、半導体装置本体70とイン
タポーザ72Aを接合するのに異方性導電性膜74を用
い、半導体装置本体70とインタポーザ72Aとを電気
的及び機械的に一括的に接合する構成とされていた。
【0152】これに対し、本実施例に係る半導体装置1
0Nは、異方性導電性膜74に代えて接着剤98と導電
性ペースト100(導電性部材)を設けたことを特徴と
するものである。接着剤98は、例えばポリイミド系の
絶縁性樹脂であり、硬化した後においても所定の可撓性
を有する材質に選定されている。この接着剤98は、半
導体装置本体70とインタポーザ72Aとの間に介装さ
れ、この半導体装置本体70とインタポーザ72Aとを
接着固定する機能を奏する。また、接着剤98の突起電
極80の形成位置に対応する位置には通孔102が形成
されている。
0Nは、異方性導電性膜74に代えて接着剤98と導電
性ペースト100(導電性部材)を設けたことを特徴と
するものである。接着剤98は、例えばポリイミド系の
絶縁性樹脂であり、硬化した後においても所定の可撓性
を有する材質に選定されている。この接着剤98は、半
導体装置本体70とインタポーザ72Aとの間に介装さ
れ、この半導体装置本体70とインタポーザ72Aとを
接着固定する機能を奏する。また、接着剤98の突起電
極80の形成位置に対応する位置には通孔102が形成
されている。
【0153】一方、導電性ペースト100は所定の粘性
を有しており、よって上記の通孔102内にも入り込め
る構成とされている。この導電性ペースト100は、通
孔102内に介装されることにより、半導体装置本体7
0とインタポーザ72Aとを電気的に接続する機能を奏
する。具体的には、導電性ペースト100により突起電
極80と配線パターン84Aとが電気的に接続され、こ
れにより半導体装置本体70とインタポーザ72Aは電
気的に接続される。
を有しており、よって上記の通孔102内にも入り込め
る構成とされている。この導電性ペースト100は、通
孔102内に介装されることにより、半導体装置本体7
0とインタポーザ72Aとを電気的に接続する機能を奏
する。具体的には、導電性ペースト100により突起電
極80と配線パターン84Aとが電気的に接続され、こ
れにより半導体装置本体70とインタポーザ72Aは電
気的に接続される。
【0154】上記のように、本実施例に係る半導体装置
10Nでは、接着剤98が半導体装置本体70とインタ
ポーザ72Aとを機械的に接合し、また導電性ペースト
100が半導体装置本体70とインタポーザ72Aとを
電気的に接合(接続)する。このように、半導体装置本
体70とインタポーザ72Aとを接合する際行なわれる
機械的接合と電気的接合を別個の部材(接着剤98,導
電性ペースト100)により行なうことにより、各機能
(機械的接合機能,電気的接合機能)に最適な部材を選
定することができる。これにより、半導体装置本体70
とインタポーザ72Aとの機械的接合及び電気的接合を
共に確実に行なうことが可能となり、半導体装置10N
の信頼性を向上させることができる。
10Nでは、接着剤98が半導体装置本体70とインタ
ポーザ72Aとを機械的に接合し、また導電性ペースト
100が半導体装置本体70とインタポーザ72Aとを
電気的に接合(接続)する。このように、半導体装置本
体70とインタポーザ72Aとを接合する際行なわれる
機械的接合と電気的接合を別個の部材(接着剤98,導
電性ペースト100)により行なうことにより、各機能
(機械的接合機能,電気的接合機能)に最適な部材を選
定することができる。これにより、半導体装置本体70
とインタポーザ72Aとの機械的接合及び電気的接合を
共に確実に行なうことが可能となり、半導体装置10N
の信頼性を向上させることができる。
【0155】更に、接着剤98は固化した状態において
も所定の可撓性を有し、かつ半導体装置本体70とイン
タポーザ72Aの間に介装されるため、この接着剤98
は緩衝膜として機能する。よって、接着剤98により、
半導体装置本体70とインタポーザ72Aとの間に発生
する応力を緩和することができる。尚、本実施例に係る
半導体装置10Nは突起電極80の配設ピッチと外部接
続端子76の配設ピッチとが等しく設定された構成であ
るため、半導体装置10Nの小型化を図ることができ
る。
も所定の可撓性を有し、かつ半導体装置本体70とイン
タポーザ72Aの間に介装されるため、この接着剤98
は緩衝膜として機能する。よって、接着剤98により、
半導体装置本体70とインタポーザ72Aとの間に発生
する応力を緩和することができる。尚、本実施例に係る
半導体装置10Nは突起電極80の配設ピッチと外部接
続端子76の配設ピッチとが等しく設定された構成であ
るため、半導体装置10Nの小型化を図ることができ
る。
【0156】図38乃至図40は、半導体装置10Nの
製造方法(第7実施例に係る製造方法)を示している。
尚、図38乃至図40において、第5実施例に係る製造
方法を説明するのに用いた図33及び図34に示した構
成と対応する構成については同一符号を付してその説明
を省略する。また、以下の製造方法では、半導体装置1
0Nを多数個取りする方法について説明するものとす
る。
製造方法(第7実施例に係る製造方法)を示している。
尚、図38乃至図40において、第5実施例に係る製造
方法を説明するのに用いた図33及び図34に示した構
成と対応する構成については同一符号を付してその説明
を省略する。また、以下の製造方法では、半導体装置1
0Nを多数個取りする方法について説明するものとす
る。
【0157】半導体装置10Nを製造するには、予め別
工程において半導体装置本体70が複数個形成されたウ
ェハ90,接着剤98,及びインタポーザ72Bが複数
個形成されたTABテープ92を形成しておく。この半
導体装置70を形成する際、複数形成されている突起電
極80にはそれぞれ導電性ペースト100が塗布されて
いる。また、接着剤98の突起電極80の形成位置と対
応する位置には、通孔102が予め穿設されている。更
に、TABテープ92を形成する際、その上面(ウェハ
90が装着される面)の半導体装置本体70と対向する
位置に絶縁部材94を形成する。
工程において半導体装置本体70が複数個形成されたウ
ェハ90,接着剤98,及びインタポーザ72Bが複数
個形成されたTABテープ92を形成しておく。この半
導体装置70を形成する際、複数形成されている突起電
極80にはそれぞれ導電性ペースト100が塗布されて
いる。また、接着剤98の突起電極80の形成位置と対
応する位置には、通孔102が予め穿設されている。更
に、TABテープ92を形成する際、その上面(ウェハ
90が装着される面)の半導体装置本体70と対向する
位置に絶縁部材94を形成する。
【0158】この絶縁部材94は、例えばホトレジスト
の形成技術を利用して形成することができる。また、こ
の絶縁部材94を形成する際、突起電極80の形成位置
と対応する位置に接続孔96を形成しておく。そして、
突起電極80と接続孔96との位置決めを行なった上
で、ウェハ90とTABテープ92との間に接着剤98
を介装し、ウェハ90をTABテープ92に接着固定す
る。これにより、接着材98によりウェハ90とTAB
テープ92は機械的に接合されると共に、導電性ペース
ト100は通孔102及び接続孔96内に入り込み、突
起電極80と配線パターン84Aは電気的に接合され
る。図39は、ウェハ90とTABテープ92とが接合
された状態を示している。
の形成技術を利用して形成することができる。また、こ
の絶縁部材94を形成する際、突起電極80の形成位置
と対応する位置に接続孔96を形成しておく。そして、
突起電極80と接続孔96との位置決めを行なった上
で、ウェハ90とTABテープ92との間に接着剤98
を介装し、ウェハ90をTABテープ92に接着固定す
る。これにより、接着材98によりウェハ90とTAB
テープ92は機械的に接合されると共に、導電性ペース
ト100は通孔102及び接続孔96内に入り込み、突
起電極80と配線パターン84Aは電気的に接合され
る。図39は、ウェハ90とTABテープ92とが接合
された状態を示している。
【0159】このように、ウェハ90とTABテープ9
2の接合処理が終了すると、続いて図39にA−Aで示
す破線位置で切断処理が行なわれる。これにより、個々
の半導体装置本体70及びインタポーザ72Bが形成さ
れ、図37に示す半導体装置10Nが形成される(図3
7に示す半導体装置10Nは、絶縁部材94が設けられ
ていない構成を示している)。
2の接合処理が終了すると、続いて図39にA−Aで示
す破線位置で切断処理が行なわれる。これにより、個々
の半導体装置本体70及びインタポーザ72Bが形成さ
れ、図37に示す半導体装置10Nが形成される(図3
7に示す半導体装置10Nは、絶縁部材94が設けられ
ていない構成を示している)。
【0160】尚、上記した製造方法では、半導体装置1
0Nを多数個取りする方法について述べたが、図40に
示すように、個々に半導体装置10Nを製造することも
可能である。続いて、第15実施例である半導体装置1
0Pについて説明する。図41は、第15実施例に係る
半導体装置10Pを示す断面図である。尚、図41にお
いて、図37を用いて説明した第14実施例に係る半導
体装置10Nの構成と対応する構成については、同一符
号を付してその説明を省略する。
0Nを多数個取りする方法について述べたが、図40に
示すように、個々に半導体装置10Nを製造することも
可能である。続いて、第15実施例である半導体装置1
0Pについて説明する。図41は、第15実施例に係る
半導体装置10Pを示す断面図である。尚、図41にお
いて、図37を用いて説明した第14実施例に係る半導
体装置10Nの構成と対応する構成については、同一符
号を付してその説明を省略する。
【0161】前記した第14実施例に係る半導体装置1
0Nでは、小型化を図るために半導体装置本体70に形
成された突起電極80の配設ピッチと、インタポーザ7
2Aに配設された外部接続端子76の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置10Pは、半導体装置本体70に形
成された突起電極80の配設ピッチに対し、インタポー
ザ72Bに配設された外部接続端子76の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ72Bの面積は半導体装置本体70の
面積に対し広くなっている。
0Nでは、小型化を図るために半導体装置本体70に形
成された突起電極80の配設ピッチと、インタポーザ7
2Aに配設された外部接続端子76の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置10Pは、半導体装置本体70に形
成された突起電極80の配設ピッチに対し、インタポー
ザ72Bに配設された外部接続端子76の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ72Bの面積は半導体装置本体70の
面積に対し広くなっている。
【0162】このように、突起電極80の配設ピッチに
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
これにより、外部接続端子76の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極80の電極間ピッチが狭ピッチ化してもこ
れに容易に対応することができる。
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
これにより、外部接続端子76の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極80の電極間ピッチが狭ピッチ化してもこ
れに容易に対応することができる。
【0163】図42は、上記した半導体装置10Pの製
造方法(第8実施例に係る製造方法)を示す図である。
また、同図では、多数個取りを行なう方法ではなく、個
々に半導体装置10Pを形成する方法を例に挙げて示し
ている。本実施例に係る半導体装置10Pの製造方法で
も、予め別工程において半導体装置本体70,接着材9
8,及びインタポーザ72Bを形成しておく。また、半
導体装置70を形成する際、複数形成されている突起電
極80にはそれぞれ導電性ペースト100を塗布してお
く。また、接着剤98の突起電極80の形成位置と対応
する位置には、通孔102を予め穿設しておく。更に、
絶縁部材94の突起電極80の形成位置と対応する位置
には、接続孔96を形成しておく。
造方法(第8実施例に係る製造方法)を示す図である。
また、同図では、多数個取りを行なう方法ではなく、個
々に半導体装置10Pを形成する方法を例に挙げて示し
ている。本実施例に係る半導体装置10Pの製造方法で
も、予め別工程において半導体装置本体70,接着材9
8,及びインタポーザ72Bを形成しておく。また、半
導体装置70を形成する際、複数形成されている突起電
極80にはそれぞれ導電性ペースト100を塗布してお
く。また、接着剤98の突起電極80の形成位置と対応
する位置には、通孔102を予め穿設しておく。更に、
絶縁部材94の突起電極80の形成位置と対応する位置
には、接続孔96を形成しておく。
【0164】そして、突起電極80と接続孔96との位
置決めを行なった上で、半導体装置本体70とインタポ
ーザ72Bとの間に接着剤98を介装し、半導体装置本
体70をインタポーザ72Bに接着固定する。これによ
り、接着材98により半導体装置本体70とインタポー
ザ72Bは機械的に接合されると共に、導電性ペースト
100は通孔102及び接続孔96内に入り込み、突起
電極80と配線パターン84Aは電気的に接合される。
以上の処理を実施することにより、図41に示す半導体
装置10Pが形成される。
置決めを行なった上で、半導体装置本体70とインタポ
ーザ72Bとの間に接着剤98を介装し、半導体装置本
体70をインタポーザ72Bに接着固定する。これによ
り、接着材98により半導体装置本体70とインタポー
ザ72Bは機械的に接合されると共に、導電性ペースト
100は通孔102及び接続孔96内に入り込み、突起
電極80と配線パターン84Aは電気的に接合される。
以上の処理を実施することにより、図41に示す半導体
装置10Pが形成される。
【0165】続いて、第16実施例である半導体装置1
0Qについて説明する。図43は、第16実施例である
半導体装置10Qを示す断面図である。尚、図43にお
いて、図37を用いて説明した第14実施例に係る半導
体装置10Nの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第14実施例
に係る半導体装置10Nは、導電性部材として導電性ペ
ースト100を用い、この導電性ペースト100により
半導体装置本体70とインタポーザ72Aとを電気的に
接合(接続)する構成とされていた。これに対し、本実
施例に係る半導体装置10Qは、導電性ペースト100
に代えてスタッドバンプ104(導電性部材)を設けた
ことを特徴とするものである。
0Qについて説明する。図43は、第16実施例である
半導体装置10Qを示す断面図である。尚、図43にお
いて、図37を用いて説明した第14実施例に係る半導
体装置10Nの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第14実施例
に係る半導体装置10Nは、導電性部材として導電性ペ
ースト100を用い、この導電性ペースト100により
半導体装置本体70とインタポーザ72Aとを電気的に
接合(接続)する構成とされていた。これに対し、本実
施例に係る半導体装置10Qは、導電性ペースト100
に代えてスタッドバンプ104(導電性部材)を設けた
ことを特徴とするものである。
【0166】スタッドバンプ104は、インタポーザ7
2Aに形成された配線パターン84A上の所定位置(突
起電極80と対応する位置)に配設されている。また、
このスタッドバンプ104はワイヤボンディング技術を
用いて形成される。具体的には、ワイヤボンディング装
置を用い、先ずキャピラリから延出した金線の先端部に
金ボールを形成し、続いてこの金ボールを配線パターン
84Aの上記所定位置に押圧する。
2Aに形成された配線パターン84A上の所定位置(突
起電極80と対応する位置)に配設されている。また、
このスタッドバンプ104はワイヤボンディング技術を
用いて形成される。具体的には、ワイヤボンディング装
置を用い、先ずキャピラリから延出した金線の先端部に
金ボールを形成し、続いてこの金ボールを配線パターン
84Aの上記所定位置に押圧する。
【0167】続いて、キャピラリを超音波振動させて金
ボールを配線パターン84Aに超音波溶接する。その
後、金線をクランプした上でキャピラリを上動させて金
線を切断する。以上の処理を行なうことにより、配線パ
ターン84A上にスタッドバンプ104が形成される。
このスタッドバンプ104は、通孔102を介して突起
電極80に接続し、これにより半導体装置本体70とイ
ンタポーザ72Aとを電気的に接続する機能を奏する。
ボールを配線パターン84Aに超音波溶接する。その
後、金線をクランプした上でキャピラリを上動させて金
線を切断する。以上の処理を行なうことにより、配線パ
ターン84A上にスタッドバンプ104が形成される。
このスタッドバンプ104は、通孔102を介して突起
電極80に接続し、これにより半導体装置本体70とイ
ンタポーザ72Aとを電気的に接続する機能を奏する。
【0168】上記のように、本実施例に係る半導体装置
10Qでは、接着剤98が半導体装置本体70とインタ
ポーザ72Aとを機械的に接合し、またスタッドバンプ
104が半導体装置本体70とインタポーザ72Aとを
電気的に接合(接続)する。このように、機械的接合と
電気的接合を別個の部材(接着剤98,スタッドバンプ
104)により行なうことにより、半導体装置本体70
とインタポーザ72Aとの機械的接合及び電気的接合を
共に確実に行なうことが可能となり、半導体装置10Q
の信頼性を向上させることができる。
10Qでは、接着剤98が半導体装置本体70とインタ
ポーザ72Aとを機械的に接合し、またスタッドバンプ
104が半導体装置本体70とインタポーザ72Aとを
電気的に接合(接続)する。このように、機械的接合と
電気的接合を別個の部材(接着剤98,スタッドバンプ
104)により行なうことにより、半導体装置本体70
とインタポーザ72Aとの機械的接合及び電気的接合を
共に確実に行なうことが可能となり、半導体装置10Q
の信頼性を向上させることができる。
【0169】また、接続状態において、スタッドバンプ
104は突起電極80に食い込んだ状態で接続されるた
め、スタッドバンプ104と突起電極80との電気的接
続を確実に行なうことができる。尚、本実施例に係る半
導体装置10Qは突起電極80の配設ピッチと外部接続
端子76の配設ピッチとが等しく設定された構成である
ため、半導体装置10Qの小型化を図ることができる。
104は突起電極80に食い込んだ状態で接続されるた
め、スタッドバンプ104と突起電極80との電気的接
続を確実に行なうことができる。尚、本実施例に係る半
導体装置10Qは突起電極80の配設ピッチと外部接続
端子76の配設ピッチとが等しく設定された構成である
ため、半導体装置10Qの小型化を図ることができる。
【0170】図44乃至図46は、半導体装置10Qの
製造方法(第9実施例に係る製造方法)を示している。
尚、図44乃至図46において、第7実施例に係る製造
方法を説明するのに用いた図38乃至図40に示した構
成と対応する構成については同一符号を付してその説明
を省略する。また、以下の製造方法では、半導体装置1
0Qを多数個取りする方法について説明するものとす
る。
製造方法(第9実施例に係る製造方法)を示している。
尚、図44乃至図46において、第7実施例に係る製造
方法を説明するのに用いた図38乃至図40に示した構
成と対応する構成については同一符号を付してその説明
を省略する。また、以下の製造方法では、半導体装置1
0Qを多数個取りする方法について説明するものとす
る。
【0171】半導体装置10Qを製造するには、予め別
工程において半導体装置本体70が複数個形成されたウ
ェハ90,接着剤98,及びインタポーザ72Bが複数
個形成されたTABテープ92を形成しておく。このT
ABテープ92を形成する際、その上面(ウェハ90が
装着される面)の半導体装置本体70と対向する位置に
絶縁部材94を形成する。また、絶縁部材94を形成す
る際、突起電極80の形成位置と対応する位置に接続孔
96を形成し、更に接続孔96の内部の配線パターン8
4A上にスタッドバンプ104を形成する。
工程において半導体装置本体70が複数個形成されたウ
ェハ90,接着剤98,及びインタポーザ72Bが複数
個形成されたTABテープ92を形成しておく。このT
ABテープ92を形成する際、その上面(ウェハ90が
装着される面)の半導体装置本体70と対向する位置に
絶縁部材94を形成する。また、絶縁部材94を形成す
る際、突起電極80の形成位置と対応する位置に接続孔
96を形成し、更に接続孔96の内部の配線パターン8
4A上にスタッドバンプ104を形成する。
【0172】そして、突起電極80と接続孔96との位
置決めを行なった上で、ウェハ90とTABテープ92
との間に接着剤98を介装し、ウェハ90をTABテー
プ92に押圧しつつ接着固定する。これにより、接着材
98によりウェハ90とTABテープ92は機械的に接
合されると共に、スタッドバンプ104は通孔102及
び接続孔96を介して突起電極80に食い込んだ状態と
なり、よって突起電極80と配線パターン84Aはスタ
ッドバンプ104より電気的に接合される。図45は、
ウェハ90とTABテープ92とが接合された状態を示
している。
置決めを行なった上で、ウェハ90とTABテープ92
との間に接着剤98を介装し、ウェハ90をTABテー
プ92に押圧しつつ接着固定する。これにより、接着材
98によりウェハ90とTABテープ92は機械的に接
合されると共に、スタッドバンプ104は通孔102及
び接続孔96を介して突起電極80に食い込んだ状態と
なり、よって突起電極80と配線パターン84Aはスタ
ッドバンプ104より電気的に接合される。図45は、
ウェハ90とTABテープ92とが接合された状態を示
している。
【0173】このように、ウェハ90とTABテープ9
2の接合処理が終了すると、続いて図45にA−Aで示
す破線位置で切断処理が行なわれる。これにより、個々
の半導体装置本体70及びインタポーザ72Bが形成さ
れ、図43に示す半導体装置10Qが形成される(図4
3に示す半導体装置10Nは、絶縁部材94が設けられ
ていない構成を示している)。
2の接合処理が終了すると、続いて図45にA−Aで示
す破線位置で切断処理が行なわれる。これにより、個々
の半導体装置本体70及びインタポーザ72Bが形成さ
れ、図43に示す半導体装置10Qが形成される(図4
3に示す半導体装置10Nは、絶縁部材94が設けられ
ていない構成を示している)。
【0174】尚、上記した製造方法では、半導体装置1
0Qを多数個取りする方法について述べたが、図46に
示すように、個々に半導体装置10Qを製造することも
可能である。続いて、第17実施例である半導体装置1
0Rについて説明する。図47は、第17実施例に係る
半導体装置10Rを示す断面図である。尚、図47にお
いて、図43を用いて説明した第16実施例に係る半導
体装置10Qの構成と対応する構成については、同一符
号を付してその説明を省略する。
0Qを多数個取りする方法について述べたが、図46に
示すように、個々に半導体装置10Qを製造することも
可能である。続いて、第17実施例である半導体装置1
0Rについて説明する。図47は、第17実施例に係る
半導体装置10Rを示す断面図である。尚、図47にお
いて、図43を用いて説明した第16実施例に係る半導
体装置10Qの構成と対応する構成については、同一符
号を付してその説明を省略する。
【0175】前記した第16実施例に係る半導体装置1
0Qでは、小型化を図るために半導体装置本体70に形
成された突起電極80の配設ピッチと、インタポーザ7
2Aに配設された外部接続端子76の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置10Rは、半導体装置本体70に形
成された突起電極80の配設ピッチに対し、インタポー
ザ72Bに配設された外部接続端子76の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ72Bの面積は半導体装置本体70の
面積に対し広くなっている。
0Qでは、小型化を図るために半導体装置本体70に形
成された突起電極80の配設ピッチと、インタポーザ7
2Aに配設された外部接続端子76の配設ピッチとを同
一ピッチとするよう構成していた。これに対し、本実施
例に係る半導体装置10Rは、半導体装置本体70に形
成された突起電極80の配設ピッチに対し、インタポー
ザ72Bに配設された外部接続端子76の配設ピッチを
大きく設定したことを特徴とするものである。これに伴
い、インタポーザ72Bの面積は半導体装置本体70の
面積に対し広くなっている。
【0176】このように、突起電極80の配設ピッチに
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
これにより、外部接続端子76の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極80の電極間ピッチが狭ピッチ化してもこ
れに容易に対応することができる。
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
これにより、外部接続端子76の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極80の電極間ピッチが狭ピッチ化してもこ
れに容易に対応することができる。
【0177】図48は、上記した半導体装置10Qの製
造方法(第10実施例に係る製造方法)を示す図であ
る。また、同図では、多数個取りを行なう方法ではな
く、個々に半導体装置10Qを形成する方法を例に挙げ
て示している。本実施例に係る半導体装置10Qの製造
方法でも、予め別工程において半導体装置本体70,接
着材98,及びインタポーザ72Bを形成しておく。こ
の際、接着剤98の突起電極80の形成位置と対応する
位置には、通孔102を予め穿設しておく。また、イン
タポーザ72Bに絶縁部材94を形成すると共に、絶縁
部材94の突起電極80の形成位置と対応する位置に接
続孔96を形成しておく。更に、接続孔96内に露出し
た配線パターン84Aには、前記したワイヤボンディン
グ技術を用いてスタッドバンプ104を形成しておく。
造方法(第10実施例に係る製造方法)を示す図であ
る。また、同図では、多数個取りを行なう方法ではな
く、個々に半導体装置10Qを形成する方法を例に挙げ
て示している。本実施例に係る半導体装置10Qの製造
方法でも、予め別工程において半導体装置本体70,接
着材98,及びインタポーザ72Bを形成しておく。こ
の際、接着剤98の突起電極80の形成位置と対応する
位置には、通孔102を予め穿設しておく。また、イン
タポーザ72Bに絶縁部材94を形成すると共に、絶縁
部材94の突起電極80の形成位置と対応する位置に接
続孔96を形成しておく。更に、接続孔96内に露出し
た配線パターン84Aには、前記したワイヤボンディン
グ技術を用いてスタッドバンプ104を形成しておく。
【0178】そして、突起電極80と接続孔96との位
置決めを行なった上で、半導体装置本体70とインタポ
ーザ72Bとの間に接着剤98を介装し、半導体装置本
体70をインタポーザ72Bに押圧しつつ接着固定す
る。これにより、接着材98により半導体装置本体70
とインタポーザ72Bは機械的に接合されると共に、ス
タッドバンプ104は通孔102及び接続孔96を介し
て突起電極80に食い込んだ状態となる。以上の処理を
行なうことにより、突起電極80と配線パターン84A
はスタッドバンプ104より電気的に接合され、よって
図47に示す半導体装置10Rが形成される。
置決めを行なった上で、半導体装置本体70とインタポ
ーザ72Bとの間に接着剤98を介装し、半導体装置本
体70をインタポーザ72Bに押圧しつつ接着固定す
る。これにより、接着材98により半導体装置本体70
とインタポーザ72Bは機械的に接合されると共に、ス
タッドバンプ104は通孔102及び接続孔96を介し
て突起電極80に食い込んだ状態となる。以上の処理を
行なうことにより、突起電極80と配線パターン84A
はスタッドバンプ104より電気的に接合され、よって
図47に示す半導体装置10Rが形成される。
【0179】続いて、第18実施例である半導体装置1
0Sについて説明する。図49は、第18実施例である
半導体装置10Sを示す断面図である。尚、図49にお
いて、図37を用いて説明した第14実施例に係る半導
体装置10Nの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第14乃至1
7実施例に係る半導体装置10N〜10Rは、導電性部
材として導電性ペースト100或いはスタッドバンプ1
04を用い、この導電性ペースト100或いはスタッド
バンプ104により半導体装置本体70とインタポーザ
72Aとを電気的に接合(接続)する構成とされてい
た。これに対し、本実施例に係る半導体装置10Sは、
上記の導電性ペースト100或いはスタッドバンプ10
4に代えてフライングリード106(導電性部材)を設
けたことを特徴とするものである。
0Sについて説明する。図49は、第18実施例である
半導体装置10Sを示す断面図である。尚、図49にお
いて、図37を用いて説明した第14実施例に係る半導
体装置10Nの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第14乃至1
7実施例に係る半導体装置10N〜10Rは、導電性部
材として導電性ペースト100或いはスタッドバンプ1
04を用い、この導電性ペースト100或いはスタッド
バンプ104により半導体装置本体70とインタポーザ
72Aとを電気的に接合(接続)する構成とされてい
た。これに対し、本実施例に係る半導体装置10Sは、
上記の導電性ペースト100或いはスタッドバンプ10
4に代えてフライングリード106(導電性部材)を設
けたことを特徴とするものである。
【0180】フライングリード106は、インタポーザ
72Cに形成された配線パターン84Cと一体的に形成
されており、インタポーザ72Cの外周縁部より斜め上
方向(半導体装置本体70に向かう方向)に延出した構
成とされている。また、このフライングリード106の
形成位置は、突起電極80の形成位置と対応するよう設
定されている。
72Cに形成された配線パターン84Cと一体的に形成
されており、インタポーザ72Cの外周縁部より斜め上
方向(半導体装置本体70に向かう方向)に延出した構
成とされている。また、このフライングリード106の
形成位置は、突起電極80の形成位置と対応するよう設
定されている。
【0181】フライングリード106を形成するには、
予め形成されたインタポーザ72Cのフライングリード
106の形成部分に対応するベース部材86Cをドライ
エッチング等により除去し、これにより単体となって配
線パターン37Cを上記した斜め上方向にむけ折曲形成
する。これにより、インタポーザ72Cの外周縁部位置
にフライングリード106が形成される。
予め形成されたインタポーザ72Cのフライングリード
106の形成部分に対応するベース部材86Cをドライ
エッチング等により除去し、これにより単体となって配
線パターン37Cを上記した斜め上方向にむけ折曲形成
する。これにより、インタポーザ72Cの外周縁部位置
にフライングリード106が形成される。
【0182】このフライングリード106は、接着剤9
8の配設位置を迂回して突起電極80に接続し、これに
より半導体装置本体70とインタポーザ72Aとを電気
的に接続する機能を奏する。また、突起電極80とフラ
イングリード106との接続位置は、カバー樹脂108
により樹脂封止されている。これにより、外力印加等に
よりフライングリード106が変形することを防止で
き、半導体装置10Sの信頼性を向上させることができ
る。
8の配設位置を迂回して突起電極80に接続し、これに
より半導体装置本体70とインタポーザ72Aとを電気
的に接続する機能を奏する。また、突起電極80とフラ
イングリード106との接続位置は、カバー樹脂108
により樹脂封止されている。これにより、外力印加等に
よりフライングリード106が変形することを防止で
き、半導体装置10Sの信頼性を向上させることができ
る。
【0183】上記のように、本実施例に係る半導体装置
10Sでは、接着剤98が半導体装置本体70とインタ
ポーザ72Cとを機械的に接合し、またスタッドバンプ
104が半導体装置本体70とインタポーザ72Cとを
電気的に接合(接続)する。このように、機械的接合と
電気的接合を別個の部材(接着剤98,フライングリー
ド106)により行なうことにより、半導体装置本体7
0とインタポーザ72Aとの機械的接合及び電気的接合
を共に確実に行なうことが可能となり、半導体装置10
Qの信頼性を向上させることができる。
10Sでは、接着剤98が半導体装置本体70とインタ
ポーザ72Cとを機械的に接合し、またスタッドバンプ
104が半導体装置本体70とインタポーザ72Cとを
電気的に接合(接続)する。このように、機械的接合と
電気的接合を別個の部材(接着剤98,フライングリー
ド106)により行なうことにより、半導体装置本体7
0とインタポーザ72Aとの機械的接合及び電気的接合
を共に確実に行なうことが可能となり、半導体装置10
Qの信頼性を向上させることができる。
【0184】また、フライングリード106と突起電極
80との接続位置においては絶縁性を有する接着剤98
が介在しないため、フライングリード106と突起電極
80との電気的接続の信頼性を向上させることができ
る。更に、フライングリード106はバネ性を有してい
るため、接続時にフライングリード106はバネ力をも
って突起電極80に圧接する。よって、これによっても
フライングリード106と突起電極80との電気的接続
の信頼性を向上させることができる。
80との接続位置においては絶縁性を有する接着剤98
が介在しないため、フライングリード106と突起電極
80との電気的接続の信頼性を向上させることができ
る。更に、フライングリード106はバネ性を有してい
るため、接続時にフライングリード106はバネ力をも
って突起電極80に圧接する。よって、これによっても
フライングリード106と突起電極80との電気的接続
の信頼性を向上させることができる。
【0185】図50乃至図54は、半導体装置10Sの
製造方法(第11実施例に係る製造方法)を示してい
る。尚、図50乃至図54において、第7実施例に係る
製造方法を説明するのに用いた図38乃至図40に示し
た構成と対応する構成については同一符号を付してその
説明を省略する。また、以下の製造方法では、半導体装
置10Sを多数個取りする方法について説明するものと
する。
製造方法(第11実施例に係る製造方法)を示してい
る。尚、図50乃至図54において、第7実施例に係る
製造方法を説明するのに用いた図38乃至図40に示し
た構成と対応する構成については同一符号を付してその
説明を省略する。また、以下の製造方法では、半導体装
置10Sを多数個取りする方法について説明するものと
する。
【0186】半導体装置10Sを製造するには、図50
に示すように、予め別工程において半導体装置本体70
が複数個形成されたウェハ90,接着剤98,及びイン
タポーザ72Cを形成しておく。また、このインタポー
ザ72Cを形成する際、上記した形成方法によりフライ
ングリード106を形成しておく。そして、突起電極8
0とフライングリード106との位置決めを行なった上
で、ウェハ90と各インタポーザ72Cとの間に接着剤
98を介装し、各インタポーザ72Cをウェハ90に押
圧しつつ接着固定する。これにより、図51に示すよう
に、接着材98によりウェハ90とインタポーザ72C
は機械的に接合される。また、フライングリード106
は突起電極80に押圧されることにより発生するバネ力
により突起電極80に圧接し、よって突起電極80とフ
ライングリード106は確実に電気的接合が行なわれ
る。
に示すように、予め別工程において半導体装置本体70
が複数個形成されたウェハ90,接着剤98,及びイン
タポーザ72Cを形成しておく。また、このインタポー
ザ72Cを形成する際、上記した形成方法によりフライ
ングリード106を形成しておく。そして、突起電極8
0とフライングリード106との位置決めを行なった上
で、ウェハ90と各インタポーザ72Cとの間に接着剤
98を介装し、各インタポーザ72Cをウェハ90に押
圧しつつ接着固定する。これにより、図51に示すよう
に、接着材98によりウェハ90とインタポーザ72C
は機械的に接合される。また、フライングリード106
は突起電極80に押圧されることにより発生するバネ力
により突起電極80に圧接し、よって突起電極80とフ
ライングリード106は確実に電気的接合が行なわれ
る。
【0187】上記のように、接着材98によりウェハ9
0とインタポーザ72Cとが機械的に接合され、かつ突
起電極80とフライングリード106とが電気的に接続
されると、続いて少なくとも突起電極80とフライング
リード106との接続位置を含むウェハ90とインタポ
ーザ72C間にカバー樹脂108が形成される。このカ
バー樹脂108は、ポッティングにより形成しても、も
たモールド成形により形成する構成としてもよい。図5
1は、カバー樹脂108が形成された状態を示してい
る。
0とインタポーザ72Cとが機械的に接合され、かつ突
起電極80とフライングリード106とが電気的に接続
されると、続いて少なくとも突起電極80とフライング
リード106との接続位置を含むウェハ90とインタポ
ーザ72C間にカバー樹脂108が形成される。このカ
バー樹脂108は、ポッティングにより形成しても、も
たモールド成形により形成する構成としてもよい。図5
1は、カバー樹脂108が形成された状態を示してい
る。
【0188】このように、カバー樹脂108の形成処理
が終了すると、続いて図52にA−Aで示す破線位置で
切断処理が行なわれ、これにより図49に示す半導体装
置10Sが形成される。尚、上記した製造方法では、半
導体装置10Qを多数個取りする方法について述べた
が、図53及び図54に示すように、半導体装置10S
を個々に製造することも可能である。
が終了すると、続いて図52にA−Aで示す破線位置で
切断処理が行なわれ、これにより図49に示す半導体装
置10Sが形成される。尚、上記した製造方法では、半
導体装置10Qを多数個取りする方法について述べた
が、図53及び図54に示すように、半導体装置10S
を個々に製造することも可能である。
【0189】続いて、第19実施例である半導体装置1
0Tについて説明する。図55(A)は、第19実施例
である半導体装置10Tを示す断面図である。尚、図5
5において、図37を用いて説明した第14実施例に係
る半導体装置10Nの構成と対応する構成については、
同一符号を付してその説明を省略する。前記した第14
乃至18実施例に係る半導体装置10N〜10Sは、導
電性部材として導電性ペースト100,スタッドバンプ
104,或いはフライングリード106を用い、この導
電性ペースト100,スタッドバンプ104,フライン
グリード106により半導体装置本体70とインタポー
ザ72A,72Bとを電気的に接合(接続)する構成と
されていた。
0Tについて説明する。図55(A)は、第19実施例
である半導体装置10Tを示す断面図である。尚、図5
5において、図37を用いて説明した第14実施例に係
る半導体装置10Nの構成と対応する構成については、
同一符号を付してその説明を省略する。前記した第14
乃至18実施例に係る半導体装置10N〜10Sは、導
電性部材として導電性ペースト100,スタッドバンプ
104,或いはフライングリード106を用い、この導
電性ペースト100,スタッドバンプ104,フライン
グリード106により半導体装置本体70とインタポー
ザ72A,72Bとを電気的に接合(接続)する構成と
されていた。
【0190】これに対し、本実施例に係る半導体装置1
0Uは、上記の導電性ペースト100或いはスタッドバ
ンプ104に代えて、インタポーザ72Dに導電性部材
として、接続ピン110と位置決め部材112を組み込
んだ構成としたことを特徴とするものである。本実施例
に係るインタポーザ72Dは、大略すると接続ピン11
0,位置決め部材112,接着剤114,及びベース部
材116等により構成されている。接続ピン110は、
突起電極80の形成位置に対応した位置に配設され、組
み立てられた状態において、その上端部を突起電極80
に接合すると共に、下端部を外部接続端子76に接合さ
れる。また、位置決め部材112は、この接続ピン11
0を突起電極80の形成位置に位置決めする機能を有す
るものであり、シリコンゴム等の可撓性材料により形成
されている。
0Uは、上記の導電性ペースト100或いはスタッドバ
ンプ104に代えて、インタポーザ72Dに導電性部材
として、接続ピン110と位置決め部材112を組み込
んだ構成としたことを特徴とするものである。本実施例
に係るインタポーザ72Dは、大略すると接続ピン11
0,位置決め部材112,接着剤114,及びベース部
材116等により構成されている。接続ピン110は、
突起電極80の形成位置に対応した位置に配設され、組
み立てられた状態において、その上端部を突起電極80
に接合すると共に、下端部を外部接続端子76に接合さ
れる。また、位置決め部材112は、この接続ピン11
0を突起電極80の形成位置に位置決めする機能を有す
るものであり、シリコンゴム等の可撓性材料により形成
されている。
【0191】上記のように、接続ピン110を保持した
位置決め部材112は、接着剤114によりベース部材
116に接着固定される。この際、ベース部材116の
突起電極80の形成位置と対向する位置には孔88が形
成されており、接続ピン110はこの孔88を介して外
部接続端子76と接続される。図55(B)は、接続ピ
ン110と外部接続端子76との接続位置を拡大して示
している。同図に示されるように、接続ピン110は外
部接続端子76内に食い込んだ状態で接続されており、
よって確実に電気的に接続されている。
位置決め部材112は、接着剤114によりベース部材
116に接着固定される。この際、ベース部材116の
突起電極80の形成位置と対向する位置には孔88が形
成されており、接続ピン110はこの孔88を介して外
部接続端子76と接続される。図55(B)は、接続ピ
ン110と外部接続端子76との接続位置を拡大して示
している。同図に示されるように、接続ピン110は外
部接続端子76内に食い込んだ状態で接続されており、
よって確実に電気的に接続されている。
【0192】上記構成とされた半導体装置10Tでは、
接続ピン110の上端部を突起電極80に接合すると共
に下端部を外部接続端子76に接合しているため、突起
電極80と外部接続端子76との間に接続ピン110が
介在した構成となる。この接続ピン110は可撓可能な
構成であるため、例えば加熱時等に半導体装置本体70
とインタポーザ72Dとの間に熱膨張率差に起因して応
力が発生しても、この応力は接続ピン110が可撓する
ことにより吸収される。よって、応力が印加されても外
部接続端子76と突起電極80との接続を確実に維持す
ることができる。
接続ピン110の上端部を突起電極80に接合すると共
に下端部を外部接続端子76に接合しているため、突起
電極80と外部接続端子76との間に接続ピン110が
介在した構成となる。この接続ピン110は可撓可能な
構成であるため、例えば加熱時等に半導体装置本体70
とインタポーザ72Dとの間に熱膨張率差に起因して応
力が発生しても、この応力は接続ピン110が可撓する
ことにより吸収される。よって、応力が印加されても外
部接続端子76と突起電極80との接続を確実に維持す
ることができる。
【0193】また、接続ピン110は位置決め部材によ
り突起電極80の形成位置に対応した位置に位置決めさ
れている。このため、実装時において個々の接続ピン1
10と突起電極80または外部接続端子76との位置決
め処理を行なう必要はなく、実装作業を容易に行なうこ
とができる。更に、位置決め部材112は可撓性部材に
より形成されているため、前記のように接続ピン110
が可撓しても、位置決め部材112はこれに追随して可
撓するため、半導体装置本体70とインタポーザ72D
との間に発生する応力を位置決め部材112によっても
吸収することができる。
り突起電極80の形成位置に対応した位置に位置決めさ
れている。このため、実装時において個々の接続ピン1
10と突起電極80または外部接続端子76との位置決
め処理を行なう必要はなく、実装作業を容易に行なうこ
とができる。更に、位置決め部材112は可撓性部材に
より形成されているため、前記のように接続ピン110
が可撓しても、位置決め部材112はこれに追随して可
撓するため、半導体装置本体70とインタポーザ72D
との間に発生する応力を位置決め部材112によっても
吸収することができる。
【0194】図56乃至図58は、半導体装置10Tの
製造方法(第12実施例に係る製造方法)を示してい
る。尚、図56乃至図58において、第7実施例に係る
製造方法を説明するのに用いた図38乃至図40に示し
た構成と対応する構成については同一符号を付してその
説明を省略する。また、以下の製造方法では、半導体装
置10Tを多数個取りする方法について説明するものと
する。
製造方法(第12実施例に係る製造方法)を示してい
る。尚、図56乃至図58において、第7実施例に係る
製造方法を説明するのに用いた図38乃至図40に示し
た構成と対応する構成については同一符号を付してその
説明を省略する。また、以下の製造方法では、半導体装
置10Tを多数個取りする方法について説明するものと
する。
【0195】半導体装置10Sを製造するには、図56
に示すように、予め別工程において半導体装置本体70
が複数個形成されたウェハ90,接続ピン110を保持
した位置決め部材112,接着剤114,及びベース部
材116を形成しておく。接着剤114及びベース部材
116の突起電極80の形成位置と対応する位置には、
孔88及び通孔102を形成しておく。
に示すように、予め別工程において半導体装置本体70
が複数個形成されたウェハ90,接続ピン110を保持
した位置決め部材112,接着剤114,及びベース部
材116を形成しておく。接着剤114及びベース部材
116の突起電極80の形成位置と対応する位置には、
孔88及び通孔102を形成しておく。
【0196】そして、突起電極80と位置決めピン11
0との位置決めを行なった上で、ウェハ90をインタポ
ーザ72D(接続ピン110,位置決め部材112,接
着剤114,ベース部材116)に加熱しつつ押圧す
る。これにより、図57に示すように、接続ピン110
の上端部は突起電極80内に嵌入し、かつ下端部は外部
接続端子76に嵌入する。よって突起電極80と外部接
続端子76は接続ピン110を介して電気的に接続され
る。
0との位置決めを行なった上で、ウェハ90をインタポ
ーザ72D(接続ピン110,位置決め部材112,接
着剤114,ベース部材116)に加熱しつつ押圧す
る。これにより、図57に示すように、接続ピン110
の上端部は突起電極80内に嵌入し、かつ下端部は外部
接続端子76に嵌入する。よって突起電極80と外部接
続端子76は接続ピン110を介して電気的に接続され
る。
【0197】このように、突起電極80と外部接続端子
76との接続処理が終了すると、続いて図57にA−A
で示す破線位置で切断処理が行なわれ、これにより図5
5(A)に示す半導体装置10Tが形成される。尚、上
記した製造方法では、半導体装置10Tを多数個取りす
る方法について述べたが、図58に示すように、半導体
装置10Tを個々に製造することも可能である。
76との接続処理が終了すると、続いて図57にA−A
で示す破線位置で切断処理が行なわれ、これにより図5
5(A)に示す半導体装置10Tが形成される。尚、上
記した製造方法では、半導体装置10Tを多数個取りす
る方法について述べたが、図58に示すように、半導体
装置10Tを個々に製造することも可能である。
【0198】続いて、第20実施例である半導体装置1
0Uについて説明する。図59は、第20実施例に係る
半導体装置10Uを示す断面図である。尚、図59にお
いて、図55を用いて説明した第19実施例に係る半導
体装置10Tの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第19実施例
に係る半導体装置10Tでは、小型化を図るために半導
体装置本体70に形成された突起電極80の配設ピッチ
と、インタポーザ72Dに配設された接続ピン110の
配設ピッチとを同一ピッチとするよう構成していた。
0Uについて説明する。図59は、第20実施例に係る
半導体装置10Uを示す断面図である。尚、図59にお
いて、図55を用いて説明した第19実施例に係る半導
体装置10Tの構成と対応する構成については、同一符
号を付してその説明を省略する。前記した第19実施例
に係る半導体装置10Tでは、小型化を図るために半導
体装置本体70に形成された突起電極80の配設ピッチ
と、インタポーザ72Dに配設された接続ピン110の
配設ピッチとを同一ピッチとするよう構成していた。
【0199】これに対し、本実施例に係る半導体装置1
0Uは、半導体装置本体70に形成された突起電極80
の配設ピッチに対し、インタポーザ72Bに配設された
外部接続端子76の配設ピッチを大きく設定したことを
特徴とするものである。これに伴い、インタポーザ72
Bの面積は半導体装置本体70の面積に対し広くなって
いる。
0Uは、半導体装置本体70に形成された突起電極80
の配設ピッチに対し、インタポーザ72Bに配設された
外部接続端子76の配設ピッチを大きく設定したことを
特徴とするものである。これに伴い、インタポーザ72
Bの面積は半導体装置本体70の面積に対し広くなって
いる。
【0200】このように、突起電極80の配設ピッチに
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
これにより、外部接続端子76の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極80(接続ピン110)の電極間ピッチが
狭ピッチ化してもこれに容易に対応することができる。
対し外部接続端子76の配設ピッチを大きく設定したこ
とにより、インタポーザ72B上における配線パターン
84Bの引回しの自由度を更に向上することができる。
これにより、外部接続端子76の端子レイアウトの自由
度が向上し端子設計の容易化を図ることができると共
に、突起電極80(接続ピン110)の電極間ピッチが
狭ピッチ化してもこれに容易に対応することができる。
【0201】図60は、上記した半導体装置10Tの製
造方法(第13実施例に係る製造方法)を示す図であ
る。また、同図では、多数個取りを行なう方法ではな
く、個々に半導体装置10Tを形成する方法を例に挙げ
て示している。本実施例に係る半導体装置10Tの製造
方法では、予め別工程において半導体装置本体70,接
続ピン110を保持した位置決め部材112,接着剤1
14,及びインタポーザ72Bを形成しておく。この
際、接着剤114の突起電極80の形成位置と対応する
位置には、通孔102を予め穿設しておく。
造方法(第13実施例に係る製造方法)を示す図であ
る。また、同図では、多数個取りを行なう方法ではな
く、個々に半導体装置10Tを形成する方法を例に挙げ
て示している。本実施例に係る半導体装置10Tの製造
方法では、予め別工程において半導体装置本体70,接
続ピン110を保持した位置決め部材112,接着剤1
14,及びインタポーザ72Bを形成しておく。この
際、接着剤114の突起電極80の形成位置と対応する
位置には、通孔102を予め穿設しておく。
【0202】そして、突起電極80と位置決めピン11
2,及び位置決めピン112と接続孔96との位置決め
を行なった上で、半導体装置本体70をインタポーザ7
2Bに加熱しつつ押圧する。これにより、接続ピン11
0の上端部は突起電極80内に嵌入し、かつ下端部は外
部接続端子76に嵌入すし、よって突起電極80と外部
接続端子76は接続ピン110を介して電気的に接続さ
れる。以上の処理を行なうことにより、図59に示す半
導体装置10Uが形成される。
2,及び位置決めピン112と接続孔96との位置決め
を行なった上で、半導体装置本体70をインタポーザ7
2Bに加熱しつつ押圧する。これにより、接続ピン11
0の上端部は突起電極80内に嵌入し、かつ下端部は外
部接続端子76に嵌入すし、よって突起電極80と外部
接続端子76は接続ピン110を介して電気的に接続さ
れる。以上の処理を行なうことにより、図59に示す半
導体装置10Uが形成される。
【0203】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項1記載の発
明によれば、半導体素子を保護する封止樹脂内には電極
板が存在し、この電極板は封止樹脂を補強する機能を奏
するため、半導体素子の保護をより確実に行なうことが
でき、よって半導体装置の信頼性を向上することができ
る。
種々の効果を実現することができる。請求項1記載の発
明によれば、半導体素子を保護する封止樹脂内には電極
板が存在し、この電極板は封止樹脂を補強する機能を奏
するため、半導体素子の保護をより確実に行なうことが
でき、よって半導体装置の信頼性を向上することができ
る。
【0204】また、外部接続端子は半導体素子と電気的
に接続された電極板の一部として形成されているため、
この電極板の半導体素子との接続位置と外部接続端子の
形成位置との間の部分において、配線の引回しを行なう
ことが可能となる。よって、電極板を設けることにより
半導体装置の端子レイアウトの自由度を高めることがで
きる。
に接続された電極板の一部として形成されているため、
この電極板の半導体素子との接続位置と外部接続端子の
形成位置との間の部分において、配線の引回しを行なう
ことが可能となる。よって、電極板を設けることにより
半導体装置の端子レイアウトの自由度を高めることがで
きる。
【0205】また、電極板は導電性金属よりなり、封止
樹脂よりも熱伝導性が良好であるため、半導体素子で発
生した熱は電極板を介して外部に放熱される。よって、
半導体素子で発生した熱を効率よく放熱することができ
る。更に、電極板の外部接続端子は封止樹脂の側面に露
出した構成とされているため、半導体装置を実装基板に
実装した後においてもこの外部接続端子を用いて半導体
素子の動作試験を行なうことが可能となる。
樹脂よりも熱伝導性が良好であるため、半導体素子で発
生した熱は電極板を介して外部に放熱される。よって、
半導体素子で発生した熱を効率よく放熱することができ
る。更に、電極板の外部接続端子は封止樹脂の側面に露
出した構成とされているため、半導体装置を実装基板に
実装した後においてもこの外部接続端子を用いて半導体
素子の動作試験を行なうことが可能となる。
【0206】また、請求項2及び請求項11記載の発明
によれば、小スペース内において確実に半導体素子と電
極板とを接合することができ、半導体装置の小型化を図
ることができる。また、接合部における配線長が短いた
めインピーダンスを低減できると共に多ピン化にも対応
することができる。また、請求項3記載の発明によれ
ば、側面ばかりでなく底面においても実装を行なうこと
が可能となるため、実装構造の自由度を向上させること
ができる。
によれば、小スペース内において確実に半導体素子と電
極板とを接合することができ、半導体装置の小型化を図
ることができる。また、接合部における配線長が短いた
めインピーダンスを低減できると共に多ピン化にも対応
することができる。また、請求項3記載の発明によれ
ば、側面ばかりでなく底面においても実装を行なうこと
が可能となるため、実装構造の自由度を向上させること
ができる。
【0207】また、請求項4記載の発明によれば、実装
時に確実に外部接続端子を実装基板に接続することがで
きると共に、隣接する外部接続端子間で短絡が発生する
ことを防止することができる。また、請求項5記載の発
明によれば、突出端子を電極板に一体的に形成したこと
により、突出端子を別部材により形成する構成に比べて
部品点数の削減を図ることができると共に容易に形成す
ることができる。
時に確実に外部接続端子を実装基板に接続することがで
きると共に、隣接する外部接続端子間で短絡が発生する
ことを防止することができる。また、請求項5記載の発
明によれば、突出端子を電極板に一体的に形成したこと
により、突出端子を別部材により形成する構成に比べて
部品点数の削減を図ることができると共に容易に形成す
ることができる。
【0208】また、請求項6記載の発明によれば、半導
体装置をBGA(Ball Grid Array)と同様に取り扱うこ
とができ、実装性を向上させることができる。また、請
求項7及び請求項8記載の発明によれば、半導体素子で
発生する熱を効率よく放熱することができる。また、請
求項9記載の発明によれば、パターン成形処理において
任意の配線パターンを選定できるため、電極板により配
線の引回しを行なうことが可能となり、これにより電極
板に形成される外部接続端子の端子レイアウトに自由度
を持たせることができる。
体装置をBGA(Ball Grid Array)と同様に取り扱うこ
とができ、実装性を向上させることができる。また、請
求項7及び請求項8記載の発明によれば、半導体素子で
発生する熱を効率よく放熱することができる。また、請
求項9記載の発明によれば、パターン成形処理において
任意の配線パターンを選定できるため、電極板により配
線の引回しを行なうことが可能となり、これにより電極
板に形成される外部接続端子の端子レイアウトに自由度
を持たせることができる。
【0209】また、封止樹脂形成工程で封止樹脂を形成
することにより半導体素子及び電極板は封止樹脂に封止
され保護されるため、半導体装置の信頼性を向上させる
ことができる。更に、切断工程において個々の半導体装
置の境界位置で封止樹脂及び電極板は切断され、よって
電極板は切断位置において露出するため、この露出部分
を外部接続端子として用いることができる。
することにより半導体素子及び電極板は封止樹脂に封止
され保護されるため、半導体装置の信頼性を向上させる
ことができる。更に、切断工程において個々の半導体装
置の境界位置で封止樹脂及び電極板は切断され、よって
電極板は切断位置において露出するため、この露出部分
を外部接続端子として用いることができる。
【0210】また、請求項10記載の発明のよれば、電
極板を形成するのにリードフレーム形成法を利用するこ
とが可能となり、よって設備の増加を伴うことなく電極
板形成工程を実施することができる。また、請求項12
記載の発明によれば、チップ搭載工程において個々の半
導体素子の位置決めを行なう必要がなくなり、形状の大
きな放熱部材と電極板とを位置決めすればよいため、位
置決め処理を容易化することができる。
極板を形成するのにリードフレーム形成法を利用するこ
とが可能となり、よって設備の増加を伴うことなく電極
板形成工程を実施することができる。また、請求項12
記載の発明によれば、チップ搭載工程において個々の半
導体素子の位置決めを行なう必要がなくなり、形状の大
きな放熱部材と電極板とを位置決めすればよいため、位
置決め処理を容易化することができる。
【0211】また、請求項13記載の発明によれば、突
起端子部の形成を電極板の形成と同時かつ一括的に行な
うことができるため、半導体装置の製造工程の簡単化を
図ることができる。また、実装時に確実に外部接続端子
を実装基板に接続することができると共に隣接する外部
接続端子間で短絡が発生することを防止することができ
る。
起端子部の形成を電極板の形成と同時かつ一括的に行な
うことができるため、半導体装置の製造工程の簡単化を
図ることができる。また、実装時に確実に外部接続端子
を実装基板に接続することができると共に隣接する外部
接続端子間で短絡が発生することを防止することができ
る。
【0212】また、請求項14記載の発明によれば、ソ
ケットを用いて半導体装置を実装基板に接合するため半
導体装置の装着脱を容易に行なうことができる。また、
半導体装置の装着状態においてリード部と外部接続端子
とは対向するため、リード部を引き回すことなくリード
部と外部接続端子との接続を行なうことができ、よって
ソケットの構造の簡単化を図ることができる。
ケットを用いて半導体装置を実装基板に接合するため半
導体装置の装着脱を容易に行なうことができる。また、
半導体装置の装着状態においてリード部と外部接続端子
とは対向するため、リード部を引き回すことなくリード
部と外部接続端子との接続を行なうことができ、よって
ソケットの構造の簡単化を図ることができる。
【0213】また、請求項15記載の発明によれば、半
導体装置をBGAと同様に実装することができ、実装性
の向上及び多ピン化への対応を図ることができる。ま
た、請求項16記載の発明によれば、加熱時等に半導体
装置側と実装基板側で熱膨張率差に起因して応力が発生
しても、この応力は接続ピンが可撓することにより吸収
されるため、外部接続端子と実装基板との接続を確実に
維持することができ、実装の信頼性を向上させることが
できる。
導体装置をBGAと同様に実装することができ、実装性
の向上及び多ピン化への対応を図ることができる。ま
た、請求項16記載の発明によれば、加熱時等に半導体
装置側と実装基板側で熱膨張率差に起因して応力が発生
しても、この応力は接続ピンが可撓することにより吸収
されるため、外部接続端子と実装基板との接続を確実に
維持することができ、実装の信頼性を向上させることが
できる。
【0214】また、接続ピンは位置決め部材により外部
接続端子の形成位置に対応した位置に位置決めされてい
るため、実装時において個々の接続ピンと外部接続端子
または実装基板との位置決め処理を行なう必要はなく、
実装作業を容易に行なうことができる。また、請求項1
7及び請求項22記載の発明によれば、インタポーザの
ベース部材上において任意の配線パターンを形成するこ
とができるため、配線パターンを引き回すことにより突
起電極の形成位置に拘わらず外部接続端子の位置を設定
することができ、よって外部接続端子の端子レイアウト
の自由度を高めることができる。
接続端子の形成位置に対応した位置に位置決めされてい
るため、実装時において個々の接続ピンと外部接続端子
または実装基板との位置決め処理を行なう必要はなく、
実装作業を容易に行なうことができる。また、請求項1
7及び請求項22記載の発明によれば、インタポーザの
ベース部材上において任意の配線パターンを形成するこ
とができるため、配線パターンを引き回すことにより突
起電極の形成位置に拘わらず外部接続端子の位置を設定
することができ、よって外部接続端子の端子レイアウト
の自由度を高めることができる。
【0215】また、半導体装置本体とインタポーザとを
接合する異方性導電膜は、接着性及び導電性の双方の特
性を有しているため、各機能を別個の部材により行なう
構成に比べて部品点数及び組み立て工数の低減を図るこ
とができる。更に、異方性導電膜は緩衝膜として機能す
るため、この異方性導電膜により半導体装置本体とイン
タポーザとの間に発生する応力を緩和することができ
る。
接合する異方性導電膜は、接着性及び導電性の双方の特
性を有しているため、各機能を別個の部材により行なう
構成に比べて部品点数及び組み立て工数の低減を図るこ
とができる。更に、異方性導電膜は緩衝膜として機能す
るため、この異方性導電膜により半導体装置本体とイン
タポーザとの間に発生する応力を緩和することができ
る。
【0216】また、請求項18記載の発明によれば、突
起電極の配設ピッチと外部接続端子の配設ピッチを同一
ピッチとしたことにより、インタポーザの形状を小さく
することができ、半導体装置の小型化を図ることができ
る。また、請求項19記載の発明によれば、突起電極の
配設ピッチに対し外部接続端子の配設ピッチを大きく設
定したことにより、インタポーザ上におれる配線パター
ンの引回しの自由度を更に向上することができる。
起電極の配設ピッチと外部接続端子の配設ピッチを同一
ピッチとしたことにより、インタポーザの形状を小さく
することができ、半導体装置の小型化を図ることができ
る。また、請求項19記載の発明によれば、突起電極の
配設ピッチに対し外部接続端子の配設ピッチを大きく設
定したことにより、インタポーザ上におれる配線パター
ンの引回しの自由度を更に向上することができる。
【0217】また、請求項20記載の発明によれば、半
導体装置本体をインタポーザに装着される際に印加され
る押圧力は孔の形成位置に集中して孔内における導電率
を向上できるため、半導体装置本体とインタポーザとの
電気的接続を確実に行なうことができる。また、請求項
21記載の発明によれば、インタポーザとしてTABテ
ープを利用するこにより半導体装置のコスト低減を図る
ことができる。
導体装置本体をインタポーザに装着される際に印加され
る押圧力は孔の形成位置に集中して孔内における導電率
を向上できるため、半導体装置本体とインタポーザとの
電気的接続を確実に行なうことができる。また、請求項
21記載の発明によれば、インタポーザとしてTABテ
ープを利用するこにより半導体装置のコスト低減を図る
ことができる。
【0218】また、請求項23及び請求項30記載の発
明によれば、インタポーザに形成された配線パターンを
任意に設定できるため、配線パターンを引き回すことに
より突起電極の形成位置に拘わらず外部接続端子の位置
を設定することができ、よって外部接続端子の端子レイ
アウトの自由度を高めることができる。また、半導体装
置本体とインタポーザとを接合する際行なわれる機械的
接合と電気的接合を別個の部材(接着剤,導電性部材)
により行なうことにより、各機能(機械的接合機能,電
気的接合機能)に最適な部材を選定することができ、よ
って半導体装置本体とインタポーザとの機械的接合及び
電気的接合を共に確実に行なうことができる。
明によれば、インタポーザに形成された配線パターンを
任意に設定できるため、配線パターンを引き回すことに
より突起電極の形成位置に拘わらず外部接続端子の位置
を設定することができ、よって外部接続端子の端子レイ
アウトの自由度を高めることができる。また、半導体装
置本体とインタポーザとを接合する際行なわれる機械的
接合と電気的接合を別個の部材(接着剤,導電性部材)
により行なうことにより、各機能(機械的接合機能,電
気的接合機能)に最適な部材を選定することができ、よ
って半導体装置本体とインタポーザとの機械的接合及び
電気的接合を共に確実に行なうことができる。
【0219】更に、接着剤は固化した状態においても所
定の可撓性を有するため、接着剤を緩衝膜として機能さ
せることができ、よって半導体装置本体とインタポーザ
との間に発生する応力を緩和することができる。また、
請求項24記載の発明によれば、単に導電性ペーストを
半導体素子の突起電極またはインタポーザの配線パター
ンに塗布するだけで導電性部材の配設を行なうことがで
きるため、半導体装置の組み立て作業の容易化を図るこ
とができる。
定の可撓性を有するため、接着剤を緩衝膜として機能さ
せることができ、よって半導体装置本体とインタポーザ
との間に発生する応力を緩和することができる。また、
請求項24記載の発明によれば、単に導電性ペーストを
半導体素子の突起電極またはインタポーザの配線パター
ンに塗布するだけで導電性部材の配設を行なうことがで
きるため、半導体装置の組み立て作業の容易化を図るこ
とができる。
【0220】また、請求項25記載の発明によれば、半
導体素子の突起電極とインタポーザの配線パターンとは
スタッドバンプを介して接合されることとなり、電気的
接続を確実に行なうことができる。また、請求項26記
載の発明によれば、フライングリードと突起電極との接
続位置においては接着剤が介在しないため、フライング
リードと突起電極との電気的接続の信頼性を向上させる
ことができる。また、接続時にフライングリードはバネ
力をもって突起電極に圧接するため、これによってもフ
ライングリードと突起電極との電気的接続の信頼性を向
上させることができる。
導体素子の突起電極とインタポーザの配線パターンとは
スタッドバンプを介して接合されることとなり、電気的
接続を確実に行なうことができる。また、請求項26記
載の発明によれば、フライングリードと突起電極との接
続位置においては接着剤が介在しないため、フライング
リードと突起電極との電気的接続の信頼性を向上させる
ことができる。また、接続時にフライングリードはバネ
力をもって突起電極に圧接するため、これによってもフ
ライングリードと突起電極との電気的接続の信頼性を向
上させることができる。
【0221】また、請求項27記載の発明によれば、突
起電極とフライングリードとの接続位置を樹脂封止した
ことにより、外力印加等によりフライングリードが変形
することを防止でき、半導体装置の信頼性を向上させる
ことができる。また、請求項28記載の発明によれば、
加熱時等に半導体装置本体とインタポーザとの間に熱膨
張率差に起因して応力が発生しても、この応力は接続ピ
ンが可撓することにより吸収されるため、外部接続端子
と突起電極との接続を確実に維持することができる。
起電極とフライングリードとの接続位置を樹脂封止した
ことにより、外力印加等によりフライングリードが変形
することを防止でき、半導体装置の信頼性を向上させる
ことができる。また、請求項28記載の発明によれば、
加熱時等に半導体装置本体とインタポーザとの間に熱膨
張率差に起因して応力が発生しても、この応力は接続ピ
ンが可撓することにより吸収されるため、外部接続端子
と突起電極との接続を確実に維持することができる。
【0222】また、接続ピンは位置決め部材により突起
電極の形成位置に対応した位置に位置決めされているた
め、実装時において個々の接続ピンと突起電極または外
部接続端子との位置決め処理を行なう必要はなく、実装
作業を容易に行なうことができる。更に、請求項29記
載の発明によれば、接続ピンが可撓しても位置決め部材
はこれに追随して可撓するため、半導体装置本体とイン
タポーザとの間に発生する応力を位置決め部材によって
も吸収することができる。
電極の形成位置に対応した位置に位置決めされているた
め、実装時において個々の接続ピンと突起電極または外
部接続端子との位置決め処理を行なう必要はなく、実装
作業を容易に行なうことができる。更に、請求項29記
載の発明によれば、接続ピンが可撓しても位置決め部材
はこれに追随して可撓するため、半導体装置本体とイン
タポーザとの間に発生する応力を位置決め部材によって
も吸収することができる。
【図1】本発明の第1実施例である半導体装置を説明す
るための図である。
るための図である。
【図2】本発明の第1実施例である半導体装置の製造方
法を説明するための図である(その1)。
法を説明するための図である(その1)。
【図3】本発明の第1実施例である半導体装置の製造方
法を説明するための図である(その2)。
法を説明するための図である(その2)。
【図4】本発明の第1実施例である半導体装置の製造方
法を説明するための図である(その3)。
法を説明するための図である(その3)。
【図5】本発明の第1実施例である半導体装置の製造方
法を説明するための図である(その4)。
法を説明するための図である(その4)。
【図6】本発明の第2実施例である半導体装置を説明す
るための図である。
るための図である。
【図7】本発明の第3実施例である半導体装置を説明す
るための図である。
るための図である。
【図8】本発明の第4実施例である半導体装置を説明す
るための図である。
るための図である。
【図9】本発明の第2実施例である半導体装置の製造方
法を説明するための図である(その1)。
法を説明するための図である(その1)。
【図10】本発明の第2実施例である半導体装置の製造
方法を説明するための図である(その2)。
方法を説明するための図である(その2)。
【図11】本発明の第1実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図12】本発明の第2実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図13】本発明の第3実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図14】本発明の第4実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図15】本発明の第5実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図16】本発明の第6実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図17】本発明の第7実施例である半導体装置の実装
構造を説明するための図である。
構造を説明するための図である。
【図18】本発明の第4実施例である半導体装置を説明
するための図である。
するための図である。
【図19】本発明の第3実施例である半導体装置の製造
方法を説明するための図である(その1)。
方法を説明するための図である(その1)。
【図20】本発明の第3実施例である半導体装置の製造
方法を説明するための図である(その2)。
方法を説明するための図である(その2)。
【図21】本発明の第3実施例である半導体装置の製造
方法を説明するための図である(その3)。
方法を説明するための図である(その3)。
【図22】本発明の第3実施例である半導体装置の製造
方法を説明するための図である(その4)。
方法を説明するための図である(その4)。
【図23】本発明の第3実施例である半導体装置の製造
方法を説明するための図である(その5)。
方法を説明するための図である(その5)。
【図24】本発明の第3実施例である半導体装置の製造
方法を説明するための図である(その6)。
方法を説明するための図である(その6)。
【図25】本発明の第6実施例である半導体装置を説明
するための図である。
するための図である。
【図26】本発明の第7実施例である半導体装置を説明
するための図である。
するための図である。
【図27】本発明の第8実施例である半導体装置を説明
するための図である。
するための図である。
【図28】本発明の第9実施例である半導体装置を説明
するための図である。
するための図である。
【図29】本発明の第10実施例である半導体装置を説
明するための図である。
明するための図である。
【図30】本発明の第11実施例である半導体装置を説
明するための図である。
明するための図である。
【図31】本発明の第4実施例である半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図32】本発明の第12実施例である半導体装置を説
明するための図である。
明するための図である。
【図33】本発明の第5実施例である半導体装置の製造
方法を説明するための図である(その1)。
方法を説明するための図である(その1)。
【図34】本発明の第5実施例である半導体装置の製造
方法を説明するための図である(その2)。
方法を説明するための図である(その2)。
【図35】本発明の第13実施例である半導体装置を説
明するための図である。
明するための図である。
【図36】本発明の第6実施例である半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図37】本発明の第14実施例である半導体装置を説
明するための図である。
明するための図である。
【図38】本発明の第7実施例である半導体装置の製造
方法を説明するための図である(その1)。
方法を説明するための図である(その1)。
【図39】本発明の第7実施例である半導体装置の製造
方法を説明するための図である(その2)。
方法を説明するための図である(その2)。
【図40】本発明の第7実施例である半導体装置の製造
方法を説明するための図である(その3)。
方法を説明するための図である(その3)。
【図41】本発明の第15実施例である半導体装置を説
明するための図である。
明するための図である。
【図42】本発明の第8実施例である半導体装置の製造
方法を説明するための図である。
方法を説明するための図である。
【図43】本発明の第16実施例である半導体装置を説
明するための図である。
明するための図である。
【図44】本発明の第9実施例である半導体装置の製造
方法を説明するための図である(その1)。
方法を説明するための図である(その1)。
【図45】本発明の第9実施例である半導体装置の製造
方法を説明するための図である(その2)。
方法を説明するための図である(その2)。
【図46】本発明の第9実施例である半導体装置の製造
方法を説明するための図である(その3)。
方法を説明するための図である(その3)。
【図47】本発明の第17実施例である半導体装置を説
明するための図である。
明するための図である。
【図48】本発明の第10実施例である半導体装置の製
造方法を説明するための図である。
造方法を説明するための図である。
【図49】本発明の第18実施例である半導体装置を説
明するための図である。
明するための図である。
【図50】本発明の第11実施例である半導体装置の製
造方法を説明するための図である(その1)。
造方法を説明するための図である(その1)。
【図51】本発明の第11実施例である半導体装置の製
造方法を説明するための図である(その2)。
造方法を説明するための図である(その2)。
【図52】本発明の第11実施例である半導体装置の製
造方法を説明するための図である(その3)。
造方法を説明するための図である(その3)。
【図53】本発明の第11実施例である半導体装置の製
造方法を説明するための図である(その4)。
造方法を説明するための図である(その4)。
【図54】本発明の第11実施例である半導体装置の製
造方法を説明するための図である(その5)。
造方法を説明するための図である(その5)。
【図55】本発明の第19実施例である半導体装置を説
明するための図である。
明するための図である。
【図56】本発明の第12実施例である半導体装置の製
造方法を説明するための図である(その1)。
造方法を説明するための図である(その1)。
【図57】本発明の第12実施例である半導体装置の製
造方法を説明するための図である(その2)。
造方法を説明するための図である(その2)。
【図58】本発明の第12実施例である半導体装置の製
造方法を説明するための図である(その3)。
造方法を説明するための図である(その3)。
【図59】本発明の第20実施例である半導体装置を説
明するための図である。
明するための図である。
【図60】本発明の第13実施例である半導体装置の製
造方法を説明するための図である。
造方法を説明するための図である。
【図61】従来の半導体装置の一例を説明するための図
である。
である。
10A〜10U 半導体装置 12,12A〜12C,78 半導体素子 14A,14B 電極板 16A〜16D 封止樹脂 18 突出端子 20 側部端子 22 バンプ電極 24A,24B リードフレーム 26 金属板パターン 30 突起状端子 32 実装基板 34 実装用バンプ 38 実装部材 40,110 接続ピン 42,112 位置決め部材 44 ソケット 46 装着部 48,50 リード部 52 ダイステージ 56 放熱板 62 放熱フィン 70 半導体装置本体 72A〜72D インタポーザ 74 異方性導電膜 76 外部接続端子 80 突起電極 82 樹脂層 84A〜84C 配線パターン 86A〜86 ベース部材 90 ウェハー 92 TABテープ 64 絶縁部材 98 接着剤 100 導電性ペースト 104 スタッドバンプ 106 フライングリード 108 カバー樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 新間 康弘 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 深澤 則雄 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
Claims (30)
- 【請求項1】 単数または複数の半導体素子と、 前記半導体素子の一部或いは全部を封止する封止樹脂
と、 前記封止樹脂内に配設され、前記半導体素子と電気的に
接続する共にその一部が少なくとも前記封止樹脂の側面
に露出して外部接続端子を形成する電極板とを具備する
ことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記半導体素子と前記電極板とをフリップチップ接合し
たことを特徴とする半導体装置。 - 【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記電極板を前記封止樹脂の側面に加え底面にも露出さ
せて外部接続端子を形成するよう構成したことを特徴と
する半導体装置。 - 【請求項4】 請求項1または2記載の半導体装置にお
いて、 前記電極板に突出形成された突出端子を設けると共に、
前記突出端子を前記封止樹脂の底面に露出させて外部接
続端子を形成する構成としたことを特徴とする半導体装
置。 - 【請求項5】 請求項4記載の半導体装置において、 前記突出端子は、前記電極板を塑性加工することにより
前記電極板に一体的に形成したことを特徴とする半導体
装置。 - 【請求項6】 請求項4記載の半導体装置において、 前記突出端子は、前記電極板に配設した突起電極である
ことを特徴とする半導体装置。 - 【請求項7】 請求項1乃至6のいずれかに記載の半導
体装置において、 前記半導体素子の一部を前記封止樹脂より露出させた構
成としたことを特徴とする半導体装置。 - 【請求項8】 請求項1乃至7のいずれかに記載の半導
体装置において、 前記封止樹脂の前記半導体素子に近接する位置に放熱部
材を配設したことを特徴とする半導体装置。 - 【請求項9】 金属基板に対しパターン成形処理を行な
うことにより電極板を形成する電極板形成工程と、 前記電極板に半導体素子を搭載し電気的に接続するチッ
プ搭載工程と、 前記半導体素子及び前記電極板を封止する封止樹脂を形
成する封止樹脂形成工程と、 個々の半導体装置の境界位置で、前記封止樹脂及び前記
電極板を切断することにより個々の半導体装置を切り出
す切断工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項10】 請求項9記載の半導体装置の製造方法
において、 前記電極板形成工程で実施するパターン成形処理は、エ
ッチング法またはプレス加工法を用いて行なうことを特
徴とする半導体装置の製造方法。 - 【請求項11】 請求項9または10記載の半導体装置
の製造方法において、 前記チップ搭載工程で、前記半導体素子を前記電極板に
搭載する手段として、フリップチップ接合法を用いたこ
とを特徴とする半導体装置の製造方法。 - 【請求項12】 請求項9または11のいずれかに記載
の半導体装置の製造方法において、 前記チップ搭載工程を実施する前に、前記半導体素子を
放熱部材上に位置決めして取り付けるチップ取り付け工
程を実施し、 前記チップ搭載工程において、前記放熱部材に取り付け
られた状態で前記半導体素子を前記電極板に搭載するこ
とを特徴とする半導体装置の製造方法。 - 【請求項13】 請求項9または12のいずれかに記載
の半導体装置の製造方法において、 前記電極板形成工程で、前記電極板より突出する突出端
子を形成すると共に、 前記封止樹脂形成工程で、前記突出端子が前記封止樹脂
から露出するよう前記封止樹脂を形成することを特徴と
する半導体装置の製造方法。 - 【請求項14】 請求項1乃至8のいずれかに記載の半
導体装置を実装基板に実装する半導体装置の実装構造に
おいて、 前記半導体装置が装着される装着部と、前記封止樹脂の
側面に露出した外部接続端子と接続するよう設けられた
リード部とを有するソケットを用い、 前記半導体装置を前記ソケットに装着して前記リード部
と前記外部接続端子を接続した上で、前記リード部を前
記実装基板に接合させることを特徴とする半導体装置の
実装構造。 - 【請求項15】 請求項4乃至6のいずれかに記載の半
導体装置を実装基板に実装する半導体装置の実装構造に
おいて、 前記外部端子を形成する前記突出端子にバンプを配設
し、該バンプを介して前記半導体装置を前記実装基板に
接合させることを特徴とする半導体装置の実装構造。 - 【請求項16】 請求項3乃至8のいずれかに記載の半
導体装置を実装基板に実装する半導体装置の実装構造に
おいて、 前記外部接続端子の形成位置に対応した位置に配設され
た可撓可能な接続ピンと、前記接続ピンを位置決めする
位置決め部材とにより構成される実装部材を用い、 前記接続ピンの上端部を前記半導体装置の外部接続端子
に接合すると共に、下端部を前記実装基板に接合するこ
とを特徴とする半導体装置の実装構造。 - 【請求項17】 少なくとも表面上に突起電極が直接形
成されてなる半導体素子と、前記半導体素子の表面上に
形成されると共に前記突起電極の先端部を残し前記突起
電極を封止する樹脂層とを具備する半導体装置本体と、 前記半導体装置本体が装着されると共に、前記半導体装
置本体が接続される配線パターンがベース部材上に形成
されたインタポーザと、 接着性及び押圧方向に対する導電性を有しており、前記
半導体装置本体と前記インタポーザとの間に介装され、
前記半導体装置本体を前記インタポーザに接着固定する
と共に押圧されることにより前記半導体装置本体と前記
インタポーザとを電気的に接続する異方性導電膜と、 前記ベース部材に形成された孔を介して前記配線パター
ンと接続されると共に、前記半導体装置本体の搭載面と
反対側の面に配設される外部接続端子とを具備すること
を特徴とする半導体装置。 - 【請求項18】 請求項17記載の半導体装置におい
て、 前記半導体装置本体に形成された前記突起電極の配設ピ
ッチと、前記インタポーザに配設された前記外部接続端
子の配設ピッチを同一ピッチとしたことを特徴とする半
導体装置。 - 【請求項19】 請求項17記載の半導体装置におい
て、 前記半導体装置本体に形成された前記突起電極の配設ピ
ッチに対し、前記インタポーザに配設された前記外部接
続端子の配設ピッチを大きく設定したことを特徴とする
半導体装置。 - 【請求項20】 請求項17乃至19のいずれかに記載
の半導体装置において、 前記インタポーザ上に、前記突起電極と対向する位置に
孔を有する絶縁部材を配設したことを特徴とする半導体
装置。 - 【請求項21】 請求項17乃至20のいずれかに記載
の半導体装置において、 前記インタポーザとしてTAB(Tape Automated Bondin
g)テープを用いたことを特徴とする半導体装置。 - 【請求項22】 半導体素子の少なくとも表面上に突起
電極を直接形成すると共に、該半導体素子の表面上に前
記突起電極の先端部を残し樹脂層を形成し半導体装置本
体を形成する半導体装置本体形成工程と、 ベース部材上に前記半導体装置本体が接続される配線パ
ターンを形成すると共に、前記ベース部材の前記突起電
極形成位置に対応する位置に孔を形成しインタポーザを
形成するインタポーザ形成工程と、 前記半導体装置本体と前記インタポーザとを接着性及び
押圧方向に対する導電性を有した異方性導電膜を介して
接合し、前記半導体装置本体を前記インタポーザに接着
固定すると共に押圧されることにより前記半導体装置本
体と前記インタポーザとを電気的に接続する接合工程
と、 前記半導体装置本体の搭載面と反対側の面に、前記ベー
ス部材に形成された孔を介して前記配線パターンと接続
されるよう外部接続端子を形成する外部接続端子形成工
程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項23】 少なくとも表面上に突起電極が直接形
成されてなる半導体素子と、前記半導体素子の表面上に
形成されると共に前記突起電極の先端部を残し前記突起
電極を封止する樹脂層とを具備する半導体装置本体と、 前記半導体装置本体が装着されると共に、前記半導体装
置本体が接続される配線パターンがベース部材上に形成
されたインタポーザと、 前記半導体装置本体と前記インタポーザとの間に介装さ
れ、前記半導体装置本体を前記インタポーザに接着固定
する接着剤と、 前記半導体装置本体と前記インタポーザとを電気的に接
続する導電性部材と、 前記ベース部材に形成された孔を介して前記配線パター
ンと接続されると共に、前記半導体装置本体の搭載面と
反対側の面に配設される外部接続端子とを具備すること
を特徴とする半導体装置。 - 【請求項24】 請求項23記載の半導体装置におい
て、 前記導電性部材は、導電性ペーストであることを特徴と
する半導体装置。 - 【請求項25】 請求項23記載の半導体装置におい
て、 前記導電性部材は、スタッドバンプであることを特徴と
する半導体装置。 - 【請求項26】 請求項23記載の半導体装置におい
て、 前記導電性部材は、前記配線パターンと一体的に形成さ
れると共に前記接着剤の配設位置を迂回して前記突起電
極に接続するフライングリードであることを特徴とする
半導体装置。 - 【請求項27】 請求項26記載の半導体装置におい
て、 少なくとも前記突起電極と前記フライングリードとの接
続位置を樹脂封止する構成としたことを特徴とする半導
体装置。 - 【請求項28】 請求項23記載の半導体装置におい
て、 前記導電性部材は、 前記突起電極の形成位置に対応した位置に配設され、そ
の上端部を前記半導体装置の突起電極に接合すると共
に、下端部を前記外部接続端子に接合する接続ピンと、 該接続ピンを位置決めする位置決め部材とにより構成さ
れることを特徴とする半導体装置。 - 【請求項29】 請求項28記載の半導体装置におい
て、 前記位置決め部材は、可撓性部材により形成されている
ことを特徴とする半導体装置。 - 【請求項30】 半導体素子の少なくとも表面上に突起
電極を直接形成すると共に、該半導体素子の表面上に前
記突起電極の先端部を残し樹脂層を形成し半導体装置本
体を形成する半導体装置本体形成工程と、 ベース部材上に前記半導体装置本体が接続される配線パ
ターンを形成すると共に、前記ベース部材の前記突起電
極形成位置に対応する位置に孔を形成しインタポーザを
形成するインタポーザ形成工程と、 前記半導体装置本体または前記インタポーザの少なくと
も一方に導電性部材を配設する導電性部材配設工程と、 前記半導体装置本体と前記インタポーザとを接着剤を介
して接合すると共に、前記導電性部材により前記半導体
装置本体と前記インタポーザとを電気的に接続する接合
工程と、 前記半導体装置本体の搭載面と反対側の面に、前記ベー
ス部材に形成された孔を介して前記配線パターンと接続
されるよう外部接続端子を形成する外部接続端子形成工
程とを具備することを特徴とする半導体装置の製造方
法。
Priority Applications (20)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9181132A JPH1126642A (ja) | 1997-07-07 | 1997-07-07 | 半導体装置及びその製造方法及びその実装構造 |
KR1019980701863A KR19990063586A (ko) | 1996-07-12 | 1997-07-10 | 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법 |
EP01126200A EP1189271A3 (en) | 1996-07-12 | 1997-07-10 | Wiring boards and mounting of semiconductor devices thereon |
KR1020017010285A KR100357278B1 (ko) | 1996-07-12 | 1997-07-10 | 반도체 장치 |
CN97191078A CN1110846C (zh) | 1996-07-12 | 1997-07-10 | 半导体装置的制造方法 |
KR10-2002-7008494A KR100418743B1 (ko) | 1996-07-12 | 1997-07-10 | 반도체 장치의 제조 방법 및 반도체 장치 |
CNB021262330A CN100428449C (zh) | 1996-07-12 | 1997-07-10 | 半导体装置 |
DE69730940T DE69730940T2 (de) | 1996-07-12 | 1997-07-10 | Verfahren zur herstellung einer halbleiteranordnung |
KR10-2003-7008937A KR100484962B1 (ko) | 1996-07-12 | 1997-07-10 | 반도체 장치의 제조 방법 및 반도체 장치 |
US09/029,608 US20010003049A1 (en) | 1996-07-12 | 1997-07-10 | Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device |
CN2005101189007A CN1783470B (zh) | 1996-07-12 | 1997-07-10 | 半导体装置 |
EP01126199A EP1189270A3 (en) | 1996-07-12 | 1997-07-10 | Semiconductor device |
EP97930760A EP0853337B1 (en) | 1996-07-12 | 1997-07-10 | Method for manufacturing semiconductor device |
KR10-2003-7015884A KR100469516B1 (ko) | 1996-07-12 | 1997-07-10 | 반도체 장치의 제조 방법 및 반도체 장치 |
EP02016816A EP1271640A3 (en) | 1996-07-12 | 1997-07-10 | Mold for manufacturing semiconductor device |
CN02126232A CN1420538A (zh) | 1996-07-12 | 1997-07-10 | 半导体装置的制造方法和半导体装置及其装配方法 |
PCT/JP1997/002405 WO1998002919A1 (fr) | 1996-07-12 | 1997-07-10 | Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif |
KR10-2001-7010597A KR100373554B1 (ko) | 1996-07-12 | 1997-07-10 | 반도체 장치의 제조 방법, 반도체 장치 및 그 실장 구조 |
TW086109806A TW360961B (en) | 1996-07-12 | 1997-07-11 | Method of producing semiconductor device, die for producing semiconductor device, semiconductor device and method of mounting the same |
US09/766,656 US20020030258A1 (en) | 1996-07-12 | 2001-01-23 | Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9181132A JPH1126642A (ja) | 1997-07-07 | 1997-07-07 | 半導体装置及びその製造方法及びその実装構造 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002161538A Division JP3745705B2 (ja) | 2002-06-03 | 2002-06-03 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126642A true JPH1126642A (ja) | 1999-01-29 |
Family
ID=16095444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9181132A Pending JPH1126642A (ja) | 1996-07-12 | 1997-07-07 | 半導体装置及びその製造方法及びその実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1126642A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069670A1 (fr) * | 2000-03-17 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Module a composants electroniques incorpores et procede de fabrication correspondant |
JP2001274315A (ja) * | 2000-03-24 | 2001-10-05 | Sony Corp | 半導体装置及びその製造方法 |
US6682958B2 (en) | 2001-03-27 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device by using sealing apparatus |
US6791195B2 (en) | 2000-04-24 | 2004-09-14 | Nec Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP2015083130A (ja) * | 2013-10-25 | 2015-04-30 | バイオセンス・ウエブスター・(イスラエル)・リミテッドBiosense Webster (Israel), Ltd. | コアの上に巻き付けられたワイヤとの電極の接続 |
-
1997
- 1997-07-07 JP JP9181132A patent/JPH1126642A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001069670A1 (fr) * | 2000-03-17 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Module a composants electroniques incorpores et procede de fabrication correspondant |
US6798121B2 (en) | 2000-03-17 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Module with built-in electronic elements and method of manufacture thereof |
US7134198B2 (en) | 2000-03-17 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing electric element built-in module with sealed electric element |
JP2001274315A (ja) * | 2000-03-24 | 2001-10-05 | Sony Corp | 半導体装置及びその製造方法 |
US6791195B2 (en) | 2000-04-24 | 2004-09-14 | Nec Electronics Corporation | Semiconductor device and manufacturing method of the same |
US6682958B2 (en) | 2001-03-27 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device by using sealing apparatus |
US7309919B2 (en) | 2001-03-27 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
US7800221B2 (en) | 2001-03-27 | 2010-09-21 | Oki Semiconductor Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
US8044507B2 (en) | 2001-03-27 | 2011-10-25 | Oki Semiconductor Co., Ltd. | Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer |
JP2015083130A (ja) * | 2013-10-25 | 2015-04-30 | バイオセンス・ウエブスター・(イスラエル)・リミテッドBiosense Webster (Israel), Ltd. | コアの上に巻き付けられたワイヤとの電極の接続 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6791195B2 (en) | Semiconductor device and manufacturing method of the same | |
JP5155890B2 (ja) | 半導体装置およびその製造方法 | |
US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
US6881611B1 (en) | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device | |
US6002168A (en) | Microelectronic component with rigid interposer | |
US7605020B2 (en) | Semiconductor chip package | |
JP3397743B2 (ja) | 半導体装置 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JPH1126642A (ja) | 半導体装置及びその製造方法及びその実装構造 | |
US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
JP3745705B2 (ja) | 半導体装置及びその製造方法 | |
JP2003069187A (ja) | 電子部品実装基板用の基板接続支持具及び基板接続方法 | |
JPH0870024A (ja) | 半導体装置及びその製造方法 | |
JP3634048B2 (ja) | 半導体装置 | |
JP3529507B2 (ja) | 半導体装置 | |
JPH0964080A (ja) | 半導体装置及びその製造方法 | |
JPH10125705A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2003179184A (ja) | 半導体装置及びその製造方法 | |
JP4175339B2 (ja) | 半導体装置の製造方法 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JP2005203486A (ja) | 半導体パッケージおよびその実装構造 | |
JP2685024B2 (ja) | Lsiパッケージの実装構造 | |
JP4326385B2 (ja) | 半導体装置 | |
JP2002093828A (ja) | 半導体装置の製造方法 | |
JPH1041430A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030617 |