JP2005203486A - 半導体パッケージおよびその実装構造 - Google Patents

半導体パッケージおよびその実装構造 Download PDF

Info

Publication number
JP2005203486A
JP2005203486A JP2004006668A JP2004006668A JP2005203486A JP 2005203486 A JP2005203486 A JP 2005203486A JP 2004006668 A JP2004006668 A JP 2004006668A JP 2004006668 A JP2004006668 A JP 2004006668A JP 2005203486 A JP2005203486 A JP 2005203486A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor package
substrate
case
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004006668A
Other languages
English (en)
Other versions
JP4193702B2 (ja
Inventor
Shinji Ota
真治 太田
Shoki Asai
昭喜 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004006668A priority Critical patent/JP4193702B2/ja
Publication of JP2005203486A publication Critical patent/JP2005203486A/ja
Application granted granted Critical
Publication of JP4193702B2 publication Critical patent/JP4193702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージを介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージの基板および放熱部材の両方への接続を適切に確保する。
【解決手段】 半導体パッケージ100は、一端部10a側の内面と他端部10b側の内面とが対向するように弾性変形を利用してU字形状に折り曲げ可能なインターポーザ10と、インターポーザ10の他端部10bに搭載された半導体チップ20とを備え、インターポーザ10の一端部10aの外面には、外部と電気的に接続するための接続電極13が設けられており、半導体チップ20は、インターポーザ10を介して接続電極13に電気的に接続されている。
【選択図】 図1

Description

本発明は、半導体パッケージおよびその実装構造に関し、特に、半導体パッケージが実装される基板とは反対側に放熱部材を設け、この放熱部材から放熱が可能な構成を有するものに関する。
近年、ICなどの半導体素子の高集積化が進み、入出力の電源を供給するためのパッド数は増大するとともに、LSIの消費電力もますます大きくなってきている。
このような多ピン、高パワー化に対応したパッケージ形態としてはヒートシンクを内蔵した半導体パッケージがある。
この半導体パッケージを基板に実装した状態において、半導体素子で発生した熱を放熱する経路としては、ヒートシンクなどを介して基板に逃し、さらに基板を搭載したケースに放熱するという方法が一般的である。
しかしながら、このような方法では半導体素子から発生した熱により、基板の温度が上昇し、基板自体の信頼性や基板に搭載した他部品の信頼性を悪化させてしまうことがあった。
従来より、これを解決する方法としては、上記半導体パッケージにおいて、半導体パッケージが実装される基板とは反対側に、ケースなどの金属などからなる放熱部材を設け、この放熱部材から放熱を行うという構造、いわゆる背面放熱構造を採用することが有効である。
図13は、そのような背面放熱構造を採用した一般的な半導体パッケージの実装構造の概略断面構成を示す図である。
図13に示されるように、ケース200は、第1の面201およびこの第1の面201に対向する第2の面を有するものであり、このケース200の第1の面201には基板300が搭載されている。また、ケース200における第1の面201と第2の面202との間には、半導体パッケージJ100が設けられている。
ここでは、半導体パッケージJ100は、インターポーザJ10の上にバンプJ11およびアンダーフィルJ12を介して半導体素子20が搭載されたもので、この半導体パッケージJ100は、インターポーザJ10を介して接続部材J13により基板300と電気的に接続されている。
そして、半導体パッケージJ100における半導体素子20は、熱伝導性接着剤J14、ヒートシンクJ15、熱伝導性接合材J16を介して、ケース200の第2の面202に熱的に接続されている。
これにより、半導体パッケージJ100においては、実装される基板300とは反対側に設けられた放熱部材としてのケース200から放熱を行うという背面放熱構造が実現されている。
しかしながら、上記図13に示されるような半導体パッケージJ100では、放熱部材であるケース200と基板300との間の間隔が、ケース200の高さバラツキや基板300の反りや凹凸によりばらつきやすい。
そして、上記図13に示される半導体パッケージJ100の構成では、このケース200と基板300との間の間隔のばらつきを吸収することができず、基板300側およびケース200の第2の面202側の両方に対して半導体パッケージJ100を確実に電気的または熱的に接続することが困難になる。
さらに、上記図13に示される実装構造においては、熱伝導性接合材J16として、たとえばゲルや弾性部材などを採用することにより、上記した間隔ばらつきの吸収を行うことも考えられる。
しかし、この場合、上記した間隔ばらつきの吸収を行うには、熱伝導接合材J16の厚さを変動させる必要があり、それに伴って、この部分の熱抵抗が大きくなるなどの問題が生じ、好ましくない。
本発明は、上記問題に鑑み、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージを介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージの基板および放熱部材の両方への接続を適切に確保できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一端部(10a)側の内面と他端部(10b)側の内面とが対向するように弾性変形を利用して折り曲げ可能なインターポーザ(10)と、インターポーザ(10)の他端部(10b)に搭載された半導体素子(20)とを備え、折り曲げられた状態におけるインターポーザ(10)の一端部(10a)の外面には、外部と電気的に接続するための接続電極(13)が設けられており、半導体素子(20)は、インターポーザ(10)を介して接続電極(13)に電気的に接続されていることを特徴とする半導体パッケージが提供される。
それによれば、インターポーザ(10)を折り曲げた状態で、インターポーザ(10)の一端部(10a)の外面側を接続電極(13)により、基板などに電気接続することができる。
また、この折り曲げられた状態のインターポーザ(10)を基板に実装したとき、インターポーザ(10)の他端部(10b)の外面側に、ケースなどの放熱部材を熱的に接続することができる。
このとき、基板と放熱部材とは対向するが、これら対向する両者の間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ(10)においては、その折り曲げ部(10c)が弾性変形可能である。
そのため、インターポーザ(10)の折り曲げ部(10c)が弾性変形することによって、当該間隔のばらつきを吸収し、基板側および放熱部材側の両方に対して半導体パッケージを確実に接続することが可能となる。
よって、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージを介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージの基板および放熱部材の両方への接続を適切に確保することができる。
ここで、請求項2に記載の発明のように、請求項1に記載の半導体パッケージにおいて、インターポーザ(10)は、一端部(10a)側の内面と他端部(10b)側の内面とが対向するようにU字形状に折り曲げ可能なものにできる。
また、請求項3に記載の発明のように、請求項1または請求項2に記載の半導体パッケージにおいて、インターポーザ(10)は、弾性変形可能な樹脂を基材として、その表面に、半導体素子(20)と接続電極(13)とを電気的に接続するための導体パターン(11、12)を有するものにできる。
また、請求項4に記載の発明のように、請求項1〜請求項3に記載の半導体パッケージにおいては、半導体素子(20)は、折り曲げられた状態におけるインターポーザ(10)の他端部(10b)の内面に搭載されているものにできる。
また、請求項5に記載の発明のように、請求項1〜請求項3に記載の半導体パッケージにおいては、半導体素子(20)は、折り曲げられた状態におけるインターポーザ(10)の他端部(10b)の外面に搭載されているものにできる。
また、請求項6に記載の発明では、請求項1〜請求項5に記載の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ(10)の一端部(10a)と他端部(10b)との間には、バネ性を有する部材(30)が介在されており、このバネ性を有する部材(30)によりインターポーザ(10)の一端部(10a)と他端部(10b)とが支持されるようになっていることを特徴としている。
それによれば、折り曲げられた状態のインターポーザ(10)において、当該折り曲げ形状を安定して維持することができる。
そのため、折り曲げられた状態のインターポーザ(10)を対向する基板と放熱部材との間に実装する際に、基板と放熱部材とを隔てる方向以外の方向にインターポーザ(10)が変形してずれるのを防止でき、組み付け性が向上する。
請求項7に記載の発明では、第1の面(201)およびこの第1の面(201)に対向する第2の面(202)を有するケース(200)と、ケース(200)の第1の面(201)に搭載された基板(300)と、ケース(200)における第1の面(201)と第2の面(202)との間に設けられ、基板(300)と電気的に接続された半導体パッケージ(100、110、120)とを備える半導体パッケージの実装構造において、継ぎのような点を特徴とするものである。
・半導体パッケージ(100、110、120)は、一端部(10a)側が基板(300)に対向し他端部(10b)側がケース(200)の第2の面(202)に対向するように折り曲げられてケース(200)内に配置された弾性変形可能なインターポーザ(10)と、インターポーザ(10)の他端部(10b)に搭載された半導体素子(20)とを備えるものであること。
・インターポーザ(10)の一端部(10a)は基板(300)に電気的に接続されており、半導体素子(20)は、インターポーザ(10)を介して基板(300)に電気的に接続されるとともに、ケース(200)の第2の面(202)と熱伝導性接合材(410)を介して熱的に接続されていること。本発明はこれらの点を特徴としている。
それによれば、半導体パッケージ(100、110、120)において、インターポーザ(10)を折り曲げた状態で、インターポーザ(10)の一端部(10a)を基板(300)に電気接続できるとともに、インターポーザ(10)の他端部(10b)の外面側を、放熱部材としてのケース(200)の第2の面(202)に熱的に接続することができる。
このとき、ケース(200)の第1の面(201)に搭載された基板(300)とケース(200)の第2の面(202)とは対向するが、これら対向する両面の間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ(10)においては、その折り曲げ部(10c)が弾性変形可能である。
そのため、インターポーザ(10)の折り曲げ部(10c)が弾性変形することによって、当該間隔のばらつきを吸収し、基板(300)側およびケース(200)の第2の面(202)側の両方に対して半導体パッケージ(100110、120)を確実に接続することが可能となる。
よって、基板(300)とは反対側に放熱部材(200)を設け、基板(300)と放熱部材(200)との間隔に半導体パッケージ(100、110、120)を介在設置するにあたって、基板(300)と放熱部材(200)との間隔がばらついても、半導体パッケージの基板(300)および放熱部材(200)の両方への接続を適切に確保することができる。
ここで、請求項8に記載の発明のように、請求項7に記載の半導体パッケージの実装構造においては、インターポーザ(10)は、一端部(10a)側の内面と他端部(10b)側の内面とが対向するようにU字形状に折り曲げられたものにできる。
また、請求項9に記載の発明のように、請求項7または請求項8に記載の半導体パッケージの実装構造において、インターポーザ(10)は、弾性変形可能な樹脂を基材として、その表面に、半導体素子(20)とインターポーザ(10)の一端部(10a)とを電気的に接続するための導体パターン(11、12)を有するものにできる。
また、請求項10に記載の発明のように、請求項7〜請求項9に記載の半導体パッケージの実装構造において、インターポーザ(10)の一端部(10a)の外面には、基板(300)と電気的に接続するための接続電極(13)が設けられているものにすることができる。
また、請求項11に記載の発明のように、請求項7〜請求項10に記載の半導体パッケージの実装構造において、半導体素子(20)は、インターポーザ(10)の他端部(10b)の内面に搭載されており、インターポーザ(10)の他端部(10b)の外面に熱伝導性接合材(410)が設けられているものにできる。
また、請求項12に記載の発明のように、請求項7〜請求項10に記載の半導体パッケージの実装構造において、半導体素子(20)は、インターポーザ(10)の他端部(10b)の外面に搭載されており、半導体素子(20)の表面に熱伝導性接合材(410)が設けられているものにできる。
また、請求項13に記載の発明では、請求項7〜請求項12に記載の半導体パッケージの実装構造において、インターポーザ(10)の一端部(10a)と他端部(10b)との間には、バネ性を有する部材(30)が介在されており、このバネ性を有する部材(30)によりインターポーザ(10)の一端部(10a)と他端部(10b)とが支持されていることを特徴としている。
それによれば、折り曲げられた状態のインターポーザ(10)において、当該折り曲げ形状を安定して維持することができる。
そのため、折り曲げられた状態のインターポーザ(10)を基板(300)およびケース(200)に実装する際に、ケース(200)の第1の面(201)と第2の面(202)とを隔てる方向以外の方向にインターポーザ(10)が変形するのを防止でき、組み付け性が向上する。
また、請求項14に記載の発明では、請求項7〜請求項13に記載の半導体パッケージの実装構造において、ケース(200)の第2の面(202)には、インターポーザ(10)の他端部(10b)を引っかけてケース(200)に固定するための係止部材(420)が設けられていることを特徴としている。
それによれば、インターポーザ(10)の他端部(10b)を、ケース(200)の第2の面(202)に接続する際に、係止部材(420)が目印となって位置決めが容易になる。
また、インターポーザ(10)の他端部(10b)が係止部材(420)によってケース(200)の第2の面(202)に固定されるので、ケース(200)の第2の面(202)とインターポーザ(10)との間の熱伝導性接合材(420)の厚さを一定に制御することができ好ましい。
また、請求項15に記載の発明では、請求項7〜請求項14に記載の半導体パッケージの実装構造において、ケース(200)の第2の面(202)には、インターポーザ(10)の他端部(10b)を接続する際の位置決め用の凹部(430)が形成されていることを特徴としている。
それによれば、インターポーザ(10)の他端部(10b)を、ケース(200)の第2の面(202)に接続する際に、凹部(430)が目印となって位置決めが容易になり、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体パッケージ100の概略断面構成を示す図である。
図1において、インターポーザ10は板状のもので、一端部10a側の内面と他端部10c側の内面とが対向するように弾性変形を利用して折り曲げ可能なものである。本例では、インターポーザ10は、一端部10a側の内面と他端部10b側の内面とが対向するようにU字形状に折り曲げ可能なものとなっている。
ここで、インターポーザ10は、一端部10aと他端部10bとの間の折り曲げ部10cが弾性変形可能なものとなっている。
そして、このインターポーザ10は、弾性変形を利用して、図1に示される折り曲げ形状から、平坦な板形状に復元できるものであってもよいし、折り曲げ部10cが弾性変形可能な状態でこの折り曲げ形状を維持するものであってもよい。
また、図1に示されるように、U字形状に折り曲げ状態にあるインターポーザ10において、その内面(つまり、U字の内周面)および外面(つまり、U字の外周面)には、銅(Cu)などの導体からなるボンディングパッド11、配線12、接続電極13が設けられている。
このようなインターポーザ10は、弾性変形可能な樹脂を基材としている。この基材としては、たとえばポリイミド樹脂、エポキシ樹脂などの比較的低弾性の合成樹脂が挙げられる。この基材は、たとえば厚さ0.05mm〜0.2mmのフィルム状のもので、可撓(とう)性を有するものである。
そして、インターポーザ10においては、この基材に、たとえば厚さ5μm〜20μm程度の銅箔を接着し、必要によりこの銅箔に銅めっきを行なった後、エッチングしてパターニングすることにより、ボンディングパッド11、配線12、接続電極13が形成されている。
ここで、接続電極13は、折り曲げられた状態におけるインターポーザ10の一端部10aの外面に設けられているが、この接続電極13は、半導体パッケージ100の外部と電気的に接続するための電極である。
ボンディングパッド11は、折り曲げられた状態におけるインターポーザ10の他端部10bの内面に設けられている。
また、配線12は、このボンディングパッド11と導通しており、インターポーザ10の内面に沿って他端部10bから折り曲げ部10cを通って一端部10aにまで配設されている。
そして、インターポーザ10の一端部10aにおいては、配線12と接続電極13とは電気的に接続されている。
この配線12と接続電極13との接続方法は、図示しないが、たとえば、インターポーザ10の一端部10aにおいて内面と外面とをつなぐスルーホールを介して行ったり、インターポーザ10の一端部10aにおいて内面から端面を通って外面へ配線を引き回したりすることで行うことができる。
このように、ボンディングパッド11および配線12は、弾性変形可能な樹脂からなるインターポーザ10の基材の表面に設けられ、半導体素子チップ20と接続電極13とを電気的に接続するための導体パターンとして構成されている。
なお、これらボンディングパッド11、配線12、接続電極13は、上述したように、銅箔のパターニングにより形成してもよいが、それ以外にも、導体ペーストの印刷などにより導体パターンとして形成してもよい。
さらに、接続電極13については、上記したような導体パターンとして構成すること以外にも、たとえばインターポーザ10の一端部10aにスルーホールを設け、このスルーホール内に充填されたはんだとして構成することも可能である。
この場合、接続電極13が、スルーホールを介してインターポーザ10の一端部10aの外面から内面まで延びているので、接続電極13と配線12との接続は、インターポーザ10の内面側で行うことができる。
また、図1に示されるように、インターポーザ10の他端部10bには、半導体素子としての半導体チップ20が搭載されている。この半導体チップ20は、たとえば、半導体製造技術を用いてシリコン半導体などの半導体基板にトランジスタ素子などの素子を形成したものである。
半導体チップ20は、ダイペースト材などからなる接着剤21により、インターポーザ10の他端部10bの内面に搭載され、固定されている。この接着剤21は、たとえばエポキシ樹脂やアクリル樹脂等を主成分としフィラー成分等により低弾性率化したものを用い、厚さが20μm〜30μm程度になるように形成する。
また、半導体チップ20には、図示しないパッドが形成されており、この半導体チップ20のパッドと、インターポーザ10側のボンディングパッド11とは、ボンディングワイヤ22により結線され、電気的に接続されている。
ここで、ボンディングワイヤ22は、金やアルミニウムなどからなり、ワイヤボンディングにより形成されるものである。また、ボンディングパッド11については、その表面に、必要に応じてワイヤボンディング性を向上するためにAu/Niめっきなどが形成されていてもよい。
また、図1に示されるように、インターポーザ10の他端部10aの内面には、半導体チップ20、ボンディングワイヤ22およびボンディングパッド11を封止するモールド樹脂23が設けられている。
このモールド樹脂23は、一般的なモールド材料を採用することができるが、たとえば、シリカ等のフィラー等を混ぜることにより熱膨張係数等を調整したエポキシ樹脂等からなるものである。
こうして、インターポーザ10の他端部10bに設けられた半導体チップ20は、ボンディングワイヤ22、インターポーザ10に設けられたボンディングパッド11、配線12を介して、インターポーザ10の一端部10aに設けられた接続電極13に電気的に接続されている。
この図1に示されるような半導体パッケージ100は、限定するものではないが、たとえば、次のようにして製造することができる。
まず、ボンディングパッド11、配線12、接続電極13が形成されたインターポーザ10を用意し、その他端部10bに半導体チップ20を接着剤21を介して接着し、ボンディングワイヤ22を形成する。その後、半導体チップ20の周囲を、金型を用いたトランスファーモールド法などによりモールド樹脂23で封止する。こうして、半導体パッケージ100を製造することができる。
このような本実施形態の半導体パッケージ100は、一端部10a側の内面と他端部10b側の内面とが対向するように弾性変形を利用して折り曲げ可能なインターポーザ10と、インターポーザ10の他端部10bに搭載された半導体チップ20とを備え、折り曲げられた状態におけるインターポーザ10の一端部10aの外面には、外部と電気的に接続するための接続電極13が設けられており、半導体チップ20は、インターポーザ10を介して接続電極13に電気的に接続されていることを特徴としている。
それによれば、インターポーザ10を折り曲げた状態で、インターポーザ10の一端部10aの外面側を接続電極13により、基板などに電気接続できる。
また、この折り曲げられた状態のインターポーザ10を基板に実装したとき、インターポーザ10の他端部10bの外面側に、ケースなどの放熱部材を熱的に接続することができる。
このとき、基板と放熱部材とは対向するが、これら対向する基板と放熱部材との間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ10においては、その折り曲げ部10cが弾性変形可能である。つまり、インターポーザ10は、上記図1の上下方向に変形可能である。
そのため、インターポーザ10の折り曲げ部10cが弾性変形することによって、当該基板と放熱部材との間隔のばらつきを吸収し、基板側および放熱部材側の両方に対して半導体パッケージ100を確実に接続することが可能となる。
よって、本実施形態によれば、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージ100を介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージ100の基板および放熱部材の両方への接続を適切に確保することができる。
次に、本半導体パッケージ100の実装構造について、図を参照してより具体的に説明する。
[半導体パッケージの実装構造]
図2は、本実施形態の半導体パッケージ100をケース200および基板300に実装した実装構造を示す概略断面図である。なお、図2では、半導体パッケージ100におけるボンディングパッド11や配線12は省略してある。
ケース200は、図2に示されるように、第1の面201およびこの第1の面201に対向する第2の面202を有する。このケース200は、たとえば箱形のものであり、この場合、これら第1の面201および第2の面202は、当該箱における対向する内面とすることができる。
そして、本例では、ケース200は、第1の面201をと第2の面202との間に外部との電気的な接続を行うためのコネクタ部203を有するものとなっている。このコネクタ部203は、外部の配線部材に接続可能なものであり、コネクタ部203を介して半導体パッケージ100や基板300は外部と電気的に接続されるようになっている。
このケース200は、放熱性に優れた部材ならばよく、たとえばヒートシンクなどに採用される金属製の放熱材料や、また、セラミックや樹脂の表面に金属を設けた材料などから構成されていてもよい。
また、図2に示されるように、基板300はケース200の第1の面201に搭載されている。この基板300は、たとえば、セラミック基板やプリント基板などの配線基板からなるものにでき、ケース200の第1の面201に対して接着剤などを介して固定されている。
そして、半導体パッケージ100は、ケース200における第1の面201と第2の面202との間に設けられ、基板300と電気的に接続されている。また、基板300には、半導体パッケージ100以外にも、たとえばコンデンサ素子や抵抗素子などの実装部品310が実装されている。
半導体パッケージ100においては、インターポーザ10の一端部10a側が基板300に対向し他端部10b側がケース200の第2の面202に対向するように折り曲げられてケース200内に配置されている。
そして、インターポーザ10の一端部10aの外面に設けられた接続電極13は、はんだバンプ400を介して、基板300に電気的・機械的に接続されている。このはんだバンプ400は、Pb−SnはんだやSn−Ag−Cuはんだなどのはんだからなるものである。
このはんだバンプ400を接続の手法としては、通常のBGA(ボールグリッドアレイ)やフリップチップICなどと同様に、基板300にはんだを印刷した後、半導体パッケージ100のマウント、はんだリフローといった工程を実施すればよい。
一方、図2に示されるように、半導体パッケージ100において、インターポーザ10の他端部10bの外面は、熱伝導性接合材410を介してケース200の第2の面202に熱的・機械的に接続されている。
ここで、熱伝導性接合材410は、熱伝導性、接着性を有するものであれば特に限定されるものではないが、たとえば、エポキシ系樹脂に、銀やニッケルなどの金属フィラーやシリカなどを含有させたものを採用することができる。
こうして、半導体パッケージ100における半導体チップ20は、インターポーザ10を介して基板300に電気的に接続されるとともに、熱伝導性接合材410を介してケース200の第2の面202と熱的に接続されている。
このような実装構造は、たとえば、ケース200に基板300を実装した後、半導体パッケージ100のはんだバンプ400を介した基板300への接続、および、熱伝導性接合材410を介したケース200への接続を行うことによりできあがる。
なお、基板300に半導体パッケージ100をはんだ接続した後、これをケース200に組み付けて、ケース200と半導体パッケージ100との熱伝導性接合材410を介した接続を行うようにしてもよい。
ところで、この図2に示されるような本実施形態の半導体パッケージ100の実装構造は、第1の面201およびこの第1の面201に対向する第2の面202を有するケース200と、ケース200の第1の面201に搭載された基板300と、ケース200における第1の面201と第2の面202との間に設けられ基板300と電気的に接続された半導体パッケージ100とを備える半導体パッケージの実装構造において、次のような特徴点を有するものである。
・半導体パッケージ100は、一端部10a側が基板300に対向し他端部10b側がケース200の第2の面202に対向するように折り曲げられてケース200内に配置された弾性変形可能なインターポーザ10と、インターポーザ10の他端部10bに搭載された半導体チップ20とを備えるものであること。
インターポーザ10の一端部10aは基板300に電気的に接続されており、半導体チップ20は、インターポーザ10を介して基板300に電気的に接続されるとともに、ケース200の第2の面202と熱伝導性接合材410を介して熱的に接続されていること。本実装構造はこれらの点を特徴としている。
それによれば、半導体パッケージ100において、インターポーザ10を折り曲げた状態で、インターポーザ10の一端部10aを基板300に電気接続できるとともに、インターポーザ10の他端部10bの外面側を、放熱部材としてのケース200の第2の面202に熱的に接続することができる。
このとき、ケース200の第1の面201に搭載された基板300とケース200の第2の面202とは対向するが、これら対向する両面の間隔のばらつきがあったとしても、当該間隔に介在するインターポーザ10においては、その折り曲げ部10cが弾性変形可能である。
そのため、インターポーザ10の折り曲げ部10cが弾性変形することによって、当該間隔のばらつきを吸収し、基板300側およびケース200の第2の面202側の両方に対して半導体パッケージ100を確実に接続することが可能となる。
よって、基板300とは反対側に放熱部材としてのケース200を設け、基板300とケース200との間隔に半導体パッケージ100を介在設置するにあたって、基板300とケース200との間隔がばらついても、半導体パッケージ100の基板300およびケース200の両方への接続を適切に確保することができる。
さらに、本実装構造は、以下のような特徴点を有している。
・インターポーザ10は、一端部10a側の内面と他端部10b側の内面とが対向するようにU字形状に折り曲げられていること。
・インターポーザ10は、弾性変形可能な樹脂を基材として、その表面に、半導体チップ20と接続電極13とを電気的に接続するための導体パターン11、12(図1参照)を有するものとしていること。
・インターポーザ10の一端部10aの外面には、基板300と電気的に接続するための接続電極13が設けられていること。
・半導体チップ20は、インターポーザ10の他端部10bの内面に搭載されており、インターポーザ10の他端部10bの外面に、熱伝導性接合材410が設けられていること。
[実装構造の変形例]
ここで、本実施形態の実装構造の変形例を図3、図4に示す。図3は第1の変形例、図4は第2の変形例を示す概略断面図である。
上述したように、半導体パッケージ100におけるインターポーザ10は、その他端部10bをケース200の第2の面202に熱伝導性接合材410を介して接合することで、熱的・機械的に接続される。
図3に示される第1の変形例では、ケース200の第2の面202には、係止部材としての押さえ部420が設けられている。この押さえ部420は、インターポーザ10の他端部10bを引っかけてケース200に固定するためのものである。
本例では、押さえ部420は、金属などの鍵爪状のものが、ケース200の第2の面202に接着や溶接などにより接合されたものである。
そして、図3中の下方から、インターポーザ10の他端部10bを押し込むことにより、押さえ部420が広がるように弾性変形し、それによって、図3に示されるように、インターポーザ10の他端部10bが押さえ部420に引っかけられて固定される。
この第1の変形例によれば、上記した本実施形態の実装構造の効果に加えて、インターポーザ10の他端部10bを、ケース200の第2の面202に接続する際に、係止部材としての押さえ部420が目印となって位置決めが容易になる。
また、インターポーザ10の他端部10bが押さえ部420によってケース200の第2の面202に固定されるので、ケース200の第2の面202とインターポーザ10との間の熱伝導性接合材410の厚さを一定に制御することができ好ましい。また、熱伝導性接合材410の剥離によるインターポーザ10の落下防止も可能となる。
図4に示される第2の変形例では、ケース200の第2の面202に、座ぐり430が形成されている。この座ぐり430は、インターポーザ10の他端部10bを接続する際の位置決め用の凹部として構成されている。
この場合も、上記した本実施形態の実装構造の効果に加えて、インターポーザ10の他端部10bを、ケース200の第2の面202に接続する際に、凹部である座ぐり430が目印となって位置決めが容易になる。
(第2実施形態)
図5は、本発明の第2実施形態に係る半導体パッケージ110の概略断面構成を示す図である。以下、上記第1実施形態との相違点を中心に述べる。なお、図5では、インターポーザ10に設けられたボンディングパッドや配線などの導体パターンの一部を省略してある。
図5に示されるように、折り曲げられた状態におけるインターポーザ10の一端部10aと他端部10bとの間に、バネ性を有する部材30が介在されている。そして、このバネ性を有する部材30によりインターポーザ10の一端部10aと他端部10bとが支持されるようになっている。
このバネ性を有する部材30としては、ゴム、グラスウールのような弾性材料や金属等からなるバネなどを用いることができる。
本実施形態の半導体パッケージ110によれば、折り曲げられた状態のインターポーザ10において、当該折り曲げ形状を安定して維持することができる。
そのため、折り曲げられた状態のインターポーザ10を対向する基板と放熱部材との間に実装する際に、基板と放熱部材とを隔てる方向(図5中の上下方向)以外の方向にインターポーザ10が変形してずれるのを防止することができ、半導体パッケージ110の組み付け性が向上する。
もちろん、本実施形態の半導体パッケージ110も、上記図2に示されるような実装構造に適用できることはいうまでもない。
その場合、上記図2に示される実装構造において、半導体パッケージ110におけるインターポーザ10の一端部10aと他端部10bとの間に、バネ性を有する部材30が介在されており、このバネ性を有する部材30によりインターポーザ10の一端部10aと他端部10bとが支持されていることを特徴とする半導体パッケージの実装構造が提供される。
そして、この実装構造によれば、折り曲げられた状態のインターポーザ10において、当該折り曲げ形状を安定して維持することができため、折り曲げられた状態のインターポーザ10を上記基板300およびケース200に実装する際に、ケース200の第1の面201と第2の面202とを隔てる方向以外の方向にインターポーザ10が変形するのを防止でき、組み付け性が向上する。
また、インターポーザ10の折り曲げ部10cの弾性に加えて、バネ性を有する部材30の弾性も利用して、基板300とケース200の第2の面202との間隔のばらつきを吸収できるため、基板300側およびケース200側の両方に対する半導体パッケージ110の接続性をより良好なものにできる。
[変形例]
なお、このバネ性を有する部材は、図6に示される変形例のように、折り曲げられた状態におけるインターポーザ10の一端部10aと他端部10bとの間の全体ではなく、一部分に介在するものであってもよい。なお、図6においても、インターポーザ10に設けられたボンディングパッドや配線などの導体パターンの一部を省略してある。
(第3実施形態)
図7は、本発明の第3実施形態に係る半導体パッケージ120の概略断面構成を示す図である。上記第1実施形態との相違点を中心に述べる。
上記第1実施形態では、半導体パッケージにおいて、半導体チップ20は、インターポーザ10の他端部10bの内面に搭載されており(図1参照)、実装構造においては、さらに、インターポーザ10の他端部10bの外面に熱伝導性接合材410が設けられているものであった。
それに対して、本実施形態の半導体パッケージ120では、図7に示されるように、半導体チップ20は、折り曲げられた状態におけるインターポーザ10の他端部10bの外面に搭載されている。
ここで、本実施形態においては、インターポーザ10の他端部10bの外面に、フリップチップ接続ランド14が設けられており、このフリップチップ接続ランド14に対して、半導体チップ20がフリップチップバンプ24を介して電気的および機械的に接続されている。
この場合、折り曲げられた状態のインターポーザ10において、フリップチップ接続ランド14と、インターポーザ10の一端部10aに位置する接続電極13とは、電気的に接続されている。
たとえば、図示しないが、折り曲げられた状態のインターポーザ10の外面に、フリップチップ接続ランド14と接続電極13とをつなぐ配線を形成すればよい。この場合、当該インターポーザ10の外面に、たとえば銅箔などの導体パターンを形成し、これら導体パターンにより、フリップチップ接続ランド14、接続電極13およびこれらをつなぐ配線を形成すればよい。
そして、半導体チップ20を、金やはんだなどからなるフリップチップバンプ24を介して、フリップチップ接続ランド14に搭載し、固定することにより、半導体チップ20は、接続電極13と電気的に接続される。
本実施形態の半導体パッケージ120も、上記図2に示されるような実装構造に適用できることはいうまでもない。
その場合、上記図2に示される実装構造において、半導体パッケージ120における半導体チップ20は、インターポーザ10の他端部10bの外面に搭載されており、半導体チップ20の表面に熱伝導性接合材410が設けられていることを特徴とする半導体パッケージの実装構造が提供される。
この実装構造におけるインターポーザ10の他端部10b側の接続部の様子は、図7にも一部示されており、半導体チップ20は、熱伝導性接合材410を介して、ケース200の第2の面202に熱的・機械的に接続される。
そして、本実施形態の半導体パッケージ120およびその実装構造においても、上記第1実施形態と同様の効果を奏するものである。特に、本実施形態では、半導体チップ20とケース200の第2の面との間は、熱伝導性接合材410のみが介在するだけであるので、熱抵抗をより小さくすることができる。
(第4実施形態)
また、上記実施形態では、半導体チップ20は、インターポーザ10の他端部10bに搭載され、熱伝導性接合材410を介して、放熱部材であるケース200に熱的に接続されていた。
そして、半導体チップ20は、大電流が流れるパワー素子などの放熱を必要とする半導体素子であった。それに対して、発熱が小さく、さほど放熱を必要としない半導体素子や部品であれば、折り曲げられた状態におけるインターポーザ10の一端部10aの内面に設けることができる。
本第4実施形態では、このような構成を有する半導体パッケージの種々の例を図8〜図12に示す。なお、図8〜図12では、インターポーザ10に設けられたボンディングパッドや配線などの導体パターンの一部を省略してある。
図8に示される第1の例では、上記図7に示される第3実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ10の一端部10aの内面に、発熱の小さい半導体チップ20aを接着剤21およびボンディングワイヤ22により実装し、モールド樹脂23で封止したものである。
また、図9に示される第2の例では、上記図1に示される第1実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ10の一端部10aの内面に、発熱の小さい半導体チップ20aを接着剤21およびボンディングワイヤ22により実装し、モールド樹脂23で封止したものである。
また、図10に示される第3の例では、上記図1に示される第1実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ10の一端部10aの内面に、発熱の小さいコンデンサや抵抗素子などの実装部品310を図示しない導電性接着剤やはんだなどを介して実装したものである。
また、図11に示される第4の例では、上記図7に示される第3実施形態の半導体パッケージにおいて、折り曲げられた状態におけるインターポーザ10の一端部10aの内面に、発熱の小さい半導体チップ20aをフリップチップバンプ24により実装したものである。
さらに、この第4の例では、インターポーザ10の一端部10aと他端部10bとの間に、バネ性を有する部材30が介在されており、それにより、インターポーザ10の一端部10aと他端部10bとが支持されている。
図12に示される第5の例では、上記図11に示される第4の例の半導体パッケージにおいて、さらに、インターポーザ10の他端部10bの内面に、発熱の小さい半導体チップ20aをフリップチップバンプ24により実装したものである。
そして、これら本実施形態の半導体パッケージにおいても、上記実施形態と同様に、基板とは反対側に放熱部材を設け、基板と放熱部材との間隔に半導体パッケージを介在設置するにあたって、基板と放熱部材との間隔がばらついても、半導体パッケージの基板および放熱部材の両方への接続を適切に確保することができる。
また、本実施形態の半導体パッケージも、上記図2に示されるような実装構造に適用できることはいうまでもなく、その場合の効果は同様である。
(他の実施形態)
なお、上記実施形態では、インターポーザ10は、一端部10a側の内面と他端部10b側の内面とが対向するようにU字形状に折り曲げ可能なものとなっているが、折り曲げ形状はU字形状以に限定されるものではない。
つまり、インターポーザ10は、一端部10a側の内面と他端部10c側の内面とが対向するように弾性変形を利用して折り曲げ可能なものであればよい。
そして、本発明は、このようなインターポーザを用いて、一端部側の外面にて基板と電気的な接続を行い、他端部側にて半導体素子の搭載および放熱部材への熱的な接続を行うことにより、これら両側の接続を確実に行うとともに、基板とは反対側から半導体素子の放熱を行うことで、基板の温度上昇を抑えるようにしたことを要部とするものである。そして、その他の細部については適宜設計変更が可能である。
本発明の第1実施形態に係る半導体パッケージの概略断面図である。 第1実施形態に係る半導体パッケージの実装構造を示す概略断面図である。 第1実施形態の第1の変形例としての半導体パッケージの実装構造を示す概略断面図である。 第1実施形態の第2の変形例としての半導体パッケージの実装構造を示す概略断面図である。 本発明の第2実施形態に係る半導体パッケージの概略断面図である。 第2実施形態の変形例としての半導体パッケージの概略断面図である。 本発明の第3実施形態に係る半導体パッケージの概略断面図である。 本発明の第4実施形態の第1の変形例としての半導体パッケージの概略断面図である。 第4実施形態の第2の変形例としての半導体パッケージの概略断面図である。 第4実施形態の第3の変形例としての半導体パッケージの概略断面図である。 第4実施形態の第4の変形例としての半導体パッケージの概略断面図である。 第4実施形態の第5の変形例としての半導体パッケージの概略断面図である。 背面放熱構造を採用した一般的な半導体パッケージの実装構造の概略断面構成を示す図である。
符号の説明
10…インターポーザ、10a…インターポーザの一端部、
10b…インターポーザの他端部、10c…インターポーザの折り曲げ部、
11…導体パターンとしてのボンディングパッド、
12…導体パターンとしての配線、13…接続電極、
20…半導体素子としての半導体チップ、30…バネ性を有する部材、
100、110、120…半導体パッケージ、200…ケース、
201…ケースの第1の面、202ケースの第2の面、300…基板、
410…熱伝導性接合材、420…係止部材としての押さえ部、430…凹部。

Claims (15)

  1. 一端部(10a)側の内面と他端部(10b)側の内面とが対向するように弾性変形を利用して折り曲げ可能なインターポーザ(10)と、
    前記インターポーザ(10)の他端部(10b)に搭載された半導体素子(20)とを備え、
    折り曲げられた状態における前記インターポーザ(10)の一端部(10a)の外面には、外部と電気的に接続するための接続電極(13)が設けられており、
    前記半導体素子(20)は、前記インターポーザ(10)を介して前記接続電極(13)に電気的に接続されていることを特徴とする半導体パッケージ。
  2. 前記インターポーザ(10)は、一端部(10a)側の内面と他端部(10b)側の内面とが対向するようにU字形状に折り曲げ可能なものであることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記インターポーザ(10)は、弾性変形可能な樹脂を基材として、その表面に、前記半導体素子(20)と前記接続電極(13)とを電気的に接続するための導体パターン(11、12)を有するものであることを特徴とする請求項1または2に記載の半導体パッケージ。
  4. 前記半導体素子(20)は、折り曲げられた状態における前記インターポーザ(10)の他端部(10b)の内面に搭載されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体パッケージ。
  5. 前記半導体素子(20)は、折り曲げられた状態における前記インターポーザ(10)の他端部(10b)の外面に搭載されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体パッケージ。
  6. 折り曲げられた状態における前記インターポーザ(10)の一端部(10a)と他端部(10b)との間には、バネ性を有する部材(30)が介在されており、このバネ性を有する部材(30)により前記インターポーザ(10)の一端部(10a)と他端部(10b)とが支持されるようになっていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体パッケージ。
  7. 第1の面(201)およびこの第1の面(201)に対向する第2の面(202)を有するケース(200)と、
    前記ケース(200)の前記第1の面(201)に搭載された基板(300)と、
    前記ケース(200)における前記第1の面(201)と前記第2の面(202)との間に設けられ、前記基板(300)と電気的に接続された半導体パッケージ(100、110、120)とを備える半導体パッケージの実装構造において、
    前記半導体パッケージ(100、110、120)は、一端部(10a)側が前記基板(300)に対向し他端部(10b)側が前記ケース(200)の前記第2の面(202)に対向するように折り曲げられて前記ケース(200)内に配置された弾性変形可能なインターポーザ(10)と、前記インターポーザ(10)の他端部(10b)に搭載された半導体素子(20)とを備えるものであり、
    前記インターポーザ(10)の一端部(10a)は前記基板(300)に電気的に接続されており、
    前記半導体素子(20)は、前記インターポーザ(10)を介して前記基板(300)に電気的に接続されるとともに、前記ケース(200)の前記第2の面(202)と熱伝導性接合材(410)を介して熱的に接続されていることを特徴とする半導体パッケージの実装構造。
  8. 前記インターポーザ(10)は、一端部(10a)側の内面と他端部(10b)側の内面とが対向するようにU字形状に折り曲げられたものであることを特徴とする請求項7に記載の半導体パッケージの実装構造。
  9. 前記インターポーザ(10)は、弾性変形可能な樹脂を基材として、その表面に、前記半導体素子(20)と前記インターポーザ(10)の一端部(10a)とを電気的に接続するための導体パターン(11、12)を有するものであることを特徴とする請求項7または8に記載の半導体パッケージの実装構造。
  10. 前記インターポーザ(10)の一端部(10a)の外面には、前記基板(300)と電気的に接続するための接続電極(13)が設けられていることを特徴とする請求項7ないし9のいずれか1つに記載の半導体パッケージの実装構造。
  11. 前記半導体素子(20)は、前記インターポーザ(10)の他端部(10b)の内面に搭載されており、前記インターポーザ(10)の他端部(10b)の外面に前記熱伝導性接合材(410)が設けられていることを特徴とする請求項7ないし10のいずれか1つに記載の半導体パッケージの実装構造。
  12. 前記半導体素子(20)は、前記インターポーザ(10)の他端部(10b)の外面に搭載されており、前記半導体素子(20)の表面に前記熱伝導性接合材(410)が設けられていることを特徴とする請求項7ないし10のいずれか1つに記載の半導体パッケージの実装構造。
  13. 前記インターポーザ(10)の一端部(10a)と他端部(10b)との間には、バネ性を有する部材(30)が介在されており、このバネ性を有する部材(30)により前記インターポーザ(10)の一端部(10a)と他端部(10b)とが支持されていることを特徴とする請求項7ないし12のいずれか1つに記載の半導体パッケージの実装構造。
  14. 前記ケース(200)の第2の面(202)には、前記インターポーザ(10)の他端部(10b)を引っかけて前記ケース(200)に固定するための係止部材(420)が設けられていることを特徴とする請求項7ないし13のいずれか1つに記載の半導体パッケージの実装構造。
  15. 前記ケース(200)の第2の面(202)には、前記インターポーザ(10)の他端部(10b)を接続する際の位置決め用の凹部(430)が形成されていることを特徴とする請求項7ないし14のいずれか1つに記載の半導体パッケージの実装構造。
JP2004006668A 2004-01-14 2004-01-14 半導体パッケージの実装構造 Expired - Fee Related JP4193702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004006668A JP4193702B2 (ja) 2004-01-14 2004-01-14 半導体パッケージの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006668A JP4193702B2 (ja) 2004-01-14 2004-01-14 半導体パッケージの実装構造

Publications (2)

Publication Number Publication Date
JP2005203486A true JP2005203486A (ja) 2005-07-28
JP4193702B2 JP4193702B2 (ja) 2008-12-10

Family

ID=34820564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006668A Expired - Fee Related JP4193702B2 (ja) 2004-01-14 2004-01-14 半導体パッケージの実装構造

Country Status (1)

Country Link
JP (1) JP4193702B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108774A (ja) * 2006-10-23 2008-05-08 Denso Corp 電子装置
JP2008270453A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp 半導体装置及び半導体装置の製造方法。
WO2009011419A1 (ja) * 2007-07-19 2009-01-22 Nec Corporation 電子部品実装装置及びその製造方法
JP2010157694A (ja) * 2008-12-31 2010-07-15 Ravikumar Adimula 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108774A (ja) * 2006-10-23 2008-05-08 Denso Corp 電子装置
JP4697118B2 (ja) * 2006-10-23 2011-06-08 株式会社デンソー 電子装置
JP2008270453A (ja) * 2007-04-19 2008-11-06 Nec Electronics Corp 半導体装置及び半導体装置の製造方法。
WO2009011419A1 (ja) * 2007-07-19 2009-01-22 Nec Corporation 電子部品実装装置及びその製造方法
US8120921B2 (en) 2007-07-19 2012-02-21 Nec Corporation Device having electronic components mounted therein and method for manufacturing such device
CN101755335B (zh) * 2007-07-19 2012-07-11 日本电气株式会社 电子部件安装装置及其制造方法
JP5413971B2 (ja) * 2007-07-19 2014-02-12 日本電気株式会社 電子部品実装装置及びその製造方法
JP2010157694A (ja) * 2008-12-31 2010-07-15 Ravikumar Adimula 積み重ね型ダイパッケージ用のマルチダイ・ビルディングブロック

Also Published As

Publication number Publication date
JP4193702B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US6317326B1 (en) Integrated circuit device package and heat dissipation device
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6657311B1 (en) Heat dissipating flip-chip ball grid array
JP4910439B2 (ja) 半導体装置
JP4828164B2 (ja) インタポーザおよび半導体装置
JP2008166440A (ja) 半導体装置
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP4218434B2 (ja) 電子装置
JP4014591B2 (ja) 半導体装置および電子機器
JPH06260532A (ja) フリップチップの接続構造
US20070087478A1 (en) Semiconductor chip package and method for manufacturing the same
JP5169800B2 (ja) 電子装置
TWI286832B (en) Thermal enhance semiconductor package
JPH09293808A (ja) 半導体装置
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2001267699A (ja) Cteが一致した印刷配線板上のチップスケールパッケージング
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
WO2007141851A1 (ja) 半導体パッケージ及び電子装置
JP4697118B2 (ja) 電子装置
KR20080052411A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조
JP2007188930A (ja) 半導体装置及び半導体装置の製造方法
JPH08274214A (ja) 半導体装置
JP2013065887A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees