CN114420574A - 一种柔性封装构件及其形成方法 - Google Patents
一种柔性封装构件及其形成方法 Download PDFInfo
- Publication number
- CN114420574A CN114420574A CN202210327792.8A CN202210327792A CN114420574A CN 114420574 A CN114420574 A CN 114420574A CN 202210327792 A CN202210327792 A CN 202210327792A CN 114420574 A CN114420574 A CN 114420574A
- Authority
- CN
- China
- Prior art keywords
- flexible
- layer
- forming
- opening
- interconnection pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000009459 flexible packaging Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 46
- 238000004806 packaging method and process Methods 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 178
- 239000011347 resin Substances 0.000 claims description 39
- 229920005989 resin Polymers 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000002070 nanowire Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 7
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 7
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 7
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 7
- -1 polydimethylsiloxane Polymers 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910000570 Cupronickel Inorganic materials 0.000 description 2
- 239000002042 Silver nanowire Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种柔性封装构件及其形成方法，涉及半导体封装领域。通过在牺牲材料层上设置多层柔性互连图案层，进而设置牺牲材料层的牺牲图案块、各柔性互连图案层的开孔以及各所述半导体芯片的第一焊盘对应重叠设置，进而利用第一导电通孔实现多层柔性互连图案层与各半导体芯片的第一焊盘的电连接，上述结构的设置有效提高相邻各半导体芯片之间的电连接结构的稳固性，在柔性封装构件的折叠弯折过程中，由于多层柔性互连图案层的存在，即使出现某层线路损坏，也不会影响相邻芯片之间的电连接的稳固性。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种柔性封装构件及其形成方法。
背景技术
在现有的半导体封装结构中，为了提高半导体封装的集成度，通常需要设置柔性封装构件，以便于其折叠弯曲。而在柔性封装构件中，为了实现相邻芯片之间的电连接，需要设置额外的布线结构，而由于柔性封装构件在多次折叠的过程中，容易导致布线结构的损坏，因此，需要进一步改善柔性封装构件中布线结构的形成方式和结构，进而提高电连接的稳固性。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种柔性封装构件及其形成方法。
为实现上述目的，本发明采用的技术方案是：
一种柔性封装构件的形成方法，该柔性封装构件的形成方法包括以下步骤：
提供第一基板，在所述第一基板上设置第一半导体管芯，并在所述第一基板上形成包裹所述第一半导体管芯的第一树脂封装件。
接着在所述第一树脂封装件上形成第一电路图案，所述第一电路图案电连接至所述第一基板。
接着在所述第一树脂封装构件上形成第二树脂封装件，所述第二树脂封装件包裹所述第一树脂封装件且具有暴露所述第一电路图案的环形凹槽，以形成第一封装件。
提供第二封装件，所述第二封装件具有第一半导体芯片、第二半导体芯片和第三半导体芯片，且所述第二封装件的底面具有多个导电凸块，接着将所述第二封装件设置在所述第一封装件上，弯折并压合所述第二封装件，所述第二封装件的多个所述导电凸块分别嵌入到所述环形凹槽，所述第一半导体芯片和所述第三半导体芯片分别贴设在所述第一封装件的相对的两个侧面上，所述第二半导体芯片贴设在所述第一封装件的上表面上。
在更优选的技术方案中，所述第一、第二树脂封装件的材质是环氧树脂，所述第一电路图案嵌入到所述第一树脂封装件中，所述环形凹槽的个数可以为1-4个，相邻所述环形凹槽之间的间距大于所述环形凹槽的宽度。
在更优选的技术方案中，所述第二封装件的形成方法具体包括：提供一临时衬底，在所述临时衬底上形成牺牲图案块以及包裹所述牺牲图案块的牺牲材料层；接着在所述牺牲材料层上形成交替层叠的柔性互连图案层和柔性保护层，每层所述柔性互连图案层均具有开孔，每层所述柔性保护层包裹相应的所述柔性互连图案层且填充相应的所述柔性互连图案层的开孔，接着在最上层的所述柔性保护层上分离设置所述第一、第二、第三半导体芯片，所述第一、第二、第三半导体芯片分别包括第一焊盘和第二焊盘，所述第一焊盘与所述第三开孔对应设置，接着形成一柔性封装层以包裹所述第一、第二、第三半导体芯片，接着去除所述临时衬底，接着在所述牺牲图案块的位置形成贯穿所述牺牲材料层和各所述柔性保护层的第一通孔，所述第一通孔暴露所述第一焊盘，接着在所述第一通孔中沉积导电材料以形成第一导电通孔，接着通过平坦化工艺去除所述牺牲材料层和所述第一导电通孔中突出于所述第一柔性保护层的部分，接着在最底层的所述柔性保护层上形成第四柔性保护层，接着形成暴露所述第二焊盘的第二通孔，并在所述第二通孔中沉积导电材料以形成第二导电通孔，并在所述第二导电通孔上形成导电凸块。
在更优选的技术方案中，所述在所述牺牲材料层上形成交替层叠的柔性互连图案层和柔性保护层的具体步骤包括：在所述牺牲材料层上形成第一柔性互连图案层，所述第一柔性互连图案中具有第一开孔，所述第一开孔与所述牺牲图案块对应设置，接着在所述牺牲材料层上形成第一柔性保护层，所述第一柔性保护层完全包裹所述第一柔性互连图案层且填充所述第一开孔，接着在所述第一柔性保护层上形成第二柔性互连图案层，所述第二柔性互连图案中具有第二开孔，所述第二开孔与所述第一开孔对应设置，接着在所述第一柔性保护层上形成第二柔性保护层，所述第二柔性保护层完全包裹所述第二柔性互连图案层且填充所述第二开孔，接着在所述第二柔性保护层上形成第三柔性互连图案层，所述第三柔性互连图案中具有第三开孔，所述第三开孔与所述第二开孔对应设置，接着在所述第二柔性保护层上形成第三柔性保护层，所述第三柔性保护层完全包裹所述第三柔性互连图案层且填充所述第三开孔。
在更优选的技术方案中，所述牺牲图案块的尺寸大于所述第一开孔的孔径。
在更优选的技术方案中，所述柔性保护层的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。
在更优选的技术方案中，所述第一、第二、第三半导体芯片各自的所述第一焊盘的尺寸大于所述牺牲图案块的尺寸。
在更优选的技术方案中，所述柔性互连图案层通过交替旋涂金属纳米线溶液和沉积金属铜形成。
在更优选的技术方案中，形成第二通孔的同时形成暴露所述柔性互连图案层的第三通孔，进而在所述第三通孔中沉积导电材料以形成第三导电通孔，并在所述第三导电通孔上形成导电凸块。
在更优选的技术方案中，一种柔性封装构件，其采用上述方法形成的。
相较于现有技术，本发明的柔性封装构件及其形成方法有如下的有益效果：
通过在牺牲材料层上设置多层柔性互连图案层，进而设置牺牲材料层的牺牲图案块、各柔性互连图案层的开孔以及各所述半导体芯片的第一焊盘对应重叠设置，进而利用第一导电通孔实现多层柔性互连图案层与各半导体芯片的第一焊盘的电连接，上述结构的设置有效提高相邻各半导体芯片之间的电连接结构的稳固性，在柔性封装构件的折叠弯折过程中，由于多层柔性互连图案层的存在，即使出现某层线路损坏，也不会影响相邻芯片之间的电连接的稳固性。
附图说明
图1为在第一基板上设置第一半导体管芯和第一树脂封装件的示意图。
图2为在第一树脂封装构件上形成第二树脂封装件的示意图。
图3为在临时衬底上形成牺牲图案块和牺牲材料层的示意图。
图4为在牺牲材料层上形成第一柔性互连图案层的示意图。
图5为在牺牲材料层上形成第一柔性保护层的示意图。
图6为在第一柔性保护层上形成第二柔性互连图案层的示意图。
图7为在第一柔性保护层上形成第二柔性保护层的示意图。
图8为在第二柔性保护层上形成第三柔性互连图案层的示意图。
图9为在第二柔性保护层上形成第三柔性保护层的示意图。
图10为在第三柔性保护层上分离设置第一、第二、第三半导体芯片的示意图。
图11为形成贯穿牺牲材料层和第一、第二、第三柔性保护层的第一通孔的示意图。
图12为形成第一导电通孔的示意图。
图13为形成第二导电通孔和导电凸块的示意图。
图14为在第一封装件上设置第二封装件的示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其 它实施例，都属于本发明保护的范围。
本发明提出一种柔性封装构件的形成方法，该柔性封装构件的形成方法包括以下步骤：
提供第一基板，在所述第一基板上设置第一半导体管芯，并在所述第一基板上形成包裹所述第一半导体管芯的第一树脂封装件。
接着在所述第一树脂封装件上形成第一电路图案，所述第一电路图案电连接至所述第一基板。
接着在所述第一树脂封装构件上形成第二树脂封装件，所述第二树脂封装件包裹所述第一树脂封装件且具有暴露所述第一电路图案的环形凹槽，以形成第一封装件。
提供第二封装件，所述第二封装件具有第一半导体芯片、第二半导体芯片和第三半导体芯片，且所述第二封装件的底面具有多个导电凸块，接着将所述第二封装件设置在所述第一封装件上，弯折并压合所述第二封装件，所述第二封装件的多个所述导电凸块分别嵌入到所述环形凹槽，所述第一半导体芯片和所述第三半导体芯片分别贴设在所述第一封装件的相对的两个侧面上，所述第二半导体芯片贴设在所述第一封装件的上表面上。
其中，所述第一、第二树脂封装件的材质是环氧树脂，所述第一电路图案嵌入到所述第一树脂封装件中，所述环形凹槽的个数可以为1-4个，相邻所述环形凹槽之间的间距大于所述环形凹槽的宽度。
其中，所述第二封装件的形成方法具体包括：提供一临时衬底，在所述临时衬底上形成牺牲图案块以及包裹所述牺牲图案块的牺牲材料层；接着在所述牺牲材料层上形成交替层叠的柔性互连图案层和柔性保护层，每层所述柔性互连图案层均具有开孔，每层所述柔性保护层包裹相应的所述柔性互连图案层且填充相应的所述柔性互连图案层的开孔，接着在最上层的所述柔性保护层上分离设置所述第一、第二、第三半导体芯片，所述第一、第二、第三半导体芯片分别包括第一焊盘和第二焊盘，所述第一焊盘与所述第三开孔对应设置，接着形成一柔性封装层以包裹所述第一、第二、第三半导体芯片，接着去除所述临时衬底，接着在所述牺牲图案块的位置形成贯穿所述牺牲材料层和各所述柔性保护层的第一通孔，所述第一通孔暴露所述第一焊盘，接着在所述第一通孔中沉积导电材料以形成第一导电通孔，接着通过平坦化工艺去除所述牺牲材料层和所述第一导电通孔中突出于所述第一柔性保护层的部分，接着在最底层的所述柔性保护层上形成第四柔性保护层，接着形成暴露所述第二焊盘的第二通孔，并在所述第二通孔中沉积导电材料以形成第二导电通孔，并在所述第二导电通孔上形成导电凸块。
其中，所述在所述牺牲材料层上形成交替层叠的柔性互连图案层和柔性保护层的具体步骤包括：在所述牺牲材料层上形成第一柔性互连图案层，所述第一柔性互连图案中具有第一开孔，所述第一开孔与所述牺牲图案块对应设置，接着在所述牺牲材料层上形成第一柔性保护层，所述第一柔性保护层完全包裹所述第一柔性互连图案层且填充所述第一开孔，接着在所述第一柔性保护层上形成第二柔性互连图案层，所述第二柔性互连图案中具有第二开孔，所述第二开孔与所述第一开孔对应设置，接着在所述第一柔性保护层上形成第二柔性保护层，所述第二柔性保护层完全包裹所述第二柔性互连图案层且填充所述第二开孔，接着在所述第二柔性保护层上形成第三柔性互连图案层，所述第三柔性互连图案中具有第三开孔，所述第三开孔与所述第二开孔对应设置，接着在所述第二柔性保护层上形成第三柔性保护层，所述第三柔性保护层完全包裹所述第三柔性互连图案层且填充所述第三开孔。
其中，所述牺牲图案块的尺寸大于所述第一开孔的孔径。
其中，所述柔性保护层的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。
其中，所述第一、第二、第三半导体芯片各自的所述第一焊盘的尺寸大于所述牺牲图案块的尺寸。
其中，所述柔性互连图案层通过交替旋涂金属纳米线溶液和沉积金属铜形成。
其中，形成第二通孔的同时形成暴露所述柔性互连图案层的第三通孔，进而在所述第三通孔中沉积导电材料以形成第三导电通孔，并在所述第三导电通孔上形成导电凸块。
进一步的，一种柔性封装构件，其采用上述方法形成的。
如图1～图14所示，本实施例提供一种柔性封装构件的形成方法，该形成方法包括以下步骤：
如图1所示，提供第一基板100，在所述第一基板100上设置第一半导体管芯101，并在所述第一基板100上形成包裹所述第一半导体管芯101的第一树脂封装件102。
在具体的实施例中，所述第一基板100可以为电路基板，更具体的，可以是具有绝缘基底和设置在绝缘基底上的导电层，还可以是层叠设置的金属基底、绝缘保护层和导电布线层。
在具体的实施例中，所述第一树脂封装件102为环氧树脂层。
如图1所示，接着在所述第一树脂封装件102上形成第一电路图案（未图示），所述第一电路图案电连接至所述第一基板100。
在具体的实施例中，可以通过在电镀铜的方式在所述第一树脂封装件102的上表面和四个侧面形成所述第一电路图案，更进一步的，所述第一电路图案可以嵌入到所述第一树脂封装件102中，以提高其接合稳固性。
如图2所示，接着在所述第一树脂封装构件102上形成第二树脂封装件103，所述第二树脂封装件103包裹所述第一树脂封装件102且具有暴露所述第一电路图案的环形凹槽104，以形成第一封装件105。
在具体的实施例中，所述第二树脂封装件103的材质是环氧树脂，所述环形凹槽104的个数可以为1-4个，相邻所述环形凹槽104之间的间距大于所述环形凹槽的宽度。
如图3所示，提供一临时衬底200，在所述临时衬底200上形成牺牲图案块203以及包裹所述牺牲图案块203的牺牲材料层202。
在具体的实施例中，所述临时衬底200为刚性衬底，所述解离层201为可降低粘性的粘结层，所述牺牲材料层202为氧化硅、氮化硅、氮氧化硅、PC、PMMA、PET、BCB、PI中的一种。
在具体的实施例中，所述牺牲图案块203位于所述牺牲材料层202与所述解离层201接触的一侧，所述牺牲图案块203的材质与所述牺牲材料层202不同，具体的所述牺牲图案块203可以为铜、铝、银等合适的金属材料，进而通过电镀或物理气相沉积工艺形成，以便于区分所述牺牲图案块203和所述牺牲材料层202，所述牺牲图案块203的个数为多个。
如图4所示，接着在所述牺牲材料层202上形成第一柔性互连图案层204，所述第一柔性互连图案204中具有第一开孔205，所述第一开孔205与所述牺牲图案块203对应设置。
在具体的实施例中，所述第一柔性互连图案层204通过交替旋涂金属纳米线溶液和沉积金属铜形成。
在更具体的实施例中，所述金属纳米线溶液中的金属纳米线为银纳米线、金纳米线、铂纳米线、铜纳米线、铜镍合金纳米线中的一种，所述金属纳米线的直径为10-50纳米，所述金属纳米线的长度为5-50微米，所述金属铜的厚度为1-4纳米。具体的，所述金属纳米线为银纳米线或铜镍合金纳米线。交替的次数为5-10次。
更具体的，可以通过设置掩膜，进而在交替旋涂金属纳米线溶液和沉积金属铜之后去除所述掩膜，以形成所述第一开孔205。
更具体的，所述牺牲图案块203的尺寸大于所述第一开孔205的孔径。
如图5所示，接着在所述牺牲材料层202上形成第一柔性保护层206，所述第一柔性保护层206完全包裹所述第一柔性互连图案层204且填充所述第一开孔205。
在具体的实施例中，所述第一柔性保护层206的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。更具体的，通过旋涂、喷涂或印刷等合适的工艺形成。
如图6所示，接着在所述第一柔性保护层206上形成第二柔性互连图案层301，所述第二柔性互连图案301中具有第二开孔302，所述第二开孔302与所述第一开孔205对应设置。
在具体的实施例中，所述第二柔性互连图案层301与所述第一柔性互连图案层204的制备工艺相同。
如图7所示，接着在所述第一柔性保护层206上形成第二柔性保护层303，所述第二柔性保护层303完全包裹所述第二柔性互连图案层301且填充所述第二开孔302。
在具体的实施例中，所述第二柔性保护层303的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。更具体的，通过旋涂、喷涂或印刷等合适的工艺形成。
如图8所示，接着在所述第二柔性保护层303上形成第三柔性互连图案层304，所述第三柔性互连图案304中具有第三开孔305，所述第三开孔305与所述第二开孔302对应设置。
在具体的实施例中，所述第三柔性互连图案层304与所述第一柔性互连图案层204的制备工艺相同。
如图9所示，接着在所述第二柔性保护层303上形成第三柔性保护层306，所述第三柔性保护层306完全包裹所述第三柔性互连图案层304且填充所述第三开孔305。
在具体的实施例中，所述第三柔性保护层306的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。更具体的，通过旋涂、喷涂或印刷等合适的工艺形成。
如图10所示，接着在所述第三柔性保护层306上分离设置第一、第二、第三半导体芯片401、402、403，所述第一、第二、第三半导体芯片401、402、403分别包括第一焊盘404和第二焊盘405，所述第一焊盘404与所述第三开孔305对应设置，接着形成一柔性封装层406以包裹所述第一、第二、第三半导体芯片401、402、403。
在具体的实施中，所述第一、第二、第三半导体芯片各自的所述第一焊盘404的尺寸大于所述牺牲图案块203的尺寸。
在具体的实施例中，所述柔性封装层406可以为任何合适的柔性树脂材料。
如图11所示，接着去除所述临时衬底200，接着在牺牲图案块203的位置形成贯穿所述牺牲材料层202和所述第一、第二、第三柔性保护层206、303、306的第一通孔501，所述第一通孔501暴露所述第一焊盘404。
在具体的实施例中，通过激光烧蚀工艺形成所述第一通孔501。
如图12所示，接着在所述第一通孔501中沉积导电材料以形成第一导电通孔502，接着通过平坦化工艺去除所述牺牲材料层202和所述第一导电通孔502中突出于所述第一柔性保护层206的部分。
如图13所示，接着在所述第一柔性保护层206上形成第四柔性保护层503，接着形成暴露所述第二焊盘的第二通孔，并在所述第二通孔中沉积导电材料以形成第二导电通孔504，并在所述第二导电通孔上形成导电凸块505，以形成第二封装件600。
在具体的实施例中，所述第四柔性保护层503的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。更具体的，通过旋涂、喷涂或印刷等合适的工艺形成。
在具体的实施例中，形成第二通孔的同时形成暴露所述第一柔性互连图案层204的第三通孔，进而在所述第三通孔中沉积导电材料以形成第三导电通孔506，并在所述第三导电通孔506上形成导电凸块505。
如图14所示，接着将所述第二封装件600设置在所述第一封装件105上，弯折并压合所述第二封装件600，使得所述第二封装件600的各导电凸块505分别嵌入到所述环形凹槽104，并使得所述第一半导体芯片401和所述第三半导体芯片403分别贴设在所述第一封装件105的相对的两个侧面上。
如图14所示，本发明还提出一种柔性封装构件，其采用上述方法形成的。
通过在牺牲材料层上设置多层柔性互连图案层，进而设置牺牲材料层的牺牲图案块、各柔性互连图案层的开孔以及各所述半导体芯片的第一焊盘对应重叠设置，进而利用第一导电通孔实现多层柔性互连图案层与各半导体芯片的第一焊盘的电连接，上述结构的设置有效提高相邻各半导体芯片之间的电连接结构的稳固性，在柔性封装构件的折叠弯折过程中，由于多层柔性互连图案层的存在，即使出现某层线路损坏，也不会影响相邻芯片之间的电连接的稳固性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种柔性封装构件的形成方法，其特征在于：该柔性封装构件的形成方法包括以下步骤：
提供第一基板，在所述第一基板上设置第一半导体管芯，并在所述第一基板上形成包裹所述第一半导体管芯的第一树脂封装件；
接着在所述第一树脂封装件上形成第一电路图案，所述第一电路图案电连接至所述第一基板；
接着在所述第一树脂封装构件上形成第二树脂封装件，所述第二树脂封装件包裹所述第一树脂封装件且具有暴露所述第一电路图案的环形凹槽，以形成第一封装件；
提供第二封装件，所述第二封装件具有第一半导体芯片、第二半导体芯片和第三半导体芯片，且所述第二封装件的底面具有多个导电凸块，接着将所述第二封装件设置在所述第一封装件上，弯折并压合所述第二封装件，所述第二封装件的多个所述导电凸块分别嵌入到所述环形凹槽，所述第一半导体芯片和所述第三半导体芯片分别贴设在所述第一封装件的相对的两个侧面上，所述第二半导体芯片贴设在所述第一封装件的上表面上。
2.根据权利要求1所述的柔性封装构件的形成方法，其特征在于：所述第一、第二树脂封装件的材质是环氧树脂，所述第一电路图案嵌入到所述第一树脂封装件中，所述环形凹槽的个数可以为1-4个，相邻所述环形凹槽之间的间距大于所述环形凹槽的宽度。
3.根据权利要求1所述的柔性封装构件的形成方法，其特征在于：所述第二封装件的形成方法具体包括：提供一临时衬底，在所述临时衬底上形成牺牲图案块以及包裹所述牺牲图案块的牺牲材料层，
接着在所述牺牲材料层上形成交替层叠的柔性互连图案层和柔性保护层，每层所述柔性互连图案层均具有开孔，每层所述柔性保护层包裹相应的所述柔性互连图案层且填充相应的所述柔性互连图案层的开孔，
接着在最上层的所述柔性保护层上分离设置所述第一、第二、第三半导体芯片，所述第一、第二、第三半导体芯片分别包括第一焊盘和第二焊盘，所述第一焊盘与所述第三开孔对应设置，接着形成一柔性封装层以包裹所述第一、第二、第三半导体芯片，
接着去除所述临时衬底，接着在所述牺牲图案块的位置形成贯穿所述牺牲材料层和各所述柔性保护层的第一通孔，所述第一通孔暴露所述第一焊盘；
接着在所述第一通孔中沉积导电材料以形成第一导电通孔，接着通过平坦化工艺去除所述牺牲材料层和所述第一导电通孔中突出于所述第一柔性保护层的部分，
接着在最底层的所述柔性保护层上形成第四柔性保护层，接着形成暴露所述第二焊盘的第二通孔，并在所述第二通孔中沉积导电材料以形成第二导电通孔，并在所述第二导电通孔上形成导电凸块。
4.根据权利要求3所述的柔性封装构件的形成方法，其特征在于：所述在所述牺牲材料层上形成交替层叠的柔性互连图案层和柔性保护层的具体步骤包括：在所述牺牲材料层上形成第一柔性互连图案层，所述第一柔性互连图案中具有第一开孔，所述第一开孔与所述牺牲图案块对应设置，接着在所述牺牲材料层上形成第一柔性保护层，所述第一柔性保护层完全包裹所述第一柔性互连图案层且填充所述第一开孔，接着在所述第一柔性保护层上形成第二柔性互连图案层，所述第二柔性互连图案中具有第二开孔，所述第二开孔与所述第一开孔对应设置，接着在所述第一柔性保护层上形成第二柔性保护层，所述第二柔性保护层完全包裹所述第二柔性互连图案层且填充所述第二开孔，接着在所述第二柔性保护层上形成第三柔性互连图案层，所述第三柔性互连图案中具有第三开孔，所述第三开孔与所述第二开孔对应设置，接着在所述第二柔性保护层上形成第三柔性保护层，所述第三柔性保护层完全包裹所述第三柔性互连图案层且填充所述第三开孔。
5.根据权利要求4所述的柔性封装构件的形成方法，其特征在于：所述牺牲图案块的尺寸大于所述第一开孔的孔径。
6.根据权利要求3所述的柔性封装构件的形成方法，其特征在于：所述柔性保护层的材质包括聚酰亚胺、苯并环丁烯、聚二甲基硅氧烷、派瑞林中的一种。
7.根据权利要求3所述的柔性封装构件的形成方法，其特征在于：所述第一、第二、第三半导体芯片各自的所述第一焊盘的尺寸大于所述牺牲图案块的尺寸。
8.根据权利要求3所述的柔性封装构件的形成方法，其特征在于：所述柔性互连图案层通过交替旋涂金属纳米线溶液和沉积金属铜形成。
9.根据权利要求4所述的柔性封装构件的形成方法，其特征在于：形成第二通孔的同时形成暴露所述柔性互连图案层的第三通孔，进而在所述第三通孔中沉积导电材料以形成第三导电通孔，并在所述第三导电通孔上形成导电凸块。
10.一种柔性封装构件，其特征在于，采用权利要求1-9任一项所述的方法形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210327792.8A CN114420574B (zh) | 2022-03-31 | 2022-03-31 | 一种柔性封装构件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210327792.8A CN114420574B (zh) | 2022-03-31 | 2022-03-31 | 一种柔性封装构件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420574A true CN114420574A (zh) | 2022-04-29 |
| CN114420574B CN114420574B (zh) | 2022-06-21 |
Family
ID=81263106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210327792.8A Active CN114420574B (zh) | 2022-03-31 | 2022-03-31 | 一种柔性封装构件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420574B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897312A (ja) * | 1994-09-21 | 1996-04-12 | Nec Corp | 半導体パッケージおよびその製造方法 |
| US20060273435A1 (en) * | 2005-06-06 | 2006-12-07 | Mou-Shiung Lin | Chip Package |
| CN101569008A (zh) * | 2007-09-19 | 2009-10-28 | 日本电气株式会社 | 半导体装置及其制造方法 |
| WO2011065544A1 (ja) * | 2009-11-27 | 2011-06-03 | 日本電気株式会社 | 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法 |
| JP2013074025A (ja) * | 2011-09-27 | 2013-04-22 | Shin Etsu Polymer Co Ltd | 導電パターン形成基板の製造方法及び導電パターン形成基板 |
| CN112053960A (zh) * | 2020-09-10 | 2020-12-08 | 山东傲天环保科技有限公司 | 一种高堆叠封装结构及其形成方法 |
| CN112053962A (zh) * | 2020-09-14 | 2020-12-08 | 山东傲天环保科技有限公司 | 一种系统级堆叠封装及其制备方法 |
| CN112655285A (zh) * | 2018-10-05 | 2021-04-13 | 株式会社东芝 | 半导体封装 |
| CN113169075A (zh) * | 2021-02-08 | 2021-07-23 | 广东省科学院半导体研究所 | 一种芯片互连封装结构及方法 |
| CN114121680A (zh) * | 2021-10-21 | 2022-03-01 | 广东佛智芯微电子技术研究有限公司 | 一种多芯片立体化封装结构及封装方法 |
-
2022
- 2022-03-31 CN CN202210327792.8A patent/CN114420574B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897312A (ja) * | 1994-09-21 | 1996-04-12 | Nec Corp | 半導体パッケージおよびその製造方法 |
| US20060273435A1 (en) * | 2005-06-06 | 2006-12-07 | Mou-Shiung Lin | Chip Package |
| CN101569008A (zh) * | 2007-09-19 | 2009-10-28 | 日本电气株式会社 | 半导体装置及其制造方法 |
| WO2011065544A1 (ja) * | 2009-11-27 | 2011-06-03 | 日本電気株式会社 | 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法 |
| JP2013074025A (ja) * | 2011-09-27 | 2013-04-22 | Shin Etsu Polymer Co Ltd | 導電パターン形成基板の製造方法及び導電パターン形成基板 |
| CN112655285A (zh) * | 2018-10-05 | 2021-04-13 | 株式会社东芝 | 半导体封装 |
| CN112053960A (zh) * | 2020-09-10 | 2020-12-08 | 山东傲天环保科技有限公司 | 一种高堆叠封装结构及其形成方法 |
| CN112053962A (zh) * | 2020-09-14 | 2020-12-08 | 山东傲天环保科技有限公司 | 一种系统级堆叠封装及其制备方法 |
| CN113169075A (zh) * | 2021-02-08 | 2021-07-23 | 广东省科学院半导体研究所 | 一种芯片互连封装结构及方法 |
| CN114121680A (zh) * | 2021-10-21 | 2022-03-01 | 广东佛智芯微电子技术研究有限公司 | 一种多芯片立体化封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420574B (zh) | 2022-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101734882B1 (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
| KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
| TWI556400B (zh) | 堆疊式扇出半導體晶片 | |
| US9165878B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| CN109585391A (zh) | 半导体封装件及其形成方法 | |
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| CN108666280A (zh) | 封装结构 | |
| KR101713643B1 (ko) | 칩 패키지 | |
| CN109524378A (zh) | 封装结构 | |
| JP3574450B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
| TW201631701A (zh) | 以聚合物部件爲主的互連體 | |
| US9462704B1 (en) | Extended landing pad substrate package structure and method | |
| US7772033B2 (en) | Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same | |
| US20220102282A1 (en) | Semiconductor package | |
| KR102506697B1 (ko) | 관통 몰드 볼 커넥터를 포함하는 반도체 패키지 | |
| CN102751254A (zh) | 半导体封装件、应用其的堆迭封装件及其制造方法 | |
| US7704792B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104396008A (zh) | 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 | |
| KR101811945B1 (ko) | 반도체 패키지 및 이를 제조하는 방법 | |
| CN112054005B (zh) | 电子封装件及其制法 | |
| CN114628340A (zh) | 电子封装件及其制法 | |
| CN114420574B (zh) | 一种柔性封装构件及其形成方法 | |
| KR20170135453A (ko) | 관통 몰드 볼 커넥터 및 엘리베이트 패드를 포함하는 반도체 패키지 및 제조 방법 | |
| KR101345035B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US20220077053A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A flexible packaging component and its formation method Effective date of registration: 20231007 Granted publication date: 20220621 Pledgee: Industrial and Commercial Bank of China Limited Weihai Branch Pledgor: WEIHAI JIARUI OPTOELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980059987 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |