CN114121680A - 一种多芯片立体化封装结构及封装方法 - Google Patents

一种多芯片立体化封装结构及封装方法 Download PDF

Info

Publication number
CN114121680A
CN114121680A CN202111228178.8A CN202111228178A CN114121680A CN 114121680 A CN114121680 A CN 114121680A CN 202111228178 A CN202111228178 A CN 202111228178A CN 114121680 A CN114121680 A CN 114121680A
Authority
CN
China
Prior art keywords
chip
carrier plate
ports
packaging
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111228178.8A
Other languages
English (en)
Inventor
赵迎宾
杨斌
崔成强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202111228178.8A priority Critical patent/CN114121680A/zh
Publication of CN114121680A publication Critical patent/CN114121680A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明属于芯片封装技术领域，特别涉及一种多芯片立体化封装结构及封装方法，该封装方法包括以下步骤：提供载板，沿载板的厚度方向的一侧面制作预设线路，预设线路向载板的边缘电性引出；提供多个元件，元件为芯片、晶片、散热片或功能区的一种或多种，芯片、晶片和功能区的端口设置在其各自的边缘；在真空环境下对多个元件进行空间翻转形成立方结构，并在立方结构的棱边通过粘合剂密封连接；将载板的预设线路的端口与多个元件的端口通过柔性导电线材键合连接；对立方结构的外表面包裹塑封料形成塑封层。本申请通过柔性导电线材实现多个芯片之间的互连，能够使互连线长度显著缩短，减少对信号传输的影响，提升芯片的性能。

Description

一种多芯片立体化封装结构及封装方法
技术领域
本发明属于芯片封装技术领域，特别涉及一种多芯片立体化封装结构及封装方法。
背景技术
目前大部分集成电路均采用平面封装形式，即在同一个平面内集成单个芯片的封装技术。由于受到面积的限制难以在同一平面上集成多个芯片。所谓立体封装是一项近几年来新兴的一种集成电路封装技术，突破了传统的平面封装的概念，它是在三维立体空间内实现单个封装体内堆叠多个芯片以封装芯片或裸片的封装技术。然而现有的立体封装技术基本上是将多个芯片采用“层叠+垂直导通”式的封装方法，这种封装结构具有线路较为分散且复杂、导电线路过长等缺点。
因此，现有技术有待改进和发展。
发明内容
本发明的目的在于提供了一种多芯片立体化封装结构及封装方法，能够使互连线长度显著缩短，减少对信号传输的影响，提升芯片的性能。
第一方面，本发明提供的一种多芯片立体化封装方法，包括以下步骤：
提供载板，沿所述载板的厚度方向的一侧面制作预设线路，所述预设线路向所述载板的边缘电性引出；
提供多个元件，所述元件为芯片、晶片、散热片或功能区的一种或多种，所述芯片、晶片和功能区的端口设置在其各自的边缘；
在真空环境下对多个所述元件进行空间翻转形成立方结构，并在所述立方结构的棱边通过粘合剂密封连接；
将所述载板的预设线路的端口与多个所述元件的端口通过柔性导电线材键合连接；
对所述立方结构的外表面包裹塑封料形成塑封层。
本技术方案提供了多芯片立体化封装方法，通过在载板形成有预设线路，将包括芯片、晶片、散热片或功能区的多个元件空间翻转后形成立方结构，再通过柔性导电线材将预设线路的端口与元件的端口连接，最后进行塑封处理，形成立体化的封装结构。通过该方法形成空间互联线路，缩小多个芯片在二维平面中的占用面积，高效利用多芯片立体化的空间。
可选地，所述预设线路的制作包括以下步骤：
在所述载板的厚度方向的一侧面的边缘蚀刻具有预设线路形状的凹槽；
提供纳米导电金属颗粒，将所述纳米导电金属颗粒填充于所述凹槽中；
采用激光对所述纳米导电金属颗粒进行照射，使所述纳米导电金属颗粒烧结形成所述预设线路。本技术方案在载板的边缘刻蚀有凹槽，并在凹槽内填充纳米导电金属颗粒，形成预设线路，通过预设线路便于各元件之间的互连。
可选地，所述柔性导电线材的两端沉积有导电金属单质。导电金属单质便于预设线路的端口与元件的端口键合连接。
可选地，所述柔性导电线材在所述预设线路的端口与多个所述芯片的端口通过压焊方式键合。
第二方面，本发明提供的一种多芯片立体化封装结构，包括：
载板；
多个元件，所述元件为芯片、晶片、散热片或功能区的一种或几种；
所述载板和多个所述元件封装形成立方结构，所述立方结构内形成有真空密封腔体，所述载板、芯片、晶片和功能区的端口分别向立方结构的各棱边电性引出并通过柔性导电线材互连。
可选地，所述柔性导电线材的两端沉积有导电金属单质。
可选地，所述柔性导电线材为聚(3,4-乙烯二氧噻吩)与聚苯乙烯磺酸纺丝而成的导电聚合物纤维。
可选地，所述柔性导电线材为石墨烯、碳纳米管或纳米金属颗粒的任一种与聚合物形成的纳米复合材料。
可选地，所述功能区包括时钟模块、电源模块、通信模块和存储模块。
可选地，所述散热片为绝缘散热片。
由上可知，本多芯片立体化封装结构通过柔性导电线材从立方结构的棱边处跨过，使多个元件直接互连，最大限度缩短了引线长度，相较于传统的硅通孔互连技术，本申请的技术方案其互连线长度显著缩短，信号传输得更快且所受干扰更小；也不需要在芯片上钻设通孔等繁杂、高精度要求的工序，简化封装工序，降低了封装难度；多个芯片在二维层面中只占用了一个芯片的面积，实现更高的集成度。此外，元件可根据实际散热性能替换成绝缘散热片，对芯片的散热效果比二维结构中的集成芯片中的散热效果更好。
本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
图1为本发明多芯片立体化封装方法的系统框图。
图2为本发明制作预设线路的步骤流程图。
图3为本发明多芯片立体化封装结构封装前的展开图。
图4为本发明封装成立方结构的示意图。
图5为本发明立方结构通过柔性导电线材互连后的示意图。
标号说明：1、载板；11、凹槽；2、第一芯片；3、第二芯片；4、功能区；5、晶片；6、散热片；7、柔性导电线材。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
图1示出本申请多芯片立体化封装方法的系统框图。包括以下步骤：
S1、提供载板1，沿载板1的厚度方向的一侧面制作预设线路，预设线路向载板1的边缘电性引出；
S2、提供多个元件，元件为芯片、晶片5、散热片6或功能区4的一种或多种，芯片、晶片5和功能区4的端口设置在其各自的边缘；
S3、在真空环境下对多个元件进行空间翻转形成的立方结构，并在立方结构的棱边通过粘合剂密封连接；
S4、将载板1的预设线路与多个元件的端口通过柔性导电线材7键合连接；
S5、对立方结构的外表面包裹塑封料形成塑封层。
图2示出了在载板1上制作预设线路的步骤流程图。
提供载板1，载板1可采用玻璃载板、有机载板、不锈钢载板、合金载板、FR2载板、FR4载板、FR5载板或BT树脂载板等。为了实现在立体空间下，承载在载板1上的多个元件之间互连，在沿载板1的厚度方向的一侧面制作预设线路，预设线路通过将端口重新布局到载板1的边缘处，元件可以垂直排列在载板1的边缘表面并与之固定，再通过柔性导电线材7在元件之间的端口、元件与载板1上的预设线路的端口实现一一电气连接。在本实施例中，元件可以是芯片、晶片5、散热片6或功能区4的一种或多种，其中功能区4为时钟模块、电源模块、通信模块、存储模块等为芯片提供基础功能的模块。
在载板1的一侧面制作预设线路需要刻蚀凹槽11，由于载板1的硬度高，脆性大，若采用普通的激光直接形成凹槽11，一方面玻璃容易崩碎、打出来的孔没法做到很圆滑，同时易在孔径和线路槽周围形成残渣颗粒。为此，本申请提供了激光改性和化学腐蚀结合的方式，在载板1上形成相应的凹槽11。
在实际应用中，该方式具体包括以下步骤：首先，采用对应的激光对载板1上具有预设线路形状的区域进行照射改性；然后将载板1浸泡于氢氟酸或氟化氢溶液中进行蚀刻，使载板1上形成具有预设线路形状的凹槽11。
在本实施例中，预设线路采用激光熔覆成形技术，在凹槽11内持续性地填充纳米导电金属颗粒，将激光器的激光功率范围调整为100mV~30W之间，频率范围为50KHz~1000KHz，激光束发射的激光直接照射在凹槽11内容纳的纳米导电金属颗粒的表面，由此在凹槽11内形成有纳米导电金属颗粒的烧结体上，最终得到所需的具有预设线路形状的凹槽11的载板1。其中，纳米导电金属颗粒为纳米银颗粒、纳米金颗粒或纳米锡颗粒中的一种或多种组合物。
为了便于封装成立体化结构，载板1的形状为矩形结构，在本实施例中，凹槽11可以成排布置在载板1的厚度方向的一侧面的边缘一侧、边缘两侧、三个边缘或者四个边缘。原因在于，一方面，多个芯片封装后需要增设散热片6以满足散热性能的要求，而在载板1上布置散热片6的一侧边缘仅需要与芯片实现物理连接而不需要电气连接，故载板1在与散热片6相接的边缘处不布置凹槽11；另一方面，相邻两垂直平面布置的芯片的端口在其边缘处的空间跨度较小，有效减少芯片与芯片之间的引线长度。
芯片封装后其在运行过程中产生的热量难以及时排出，导致热量累积使部分区域的温度过高，长期的高温会严重影响设备的性能、可靠性以及使用寿命。因此电子封装的散热变得越发的重要。芯片在工作时会产生大量的热量，需要利用具有高导热系数的散热片6，将芯片的热量导向散热片6，再将散热片6中的热量散发出去。散热片6还需具备绝缘性，防止端口之间误触造成短路，避免引起芯片损坏。六方氮化硼是一种二维片状材料，结构类似于石墨烯，由于其属六方晶系，使其具有优异的绝缘性能、导热性能、抗氧化性能等，适用于应用在本封装结构中。
图3示出了多芯片立体化封装结构封装前的展开图。如图所示，包括载板1、第一芯片2、第二芯片3、晶片5、功能区4和散热片6共计六个单元。除散热片6外，其他元件的端口均排列在各元件的边缘且朝向外侧。其中，第一芯片2、载板1、第二芯片3和功能区4与均散热片6相邻，故其下端边缘不布置端口或者端口留空。空间翻转过程在真空环境下进行，以第一芯片2的右侧面翻转到与载板1的表面接触，并在其结合面之间涂敷粘合剂进行粘接，粘合剂可采用环氧树脂等液态胶粘剂，粘合剂凝胶后起初步固定成形作用。同理，依次对第二芯片3、功能区4、晶片5和散热片6进行翻转和粘接处理形成立方结构。立体化处理后的结构如图4所示。待粘合剂初步固化后，再次在立方结构的棱边处涂敷粘合剂密封，由于立方结构内形成真空密封腔体，在常态下外界大气压作用在芯片的表面，使多个芯片的边缘相互压紧形成一定的预紧力，进一步增加立方结构的强度和紧密性。
引线键合作为常规的芯片封装互连工艺，是通过使用细金属线使引线框架与载板1上的焊盘连接以实现电气连接的。不同于传统的封装方式，本封装结构由于立体化处理后引线暴露在外，又不便于设置保护胶以保护细金属线，因此采用柔性导电线材7作为本封装结构的引线，有效杜绝引线断裂失效等问题的发生。
柔性导电线材7为具有可导电、可弯曲、不易断等特征的柔性导电线材，使载板1与芯片、芯片与芯片之间形成空间互联线路。在本实施例中，柔性导电线材7提供了两种材质，一种为聚(3,4-乙烯二氧噻吩)与聚苯乙烯磺酸纺丝而成的导电聚合物纤维，另一种为石墨烯、碳纳米管或纳米金属颗粒的任一种与聚合物形成的纳米复合材料。
PEDOT是EDOT（3,4-乙烯二氧噻吩）的聚合物，PSS是聚苯乙烯磺酸。PEDOT:PSS即是由PEDOT和PSS两种物质组成的高分子聚合物的水溶液，其导电率很高，根据不同的配方，可以得到导电率不同的水溶液。PEDOT:PSS水溶液制备成导电纤维的方法主要有三种：表面改性、湿法纺丝和凝胶法。湿法纺丝是一种制备化学纤维的常用方法之一，较为广泛的应用于制备导电聚合物纤维中。湿法纺丝是由PEDOT:PSS水溶液挤入到一个含有能与溶剂互溶但不溶解聚合物的低分子液浴中所构成。在这个凝固浴中，聚合物从溶液中沉淀出来，形成一种含有相当多溶剂和沉淀剂的、固体的“冻胶丝”，再将其干燥以除掉多余的溶液，得到导电纤维。
在本实施例中，使用丙酮/异丙醇作为凝固浴体系，通过湿法纺丝方法制备出PEDOT:PSS导电纤维，其纤维拉伸强度可达到100MPa，体现出优良的力学性能和电学性能。为了进行增强导电纤维的力学性能和电学性能，可在丙酮/异丙醇凝固浴的基础上，向凝固浴加入氯化锂，氯化锂能够促进了纤维的形成，提高了纤维的强度，也使纤维导电性提升。
柔性导电线材7还可以是以碳纳米管、银纳米线、银纳米球、石墨烯、纳米金属颗粒作为纳米导电相与聚合物复合而成的导电复合材料。其中纳米金属颗粒复合材料表现出显著优于其他复合材料的综合特性。
由于芯片的端口和预设线路的端口均为金属材质，PEDOT:PSS导电纤维或纳米复合材料无法直接进行可靠键合，故需要经过特殊工序处理后，在柔性导电线材7的两端沉积导电金属单质才能键合。在本实施例中，采用真空蒸镀法，以柔性导电线材7的两端作为基材，以金、银、或铜作为镀料，在真空环境下加热，使其原子或者分子从表面气逸出，形成蒸汽流，入射到柔性导电线材7的两端的表面，凝结形成导电涂层。柔性导电线材7经过真空蒸镀后，可与芯片的端口以及预设线路的端口进行键合。
与细金属线的引线键合工艺相同，柔性导电线材7也可采用超声波焊接的方式实现互连。封装的最后一个步骤为对立方结构的外表面包裹塑封料形成塑封层。塑封层可采用封装用环氧树脂，例如，双酚A型环氧树脂、溴化环氧树脂、酚醛清漆型环氧树脂、双酚F型环氧树脂、氢化双酚A型环氧树脂、缩水甘油基胺型环氧树脂、乙内酰脲型环氧树脂、脂环式环氧树脂、三羟基苯基甲烷型环氧树脂、双-二甲酚型或双酚型环氧树脂或该些之混合物、双酚S型环氧树脂、双酚A酚醛清漆型环氧树脂、四苯基酚醇(PHENYLOL)乙烷型环氧树脂、杂环式环氧树脂、二缩水甘油基苯甲酸脂树脂、四缩水甘油基二甲酚基乙烷树脂、含有萘基之环氧树脂、含氮之环氧树脂、具有二环戊二烯骨架之环氧树脂、缩水甘油基甲基丙烯酸酯共聚合系环氧树脂、环己基马来酰亚胺与缩水甘油基甲基丙烯酸酯之共聚合环氧树脂、CTBN改质环氧树脂等。当然，以上的环氧树脂可单独或将2种以上混合使用。塑封层将立方结构塑封后固定效果更佳，可防灰尘，可使柔性导电线材相互绝缘。
综上，本申请的一种多芯片立体化封装方法及用该封装方法制成的封装结构，通过柔性导电线材7从立方结构的棱边处跨过，使多个元件直接互连，最大限度缩短了引线长度，相较于传统的硅通孔互连技术，本申请的技术方案其互连线长度显著缩短，信号传输得更快且所受干扰更小；也不需要在芯片上钻设通孔等繁杂、高精度要求的工序，简化封装工序，降低了封装难度；多个芯片在二维层面中只占用了一个芯片的面积，实现更高的集成度。
在本发明所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本发明的实施例而已，并不用于限制本发明的保护范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多芯片立体化封装方法，其特征在于，包括以下步骤：
提供载板(1)，沿所述载板(1)的厚度方向的一侧面制作预设线路，所述预设线路向所述载板(1)的边缘电性引出；
提供多个元件，所述元件为芯片、晶片(5)、散热片(6)或功能区(4)的一种或多种，所述芯片、晶片(5)和功能区(4)的端口设置在其各自的边缘；
在真空环境下对多个所述元件进行空间翻转形成立方结构，并在所述立方结构的棱边通过粘合剂密封连接；
将所述载板(1)的预设线路的端口与多个所述元件的端口通过柔性导电线材(7)键合连接；
对所述立方结构的外表面包裹塑封料形成塑封层。
2.根据权利要求1所述的一种多芯片立体化封装方法，其特征在于，所述预设线路的制作包括以下步骤：
在所述载板(1)的厚度方向的一侧面的边缘蚀刻具有预设线路形状的凹槽(11)；
提供纳米导电金属颗粒，将所述纳米导电金属颗粒填充于所述凹槽(11)中；
采用激光对所述纳米导电金属颗粒进行照射，使所述纳米导电金属颗粒烧结形成所述预设线路。
3.根据权利要求1所述的一种多芯片立体化封装方法，其特征在于，所述柔性导电线材(7)的两端沉积有导电金属单质。
4.根据权利要求3所述的一种多芯片立体化封装方法，其特征在于，所述柔性导电线材(7)在所述预设线路的端口与多个所述芯片的端口通过压焊方式键合。
5.一种多芯片立体化封装结构，其特征在于，包括：
载板(1)；
多个元件，所述元件为芯片、晶片(5)、散热片(6)或功能区(4)的一种或几种；
所述载板(1)和多个所述元件封装形成立方结构，所述立方结构内形成有真空密封腔体，所述载板(1)、芯片、晶片(5)和功能区(4)的端口分别向所述立方结构的各棱边电性引出并通过柔性导电线材(7)互连。
6.根据权利要求5所述的一种多芯片立体化封装结构，其特征在于，所述柔性导电线材(7)的两端沉积有导电金属单质。
7.根据权利要求5所述的一种多芯片立体化封装结构，其特征在于，所述柔性导电线材(7)为聚(3,4-乙烯二氧噻吩)与聚苯乙烯磺酸纺丝而成的导电聚合物纤维。
8.根据权利要求5所述的一种多芯片立体化封装结构，其特征在于，所述柔性导电线材(7)为石墨烯、碳纳米管或纳米金属颗粒的任一种与聚合物形成的纳米复合材料。
9.根据权利要求5所述的一种多芯片立体化封装结构，其特征在于，所述功能区(4)包括时钟模块、电源模块、通信模块和存储模块。
10.根据权利要求5所述的一种多芯片立体化封装结构，其特征在于，所述散热片(6)为绝缘散热片。
CN202111228178.8A 2021-10-21 2021-10-21 一种多芯片立体化封装结构及封装方法 Pending CN114121680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111228178.8A CN114121680A (zh) 2021-10-21 2021-10-21 一种多芯片立体化封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111228178.8A CN114121680A (zh) 2021-10-21 2021-10-21 一种多芯片立体化封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114121680A true CN114121680A (zh) 2022-03-01

Family

ID=80376355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111228178.8A Pending CN114121680A (zh) 2021-10-21 2021-10-21 一种多芯片立体化封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114121680A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420574A (zh) * 2022-03-31 2022-04-29 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420574A (zh) * 2022-03-31 2022-04-29 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法
CN114420574B (zh) * 2022-03-31 2022-06-21 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Similar Documents

Publication Publication Date Title
US8723304B2 (en) Semiconductor package and methods of fabricating the same
US9064869B2 (en) Semiconductor module and a method for fabrication thereof by extended embedding technologies
CN103295988B (zh) 具有集成插槽的系统级封装
US9147600B2 (en) Packages for multiple semiconductor chips
US20140070397A1 (en) High power semiconductor package subsystems
CN1199927A (zh) 封装集成电路元件及其制造方法
JP2702219B2 (ja) 半導体装置及びその製造方法
CN109801893A (zh) 半导体装置
US20140175625A1 (en) Semiconductor device including at least one element
CN112053962B (zh) 一种系统级堆叠封装及其制备方法
CN105814682B (zh) 半导体装置
CN114121680A (zh) 一种多芯片立体化封装结构及封装方法
CN111370395A (zh) 心率模组的封装结构、封装方法及可穿戴设备
CN112185911A (zh) 包含垂直集成电路的半导体组合件及其制造方法
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
CN103229609B (zh) 第二级互连结构及其制造方法
CN201655787U (zh) 半导体封装结构
CN102403268A (zh) 用于在芯片封装装置中填充接触孔的方法以及芯片封装装置
CN115377024A (zh) 半导体封装结构
CN112928028A (zh) 一种具有嵌入式线路的板级芯片封装方法及其封装结构
CN218385195U (zh) 一种扇出行芯片封装结构
CN206697471U (zh) 一种半导体集成电路的封装结构
CN102270622A (zh) 裸片尺寸半导体元件封装及其制造方法
CN113675149B (zh) 一种具有应力释放结构的引线框架及封装料片
CN212570968U (zh) 一种散热嵌埋封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhao Yingbin

Inventor after: Yang Bin

Inventor after: Hua Xiangang

Inventor before: Zhao Yingbin

Inventor before: Yang Bin

Inventor before: Cui Chengqiang

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230410

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Applicant after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: 528225 room 208, building a, Research Institute of Guangzhou University of technology, Shishan town, Nanhai District, Foshan City, Guangdong Province

Applicant before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Applicant before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.