CN103229609B - 第二级互连结构及其制造方法 - Google Patents

第二级互连结构及其制造方法 Download PDF

Info

Publication number
CN103229609B
CN103229609B CN201180053361.7A CN201180053361A CN103229609B CN 103229609 B CN103229609 B CN 103229609B CN 201180053361 A CN201180053361 A CN 201180053361A CN 103229609 B CN103229609 B CN 103229609B
Authority
CN
China
Prior art keywords
pad
interconnection structure
support column
solder protuberance
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180053361.7A
Other languages
English (en)
Other versions
CN103229609A (zh
Inventor
普卢格萨·M·拉杰
尼蒂什·孔巴特
文奇·辛德曼
饶·R·图马拉
秦娴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Georgia Tech Research Institute
Original Assignee
Georgia Tech Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Georgia Tech Research Institute filed Critical Georgia Tech Research Institute
Publication of CN103229609A publication Critical patent/CN103229609A/zh
Application granted granted Critical
Publication of CN103229609B publication Critical patent/CN103229609B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明的各种实施例提供了一种应力消除、第二级互连结构，其成本低并可包容低TCE封装和印刷电路板之间的TCE失配。互连结构的各种实施例的是可再用的，并且还可以扩展到从约1毫米（mm）至约150微米（μm）的节距。该互连结构包括至少一个第一焊盘、支撑柱以及焊料突起，其中，所述第一焊盘和支撑柱可适于基本上吸收所有的塑性应变，并因此，提高两电子元件之间的顺度。本发明的互连结构的通用性、可缩放性和应力消除特性使得其是一种应用于当前二维和不断发展的三维集成电路结构的理想结构。

Description

第二级互连结构及其制造方法
对相关申请的交叉引用
本申请要求2010年9月28日提交的第61/387209号美国临时专利申请，以及2011年7月18日提交的第61/509209号美国临时专利申请的权益，现将两者全文纳入本文作为参考就如同已经在下文中完全阐述了一样。
背景
1、领域
本发明的各种实施例涉及第二级互连结构，其中互联结构的功能可被改变以达到预期的细节距和低应力性能，同时还涉及该互连结构的制造和使用方法。
2、对相关技术的描述
互联方便了在电子系统中的各种电子元件之间的电连通。一“第一级”互连，例如，方便了集成电路（“IC”）和封装引线框架之间的电连通。而一“第二级”互连，例如，方便了封装和印刷电路板（“PCB”）之间的电连通。
随着半导体行业从二维集成电路向三维集成电路的迁移，需要新的可实现更高的电气性能的并且可成功地集成异构的IC的第二级互连结构。具体来说，渴望的是具有成本效益的，热-机械性可靠的新的封装技术，以及从大的基体、低热膨胀系数（TCE）封装至细节距的PCB的可提供顺从性和可再用的第二级互连的新的封装技术。
当前使用的有几种第二级互连结构，例如包括：栅格阵列（LGA）封装，其被组装到一个具有柔性针的插座上，柔性针与封装上的连接盘相接触。这些插座通常借助焊料被组装到PCB上。然后，将该封装插入插座内，并因此使它针对处理器升级可被移除并可再用。一种替代结构是基于焊料的不需要底层填料的组件。
然而，随着三维集成电路以及具有细节距的基于硅和玻璃的低TCE介入层封装的板级组装的起步，这些互连结构正面临根本性的挑战。首先，为当前的互连结构提供一个应力消除装置的成本不菲。而较低成本的选择又倾向于会在低TCE封装和PCB之间引出巨大的TCE失配。其次，在使用传统的焊料成分的情况下，这种失配继而会根本性的限制对节距尺寸的缩小。第三，目前的底部填充要求会阻碍可再用性。
因此希望得到一种可解决这些根本性限制的，并且在不影响成本、再用性或电气性能的情况下可提升热-机械可靠性的替代性的第二级互连结构。
发明概要
本发明的示例性实施例中提供两个电子元件之间的互连结构，其中，基本上所有的互连结构所产生的塑性应变都由支撑柱吸收。
在示范性实施例中，该互连结构包括：第一焊盘，与所述第一焊盘相对的第二焊盘，该第一焊盘和该第二焊盘之间设置至少一个支撑柱，以及具有一顶表面和一底表面的焊料突起，其中，所述第二焊盘设置在该焊料突起的顶表面上。
该互连结构还可以包括多个设置在所述第一焊盘和第二焊盘之间的支撑柱。可在该多个支撑柱之间设置聚合物复合材料，该聚合物复合材料例如但不限于是一低弹性模量的聚合物。
在一些实施例中，所述至少一个支撑柱可以是铜包覆的聚合物。
在一些实施例中，所述第二焊盘的大小被设置为足以防止该焊料突起的毛细作用。
在一些实施例中，所述第一焊盘和第二焊盘可以是由铜制成，并且其厚度可以是约15微米。
在一些实施例中，所述至少一个支撑柱可以是由铜制成的，直径可以为约5至15微米，长度可以为约10至50微米。所述至少一个支撑柱的直径与长度之比可以为约1：2至约1：10。
在一些实施例中，焊料突起可以是锡、银、铜、铅，或它们的组合。
在另一个示例性实施例中，该互连结构包括：与第一电子元件相邻的第一焊盘，具有顶表面和底表面的焊料突起，设置于该焊料突起的顶表面上的第二焊盘，设置在该第一焊盘和该第二焊盘之间的至少一个支撑柱，以及第三焊盘，该第三焊盘被设置在该焊料突起的底表面上以使得其与第二电子元件相邻。
该互连结构还可以包括多个设置在所述第一焊盘和第二焊盘之间的支撑柱。可在该多个支撑柱之间设置聚合物复合材料，该聚合物复合材料例如但不限于是一低弹性模量的聚合物。
在又一个示例性的实施例中，互连结构包括：第一焊盘，具有顶表面和底表面的焊料突起，以及设置于该第一焊盘和该焊料突起之间的至少一个支撑柱，其中，所述至少一个支撑柱穿透该焊料突起的顶表面。
该互连结构还可以包括多个在第一焊盘和焊料突起之间设置的支撑柱。另外，所述至少一个支撑柱可以是铜包覆的聚合物。
本发明的示例性实施例中还提供制造该互连结构的方法，其包括：将至少一个第一焊盘形成在第一封装衬底上，在该至少一个第一焊盘的周围沉积抗光蚀剂，对临近该第一焊盘的该至少一个支撑柱进行镀敷并且在同一步骤中对临近该第二焊盘的该至少一个支撑柱进行镀敷，对临近该至少一个第二焊盘的一焊料凸起进行镀敷，以及去除抗光蚀剂。
该方法还可以包括在PCB上的图案化出至少一个第三焊盘；并且对互联结构进行组装以使得该焊料突起被放置在临近所述至少一个第三焊盘的位置上。对所述至少一个支撑柱、所述至少一个第二焊盘以及该焊料凸起的镀覆可以在一个步骤中同时发生。
附图
图1示出了根据本发明的示例性实施例的介于两个电气元件之间的第二级互连结构。
图2示出了根据本发明的示例性实施例的另一种介于两个电气元件之间的第二级互连结构。
图3示出了根据本发明的示例性实施例的另一种介于两个电气元件之间的第二级互连结构。
图4示出了与现有技术相比的一个示例性实施例中的第二级互连结构的塑性应变分布。
图5示出了支撑柱的直径-高度纵横比对于施加到焊料突起上的塑性应变的影响。
图6示出了根据本发明的示例性实施例的图1中的第二级互连结构的制造方法。
图7示出了根据本发明的示例性实施例的图1中的第二级互连结构的另一种制造方法。
图8A和8B分别示出了根据本发明的示范性实施例的图2和图3中的第二级互连结构的制造方法。
详细说明
现在参照附图对本发明的示例性实施例进行详细说明，其中，在所有视图中，相同的标号表示相同的部分。在整个说明书中，各种组件可以被确定为具有特定的值或参数，但是，这些产品仅被作为示例性实施例提供。事实上，由于许多可比参数、大小、范围，和/或值均可被实施，因此，各示例性实施例并不限制本发明的各个方面和概念。
还应当指出的是，除非上下文清楚地另有限定，在本说明书和所附的权利要求书所用的单数形式，例如“一”，“一个”，和“该”等均包括复数参考。例如，参考一个组件的还旨在参考还包括组件的组合物。对组合物中的一种组成物的已用也旨在同时引用该组合物包含的其它组成物。此外，在对优选实施例的描述中，为了清楚起见一般都使用了术语。目的是，每个术语的范围都应被设想为本技术领域的技术人员所理解的其最广泛的含义，并包括以类似的方式操作，以实现类似目的的所有技术等同物。
此处所记载的数值可能以“约”或“近似”一个特定的值的形式出现，这旨在涵盖一个特定值以及与该特定值相对接近但并不完全相等的其他值。“包括”或“包含”是指，至少被提及的化合物、元素、颗粒或方法步骤是存在于该组合物或物品或方法中的，但并不排除其它化合物、材料、粒子，方法步骤的存在，即使其它的这类化合物、材料，粒子，方法步骤与所提及的具有相同的功能。
它也应当理解，提及一个或多个方法步骤并不排除存在附加的方法步骤或介于明确提及的方法步骤之间的方法步骤。同样，它也应当理解，提及组合物中的一个或多个部件的不排除其存在明确提及之外的其他部件。
如本文所用，术语“互连”和“互连结构”可以互换使用，并指代可以被用来连接一个电子系统中的跨被普遍接受的六级互连中的一个或多个级来连接若干电子元件的设备。另外，术语印刷布线板（“PWB”）和印刷电路板（“PCB”）也可以互换使用。此外，也应理解的是，术语“相邻”可以指，例如，在下方，在上方和/或在旁边。
本发明的各种实施例提供的了一种应力-消除、第二级互连结构，它成本低并且有助于解决低TCE的封装和PCB之间的TCE失配。各种实施例的互连结构可再用，并且还可以缩放到从约1毫米（mm）至约150微米（μm）的节距。
本发明的互连结构的通用性，可伸缩性和应力消除特性使得其可以成为被用在当前的二维和不断发展的三维集成电路结构之中的一个理想的结构。
参照图1，图2和图3，示出了示例性实施例的互连结构。互连结构的各种实施例均设置在两个电子元件之间，更具体地说，在一个低TCE的封装和一印刷电路板之间。如图所示，在两电子元件可设置至少一个互连结构，但应理解的是，也可以在两电子元件之间设置多个互连结构。应当理解的是，尽管各种互连结构在各实施例中略有不同，但它们都包括：至少一第一焊盘，一支撑柱，和一焊料突起，其中，所述第一焊盘和支撑柱可起到基本上吸收所有的塑性应变的作用，并因此可增强顺度。
图1中所示的互连结构105包括第一焊盘120，具有一顶表面和一底表面的焊料突起125，以及设置在第一焊盘120和焊料突起125的顶表面之间的至少一个支撑柱130。第一焊盘120和支撑柱130可以用许多种导电材料制成，以方便两个电子元件110、115之间的导电性，这些材料例如但不限于，铜，铝，或它们的组合。可以围绕支撑柱130设置聚合物以为支撑柱130提供进一步的支撑，该聚合物例如是诸如聚酰亚胺和硅酮等低模量的聚合物。支撑柱130也可以是一金属包覆的聚合物，其中，所述内侧包括聚合物，而外侧包括铜，铝，或它们的组合。应当理解的是，支撑柱130具有足够的厚度以应对两电子元件110、115之间流动的电流。在一些实施例中，可以在第一焊盘120和焊料突起125之间布置一个支撑柱130。而在其它实施例中，可以在第一焊盘120和焊料凸起125之间布置多个支撑柱130。在本实施例中，聚合物材料可被设置在该多个支撑柱130之间，以提供进一步的结构支撑。
焊料突起125在形状上可以基本上是球形的，并可以由例如，锡，银，铜，铅，或它们的组合等材料制成。应当理解的是，第一焊盘120和支撑柱130的材料必须是熔点高于焊料突起125的熔点的材料，从而在焊料熔化后第一焊盘120和支撑柱130不会熔化。在一些实施例中，支撑柱130可以穿透焊料突起125的顶表面。当互连结构105和该两个电子元件110、115被压缩在一起并结合起来时，第一焊盘120和支撑柱130会基本上吸收所有在互连结构的测试和运行中由于热或机械或热－机械加载而施加于互连结构105的塑性应变。因此，焊料突起125接收最小的应力并且互连结构的可靠性和耐久性会得到增强。
参照图2，其中示出的另一示例性实施例的设置在两个电子元件210、215的之间的互连结构205。该互连结构的205的实施例包括第一焊盘220，与该第一焊盘220相对设置的第二焊盘235，以及设置在两者之间的支撑柱230。该互连结构205还包括具有顶表面和底表面的焊料突起225，其中，所述第二焊盘235设置的焊料突起225的顶表面上，并且可进一步在该焊料突起225的底表面上设置一第三焊盘240。
如上所述，第一焊盘220，第二焊盘235，和第三焊盘240可以由铜，铝，或它们的组合制成。应当理解，虽然本实施例中的互连结构提供了三种焊盘，但各种实施例中可以有它们的各种变化（例如，第一和第三焊盘，第一和第二焊盘，第二和第三焊盘，等等）。支撑柱230也可以由铜，铝，或它们的组合制成。如图2中所示，一个支撑柱230可被设置在第一焊盘220和第二焊盘235之间。在另一个替换性的实施例中，如在图3中示出，可在第一焊盘220和第二焊盘235之间设置多个支撑柱230。这些支撑柱230可以进一步被一低模量的聚合物支撑，但是，该低模量的聚合物并不是必要的。
焊料突起225可以基本上是球形的，并可以由材料，例如，锡，银，铜，铅，或它们的组合。当互连结构205和两个电子组件210、215压缩在一起并结合，第一焊盘220，第二焊盘235，第三焊盘240，和支撑柱230作为吸收基本上所有由于互联结构的测试和运行过程中的热或机械或热－机械加载而作用于互连结构205上的塑性应变。因此，焊料突起225接收最小的塑性应变，而互连结构的可靠性和耐用性得到提高。
应当理解，可将各种示例性实施例中描述的元素进行互换和/或合并以创建其它实施例，因此，本文所提供的实施例决不是限制性的。
可对互连结构的各种实施例进行调节，以实现所需的节距尺寸，例如，从约1毫米（mm）至约150微米（μm），因此，本示例性实施例的互连结构适用于三维中介层的应用。具体而言，第一，第二，和第三焊盘的厚度范围可以从约10微米至约15微米。此外，支撑柱的直径范围可以是从约5微米至约15微米，长度范围从约10微米至约50微米。在示范性实施例中，支撑柱230的直径与长度的纵横比为约1：2至约1：10。
如所描述的，各种实施例的支撑柱可以包容封装和电路板之间的部分TCE失配。在没有支撑柱的情况下，变形所引起的最大等效塑性应变会被施加在焊料突起上。然而，在这里所描述的示例性实施例中，如在图4中所示出的，该最大等效塑性应变是施加在支撑柱上的，而施加到焊料突起的应变是最小的。应当理解的是，支撑柱的直径与高度的纵横比直接影响施加在焊料凸点上的塑性应变。应进一步理解的是，一个较高的纵横比会降低施加到焊料突起的塑性应变，如在图5中所描绘的那样。但是，在确定一个最佳的纵横比时还必须考虑制造的可行性。
可以如在图6和图7中示出的那样使用电镀法、或非电解镀，或它们的组合，来制造图1中所示的互连结构105。图6示出了该互连结构的制造工艺步骤的，其中，该互连结构包括至少一个由铜，铝，或它们的组合制成的支撑柱。如上所述，可以可选的用一种聚合物材料对支撑柱进行支撑。其第一个步骤包括：提供带有至少一个第一焊盘的中介层305。可继而在该中介层上沉积种晶层310。可以随后在该种晶层和第一焊盘上沉积镀覆掩模层315。然后，可以从第一焊盘的表面上除去镀覆掩模层320，如果使用了低模量的聚合物的话，就可以在第一焊盘上沉积该低模量的聚合物325。然后在该低模量的聚合物中定义至少一个过孔330。然后可以为过孔涂覆铜，铝，和/或它们的组合，以定义支撑柱235。继而可移除该掩模和种晶层340。然后可将该中介层、第一焊盘和支撑柱组装在PCB基板上的焊料突起上345。
参照图7，其中示出的制造的互连结构的工艺步骤，该互联结构包括至少一个支撑柱，其中，该所述至少一个支撑柱是由金属包覆的聚合物。正如上文所述，该聚合物能够包覆有铜，铝，或它们的组合。在此示例中，第一个步骤中还是包括提供带有至少一个第一焊盘的中介层405。通过注射成型、转移，和印刷在该些第一焊盘形成至少一个聚合物线410。继而可以通过用铜，铝，和/或它们的组合对聚合物线进行非电解镀法以创建金属包覆的聚合物支撑柱415。然后，可以将中介层、第一焊盘和支撑柱组装在设置于基板上的焊料突起上420。
如图8a和8b所示，也可以使用非电镀技术，电镀技术，或它们的组合分别制造图2和图3中所示的互连结构。如图所示，首先对封装基板进行清洁505。然后可以在封装基板的两侧层叠应力缓冲层510。随后可以在该应力缓冲层上沉积约0.3至约0.5微米厚的非电解铜种晶层515。使用光刻技术在520、电解镀铜技术525，和光致抗蚀剂的剥离技术530中的至少一种来形成第一焊盘。然后可以围绕所述至少一个第一焊盘沉积液体或干膜光致抗蚀剂，并可利用光刻技术定义通道535。
然后可以在通道内镀铜以在同一个步骤形成所述至少一个支撑柱和所述至少一个第二焊盘540。在一个步骤中同时镀覆支撑柱和所述第二焊盘的是相比传统的两个步骤的方法的改进。通过在一个步骤中同时镀覆支撑柱和所述第二焊盘，所述第二焊盘的大小可能会受到限制，如图8a中示出。然而，如在图8b中所示出的，可通过制造多个支承柱的而增加所述第二焊盘的大小。如本领域技术人员将会理解的，增加的第二焊盘大小可更好地包含焊料突起，并防止焊料凸点的毛细作用以及对支撑柱的干扰。可替换的是，可以在不同的步骤中制造所述支撑柱和所述第二焊盘以增加第二焊盘的大小。然后可以临近该至少一个第二焊盘镀覆焊料突起545。应当理解，也可以在镀覆支撑柱和第二焊盘的同时镀覆焊料突起，这样可使得支撑柱、第二焊盘和焊料凸点的镀覆都发生在一个步骤中。然后可以剥离光致抗蚀剂和种晶层并可对封装基板对应切块550。最后，可以在PCB上图案化形成至少一个第三焊盘并可将PCB与封装基板进行组装560。
前面已经与结构和功能的详细信息一道对许多特点和优点已在前面的描述。虽然已经公开了本发明的几种形式，但在不脱离其下面的权利要求及其等同物所限定的本发明的精神和范围的前提下的方案，特别是对部件的形状、大小，和布置等事项的许多修改、添加或删除均应理解为对本领域技术人员是显而易见的。因此，特别保留的是此处的教导可能暗示的其他的改变例或实施例，因为它们均包含在这里所附的权利要求的广度和范围之内。

Claims (25)

1.介于两个电子元件之间的互连结构，其包括：
第一焊盘；
与该第一焊盘相对的第二焊盘；
设置于第一焊盘和第二焊盘之间的多个支撑柱；
以及具有顶表面和底表面的焊料突起，其中，所述第二焊盘设置于焊料突起的顶表面上；
其中：所述电子元件包括低热膨胀系数封装和印刷电路板。
2.根据权利要求1的互连结构，其还包括设置于多个支撑柱之间的聚合物复合材料。
3.根据权利要求2的互连结构，其中，所述聚合物复合材料包括低模量的聚合物。
4.根据权利要求1的互连结构，其中，所述至少一个支撑柱包括铜包覆的聚合物。
5.根据权利要求1的互连结构，其中，所述第二焊盘具有足以防止所述焊料突起的毛细作用的尺寸。
6.根据权利要求1的互连结构，其中，所述第一焊盘和第二焊盘由铜制成。
7.根据权利要求1的互连结构，其中，所述第一焊盘和第二焊盘为约15微米厚。
8.根据权利要求1的互连结构，其中，所述多个支撑柱的每一个由铜制成。
9.根据权利要求1的互连结构，其中，所述多个支撑柱的每一个直径为约5至15微米。
10.根据权利要求1的互连结构，其中，所述多个支撑柱的每一个的长度约10至50微米。
11.根据权利要求1的互连结构，其中，所述多个支撑柱的每一个具有的直径与长度的比值为从约1:2至约1:10。
12.根据权利要求1的互连结构，其中，所述焊料突起是锡，银，铜，铅，或它们的组合。
13.根据权利要求1的互连结构，其中，基本上所有的由互连结构所产生的塑性应变均被多个支撑柱吸收。
14.互连的电子设备的系统，该系统包括：第一电子元件；第二电子元件；以及介于第一和第二电子元件之间的互连结构，其中，所述互连结构包括：临近第一电子元件的第一焊盘；具有顶表面和底表面的焊料突起；设置在第一焊盘和焊料突起的顶表面之间的多个支撑柱；以及
设置在焊料突起的顶表面上的第二焊盘，从而使得所述第二焊盘与所述第二电子元件相邻。
15.根据权利要求14所述的系统，其中，所述互连结构还包括设置在焊料突起的顶表面上的第三焊盘，所述多个支撑柱设置在第一和第三焊盘之间。
16.根据权利要求14所述的系统，其中，所述第一电子元件包括低膨胀系数封装，且所述第二电子元件包括印刷电路板。
17.根据权利要求14的系统，其中，还包括设置在多个支撑柱之间的聚合物复合材料。
18.根据权利要求14的系统，其中，基本上所有的互连结构所产生的塑性应变均被多个支撑柱吸收。
19.介于两个电子元件之间的互连结构，其特征在于，包括：第一焊盘；具有顶表面和底表面的焊料突起；以及设置在第一焊盘和焊料突起之间的多个支撑柱，其中，所述多个支撑柱均穿过该焊料突起的顶表面。
20.根据权利要求19的互连结构，其中，所述多个支撑柱均包括由铜包覆的聚合物。
21.介于两个电子元件之间的互连结构的制作方法，包括：
在第一封装基板上形成至少一个第一焊盘；
在所述至少一个第一焊盘周围沉积光致抗蚀剂；
在同一个步骤中镀覆至少一个第二焊盘和设置在至少一个第一焊盘和至少一个第二焊盘之间的多个支撑柱；
镀覆所述至少一个第二焊盘侧的焊料突起；
以及除去光致抗蚀剂。
22.根据权利要求21的方法，其进一步包括在PCB上图案化出至少一个第三焊盘。
23.根据权利要求22的方法，其中，还包括对互连结构进行组装以使得焊料突起被放置在临近所述至少一个第三焊盘的位置。
24.根据权利要求21的方法，其中，对所述多个支撑柱、所述至少一个第二焊盘以及焊料突起的镀覆发生在同一个步骤中。
25.根据权利要求21所述的方法，其特征在于，在封装基板上形成至少一个第一焊盘的步骤包括光刻技术。
CN201180053361.7A 2010-09-28 2011-09-20 第二级互连结构及其制造方法 Expired - Fee Related CN103229609B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US38712010P 2010-09-28 2010-09-28
US61/387,120 2010-09-28
US201161509209P 2011-07-19 2011-07-19
US61/509,209 2011-07-19
PCT/US2011/052384 WO2012047506A1 (en) 2010-09-28 2011-09-20 Second level interconnect structures and methods of making the same

Publications (2)

Publication Number Publication Date
CN103229609A CN103229609A (zh) 2013-07-31
CN103229609B true CN103229609B (zh) 2016-12-21

Family

ID=45928059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180053361.7A Expired - Fee Related CN103229609B (zh) 2010-09-28 2011-09-20 第二级互连结构及其制造方法

Country Status (5)

Country Link
US (1) US8970036B2 (zh)
EP (1) EP2622951A4 (zh)
KR (1) KR20130130708A (zh)
CN (1) CN103229609B (zh)
WO (1) WO2012047506A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343420B2 (en) * 2014-02-14 2016-05-17 Globalfoundries Inc. Universal solder joints for 3D packaging
US9335494B2 (en) 2014-05-15 2016-05-10 Tyco Electronics Corporation Optoelectronics structures
US9905527B1 (en) 2016-12-15 2018-02-27 Micron Technology, Inc. Uniform electrochemical plating of metal onto arrays of pillars having different lateral densities and related technology
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
US20200006273A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Microelectronic device interconnect structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
TW200737462A (en) * 2006-03-31 2007-10-01 Ind Tech Res Inst Interconnect structure with stress buffering ability and the manufacturing method thereof
WO2009061282A1 (en) * 2007-11-06 2009-05-14 Agency For Science, Technology And Research An interconnect structure and a method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152557B1 (ko) * 1995-10-17 1998-10-01 김광호 다이 어태치 공정에서 에폭시 테일의 발생을 억제하는 방법
US6190940B1 (en) 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8084841B2 (en) * 2009-05-05 2011-12-27 Georgia Tech Research Systems and methods for providing high-density capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
TW200737462A (en) * 2006-03-31 2007-10-01 Ind Tech Res Inst Interconnect structure with stress buffering ability and the manufacturing method thereof
WO2009061282A1 (en) * 2007-11-06 2009-05-14 Agency For Science, Technology And Research An interconnect structure and a method of fabricating the same

Also Published As

Publication number Publication date
CN103229609A (zh) 2013-07-31
KR20130130708A (ko) 2013-12-02
WO2012047506A1 (en) 2012-04-12
US20130270695A1 (en) 2013-10-17
US8970036B2 (en) 2015-03-03
EP2622951A4 (en) 2016-12-07
EP2622951A1 (en) 2013-08-07

Similar Documents

Publication Publication Date Title
US12009343B1 (en) Stackable package and method
TWI587759B (zh) 三維空間封裝結構及其製造方法
US7956456B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
US6814584B2 (en) Elastomeric electrical connector
KR101925427B1 (ko) 적층가능 마이크로전자 패키지 구조
CN103229609B (zh) 第二级互连结构及其制造方法
US8536700B2 (en) Stackable electronic package and method of fabricating same
US20120013003A1 (en) Bga package with traces for plating pads under the chip
TW200816423A (en) Semiconductor device and method for manufacturing the same
EP1207727A2 (en) Compliant laminate connector
KR101697045B1 (ko) 혼성 프레임 패널을 포함하는 상호접속 구조물
KR20090089267A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판
CN101809740B (zh) 电子部件安装构造体及其制造方法
CN1389005A (zh) 低成本及高可靠度应用的高可靠度插入物
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
CN105810592A (zh) 一种用于堆叠式封装的铜针结构及其制备方法
WO2001089038A2 (en) Elastomeric electrical connector
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
KR20090082844A (ko) 스택 칩 패키지 구조체 및 그 제조 방법
CN1216420C (zh) 可设置无源元件的芯片承载件
US20170033025A1 (en) Semiconductor package
CN103325697A (zh) 半导体封装结构及其制作方法
KR101213187B1 (ko) 다층 ｐｃｂ 기판 및 이를 이용한 반도체 패키지
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법
TW201133664A (en) Semiconductor device and method of confining conductive bump material during reflow with solder mask patch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20170920