CN112053960A - 一种高堆叠封装结构及其形成方法 - Google Patents

一种高堆叠封装结构及其形成方法 Download PDF

Info

Publication number
CN112053960A
CN112053960A CN202010948308.4A CN202010948308A CN112053960A CN 112053960 A CN112053960 A CN 112053960A CN 202010948308 A CN202010948308 A CN 202010948308A CN 112053960 A CN112053960 A CN 112053960A
Authority
CN
China
Prior art keywords
substrate
semiconductor die
layer
circuit substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010948308.4A
Other languages
English (en)
Other versions
CN112053960B (zh
Inventor
孙德瑞
侯新祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shenhao Precision Technology Co ltd
Original Assignee
Shandong Aotian Environmental Protection Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Aotian Environmental Protection Technology Co ltd filed Critical Shandong Aotian Environmental Protection Technology Co ltd
Priority to CN202010948308.4A priority Critical patent/CN112053960B/zh
Publication of CN112053960A publication Critical patent/CN112053960A/zh
Application granted granted Critical
Publication of CN112053960B publication Critical patent/CN112053960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种高堆叠封装结构及其形成方法，该方法包括以下步骤：形成第一封装组件，形成第二封装组件，形成第三封装组件，在柔性基板的中间区域设置所述第一封装组件在所述柔性基板的相对的两个侧边区域设置所述第二封装组件，接着分别形成多个间隔设置的第一穿孔和第二穿孔，接着在所述第一穿孔和所述第二穿孔中沉积金属材料以分别形成第一金属柱和第二金属柱，接着在所述第一封装组件上设置所述第三封装组件，接着将所述柔性基板的相对的两个侧边区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁和所述第三封装组件的侧壁，接着提供一线路基板，将所述第三封装组件电连接至所述线路基板。

Description

一种高堆叠封装结构及其形成方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种高堆叠封装结构及其形成方法。
背景技术
随着人们对电子产品小型化、系统化、多功能等方向的持续追求，超大规模集成电路的特征尺寸在不断缩小。但是，当IC的特征尺寸即将达到物理极限时，人们不得不去寻求新技术、新设计、新材料来“超越摩尔定律”。以POP(Package on Package)堆叠为代表的系统级封装技术就是人们在“超越摩尔定律”之路上的一个里程碑。在现有的POP封装结构中，通常在主封装结构的侧面堆叠一小型封装结构，以提高POP封装结构的集成度，如何提高该类POP封装结构的稳定性，这引起了人们的广泛关注。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种高堆叠封装结构及其形成方法。
为实现上述目的，本发明提出的一种高堆叠封装结构的形成方法，包括以下步骤：
(1)提供一第一电路基板，在所述第一电路基板的两侧边缘区域形成第一导电凸块，将第一半导体管芯贴装在所述第一电路基板上，接着在所述第一电路基板上形成第一塑封层，所述第一塑封层包裹所述第一导电凸块和所述第一半导体管芯，所述第一导电凸块的一部分从所述第一塑封层的侧面露出，接着在所述第一电路基板的背面植球，以形成第一封装组件。
(2)提供一第二电路基板，将第二半导体管芯贴装在所述第二电路基板上，接着在所述第二电路基板上形成第二塑封层，所述第一塑封层包裹所述第二半导体管芯，接着在所述第二电路基板的背面植球，以形成第二封装组件。
(3)提供第三电路基板，在所述第三电路基板的两侧边缘区域形成第二导电凸块，且在所述第三电路基板上形成第三导电凸块，将第三半导体管芯贴装在所述第三电路基板上，接着在所述第三电路基板上形成第三塑封层，所述第三塑封层包裹所述第二导电凸块、所述第三导电凸块和所述第三半导体管芯，所述第二导电凸块的一部分从所述第三塑封层的侧面露出，所述第三导电凸块的一部分从所述第三塑封层的顶面露出，接着在所述第三电路基板的背面植球，以形成第三封装组件。
(4)提供一柔性基板，以所述第一塑封层的顶面朝向所述柔性基板的方式将所述第一封装组件设置在所述柔性基板的中间区域，以所述第二塑封层的顶面朝向所述柔性基板的方式将两个所述第二封装组件分别设置在所述柔性基板的相对的两个侧边区域，接着在所述第一、第二封装组件上设置第一临时承载基板。
(5)接着从所述柔性基板的背面对所述柔性基板的中间区域、所述第一塑封层以及所述第一半导体管芯进行刻蚀处理，以在所述第一半导体管芯中形成多个间隔设置的第一穿孔，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔的深度较浅，而位于所述第一半导体管芯的边缘区域的所述第一穿孔的深度较深。
(6)接着从所述柔性基板的背面对所述柔性基板的相对的两个侧边区域、所述第二塑封层以及所述第二半导体管芯进行刻蚀处理，以在所述第二半导体管芯中形成多个间隔设置的第二穿孔，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔的深度较浅，而位于所述第二半导体管芯的边缘区域的所述第二穿孔的深度较深。
(7)接着在所述第一穿孔和所述第二穿孔中沉积金属材料以分别形成第一金属柱和第二金属柱。
(8)接在所述柔性基板的底面设置第二临时承载基板，接着去除所述第一临时承载基板，接着在所述第一封装组件上设置所述第三封装组件，并使得所述第一封装组件的焊球直接接触所述第三封装组件的所述第三导电凸块，接着将所述柔性基板的相对的两个侧边区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁和所述第三封装组件的侧壁，并使得每个所述第二封装组件均电连接至所述第一、第三封装组件。
(9)提供一线路基板，将所述第三封装组件电连接至所述线路基板，接着去除所述第二临时承载基板。
作为优选，在所述步骤(1)中，在所述第一电路基板上形成第一光刻胶掩膜，所述第一光刻胶掩膜预留有开口，接着在所述开口中以及在所述第一光刻胶掩膜的上表面沉积导电材料以形成第一导电层，接着对所述第一导电层进行图案化处理，接着去除所述第一光刻胶掩膜，以形成
Figure BDA0002676050690000031
型的所述第一导电凸块。
作为优选，在所述步骤(3)中，在所述第三电路基板上形成第二光刻胶掩膜，在所述第二光刻胶掩膜中形成第一开口，在所述第一开口中沉积到导电材料以形成所述第三导电凸块，接着对所述第二光刻胶掩膜的一部分进行减薄处理以形成第三光刻胶掩膜，在所述第三光刻胶掩膜中形成第二开口，接着在所述第二开口中以及所述第三光刻胶掩膜的上表面的一部分形成第二导电层，接着对所述第二导电层进行图案化处理，接着去除所述第三光刻胶掩膜，以形成
Figure BDA0002676050690000032
型的所述第二导电凸块。
作为优选，在所述步骤(4)中，所述柔性基板为聚酰亚胺基板、聚对苯二甲酸乙二醇酯基板、聚苯醚砜基板、热塑性聚氨酯基板、聚碳酸酯基板、环氧树脂基板、苯酚树脂基板中的一种，所述第一临时承载基板是不锈钢基板、铜基板、铁基板、陶瓷基板中的一种。
作为优选，在所述步骤(5)中，所述多个间隔设置的第一穿孔沿一直线延伸，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔的深度为50-90微米，而位于所述第一半导体管芯的边缘区域的所述第一穿孔的深度为100-180微米。
作为优选，在所述步骤(6)中，所述多个间隔设置的第二穿孔沿一直线延伸，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔的深度为30-60微米，而位于所述第二半导体管芯的边缘区域的所述第二穿孔的深度为80-150微米。
作为优选，在所述步骤(7)中，所述金属材料为铜、铝、银中一种，所述第一金属柱和所述第二金属柱均具有突出于所述柔性基板的部分。
作为优选，在所述步骤(8)中，在所述第二临时承载基板的周边区域涂覆防止粘结层，接着在所述第二临时承载基板的中间区域涂覆临时粘结层，对应于所述第一封装组件的所述柔性基板粘结于所述临时粘结层上，而对应于所述第二封装组件的所述柔性基板设置于所述防止粘结层上。
本发明还提出一种高堆叠封装结构，其采用上述方法形成的。
本发明与现有技术相比具有下列优点：
在本发明的高堆叠封装结构的形成过程中，通过在第一封装组件中形成从所述第一塑封层的侧面露出的第一导电凸块，并在第三封装组件中形成从所述第三塑封层的侧面露出的第二导电凸块以及从所述第三塑封层的顶面露出的第三导电凸块，以方便第一、第二、第三封装组件的电连接。将所述第一封装组件设置在所述柔性基板的中间区域且将两个所述第二封装组件分别设置在所述柔性基板的相对的两个侧边区域后，通过刻蚀处理工艺以分别形成第一穿孔和第二穿孔，通过优化第一穿孔和第二穿孔的具体尺寸，一方面可以提高封装结构的稳定性，另一方面则是不影响半导体管芯的功能。通过在所述第一穿孔和第二穿孔中沉积金属材料以分别形成第一金属柱和第二金属柱，该第一金属柱和第二金属柱的存在可以加强封装组件与柔性基板之间的接合稳固性，可以有效防止高堆叠封装结构破损。
附图说明
图1-图8为本发明实施例中高堆叠封装结构的各形成过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种高堆叠封装结构及其形成方法。
在本实施例中，如图1所示，首先进行步骤(1)，提供一第一电路基板100，在所述第一电路基板100的两侧边缘区域形成第一导电凸块101，将第一半导体管芯102贴装在所述第一电路基板100上，接着在所述第一电路基板100上形成第一塑封层103，所述第一塑封层103包裹所述第一导电凸块101和所述第一半导体管芯102，所述第一导电凸块101的一部分从所述第一塑封层103的侧面露出，接着在所述第一电路基板100的背面植球104，以形成第一封装组件。
形成所述第一导电凸块101的具体工艺为：在所述第一电路基板100上形成第一光刻胶掩膜，所述第一光刻胶掩膜预留有开口，接着在所述开口中以及在所述第一光刻胶掩膜的上表面沉积导电材料以形成第一导电层，接着对所述第一导电层进行图案化处理，接着去除所述第一光刻胶掩膜，以形成
Figure BDA0002676050690000061
型的所述第一导电凸块101，其中，所述导电材料可以为铜、铝、镍、钛、钯、银、钨、铬中的一种或多种的组合，所述导热材料通过电镀、化学镀、化学气相沉积或物理气相沉积工艺形成。更具体的，所述导电材料包括铜，其而通过电镀工艺形成。
在具体的实施例中，所述第一电路基板100具体可以是印刷线路板、陶瓷电路基板或金属电路基板，所述第一半导体管芯102可以是晶体管、晶闸管、二极管、逻辑处理芯片、SOC芯片等合适的芯片。
在其它的实施例中，还可以在所述第一电路基板100上先贴装一第一半导体管芯102，然后形成塑封层包裹所述第一电路基板100和所述第一半导体管芯102，然后对所述塑封层的两侧区域进行减薄处理，然后在所述两侧区域形成暴露所述第一电路基板100的开口，然后在所述两侧区域和所述开口中沉积导电材料以形成第一导电层，接着对所述第一导电层进行图案化处理，以形成
Figure BDA0002676050690000071
型的所述第一导电凸块101，接着在所述两侧区域再形成一塑封层以覆盖所述第一导电凸块101的上表面，且使得所述第一导电凸块101的一部分从所述塑封层的侧面露出。
在本实施例中，如图2所示，接着进行步骤(2)，提供一第二电路基板200，将第二半导体管芯201贴装在所述第二电路基板200上，接着在所述第二电路基板200上形成第二塑封层202，所述第一塑封层202包裹所述第二半导体管芯201，接着在所述第二电路基板200的背面植球203，以形成第二封装组件。
在具体的实施例中，所述第二电路基板200具体可以是印刷线路板、陶瓷电路基板或金属电路基板，所述第二半导体管芯201可以是晶体管、晶闸管、二极管、逻辑处理芯片、SOC芯片等合适的芯片。
在本实施例中，如图3所示，接着进行步骤(3)，提供第三电路基板300，在所述第三电路基板300的两侧边缘区域形成第二导电凸块301，且在所述第三电路基板300上形成第三导电凸块302，将第三半导体管芯303贴装在所述第三电路基板300上，接着在所述第三电路基板300上形成第三塑封层304，所述第三塑封层304包裹所述第二导电凸块301、所述第三导电凸块302和所述第三半导体管芯303，所述第二导电凸块301的一部分从所述第三塑封层304的侧面露出，所述第三导电凸块302的一部分从所述第三塑封层304的顶面露出，接着在所述第三电路基板300的背面植球305，以形成第三封装组件。
形成所述第二导电凸块301和第三导电凸块302的具体工艺为：在所述第三电路基板300上形成第二光刻胶掩膜，在所述第二光刻胶掩膜中形成第一开口，在所述第一开口中沉积到导电材料以形成所述第三导电凸块302，接着对所述第二光刻胶掩膜的一部分进行减薄处理以形成第三光刻胶掩膜，在所述第三光刻胶掩膜中形成第二开口，接着在所述第二开口中以及所述第三光刻胶掩膜的上表面的一部分形成第二导电层，接着对所述第二导电层进行图案化处理，接着去除所述第三光刻胶掩膜，以形成
Figure BDA0002676050690000081
型的所述第二导电凸块301。其中，所述导电材料可以为铜、铝、镍、钛、钯、银、钨、铬中的一种或多种的组合，所述导热材料通过电镀、化学镀、化学气相沉积或物理气相沉积工艺形成。更具体的，所述导电材料包括铜，其而通过电镀工艺形成。
在具体的实施例中，所述第三电路基板300具体可以是印刷线路板、陶瓷电路基板或金属电路基板，所述第三半导体管芯303可以是晶体管、晶闸管、二极管、逻辑处理芯片、SOC芯片等合适的芯片。
在其它的实施例中，还可以在所述第三电路基板300上先贴装一第三半导体管芯303，然后形成塑封层包裹所述第三电路基板300和所述第三半导体管芯303，然后在所述塑封层中形成第一开口，在所述第一开口中沉积到导电材料以形成所述第三导电凸块302，接着对所述塑封层的两侧区域进行减薄处理，然后在所述两侧区域形成第二开口，然后在所述两侧区域和所述第二开口中沉积导电材料以形成第二导电层，接着对所述第二导电层进行图案化处理，以形成
Figure BDA0002676050690000082
型的所述第二导电凸块301，接着在所述两侧区域再形成一塑封层以覆盖所述第二导电凸块301的上表面，且使得所述第二导电凸块301的一部分从所述塑封层的侧面露出，同时使得所述第三导电凸块302的一部分从所述塑封层304的顶面露出。
在本实施例中，如图4所示，接着进行步骤(4)，提供一柔性基板400，以所述第一塑封层103的顶面朝向所述柔性基板400的方式将所述第一封装组件设置在所述柔性基板400的中间区域，以所述第二塑封层202的顶面朝向所述柔性基板400的方式将两个所述第二封装组件分别设置在所述柔性基板400的相对的两个侧边区域，接着在所述第一、第二封装组件上设置第一临时承载基板401。
其中，在所述步骤(4)中，所述柔性基板400为聚酰亚胺基板、聚对苯二甲酸乙二醇酯基板、聚苯醚砜基板、热塑性聚氨酯基板、聚碳酸酯基板、环氧树脂基板、苯酚树脂基板中的一种，所述第一临时承载基板401是不锈钢基板、铜基板、铁基板、陶瓷基板中的一种。在具体的实施例中，所述柔性基板400为聚酰亚胺基板，所述第一临时承载基板401是不锈钢基板。
在本实施例中，如图5所示，接着进行步骤(5)，接着从所述柔性基板400的背面对所述柔性基板400的中间区域、所述第一塑封层103以及所述第一半导体管芯102进行刻蚀处理，以在所述第一半导体管芯中形成多个间隔设置的第一穿孔1021，其中，位于所述第一半导体管芯102的中间区域的所述第一穿孔1021的深度较浅，而位于所述第一半导体管芯102的边缘区域的所述第一穿孔1021的深度较深。
其中，在所述步骤(5)中，所述多个间隔设置的第一穿孔1021沿一直线延伸，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔1021的深度为50-90微米，而位于所述第一半导体管芯的边缘区域的所述第一穿孔1021的深度为100-180微米。
在具体的实施例中，通过湿法溶液刻蚀或通过激光刻蚀工艺形成所述第一穿孔1021，位于所述第一半导体管芯的中间区域的所述第一穿孔1021的深度为50微米、60微米、70微米、80微米或90微米，而位于所述第一半导体管芯的边缘区域的所述第一穿孔1021的深度为100微米、110微米、120微米、130微米、140微米、150微米、160微米、170微米或180微米，通过优化第一穿孔的具体尺寸，一方面可以提高封装结构的稳定性，另一方面则是不影响半导体管芯的功能。
在本实施例中，如图5所示，接着进行步骤(6)，接着从所述柔性基板400的背面对所述柔性基板的相对的两个侧边区域、所述第二塑封层202以及所述第二半导体管芯201进行刻蚀处理，以在所述第二半导体管芯201中形成多个间隔设置的第二穿孔2011，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔2011的深度较浅，而位于所述第二半导体管芯的边缘区域的所述第二穿孔2011的深度较深。
在所述步骤(6)中，所述多个间隔设置的第二穿孔2011沿一直线延伸，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔2011的深度为30-60微米，而位于所述第二半导体管芯的边缘区域的所述第二穿孔2011的深度为80-150微米。
在具体的实施例中，通过湿法溶液刻蚀或通过激光刻蚀工艺形成所述第二穿孔2011，位于所述第二半导体管芯的中间区域的所述第二穿孔2011的深度为30微米、40微米、50微米或60微米，而位于所述第二半导体管芯的边缘区域的所述第二穿孔2011的深度为80微米、90微米、100微米、110微米、120微米、130微米、140微米或150微米，通过优化第二穿孔的具体尺寸，一方面可以提高封装结构的稳定性，另一方面则是不影响半导体管芯的功能。
在本实施例中，如图6所示，接着进行步骤(7)，接着在所述第一穿孔1021和所述第二穿孔2011中沉积金属材料以分别形成第一金属柱501和第二金属柱502。
在所述步骤(7)中，所述金属材料为铜、铝、银中一种，所述第一金属柱501和所述第二金属柱502均具有突出于所述柔性基板400的部分。
在具体的实施例中，所述第一金属柱501和所述第二金属柱502中突出于所述柔性基板400的部分的宽度大于所述第一穿孔1021和所述第二穿孔2011中的所述第一金属柱501和所述第二金属柱502的宽度，进而可以有效提高其机械稳固性，在优选的实施例中，所述第一金属柱501和所述第二金属柱502具体为铜柱。
在本实施例中，如图7所示，接着进行步骤(8)，接在所述柔性基板400的底面设置第二临时承载基板600，接着去除所述第一临时承载基板401，接着在所述第一封装组件上设置所述第三封装组件，并使得所述第一封装组件的焊球104直接接触所述第三封装组件的所述第三导电凸块302，接着将所述柔性基板的相对的两个侧边区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁和所述第三封装组件的侧壁，并使得每个所述第二封装组件均电连接至所述第一、第三封装组件，使得所述第二电路基板200的背面植球203电连接至所述所述第一导电凸块101和所述所述第二导电凸块301。
其中，在所述步骤(8)中，在所述第二临时承载基板600的周边区域涂覆防止粘结层，接着在所述第二临时承载基板600的中间区域涂覆临时粘结层，对应于所述第一封装组件的所述柔性基板粘结于所述临时粘结层上，而对应于所述第二封装组件的所述柔性基板设置于所述防止粘结层上，进而便于所述柔性基板400的相对的两个侧边区域向上弯折。所述防止粘结层可以是疏水性有机材料。
在本实施例中，如图8所示，接着进行步骤(9)，提供一线路基板700，将所述第三封装组件电连接至所述线路基板700，接着去除所述第二临时承载基板600。
如图8所示，本发明还提出一种高堆叠封装结构，其采用上述方法形成的。
在其他实施例中，本发明公开一种高堆叠封装结构的形成方法，包括以下步骤：
(1)提供一第一电路基板，在所述第一电路基板的两侧边缘区域形成第一导电凸块，将第一半导体管芯贴装在所述第一电路基板上，接着在所述第一电路基板上形成第一塑封层，所述第一塑封层包裹所述第一导电凸块和所述第一半导体管芯，所述第一导电凸块的一部分从所述第一塑封层的侧面露出，接着在所述第一电路基板的背面植球，以形成第一封装组件。
(2)提供一第二电路基板，将第二半导体管芯贴装在所述第二电路基板上，接着在所述第二电路基板上形成第二塑封层，所述第一塑封层包裹所述第二半导体管芯，接着在所述第二电路基板的背面植球，以形成第二封装组件。
(3)提供第三电路基板，在所述第三电路基板的两侧边缘区域形成第二导电凸块，且在所述第三电路基板上形成第三导电凸块，将第三半导体管芯贴装在所述第三电路基板上，接着在所述第三电路基板上形成第三塑封层，所述第三塑封层包裹所述第二导电凸块、所述第三导电凸块和所述第三半导体管芯，所述第二导电凸块的一部分从所述第三塑封层的侧面露出，所述第三导电凸块的一部分从所述第三塑封层的顶面露出，接着在所述第三电路基板的背面植球，以形成第三封装组件。
(4)提供一柔性基板，以所述第一塑封层的顶面朝向所述柔性基板的方式将所述第一封装组件设置在所述柔性基板的中间区域，以所述第二塑封层的顶面朝向所述柔性基板的方式将两个所述第二封装组件分别设置在所述柔性基板的相对的两个侧边区域，接着在所述第一、第二封装组件上设置第一临时承载基板。
(5)接着从所述柔性基板的背面对所述柔性基板的中间区域、所述第一塑封层以及所述第一半导体管芯进行刻蚀处理，以在所述第一半导体管芯中形成多个间隔设置的第一穿孔，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔的深度较浅，而位于所述第一半导体管芯的边缘区域的所述第一穿孔的深度较深。
(6)接着从所述柔性基板的背面对所述柔性基板的相对的两个侧边区域、所述第二塑封层以及所述第二半导体管芯进行刻蚀处理，以在所述第二半导体管芯中形成多个间隔设置的第二穿孔，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔的深度较浅，而位于所述第二半导体管芯的边缘区域的所述第二穿孔的深度较深。
(7)接着在所述第一穿孔和所述第二穿孔中沉积金属材料以分别形成第一金属柱和第二金属柱。
(8)接在所述柔性基板的底面设置第二临时承载基板，接着去除所述第一临时承载基板，接着在所述第一封装组件上设置所述第三封装组件，并使得所述第一封装组件的焊球直接接触所述第三封装组件的所述第三导电凸块，接着将所述柔性基板的相对的两个侧边区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁和所述第三封装组件的侧壁，并使得每个所述第二封装组件均电连接至所述第一、第三封装组件。
(9)提供一线路基板，将所述第三封装组件电连接至所述线路基板，接着去除所述第二临时承载基板。
在一些其他实施例中，在所述步骤(1)中，在所述第一电路基板上形成第一光刻胶掩膜，所述第一光刻胶掩膜预留有开口，接着在所述开口中以及在所述第一光刻胶掩膜的上表面沉积导电材料以形成第一导电层，接着对所述第一导电层进行图案化处理，接着去除所述第一光刻胶掩膜，以形成
Figure BDA0002676050690000131
型的所述第一导电凸块。
在一些其他实施例中，在所述步骤(3)中，在所述第三电路基板上形成第二光刻胶掩膜，在所述第二光刻胶掩膜中形成第一开口，在所述第一开口中沉积到导电材料以形成所述第三导电凸块，接着对所述第二光刻胶掩膜的一部分进行减薄处理以形成第三光刻胶掩膜，在所述第三光刻胶掩膜中形成第二开口，接着在所述第二开口中以及所述第三光刻胶掩膜的上表面的一部分形成第二导电层，接着对所述第二导电层进行图案化处理，接着去除所述第三光刻胶掩膜，以形成
Figure BDA0002676050690000141
型的所述第二导电凸块。
在一些其他实施例中，在所述步骤(4)中，所述柔性基板为聚酰亚胺基板、聚对苯二甲酸乙二醇酯基板、聚苯醚砜基板、热塑性聚氨酯基板、聚碳酸酯基板、环氧树脂基板、苯酚树脂基板中的一种，所述第一临时承载基板是不锈钢基板、铜基板、铁基板、陶瓷基板中的一种。
在一些其他实施例中，在所述步骤(5)中，所述多个间隔设置的第一穿孔沿一直线延伸，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔的深度为50-90微米，而位于所述第一半导体管芯的边缘区域的所述第一穿孔的深度为100-180微米。
在一些其他实施例中，在所述步骤(6)中，所述多个间隔设置的第二穿孔沿一直线延伸，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔的深度为30-60微米，而位于所述第二半导体管芯的边缘区域的所述第二穿孔的深度为80-150微米。
在一些其他实施例中，在所述步骤(7)中，所述金属材料为铜、铝、银中一种，所述第一金属柱和所述第二金属柱均具有突出于所述柔性基板的部分。
在一些其他实施例中，在所述步骤(8)中，在所述第二临时承载基板的周边区域涂覆防止粘结层，接着在所述第二临时承载基板的中间区域涂覆临时粘结层，对应于所述第一封装组件的所述柔性基板粘结于所述临时粘结层上，而对应于所述第二封装组件的所述柔性基板设置于所述防止粘结层上。
在一些其他实施例中，本发明还公开一种高堆叠封装结构，其采用上述方法形成的。
如上所述，本发明的一种高堆叠封装结构及其形成方法具有如下有益效果：在本发明的高堆叠封装结构的形成过程中，通过在第一封装组件中形成从所述第一塑封层的侧面露出的第一导电凸块，并在第三封装组件中形成从所述第三塑封层的侧面露出的第二导电凸块以及从所述第三塑封层的顶面露出的第三导电凸块，以方便第一、第二、第三封装组件的电连接。将所述第一封装组件设置在所述柔性基板的中间区域且将两个所述第二封装组件分别设置在所述柔性基板的相对的两个侧边区域后，通过刻蚀处理工艺以分别形成第一穿孔和第二穿孔，通过优化第一穿孔和第二穿孔的具体尺寸，一方面可以提高封装结构的稳定性，另一方面则是不影响半导体管芯的功能。通过在所述第一穿孔和第二穿孔中沉积金属材料以分别形成第一金属柱和第二金属柱，该第一金属柱和第二金属柱的存在可以加强封装组件与柔性基板之间的接合稳固性，可以有效防止高堆叠封装结构破损。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种高堆叠封装结构的形成方法，其特征在于：包括以下步骤：
(1)提供一第一电路基板，在所述第一电路基板的两侧边缘区域形成第一导电凸块，将第一半导体管芯贴装在所述第一电路基板上，接着在所述第一电路基板上形成第一塑封层，所述第一塑封层包裹所述第一导电凸块和所述第一半导体管芯，所述第一导电凸块的一部分从所述第一塑封层的侧面露出，接着在所述第一电路基板的背面植球，以形成第一封装组件；
(2)提供一第二电路基板，将第二半导体管芯贴装在所述第二电路基板上，接着在所述第二电路基板上形成第二塑封层，所述第一塑封层包裹所述第二半导体管芯，接着在所述第二电路基板的背面植球，以形成第二封装组件；
(3)提供第三电路基板，在所述第三电路基板的两侧边缘区域形成第二导电凸块，且在所述第三电路基板上形成第三导电凸块，将第三半导体管芯贴装在所述第三电路基板上，接着在所述第三电路基板上形成第三塑封层，所述第三塑封层包裹所述第二导电凸块、所述第三导电凸块和所述第三半导体管芯，所述第二导电凸块的一部分从所述第三塑封层的侧面露出，所述第三导电凸块的一部分从所述第三塑封层的顶面露出，接着在所述第三电路基板的背面植球，以形成第三封装组件；
(4)提供一柔性基板，以所述第一塑封层的顶面朝向所述柔性基板的方式将所述第一封装组件设置在所述柔性基板的中间区域，以所述第二塑封层的顶面朝向所述柔性基板的方式将两个所述第二封装组件分别设置在所述柔性基板的相对的两个侧边区域，接着在所述第一、第二封装组件上设置第一临时承载基板；
(5)接着从所述柔性基板的背面对所述柔性基板的中间区域、所述第一塑封层以及所述第一半导体管芯进行刻蚀处理，以在所述第一半导体管芯中形成多个间隔设置的第一穿孔，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔的深度较浅，而位于所述第一半导体管芯的边缘区域的所述第一穿孔的深度较深；
(6)接着从所述柔性基板的背面对所述柔性基板的相对的两个侧边区域、所述第二塑封层以及所述第二半导体管芯进行刻蚀处理，以在所述第二半导体管芯中形成多个间隔设置的第二穿孔，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔的深度较浅，而位于所述第二半导体管芯的边缘区域的所述第二穿孔的深度较深；
(7)接着在所述第一穿孔和所述第二穿孔中沉积金属材料以分别形成第一金属柱和第二金属柱；
(8)接在所述柔性基板的底面设置第二临时承载基板，接着去除所述第一临时承载基板，接着在所述第一封装组件上设置所述第三封装组件，并使得所述第一封装组件的焊球直接接触所述第三封装组件的所述第三导电凸块，接着将所述柔性基板的相对的两个侧边区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁和所述第三封装组件的侧壁，并使得每个所述第二封装组件均电连接至所述第一、第三封装组件；
(9)提供一线路基板，将所述第三封装组件电连接至所述线路基板，接着去除所述第二临时承载基板。
2.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(1)中，在所述第一电路基板上形成第一光刻胶掩膜，所述第一光刻胶掩膜预留有开口，接着在所述开口中以及在所述第一光刻胶掩膜的上表面沉积导电材料以形成第一导电层，接着对所述第一导电层进行图案化处理，接着去除所述第一光刻胶掩膜，以形成
Figure FDA0002676050680000021
型的所述第一导电凸块。
3.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(3)中，在所述第三电路基板上形成第二光刻胶掩膜，在所述第二光刻胶掩膜中形成第一开口，在所述第一开口中沉积到导电材料以形成所述第三导电凸块，接着对所述第二光刻胶掩膜的一部分进行减薄处理以形成第三光刻胶掩膜，在所述第三光刻胶掩膜中形成第二开口，接着在所述第二开口中以及所述第三光刻胶掩膜的上表面的一部分形成第二导电层，接着对所述第二导电层进行图案化处理，接着去除所述第三光刻胶掩膜，以形成
Figure FDA0002676050680000031
型的所述第二导电凸块。
4.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(4)中，所述柔性基板为聚酰亚胺基板、聚对苯二甲酸乙二醇酯基板、聚苯醚砜基板、热塑性聚氨酯基板、聚碳酸酯基板、环氧树脂基板、苯酚树脂基板中的一种，所述第一临时承载基板是不锈钢基板、铜基板、铁基板、陶瓷基板中的一种。
5.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(5)中，所述多个间隔设置的第一穿孔沿一直线延伸，其中，位于所述第一半导体管芯的中间区域的所述第一穿孔的深度为50-90微米，而位于所述第一半导体管芯的边缘区域的所述第一穿孔的深度为100-180微米。
6.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(6)中，所述多个间隔设置的第二穿孔沿一直线延伸，其中，位于所述第二半导体管芯的中间区域的所述第二穿孔的深度为30-60微米，而位于所述第二半导体管芯的边缘区域的所述第二穿孔的深度为80-150微米。
7.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(7)中，所述金属材料为铜、铝、银中一种，所述第一金属柱和所述第二金属柱均具有突出于所述柔性基板的部分。
8.根据权利要求1所述的高堆叠封装结构的形成方法，其特征在于：在所述步骤(8)中，在所述第二临时承载基板的周边区域涂覆防止粘结层，接着在所述第二临时承载基板的中间区域涂覆临时粘结层，对应于所述第一封装组件的所述柔性基板粘结于所述临时粘结层上，而对应于所述第二封装组件的所述柔性基板设置于所述防止粘结层上。
9.一种高堆叠封装结构，其特征在于，采用权利要求1-8任一项所述的方法形成的。
CN202010948308.4A 2020-09-10 2020-09-10 一种高堆叠封装结构及其形成方法 Active CN112053960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010948308.4A CN112053960B (zh) 2020-09-10 2020-09-10 一种高堆叠封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010948308.4A CN112053960B (zh) 2020-09-10 2020-09-10 一种高堆叠封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112053960A true CN112053960A (zh) 2020-12-08
CN112053960B CN112053960B (zh) 2022-06-28

Family

ID=73610445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010948308.4A Active CN112053960B (zh) 2020-09-10 2020-09-10 一种高堆叠封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112053960B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093773A (zh) * 2022-01-21 2022-02-25 威海艾迪科电子科技股份有限公司 集成电路、可折叠封装结构及其形成方法
CN114420574A (zh) * 2022-03-31 2022-04-29 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070059918A1 (en) * 2005-09-14 2007-03-15 Samsung Electro-Mechanics Co., Ltd. Rigid-flexible printed circuit board for package on package and manufacturing method
US20100006988A1 (en) * 2008-07-09 2010-01-14 Jinbang Tang Integrated Conformal Shielding Method and Process Using Redistributed Chip Packaging
TWI575691B (zh) * 2015-10-21 2017-03-21 力成科技股份有限公司 柱頂互連（ｐｔｉ）之半導體封裝構造
CN108899307A (zh) * 2018-06-22 2018-11-27 西安微电子技术研究所 一种基板堆叠系统集成模块侧向互连结构的制备方法
CN110010589A (zh) * 2018-01-04 2019-07-12 长鑫存储技术有限公司 堆叠型半导体封装方法及封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070059918A1 (en) * 2005-09-14 2007-03-15 Samsung Electro-Mechanics Co., Ltd. Rigid-flexible printed circuit board for package on package and manufacturing method
US20100006988A1 (en) * 2008-07-09 2010-01-14 Jinbang Tang Integrated Conformal Shielding Method and Process Using Redistributed Chip Packaging
TWI575691B (zh) * 2015-10-21 2017-03-21 力成科技股份有限公司 柱頂互連（ｐｔｉ）之半導體封裝構造
CN110010589A (zh) * 2018-01-04 2019-07-12 长鑫存储技术有限公司 堆叠型半导体封装方法及封装结构
CN108899307A (zh) * 2018-06-22 2018-11-27 西安微电子技术研究所 一种基板堆叠系统集成模块侧向互连结构的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093773A (zh) * 2022-01-21 2022-02-25 威海艾迪科电子科技股份有限公司 集成电路、可折叠封装结构及其形成方法
CN114420574A (zh) * 2022-03-31 2022-04-29 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法
CN114420574B (zh) * 2022-03-31 2022-06-21 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Also Published As

Publication number Publication date
CN112053960B (zh) 2022-06-28

Similar Documents

Publication Publication Date Title
KR102249680B1 (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US8859912B2 (en) Coreless package substrate and fabrication method thereof
US9224709B2 (en) Semiconductor device including an embedded surface mount device and method of forming the same
TWI472006B (zh) 半導體封裝及減少在元件間電磁干擾的方法
US9059107B2 (en) Packaging methods and packaged devices
US7923295B2 (en) Semiconductor device and method of forming the device using sacrificial carrier
US8314499B2 (en) Flexible and stackable semiconductor die packages having thin patterned conductive layers
US9059083B2 (en) Semiconductor device
US20080258293A1 (en) Semiconductor device package to improve functions of heat sink and ground shield
US9824977B2 (en) Semiconductor packages and methods of forming the same
TW200810638A (en) Method for fabricating a flip-chip substrate
US20070235713A1 (en) Semiconductor device having carbon nanotube interconnects and method of fabrication
CN112053960B (zh) 一种高堆叠封装结构及其形成方法
US20130221519A1 (en) Semiconductor devices including dummy solder bumps
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TWI413210B (zh) 電子裝置封裝及製造方法
US7598612B2 (en) Semiconductor device and manufacturing method thereof
EP3262681A1 (en) Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
TW202137450A (zh) 半導體裝置及其製造方法
US20110132651A1 (en) Circuit board and method of manufacturing the same
CN105321896B (zh) 嵌入式芯片封装技术
CN112053961B (zh) 一种半导体封装及其形成方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
US7517785B2 (en) Electronic interconnects and methods of making same
CN111952197B (zh) 一种半导体装置及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220608

Address after: 518000 second floor, first floor, building 28, the third industrial zone, Xitian community, Gongming street, Guangming District, Shenzhen City, Guangdong Province

Applicant after: SHENZHEN SHENHAO PRECISION TECHNOLOGY Co.,Ltd.

Address before: 1506, Huiyuan Building, 38 Huaneng Road, Lixia District, Jinan City, Shandong Province

Applicant before: SHANDONG AOTIAN ENVIRONMENTAL PROTECTION TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant