JP2007188921A

JP2007188921A - 半導体装置、その実装構造およびその実装方法

Info

Publication number: JP2007188921A
Application number: JP2006003212A
Authority: JP
Inventors: Hirotoku Ota; 広徳大田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-01-11
Filing date: 2006-01-11
Publication date: 2007-07-26
Anticipated expiration: 2026-01-11
Also published as: JP4830493B2

Abstract

【課題】フレキシブル基板を用いて高密度実装を実現している半導体装置において、ピン数の多いＬＳＩを実装できるようにすると共に、マザーボードに実装された際アンダーフィルなどの補強をしなくても高信頼性を確保できるようにする。
【解決手段】ＬＳＩ11が搭載されるインターポーザ12は、リジット配線基板12_１２とフレキシブル配線基板12_２とを合体したものであり、両配線基板の合体された部分が素子搭載部になされており、その部分にＬＳＩ11が搭載される。フレキシブル配線基板12_２の素子搭載部から突出して延びる部分は折り返されており、その折返された領域にはんだボール15が搭載されている。このはんだボール15を用いて半導体装置100はマザーボード16上に実装される。
【選択図】図１

Description

本発明は、半導体装置、その実装構造およびその実装方法に関し、特に外部接続端子にボールグリッドアレイを用いた半導体装置とその実装構造およびその実装方法に関するものである。

電子機器の軽薄短小化および高速・高機能・多機能化への進展に伴い、半導体装置は小型・狭ピッチ化へと進み、最近では、ウェハレベルＣＳＰなどの超小型のＬＳＩパッケージが採用されるようになってきた。さらに、より高密度実装を実現するために、複数のＬＳＩを搭載する半導体装置も実用化されている。複数のＬＳＩを搭載する場合、搭載するＬＳＩをインターポーザである配線基板の一方の面上に、横に並べるかまたは上に積み上げる。このときベアチップを用いた場合は、フリップチップボンディングやワイヤボンディングにより各ＬＳＩと配線基板あるいはＬＳＩとＬＳＩ間を接続する。また、ＣＳＰなどのＬＳＩパッケージを用いた場合は、リフローによりはんだを溶融させて接続する。そして、配線基板のもう一方の面には、外部接続端子としてはんだボールが付けられ、このはんだボールによって、マザーボードと接続される。さらに、近年の技術の発展に伴い、ＬＳＩを搭載するインターポーザにフレキシブル基板やフィルムキャリアなどが用いられている。これら基板は、薄く、柔らかい特徴があるため、この特徴を利用して、ＬＳＩを搭載したあと、折り曲げることができるような半導体装置が実用化されている（例えば、特許文献１参照）。図６は、特許文献１にて提案された半導体装置の断面図である。この従来の半導体装置では、フィルムキャリア基板６１を用い、シリコンチップ６２を搭載したあと、フィルムキャリア基板６１を折り曲げて多段積層構造の半導体装置を実現している。この従来例によれば、フィルムキャリア基板６１を折り曲げることにより、３次元的な半導体装置が実現可能となり、高密度実装が可能になる。

図６に示される半導体装置は、はんだボール６３を用いてマザーボードなどに実装される。この場合、フィルムキャリア基板６１とマザーボード間をアンダーフィルと呼ばれる樹脂で満たすことが必要となる。その理由は以下の通りである。従前のリジット配線基板からなるインターポーザを用いた半導体装置では、インターポーザとマザーボードとの熱膨張係数差が小さいため温度サイクルによってはんだボールに強い応力がかかることはなかったが、フィルムキャリアをインターポーザとする半導体装置では、フィルムキャリアが薄いためシリコンチップとマザーボードとの熱膨張係数差に起因する熱膨張・収縮差が直接はんだボールに作用するようになり、はんだボールに強い応力がかかる。そこで、その応力を緩和するためにアンダーフィルが形成される。而して、アンダーフィルは通常エポキシ樹脂などの熱硬化樹脂を用いて形成される。そのため、マザーボードにインターポーザ（この場合はフィルムキャリア）が強固に接着されることになり、マザーボードから半導体装置を取り外すことが不可能ないし極めて極めて困難となる。マザーボードから半導体装置を取り外すことができないときは、半導体装置が不良である場合には高価なマザーボードごと廃棄しなければならなくなるため、コスト的に大きな損失となる。これを回避することができるようにするために、アンダーフィルを用いることなくマザーボードに実装することのできる半導体装置も提案されている（例えば、特許文献２参照）。
図７は、特許文献２にて提案された半導体装置の断面図である。この従来の半導体装置は、絶縁性樹脂７１と配線パターン７２と熱可塑性樹脂７３から構成されるフレキシブル基板７４とシリコンチップ７５と平板７６とはんだボール７７とからなり、シリコンチップ７５と平板７６とをフレキシブル基板７４で１周に渡って覆っている。この従来例では、マザーボードに搭載された際、フレキシブル基板７４とシリコンチップ７５との間に挿入された平板７６によって熱応力が緩和されるため、アンダーフィルが充填されていなくてもはんだボールが熱疲労破壊することがない、とされる。
特開平１１−０４０６１８号公報（図６）特開２００４−１４６７５１号公報（図５）

しかしながら、特許文献２に開示された半導体装置は、シリコンチップ７５と平板７６とをフレキシブル基板７４で１周に渡って覆うものであるため、製法が複雑でコストアップ招く恐れがある。また、従来のフィルムキャリアやフレキシブル基板をインターポーザとする半導体装置では、外部電極数の多いＬＳＩを実装することが困難である。その原因は、折り曲げ可能な薄いインターポーザでは、多層配線を形成することが困難であることによる。上記特許文献１、２は、例えば、比較的外部電極数が少ないメモリなどが対象になると考えられ、これより電極数が多くなると実現が困難となる。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、フレキシブルなインターポーザを用いながら多ピンのＬＳＩを実装することができでき、しかもマザーボードに搭載したとき、アンダーフィルなどの補強なしで高い信頼性を確保することのできる半導体装置を提供することにある。

上述した目的を達成するため、本発明によれば、素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置、が提供される。

また、上述した目的を達成するため、本発明によれば、素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置の実装構造であって、前記突出部が外部接続端子が外側となるように折り曲げられ、前記外部接続端子が実装基板の電極パッドに接続されていることを特徴とする半導体装置の実装構造、が提供される。

また、上述した目的を達成するため、本発明によれば、素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置の実装方法であって、前記突出部を前記外部接続端子が外側となるように折り曲げ、前記突出部の先端部同士を仮止めする工程と、前記外部接続端子を実装基板の電極パッドに接続する工程と、を備えていることを特徴とする半導体装置の実装方法、が提供される。

本発明の半導体装置では、外部接続端子となるはんだボールが、フレキシブル性を有する突出部に形成されるため、そして半導体装置をマザーボード上に搭載する際にはフレキシブル基板の折り返された領域に形成されたはんだボールにより実装されるため、熱サイクルによってはんだボールにかかる応力は緩和され、アンダーフィルを形成することなく信頼性の高い半導体装置の実装構造を提供することができる。また、本発明の半導体装置では、ＬＳＩを搭載する素子搭載部を多層配線領域とすることができ、フレキシブル配線基板を使用しながら多ピンのＬＳＩを実装することのできる半導体装置を提供することが可能になる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１は、本発明の一実施の形態の半導体装置の実装構造を示す断面図である。
図１において、本実施の形態に係る半導体装置１００は、マザーボード１６上に搭載されている。本実施の形態の半導体装置１００に用いられるインターポーザ１２は、リジット配線基板１２_１とフレキシブル配線基板１２_２とを合体したものである。インターポーザ１２のリジット配線基板１２_１とフレキシブル配線基板１２_２との合体部は素子搭載部となされており、その表・裏面にはそれぞれＬＳＩ１１がフリップチップボンディングされており、ＬＳＩ１１とインターポーザ１２との間隙はアンダーフィル１３により充填されている。フレキシブル配線基板１２_２のリジット配線基板１２_１と重ならない部分は折り返されており、その折り返された部分の外側にははんだボール１５が設けられている。そして、半導体装置１００は、はんだボール１５でマザーボード１６と接続されている。折り返されたフレキシブル配線基板１２_２の先端部は仮止め用の熱可塑性樹脂１４により固定されている。リジット配線基板１２_１にはガラスエポキシ基材のような基板材料が用いられており、フレキシブル配線基板１２_２はポリイミドフィルムなどを用いて形成されている。

本発明による半導体装置においては、外部接続端子となるはんだボールがリジットな素子搭載部から飛び出し、折り返されたフレキシブル配線基板に取り付けられるため、半導体装置がはんだボールを用いてマザーボードに実装された際に、はんだボールの一方が、折り返された可撓性の高いフレキシブル基板上に固定されることになり、したがって応力はフレキシブル基板自身の可撓性およびその折り曲げ部が曲がることによって吸収されることとなり、はんだボールに温度変化により強い応力が作用することがなくなる。よって、特にアンダーフィルなどの補強をすることなく、高い信頼性を確保することができる。
また、本発明の半導体装置において用いられるインターポーザは、リジットな素子搭載部とそこから突出するフレキシブル配線基板とを備えたものであり、そして素子搭載部は多層化が容易であり且つそこからフレキシブル基板へ配線を分配することが可能であるため、フレキシブル基板の折り曲げ性を損なうことなく、多ピンのＬＳＩの搭載が可能となる。例えば、１０ｍｍ角サイズの０．８ｍｍピッチＣＳＰを、片面１層のフレキシブル基板に搭載する場合、パッド径を０．５ｍｍ、回路幅と回路間隙を０．０５ｍｍとすると、配線を引き出せるＣＳＰの電極配列数は３列までとなるため、搭載できるＣＳＰの最大電極数は１０８ピンとなる。これ以上のピン数のＣＳＰを搭載する場合はフレキシブル基板を多層化する必要があり、多層化するとフレキシブル基板の折り曲げ性が損なわれる。同じ１０ｍｍ角サイズの０．８ｍｍピッチＣＳＰを、本発明に用いたインターポーザに搭載する場合は、パッド径を０．５ｍｍ、回路幅と回路間隙を０．０５ｍｍと同じ設計ルールとし、インターポーザを１層のリジット配線基板と片面１層のフレキシブル基板とによって構成し、素子搭載部であるリジット配線基板部から４方向にフレキシブル基板が飛び出しているものとすると、ＣＳＰの電極配列数として６列まで配線引き出しが可能となり、搭載できるＣＳＰの最大電極数はフルグリッドである１４４ピンまで可能で、かつ配線の引き出し層は片面１層のフレキシブル基板のままであるため折り曲げ性が損なわれることがない。
さらに、素子搭載部から飛び出し折り返えされたフレキシブル基板の先端部が、熱可塑性樹脂で仮止めされていることで、半導体装置をマザーボードに搭載するとき、安定して搭載することができ、またリフローでの加熱によって仮止め用の樹脂が軟化し、フリーの状態にすることができる。

次に、図２Ａ（ａ）〜図２Ｂ（ｅ）を参照して本実施の形態の半導体装置の製造方法について説明する。図２Ａ（ａ）に示すように、ガラスエポキシ基材を用いたリジット配線基板１２_１とフレキシブル配線基板１２_２とをプリプレグ１２_３を介して積層し、加熱・加圧して両基板を接着する。その後スルーホール工程を経て、図２Ａ（ｂ）に示される、素子搭載部である両基板積層部からフレキシブル配線基板１２_２が外方に延びるインターポーザが作製される。図では、フレキシブル配線基板１２_２が左右２方向に延びるように示されているのみであるが、紙面の前後方向にも延びており、実際には4方向に延在している。次に、図２Ａ（ｃ）に示すように、素子搭載部である両基板積層部の表・裏面または片面にＬＳＩ１１を搭載する。搭載するＬＳＩはベアチップでも、ＣＳＰＬＳＩでもよい。ベアチップのＬＳＩを搭載する場合は、フリップチップボンディングまたはワイヤボンディングにより実装する。ＣＳＰの場合はクリームはんだを印刷して、その上にＣＳＰを搭載し、リフローによりはんだを溶融させて実装する。次に、図２Ｂ（ｄ）に示すように、インターポーザとＬＳＩ１１との間に熱硬化性樹脂を注入し熱硬化してアンダーフィル１３を形成する。次に、フレキシブル配線基板１２_２の素子搭載部からの突出部にはんだボール１５を搭載する。次に、図２Ｂ（ｅ）に示すように、はんだボール１５が搭載されたフレキシブル配線基板１２_２の部分を、外側にはんだボール１５がくるように折り返す。このとき、折り返したフレキシブル配線基板１２_２の先端部を固定するために、仮止め用の熱可塑性樹脂１７を用いて先端部をＬＳＩ１１裏面に接着する。以上の工程で、本実施の形態の半導体装置１００が得られる。この半導体装置１００を、図１に示すようにマザーボード１６上に実装することにより、本実施の形態の実装構造が得られる。

次に、図３を参照して本発明の半導体装置に用いられるインターポーザの種々の形態について説明する。図３（ａ）に示す例では、リジット配線基板１２_１が形成された素子搭載部からフレキシブル配線基板１２_２が４方に直角二等辺三角形形状に突出している。図３（ｂ）に示す例では、フレキシブル配線基板１２_２は、素子搭載部から４方に延びるが一旦折り曲がり部が一定幅で引き出された後先細りする形状なされる。図３（ｃ）に示す例では、フレキシブル配線基板１２_２は、素子搭載部から２方に一定幅で引き出されている。図３（ｄ）、（ｅ）に示す例は、図３（ａ）、（ｂ）に示した例をフレキシブル配線基板１２_２が素子搭載部から２方向にのみ引き出されるように変更したものである。以上は素子搭載部からフレキシブル配線基板１２_２が４方向ないし２方向に対称的に引き出されたものである。フレキシブル配線基板１２_２が対称的に引き出されていることは、半導体装置がマザーボードに実装された際の応力集中を避けるために重要なことである。しかしながら、応力集中が耐えうる範囲内である場合には、図３（ｆ）、（ｇ）に示されるように、フレキシブル配線基板１２_２を非対称的に引き出すようにしてもよい。また、図３（ｈ）に示されるように、フレキシブル配線基板１２_２が３方向に引き出されるようにしてもよい。

図４は、本発明の半導体装置において用いられるインターポーザの断面構造を示す図である。図４（ａ）、（ｂ）に示されるように、リジット配線基板１２_１はフレキシブル配線基板１２_２のいずれの側に配置されていてもよい。また、図４（ｃ）に示すように、リジット配線基板１２_１がフレキシブル配線基板１２_２の両側に配置されるようにしてもよい。

図５は、本発明にかかる半導体装置の他の実装構造を示す断面図である。図５において、図１に示される断面図の部分と同等の部分には同一の参照記号を付し、重複する説明は省略する。図５（ａ）に示す例は、同一種の半導体装置１００が積層されたものであり、図５（ｂ）に示された例は、異なる種類の半導体装置１００が積層されたものである。いずれの実装構造においても、最下層の半導体装置以外の半導体装置１００のはんだボール１５は下層の半導体装置１００のインターポーザ１２に形成された電極パッド（図示なし）に接続されており、最下層の半導体装置のはんだボールは、マザーボード（図示なし）上の電極パッドに接続される。この場合であっても、各半導体装置は、ＬＳＩの搭載されていないフレキシブル配線基板の折り返された部分で接合されているため、外部からの応力や温度変化により生じる応力を、基板自身ないしフレキシブル配線基板の折り返し部分が曲がることにより吸収することができ、特にアンダーフィルなどの補強をすることなく、高い信頼性を維持することができる。

以上、本発明の好ましい実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施の形態では、インターポーザの素子搭載部はフレキシブル配線基板にリジット配線基板が接着されて形成されたものであったがこの方式に代えフレキシブル配線基板に１層ないし複数層の配線層をビルドアップ方式により形成して素子搭載部を形成するようにしてもよい。また、説明した実施の形態ではインターポーザの素子搭載部の片面には１個のＬＳＩのみが搭載されたものであったが、素子搭載部の一方の面あるいは両方の面に複数個のＬＳＩを搭載するようにしてもよい。

本発明の半導体装置の実装構造の一実施の形態を示す断面図。本発明の第１の実施の形態の半導体装置の実装構造の製法を工程順に示す断面図（その１）。本発明の第１の実施の形態の半導体装置の実装構造の製法を工程順に示す断面図（その２）。本発明の半導体装置に用いられるインターポーザの平面図。本発明の半導体装置に用いられるインターポーザの断面図。本発明の他の実施の形態を示す断面図。特許文献１に記載された半導体装置の断面図。特許文献２に記載された半導体装置の断面図。

符号の説明

１１ＬＳＩ
１２インターポーザ
１２_１リジット配線基板
１２_２フレキシブル配線基板
１３アンダーフィル
１４熱可塑性樹脂
１５、６３、７７はんだボール
１６マザーボード
１７、７３熱可塑性樹脂
７１絶縁性樹脂
７２配線パターン
７４フレキシブル基板
６２、７５シリコンチップ
７６平板
６１フィルムキャリア基板
１００半導体装置

Claims

素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置。
前記インターポーザの前記素子搭載部がリジッドな構造を有していることを特徴とする請求項１に記載の半導体装置。
前記インターポーザの前記素子搭載部がフレキシブル配線基板上に形成されたビルドアップ多層配線部であることを特徴とする請求項１に記載の半導体装置。
前記インターポーザが、リジッド配線基板とフレキシブル配線基板とを合体したものであり、前記素子搭載部がリジッド配線基板とフレキシブル配線基板との合体部であることを特徴とする請求項１に記載の半導体装置。
前記ビルドアップ多層配線部または前記リジッド配線基板が、フレキシブル配線基板の両面に存在していることを特徴とする請求項３または４に記載の半導体装置。
前記インターポーザの前記素子搭載部の平面形状は四辺形であって、前記突出部は前記素子搭載部の２辺、３辺または４辺から突出していることを特徴とする請求項１から５のいずれかに記載の半導体装置。
半導体素子が前記インターポーザの前記素子搭載部の一方の面若しくは両方の面に搭載されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
前記インターポーザの前記素子搭載部の少なくとも一方の面には複数の半導体素子が搭載されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
前記外部接続端子がはんだボールによって構成されていることを特徴とする請求項１から８のいずれかに記載の半導体装置。
前記インターポーザの前記突出部が前記外部接続端子が外側となるように折り曲げられ、前記突出部の先端部同士が結合されていることを特徴とする請求項１から９のいずれかに記載の半導体装置。
素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置の実装構造であって、前記突出部が外部接続端子が外側となるように折り曲げられ、前記外部接続端子が実装基板の電極パッドに接続されていることを特徴とする半導体装置の実装構造。
素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置が多段に積層されている実装構造であって、前記突出部が外部接続端子が外側となるように折り曲げられ、最下層の半導体装置の前記外部接続端子が実装基板の電極パッドに接続され、最下層以外の半導体装置の前記外部接続端子が他の半導体装置のインターポーザに形成された電極パッドに接続されていることを特徴とする半導体装置の実装構造。
前記外部接続端子は、アンダーフィルによって包囲されておらずその表面は露出されていることを特徴とする請求項１１または１２に記載の半導体装置の実装構造。
素子が搭載される素子搭載部と該素子搭載部から突出して延びる、可撓性を有する突出部とを有するインターポーザと、前記インターポーザの前記素子搭載部に搭載された半導体素子と、前記インターポーザの前記突出部のランドに形成された外部接続端子と、を有する半導体装置の実装方法であって、前記突出部を前記外部接続端子が外側となるように折り曲げ、前記突出部の先端部同士を仮止めする工程と、前記外部接続端子を実装基板の電極パッドに接続する工程と、を備えていることを特徴とする半導体装置の実装方法。
前記突出部の先端部同士の仮止めを熱可塑性樹脂を用いて行うことを特徴とする請求項１４に記載の半導体装置の実装方法。