JP2001250909A - 電気部品搭載基板のための応力低減インターポーザ - Google Patents

電気部品搭載基板のための応力低減インターポーザ

Info

Publication number
JP2001250909A
JP2001250909A JP2001027246A JP2001027246A JP2001250909A JP 2001250909 A JP2001250909 A JP 2001250909A JP 2001027246 A JP2001027246 A JP 2001027246A JP 2001027246 A JP2001027246 A JP 2001027246A JP 2001250909 A JP2001250909 A JP 2001250909A
Authority
JP
Japan
Prior art keywords
substrate
thermal expansion
coefficient
interposer
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001027246A
Other languages
English (en)
Inventor
Vincent Wang Uen-Cho
ヴィンセント ワン ウェン−チョウ
G Lee Michael
ジー リー マイケル
Valin Solomon
ベイリン ソロモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2001250909A publication Critical patent/JP2001250909A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Abstract

(57)【要約】 【課題】 本発明は、熱膨張係数の異なる電気部品を応
力差異を減少させて接続するインターポーザの提供を目
的とする。 【解決手段】 本発明によるインターポーザは、熱膨張
係数の異なる二つの電気部品を電気接続する。インター
ポーザは、異なる熱膨張係数を有する二つの基板を含
み、各基板は第１の面及び第２の面を有する。インター
ポーザは、二つの基板の第１の面に設けられた電気的コ
ネクタを有し、このコネクタは、二つの対応した電気部
品への電気接続を行う。フレキシブル回路層は、二つの
基板の間に設けられ、第１の基板上のコネクタを第２の
基板上のコネクタへ相互連結する。二つの基板は、双方
の第２の面が対向するように折り曲げられ、互いに取り
付けられる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、たとえば、集積回
路チップをマルチチップモジュールや印刷回路基板など
のマルチチップ基板に接続するように多種多様な基板を
互いに電気接続するため、或いは、マルチチップ基板
を、印刷回路基板や他のマルチチップ基板のような多種
多様な基板に電気接続する使用されるインターポーザに
関する。
【０００２】
【従来の技術】本発明は、幾つかのＩＣ（集積回路）チ
ップが一つ以上の基板に搭載され、基板によって支持さ
れる電気的トレースを介して相互連結され、その他の部
品と接続された電子パッケージ技術に適用可能である。
基板には、数個乃至数十個のチップを保持するマルチチ
ップモジュールから、数十個乃至数百個のチップを保持
する印刷回路基板までが含まれる。チップは、マルチチ
ップモジュール若しくは印刷回路基板に搭載され、マル
チチップモジュールは、場合によっては、印刷回路基板
のチップが搭載された面とは反対側の面に搭載される。
チップは、アプリケーションの要求に応じて色々なタイ
プの電子デジタルシステム、アナログシステム、或い
は、アナログ・デジタル混成システムを形成するため相
互に相互連結される。本発明は、このようなアプリケー
ションのタイプ、或いは、基板のタイプによって制限さ
れない。以下の説明で、用語「電気部品」は、集積回
路、マルチチップモジュール、印刷回路基板などを含む
ような意味で使用される。
【０００３】通例的に、インターポーザは、集積回路チ
ップとメイン相互連結基板の間に必要とされる。典型的
な従来技術によるインターポーザは、チップとメイン相
互連結基板の間に配置された単一の基板と、チップとメ
イン相互連結基板の間で電気信号を伝達する複数の電気
的コネクタとにより構成される。典型的に、この電気的
コネクタは、インターポーザの各面の対応したパッドに
置かれたはんだバンプの組を含み、これらのはんだバン
プは、ＩＣチップ及びメイン相互連結基板上の対応した
パッドへ接続するようにリフローされる。インターポー
ザの基板を通り、インターポーザの両面上の対応したパ
ッド間に電気的経路を設ける複数のバイアが形成され
る。
【０００４】インターポーザの目的は、従来の動作条件
下でメイン相互連結基板に搭載可能な一つ以上の集積回
路の試験済みの信頼性の高いパッケージを提供すること
である。チップの事前試験は、チップがメイン相互連結
基板へ直接に搭載された場合に一般的に要求されるよう
なメイン相互連結基板を再製作しなければならない状況
を減少させる。また、インターポーザは、「ＩＣ縮小
化」の現象に適応し得るので、ＩＣチップの寸法が縮小
若しくは変化するときに、メイン相互連結基板のレイア
ウトを再設計する必要が無い。「ＩＣ縮小化」現象は、
既存のチップを、製造者が１〜２年後に、寸法のより小
さいチップで置き換えることである。半導体プロセス技
術の進歩のため、トランジスタ装置の寸法は、最近３０
年間に亘って縮小しつ続けている。そして、将来に亘っ
てもトランジスタ装置の寸法は縮小し続ける兆候が見ら
れる。トランジスタの寸法が縮小化すると、チップ製造
者は、同じ回路機能をより小さいチップ上に実現できる
ようになる。
【０００５】ＩＣチップの電源のオンとオフが行われる
と、従来技術のインターポーザは、ＩＣチップ或いはメ
イン相互連結基板の寸法とは異なるレートで寸法が拡
大、縮小するという問題が屡々生じる。この拡大と縮小
の速さの差が、インターポーザの両面に設けられたはん
だバンプの組（又は、その他のコネクタ）、特に、イン
ターポーザの縁周辺に配置されたはんだバンプの組に機
械的応力を加える原因となる。ＩＣチップがメイン相互
連結基板に直接的に搭載されたときに同じ問題が生じ
る。その理由は、ＩＣチップとメイン相互連結基板が、
一般的に異なる熱膨張係数（従来技術では、ＣＴＥと略
記される）を有する別々の材料から製作されるからであ
る。たとえば、シリコンチップの熱膨張係数は、２．５
ｐｐｍ／℃であり、従来の印刷基板の熱膨張係数は、１
６ｐｐｍ／℃乃至１８ｐｐｍ／℃である。チップ及びメ
イン相互連結基板の熱膨張係数が同じではない場合、イ
ンターポーザの熱膨張係数は、チップとメイン相互連結
基板の両方の熱膨張係数とは一致し得ない。ＩＣチップ
とメイン相互連結基板が別々の熱膨張係数を有する典型
的な場合に、インターポーザの熱膨張係数は、通常、Ｉ
Ｃチップの熱膨張係数とメイン相互連結基板の熱膨張係
数の間に収まり、場合によっては、いずれか一方の熱膨
張係数と一致する。
【０００６】熱的シミュレーション又は実験的測定によ
って、典型的な動作条件におけるＩＣチップ、インター
ポーザ及びメイン相互連結基板の定常状態温度を判定す
ることができる。この定常状態温度の情報と、ＩＣチッ
プ及びメイン相互連結基板の熱膨張係数の値とを用い
て、熱誘導応力をインターポーザの両面にある２組のは
んだバンプの間で均等に分布させるインターポーザの熱
膨張係数の値（並びに、対応した材料組成）を選択する
ことができる。
【０００７】
【発明が解決しようとする課題】この方法は、定常状態
条件で発生した応力を均衡させるが、部品の温度が定常
状態値に到達する前に過渡的に変化する電源投入及び電
源切断条件中に生ずる応力を完全に最小化しない。電源
投入及び電源切断条件中にかなりの応力が発生し、この
応力によって、多数回の電源オン／オフサイクルの後
に、定常状態動作中に現れる応力とは無関係に、（金属
疲労が原因で）はんだバンプが不良になる。
【０００８】したがって、インターポーザの熱誘導応力
特性をさらに改良することが求められる。
【０００９】本発明は、熱膨張係数の異なるＩＣチップ
と配線基板などの接続において生ずる応力差異を減ずる
ことを可能とする（ＬＳＩ搭載基板用応力低減）インタ
ーポーザの構造及び形成方法の提供を目的とする。
【００１０】
【課題を解決するための手段】本発明は、第１の電気部
品を第２の電気部品へ電気的に接続し得るインターポー
ザ、及び、このインターポーザの製造方法である。
【００１１】本発明によるインターポーザは、熱膨張係
数の異なる二つの電気部品を電気接続する。インターポ
ーザは、異なる熱膨張係数を有する二つの基板を含み、
各基板は第１の面及び第２の面を有する。インターポー
ザは、二つの基板の第１の面に設けられた電気的コネク
タを有し、このコネクタは、二つの対応した電気部品へ
の電気接続を行う。フレキシブル回路層は、二つの基板
の間に設けられ、第１の基板上のコネクタを第２の基板
上のコネクタへ相互連結する。二つの基板は、双方の第
２の面が対向するように折り曲げられ、互いに取り付け
られる。
【００１２】本発明による二つの電気部品を電気接続す
るインターポーザの製造方法によれば、第１の基板と電
気防食用基板が複合基板を形成するため封止材料に封止
され、第２の基板は硬化した封止材料から形成される。
或いは、第２の基板は、第１の基板及び電気防食用基板
と共に封止された別の基板によって与えられる。複合基
板の表面は研磨され、誘電体層が複合基板の研磨面に形
成される。複数の電気的トレースが誘電体膜に形成され
る。複合基板の裏側の一部は、電気防食用基板の表面を
露出させるため除去され、次に、電気防食用基板が除去
される。
【００１３】本発明の一実施例によるインターポーザ
は、第１の基板及び第２の基板を有し、各基板は、第１
の面及び第２の面を具備し、上記各基板の上記第１の面
で測定されるような熱膨張係数を有する。
【００１４】この一実施例によるインターポーザは、上
記第１の基板の上記第１の面に複数の電気的接続領域を
更に有し、上記第２の基板の上記第１の面に別の複数の
電気的接続領域を更に有する。
【００１５】この一実施例によるインターポーザは、上
記第１の基板と上記第２の基板の間に設けられたフレキ
シブル回路層を更に有し、上記フレキシブル回路層の上
記第１の基板の上記第１の面に取り付けられた第１の部
分と、上記第２の基板の上記第１の面に取り付けられた
第２の部分を有する。
【００１６】この一実施例によるインターポーザは、複
数の電気的トレースを更に有し、各トレースは、上記第
１の基板上の接続領域にある第１の端部と、上記第２の
基板上の接続領域にある第２の端部とを有し、各トレー
スは上記フレキシブル回路層を通る。上記トレースの上
記接続領域に設けられた上記第１の端部及び第２の端部
は、電気信号を上記インターポーザのいずれかの面に配
置された電気部品へ伝達するコネクタを受容することが
できる。
【００１７】上記第１の基板及び上記第２の基板の熱膨
張係数は、（基板の上記第１の面で測定されるように）
互いに相異し、上記インターポーザの上記トレースのじ
ょうき端部へ機械的に接続される上記コネクタの熱応力
を減少させるように選択される。
【００１８】このようなインターポーザを製作する一般
的な方法は、複合基板を形成するため、第１の基板及び
電気防食用基板を封止材料に封止する工程を有する。第
２の基板は、上記封止材料の一部から形成されるか、或
いは、上記第１の基板及び上記電気防食用基板と共に封
止された別の基板によって与えられる。上記複合基板の
第１の面は研磨され、誘電体層が上記複合基板の上記第
１の面の上に形成される。複数の電気的トレースが上記
誘電体層上に形成される。誘電体と金属の付加的な交互
の層が上記電気的トレースの上に形成される。上記複合
基板の裏面の一部は、上記電気防食用基板の表面を露出
させるため取り除かれ、上記電気防食用基板が除去され
る。
【００１９】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を詳細に説明することにより、本発明の上記特
徴並びにその他の特徴が当業者に明らかとなるであろ
う。
【００２０】図１は、本発明による第１実施例のインタ
ーポーザ１０の側面図である。インターポーザ１０は、
二つの電気部品１及び５を相互に電気的接続することが
できる。一例として、電気部品１は集積回路チップであ
り、電気部品５は、マルチチップモジュール基板、印刷
回路基板のようなメイン相互連結基板であるが、本発明
は、このような電気部品に限定されるものではない。用
語「電気部品」は、電気的パッド、コネクタ、及び／又
は、電気的トレースの端部が存在する平坦な表面を有す
る電気的若しくは電子的な部品を表す。
【００２１】インターポーザ１０は、第１の基板１２
と、第１の基板とは別個の第２の基板と、フレキシブル
回路層３０とを有し、フレキシブル回路層３０は第１の
基板１２と第２の基板２０の間に配置され、第１の基板
１２と第２の基板２０を繋ぐ。各基板１２及び２０は、
第１の面及び第２の面と、それぞれの熱膨張係数とを有
する。フレキシブル回路層３０は、基板１２の第１の面
に取り付けられた第１の部分と、基板２０の第１の面に
取り付けられた第２の部分とを有する。フレキシブル回
路３０は、基板１２の第２の面と基板２０の第２の面が
対向するように折り曲げられる（すなわち、第２の面同
士が対向する）。基板１２と基板２０を繋ぐフレキシブ
ル回路層３０の長さは、典型的に短く、通常は、０．４
ｃｍ乃至２．０ｃｍであり、より代表的には、０．８ｃ
ｍ乃至１．５ｃｍである。これだけの長さがあれば、基
板１２と基板２０を一体的に折り曲げるのに足りる。フ
レキシブル接着剤（たとえば、高温シリコーン）は、基
板１２と基板２０を一体として固定するため使用され、
フレキシブル回路層３０が基板の動きによって裂ける可
能性を最小限に抑える。
【００２２】以下に詳細に説明されるように本発明の別
の特徴として、基板１２と基板２０の熱膨張係数は異な
り、基板１２の熱膨張係数は、電気部品１の熱膨張特性
の観点で選択され、基板２０の熱膨張係数は、電気部品
５の熱膨張係数特性の観点で選択される。たとえば、基
板１が熱発生部品であるならば、基板１２の温度上昇１
℃当たりの熱膨張係数は、基板１の熱膨張係数の数ｐｐ
ｍ（たとえば、２ｐｐｍ／℃＝２×１０-6／℃）であ
る。
【００２３】図２は、折り曲げられていない位置におい
て、基板１０の第１の面及び基板２０の第１の面が表に
されたインターポーザ１０の平面図である。インターポ
ーザ１０は、第１の基板１２の第１の面に設けられた複
数の第１の電気的接続領域１４と、第２の基板２０の第
１の面に設けられた複数の第２の電気的接続領域２４
と、第１の電気的接続領域１４と第２の電気的接続領域
２４の間を繋ぎ、フレキシブル回路３０を通る複数の電
気的トレース３５とを更に有する。図２に示された実施
例において、電気的トレース３５は、フレキシブル回路
層３０の内側に設けられ、図２の平面図では破線で示さ
れている。各電気的トレース３５は、第１の電気的接続
領域１４で終端する第１の端部と、第２の電気的接続領
域２４で終端する第２の端部とを有する。トレースの各
端部は、対応した接続領域に標準メタライゼーションパ
ッドを有する。電気的接続は、複数のコネクタ３を用い
て電気部品１と電気的接続領域１４のトレース端部との
間に設けられ、同様に、複数のコネクタ７を用いて、電
気部品５と電気的接続領域２４のトレース端部との間に
電気的接続が作られる。かくして、インターポーザ１０
は、電気的トレース３５と、コネクタ３及び５とを介し
て、電気部品１からの信号を電気部品５へ電気的に接続
することができ、コネクタ３及び５上に熱的に誘導され
る応力を減じるため選択された値の異なる熱膨張係数を
有する基板１２と基板２０を用いるという利点が得られ
る。尚、全ての図面を通じて、コネクタ３及び５の寸法
は、コネクタを明瞭に描画するため他の部品の寸法より
も大きく拡大されている。
【００２４】インターポーザ１０の好ましい実施例で
は、トレース３５はフレキシブル回路層３０の内部に収
容されるが、内部に収容することは、本発明の必須要件
ではない。フレキシブル回路層３０の一例の構造は、図
１の中の拡大図に示されている。フレキシブル回路層３
０は、４層の誘電体層３２、３４、３６及び３８、誘電
体層３２と３４の間にある内側導電層３３、誘電体層３
４と３６の間のトレース層３５、並びに、誘電体層３６
と３８の間の外側導電層３７を含む。好ましい実施例に
おいて、トレース３５は、トレース３５を画成するため
パターニングされた導電層（中間導電層）から形成され
る。
【００２５】図３は、基板１２の上に重なるフレキシブ
ル回路層３０の一部分の部分断面図である。図３に示さ
れた部分の鏡像は、基板２０の上に重なる層３０の一部
分を表す。但し、縦型バイアの間の間隔は異なっていて
もよい。各電気的トレース３５の各端部は、中間導電層
からフレキシブル回路層３０の外側面へ延びる縦型バイ
アを含み、この縦型バイアは、誘電体層３６及び３８と
外側導電層３７を通り抜ける。バイアの最上部は、対応
した電気的接続領域１４又は２４に置かれ、その上部に
パッドが形成される場合がある。このバイアは、（図３
に示されるような）周知の「スタック」タイプでもよ
く、或いは、周知の「スタガー」タイプでもよい。
【００２６】さらに、インターポーザの好ましい実施例
において、内側導電層３３は、第１の電源電圧（たとえ
ば、電源又はグラウンド）を伝達する導電材料の幅広の
帯状の領域を有し、外側導電層３７は、第２の電源電圧
（たとえば、グラウンド又は電源）を伝達する導電材料
の幅広の帯状の領域を有する。幅広の帯状の各領域は、
フレキシブル回路層３０の実質的に全表面積をカバー
し、幅広の帯状の領域は、電気的トレース３５の反対側
に設けられているので、トレース３５用のＡＣグラウン
ド面として機能する。この構造によれば、トレース３５
はＡＣインピーダンスが制御され、このことは、反射を
伴わずに高周波信号を伝達するために重要な事項であ
る。マイクロ波ストリップライン設計技術において公知
のように、トレース断面の寸法と、トレース３５とＡＣ
グラウンド面の間の距離は、トレースの特性インピーダ
ンスを決定する。一般的には、システムの設計者は、本
発明の実施には関係が無い規準に基づいて特性インピー
ダンスを選択し、次に、設計者は、選択されたインピー
ダンスを実現する適切なトレース寸法とＡＣグラウンド
面までの隙間の距離とを選択するため、ストリップライ
ン設計技術における設計ガイドラインを調べる。インピ
ーダンスの選択は、本発明の実施の形態において重大な
事項ではない。
【００２７】内側導電層３３から選択された接続領域１
４及び２４まで延在し、誘電体層３４、３６及び３８と
外側導電層３７とを通る縦型バイアが存在する。また、
外側導電層３７から選択された接続領域１４及び２４ま
で延在し、誘電体層３８を通るバイアが存在する。従来
技術における実際の例と同様に、外側導電層３７を通る
上記の各バイアは、（たとえば、外側導電層３７にバイ
アが通るアパーチャ又は環を形成することにより）層３
７から絶縁される。さらに、トレース３５は、内側導電
層３３から延びるバイアと接触しないように経路が決め
られる。
【００２８】本発明において、バイアは、基板１２又は
基板２０を通過するよう形成する必要が無く、能動的電
子部品（たとえば、トランジスタ）を基板１２及び２０
の面に形成しなくてもよい。好ましいインターポーザの
実施例の場合に、基板１２及び２０は、インターポーザ
の本体、或いは、インターポーザの表面上にバイア若し
くは能動的電子部品が形成されない。好ましいインター
ポーザの実施例の場合に、トレース３５と基板１２及び
２０の表面との間に接続は無い。これらの実施例の場合
に、トレース３５は、基板１２及び２０から電気的に絶
縁され、より詳細には、トレース３５は、基板の表面か
ら電気的に絶縁される。しかし、内側導電層３３及び外
側導電層３７から接続された一つ以上のバイパスコンデ
ンサが基板１２（及び／又は基板２０）の第１の面に形
成される場合がある。このような場合、バイパスコンデ
ンサへの接続パッドは、通常はかなり厚く（２０μｍ以
上）、或いは、一般的に、導電性研磨ストップ材料（た
とえば、タングステン）により構成されるので、バイパ
スコンデンサは、本発明の製造方法の一例で使用され、
以下に説明される研磨プロセスによって破壊されない。
Peters他に発行され、本願の譲受人によって譲受された
米国特許第5,872,696号明細書は、使用される基板コン
デンサ構造体の一例を開示する。
【００２９】本例でも使用されるように、電気的接続領
域１４又は２４は、一方の電気的トレース若しくはパッ
ドから、公知のコネクタ（コネクタの組み合わせ、或い
は、コネクタの混在した部分）を通って、対向した基板
上のもう一方の電気的トレース若しくはパッドへの電気
的接続が行われる場所若しくは位置である。コネクタの
例は、はんだバンプ、（米国特許第5,334,804号明細書
に記載された）ＷＩＴ、（米国特許第5,104,111号明細
書に記載された）ＢＩＰ（ボンデッド相互連結プロセ
ス）、（米国特許第4,705,205号明細書に記載された）
ＵＮＩＡＸなどである。
【００３０】本実施例で使用される層３０のようなフレ
キシブル回路層は、半径５ｍｍ未満の折り曲げ半径で、
より好ましくは、破壊することなく折り曲げ半径１ｍｍ
で１８０°折り曲げることができる。上述の通り、フレ
キシブル回路層は、１層以上の金属層と、１層以上の誘
電体層とを含む。多種多様な金属（たとえば、銅、アル
ミニウム、金、銀）は可鍛性があり、これらの材料から
なる層は、破断することなく、少なくとも１回は折り曲
げることができる。多数の誘電体層、特に,ポリマー材
料及びポリイミドの層は弾性があり、これらの材料の層
は、その厚さが（数ミリ未満の）妥当な薄さであるなら
ば、破断することなく折り曲げられる。フレキシブル層
に折り曲げを生じさせるためには一定の力を層に加える
必要がある。本例の場合では、同じ量の折り曲げを行う
ために要する力が他の層よりも小さい層は、フレキシブ
ルであると称される。本発明において、フレキシブル回
路層３０は、好ましくは、基板１２と基板２０の何れよ
りもフレキシブルである。
【００３１】上述の通り、基板１２と基板２０の熱膨張
係数の値は異なる。基板１２と基板２０は、どちらも、
異なる熱膨張係数値を有する別々の材料の２層以上の積
層（或いは、基板）から形成された複合基板により構成
されるので、これらの基板の熱膨張係数は、基板の第１
の面で測定された熱膨張係数によって定義される。この
測定を行うため、好ましくは、基板面の中心領域を通る
長さιのラインセグメントが基板の第１の面上で区別さ
れ、熱膨張係数の値がラインセグメントの正規化された
温度上昇１℃当たりの膨張（Δι／ι）が測定される。
正確な測定を行うため、温度上昇ΔＴ℃（たとえば、Δ
Ｔ＝５０℃）当たりの正規化された膨張率が測定され、
次に、測定結果をΔＴで除算する。複合基板の表面方向
の熱膨張係数を決定するため使用可能な数式及びシミュ
レーションプログラムが存在する。（ヤング率の小さ
い）弾性材料の薄層が（ヤング率の大きい）厚みのある
剛性基板の上に積層される場合、剛性基板は、基板の両
面に熱膨張係数の値を設定し、これらの値は、剛性基板
の表面熱膨張係数の値に実質的に一致する。電気部品１
及び５は、熱膨張係数の値が相異する種々の材料の多数
の層を含む。
【００３２】本発明の目的のため、これらの部品の熱膨
張係数の値が、基板１２及び２０に接続された面におけ
る同じ測定方法で測定される。電気部品がＩＣチップに
より構成される場合、幾つかの非常に薄い層が半導体材
料のアクティブ面に形成される。層の全体的な厚さは、
典型的に、半導体材料の厚さよりも薄く、半導体材料は
（ヤング率が大きく）非常に剛性があるので、チップの
表面熱膨張係数は、半導体材料だけの表面熱膨張係数に
よって近似される場合が多い。
【００３３】典型的なアプリケーションでは、電気部品
１又は５の一方は、動作中に他の部品よりも多量の熱を
発生する。説明のため、かつ、一般性を失わないため
に、部品１は部品５よりも多量の熱を発生する場合を考
える。本例の場合、基板１２の熱膨張係数の値が、部品
１の熱膨張係数の値に近い点が重要である。基板１２と
部品１の間の熱膨張係数の値の差は、基板２０と部品１
の間の熱膨張係数の値の差よりも小さく、及び／又は、
部品１と部品５の間の熱膨張係数の値の差よりも小さく
すべきである。部品１がＩＣチップにより構成される場
合、基板１２と部品１の熱膨張係数の値は、好ましく
は、互いに６ｐｐｍ／℃、より好ましくは、互いに３ｐ
ｐｍ／℃若しくは４ｐｐｍ／℃の範囲内に収まる。これ
らの熱膨張係数の値は、勿論、基板１２を部品１と同じ
材料で形成することによって、同一若しくは実質的に同
一（０．５ｐｐｍ／℃の範囲内）としてもよい。
【００３４】部品１へのコネクタ３が設けられた基板１
２の第１の面と、部品５へのコネクタ７が設けられた基
板２０の第１の面の間には実質的な温度差がある。温度
差は、典型的に、基板１２及び基板２０と粘着ボディ１
８の熱伝導率の値がコネクタ３及び７と部品１及び５の
熱伝導率の値よりも小さいことによって生ずる。このた
め、コネクタ７は、屡々、僅かな温度変化しか生じな
い。この結果として、基板２０の熱膨張係数の値と、部
品５の熱膨張係数の値の差は、基板１２と部品１の熱膨
張係数の値の差よりも大きくなる。ある種の実施例の場
合、部品２０と部品５の熱膨張係数の差は、基板１２と
部品５の熱膨張係数の値の差よりも小さく、及び／又
は、部品１と部品５の間の熱膨張係数の値の差よりも小
さい。インターポーザがシリコンＩＣチップと、（熱膨
張係数が約１７ｐｐｍ／℃である）典型的な印刷回路基
板の間に設けられた場合、基板１２と基板１２の熱膨張
係数の値の差は少なくとも５ｐｐｍ／℃であり、より好
ましくは、少なくとも１０ｐｐｍ／℃である。たとえ
ば、基板２０は、熱膨張係数が１６．６ｐｐｍ／℃であ
る銅により構成される。
【００３５】他の実施例の場合に、基板２０は、基板１
２よりも弾性的にすることができる材料（すなわち、基
板１２よりも小さいヤング率又は小さい体積弾性率を有
する材料）を含む。弾性を高めると、基板１２と部品５
の熱膨張係数の合致度を緩和することができる。たとえ
ば、基板１２は、シリコンＩＣチップと一致させるため
シリコンを含み、基板２０は、１８ｐｐｍ／℃の熱膨張
係数を有する回路基板と一致させるため熱膨張係数が４
０ｐｐｍ／℃であるコモンポリイミドを含む。しかし、
ポリイミド材料は、ヤング率が１１３×１０9パスカル
（１１３ＧＰａ）であるシリコンよりも約４０倍弾性が
あり、ポリイミド材料のヤング率は３×１０9パスカル
（３ＧＰａ）である。したがって、加熱時に、基板２０
は、部品５との関係において、部品５に直接取り付けら
れたシリコンチップよりも実質的に小さい応力を有す
る。
【００３６】図４は、本発明による第２実施例のインタ
ーポーザ１０’の側面図である。本実施例において、米
国特許第5,334,804号により教示されるＷＩＴポスト
３’がＩＣチップ１を基板１２のパッド１４へ接続する
ためはんだバンプ３の代わりに使用される。全ての図面
を通じて、コネクタ３’の寸法は、コネクタをよりわか
りやすく示すため他の部品の寸法よりも拡大されてい
る。粘着ボディ１８を除いて、インターポーザ１０’
は、図１のインターポーザ１０と同じ部品により構成さ
れ、図４と図１において同じ部品には同じ参照番号が付
されている。粘着ボディ１８の代わりに、固定はんだバ
ンプコネクション１８’が基板１２と基板２0を機械的
に一つに結合するため使用される。この目的のため、接
続パッドは、基板１２及び２０の裏側に形成される。一
般的にコネクション１８’は、基板１２と基板２０の中
心に設けられるが、これは必要条件ではない。他の選択
肢として、基板１２及び基板２０のエッジに加えられる
トルク力に対する安定性を得るため、スタンドオフはん
だバンプ１９をコネクション１８’の一つ以上の側面に
付加してもよい。スタンドオフバンプ１９は、基板１２
と基板２０の中の一方だけに取り付けられ（図４では、
例示的に基板２０に取り付けられている）、これによ
り、基板１２と基板２０は、加熱と冷却の下で、相対的
に横方向に移動し得るようになる。
【００３７】図５は、本発明による第３実施例のインタ
ーポーザ１０”の側面図である。インターポーザ１０”
は、図４のインターポーザ１０’と類似しており、共通
の参照番号で示されるように共通の部品を使用する。イ
ンターポーザ１０”は、基板２０が（実際上、二つの別
個の基板である）二つの区画２０Ａ及び２０Ｂに分割さ
れている点でインターポーザ１０’とは異なる。二つの
別個の基板区画２０Ａ及び２０Ｂの使用は、最長電気的
トレース３５の距離を短縮する点で有利である。電気的
トレースは、図６におけるインターポーザ１０”の平面
図により明瞭に示され、短縮された距離は、図６と図２
のトレースを比較することによりわかる。
【００３８】インターポーザ１０”は、基板２０Ａ及び
基板２０Ｂが、図５に示されるような形態でインターポ
ーザの中心（たとえば、基板１２の中心）に配置された
基板１９”の小部分によって基板１２に取り付けられて
いる点で、インターポーザ１０’とは異なる。基板１
９”の表面積は、典型的に、基板１２の表面積の４分の
１以下であり、基板２０Ａ及び基板２０Ｂの表面積の２
分の１以下である。基板１９”は、基板１２の全幅若し
は全長に亘って広がらないので、基盤１２の温度に起因
した寸法変化の全ての量を基板２０へ伝達するわけでは
ない。基板１９”は、好ましくは、コレクタ３及び７を
形成するため必要とされるはんだリフロー条件で融解若
しくは分解しない材料を含む。基板１９”は、安価で扱
い易いエポキシボンディングシートにより構成してもよ
い。
【００３９】分離された基板２０Ａ及び２０Ｂは、別の
コネクタ３が使用され、基板１２及び２０を取り付ける
ため別の手段が使用されている図１乃至４に示された実
施例でも使用できることが認められる。
【００４０】上述の第１実施例に関する基板１２及び基
板２０の熱膨張係数の値の選定は、第２実施例及び第３
実施例に適用される。
【００４１】［インターポーザの製造方法］以下、図７
乃至１９及び図２０を参照して、本発明によるインター
ポーザ１０、１０’及び１０”の製造方法の実施例を説
明する。図７乃至１９は、製造工程中の多数の部品の側
面図であり、図２０は、主要な工程のフローチャートで
ある。
【００４２】図７を参照するに、第１の基板１２及び電
気防食用基板４０は、金型４２に、好ましくは、金型の
一辺側に置かれ、図８に示されるように、金型４２に液
状化された封止材料４４が注がれ、基板の周りで成形さ
れる。チップは、真空ポートによって、又は、少量の液
状化した封止材料若しくは互換性のある接着剤を基板
面、或いは、基板が金型に設置される前にその基板が設
置される場所へ塗布することにより、金型の底に保持さ
れる。一実施例において、基板２０は、封止材料４４か
ら形成され、他の実施例において、銅のような固体材料
の基板２０’は、（図７の点線で示されるように）基板
２０のための電気防食用基板４０の隣に配置される。封
止材料４４が注入された後（図４）、封止材料は、その
組成に適した手段（たとえば、熱、時間、紫外線照射、
その他の放射線、或いは、これらの工程の組み合わせ）
によって凝固若しくは硬化させられる。以下、例示的な
材料及び硬化方法について説明する。硬化工程により、
硬化した材料４４によって封止された基板１２及び基板
４０（及び、若し使用されるならば、基板２０’）複合
基板５０（図９を参照せよ）が形成される。
【００４３】好ましいインターポーザの実施例は、高温
のはんだ付けに耐えるように設計される。高温のため、
熱可塑性材料（すなわち、加熱時に液状化し、冷却時に
凝固し、液体と固体で同じ化学的構造を有する材料）
は、一般的に、好ましいインターポーザの実施例では使
用されない。その代わりに、硬化時に固体状態に達する
ように化学的変化を生じる材料、たとえば、エポキシ及
びポリイミドを使用する方が好ましい。その場合、上記
の液状化封止材料は、封止材原料若しくは原料のように
呼ばれる。
【００４４】基板１２と基板２０の間で折り曲げられる
フレキシブル回路層３０の部分は、電気防食用基板４０
の上に後の工程で形成される。電気防食用基板４０は、
処理の終了が近づくと除去されるが、この電気防食用基
板は、除去される前に、フレキシブル回路層３０の上に
ある硬化若しくは凝固した封止材料４４を取り除く処理
工程からフレキシブル回路層３０を保護する。たとえ
ば、電気防食用基板は、銅又はアルミニウムを含む。
【００４５】金型４２は、典型的に１回しか使用されな
い。金型４２はガラスによって構成され、その場合、金
型は、成形された複合基板５０を外すため、硬化工程後
に破壊される。金型４２は金属により構成してもよく、
その場合、金型は、基板５０を外すために（一般的に、
酸を使用して）エッチングされる。金型４２は、好まし
くは、浅型の矩形状金型であり、約４ｍｍ乃至６ｍｍの
深さを有する。
【００４６】現在、ポリイミド原料は、液状化封止材料
４４のための好ましい原料である。硬化時に、これらの
原料はポリイミドになる。ポリマー材料は、融解若しく
は分解することなく、（典型的に、５００℃までの）高
い処理温度に耐えることができ、多数の処理溶媒及び腐
食液に対する耐性があり、安定性のある材料である。
【００４７】本発明の製造方法の実施例において、数種
類のポリアミック酸が液状化形式の封止材料のため使用
された。これらの酸は、ポリイミド原料であり、加熱
時、及び／又は、ある種の放射線の照射時に、その化学
構造が従来技術においてポリイミドに変化する。この工
程は、イミダイゼーション工程又は硬化工程と呼ばれ
る。使用されたポリアミック酸は、Du Pont製のPI-255
5、PI-2525、PI-2560及びPI-2611である。これらのポリ
アミック酸は、高分子量ポリマー連鎖を含み、硬化時に
（特に、縮合型のポリアミック酸である場合に）約３０
％収縮する。硬化したポリイミド形態において、ポリア
ミック酸は、不安定ではなく、材料の破壊点で１７％を
超える膨張率を有する。日立のPIQ及びPIXポリマー生成
物を使用してもよい。
【００４８】硬化したポリイミドへの接着を促進するた
め、クロム金属（又は,その他の接着材料）の薄い層
（たとえば、２００オングストローム）が基板１２、２
０’及び４０の上に形成される。
【００４９】一般的に、多数の商業的に入手可能なポリ
アミック酸は、Ｎメチルピロリドン（ＮＭＰ）のような
有機溶媒によって液状化される。この溶媒は、典型的
に、液状化ポリアミック酸の８５重量％まで達する。高
い溶媒含有量をもつ液状化状態のポリイミック酸を用い
て厚い封止層を実現するため、２段階以上の充填（注
入）工程が、充填工程の間の溶媒蒸発工程と共に使用さ
れる。溶媒蒸発工程は、典型的に低温（１１０℃以下）
で行われる。ポリアミック酸は、金型に所望のレベルま
で補給され、残りの有機溶媒は、ポリイミック酸が硬化
する前に、より厳しい蒸発工程によって除去される。好
ましい製造方法の実施例において、この蒸発工程は真空
下で行われ、ポリアミック酸と金型内の残りの溶媒は、
数段階の温度工程（たとえば、６０℃、９０℃、１２０
℃、１５０℃、１８０℃）で加熱され、大量の残留溶媒
を追い出すため、各温度工程で数分から３０分に亘って
保持される。真空オーブンがこの工程で使用される。ポ
リアミック酸は、次に少なくとも３００℃の温度、より
好ましくは、少なくとも３５０℃の温度で、１乃至２時
間に亘って硬化される。
【００５０】ポリイミック酸は、蒸発工程及び硬化工程
で収縮する。過剰量の液状ポリイミック酸は、収縮を抑
えるため金型に注入される。さらに、粉末状のシリコン
若しくはガラスのような粉末状の不活性材料が収縮量を
減少させるため液状ポリイミック酸に添加される。好ま
しい実施例において、第２の基板２０が形成される領域
における封止材の最終的な硬化厚は、２ｍｍ乃至３ｍｍ
である。溶媒蒸発及び硬化による３０％乃至６０％の収
縮を考慮にいれると、液状化状態の封止材は、典型的
に、３ｍｍ乃至６ｍｍの厚さまで注入される。基板１２
及び基板４０は、蒸発及び硬化工程中に収縮しないの
で、成形複合基板の厚さは、基板２０が形成された領域
の上よりも、基板１２及び基板４０の上の方で大きくな
る。この差は、典型的に、基板１２及び４０の厚さの４
０％乃至６０％に一致し、通常は、約１．０ｍｍ程度の
厚さである。かくして、典型的な場合に、硬化した複合
基板の厚さの変化は０．６ｍｍ未満であり、注入された
厚さが６ｍｍの場合には、厚さの変化は３０％未満であ
り、注入された厚さが３ｍｍの場合には、厚さの変化は
２０％未満である。以下に説明するように、厚さの変化
は、複合基板５０の片面又は両面を研磨若しくはラップ
仕上げすることにより、低減され、実質的に除去され
る。厚さの変化の程度は、基板２０’を用いることによ
って低減される。それにもかかわらず、基板１２と基板
４０と基板２０’の間のギャップの厚さはより薄くな
る。
【００５１】殆どのポリイミドの熱膨張係数の値は、３
０ｐｐｍ／℃乃至５０ｐｐｍ／℃の範囲に収まり、典型
的なエポキシＦＲ−４印刷回路基板の熱膨張係数（たと
えば、１７ｐｐｍ／℃）よりも大きい。基板２０が封止
材料４４から製作され、封止材料４４の熱膨張係数値が
非常に高い場合、低い熱膨張係数値を有する粉末状充填
剤材料（たとえば、粉末状ガラス若しくはシリコン）
は、注入される前に、液状封止材と混合される。一部の
ポリイミド材料、特に、フッ素化ポリイミドは、３ｐｐ
ｍ／℃乃至６ｐｐｍ／℃の範囲内に含まれる熱膨張係数
の値を有する。これらのポリイミドを封止材として使用
し、硬化した封止材の熱膨張係数の値を上昇させること
が望ましい場合、高い熱膨張係数の値を有する粉末状フ
ィラー材料（たとえば、２９ｐｐｍ／℃の熱膨張係数を
もつ粉末状アルミニウム）が封止材を注入する前に封止
材と混合される。複合材料の熱膨張係数は、二つの熱膨
張係数値の加重平均を、複合材料に存在する粉末と封止
材の体積パーセントに基づいて計算することによって推
定される。
【００５２】図９は、金型から取り外された成形複合基
板５０の側面図である。これは、金型が（ガラス金型の
場合のように）破壊されるか、（金属金型の場合のよう
に）エッチングによって分解された後に得られる。図９
には、基板２０’が使用される、基板２０が封止材４４
によって形成された実施例が示されている。複合基板５
０の上面及び底面は、次に、好ましくは、面をプレーナ
ー化し、基板１２の面を露出させるため、研磨若しくは
ラップ仕上げされる。（シリカ若しくはアルミナのよう
な）研磨粒子を用いる化学機械研磨工程は、表面を研磨
するため使用される。最も一様でない面が好ましくは最
初に研磨される。研磨工程の結果は、図１０の複合基板
５０の側面図及び図１１の平面図に示されている。図１
０及び１１では、基板２０’が使用されるケースを点線
で示す。ＳＥＭサンプル・プレパレーションで使用され
るような研磨用治具は、研磨工程中に複合基板５０を保
持するため使用される。基板２０’が使用され、基板１
２、４０及び２０’が実質的に同じ厚さをゆうする場
合、プレーナー化は不要であり、研磨工程は省略され
る。
【００５３】次に、図１２に示されるように、二つ以上
の複合基板５０がフレキシブル回路層３０を形成するた
めの準備として処理ホルダー６０に載置される。同図に
おいて、左側の複合基板５０には基板２０’が無く、右
側の複合基板５０は基板２０’を含む。ホルダー６０
は、平坦面と、対応した複合基板５０を受容するための
複数の窪み部６２と、以下に説明する目的のための複数
の圧力等化ポート６４とを含む。各窪み部６２の深さ
は、好ましくは、複合基板５０の厚さに略一致し、好ま
しくは、０．５ｍｍ以内で一致する。
【００５４】次に、図１３に示されるように、ポリイミ
ド膜３２が複合基板５０の上面と、処理ホルダー６０の
上面とに積層される。このポリイミド膜は、図１及び３
に示されたフレキシブル回路層３０の層３２に対応す
る。Du Pont社製のKAPTONがこの膜のために使用され
る。この積層された膜は、処理ホルダー６０に対し正し
い位置で複合基板５０を保持し、そのため、他の誘電体
層３４、３６及び３８よりも厚くなる。
【００５５】次に、図１４を参照するに、銅シート３３
がポリイミド膜３２の上に積層される。別のアプローチ
として、銅層３３が、スパッタリング、無電解めっき、
電気めっき、或いは、これらの工程の組み合わせによっ
て形成される。この場合、銅がスパッタリングされる前
に、クロムの薄い（たとえば、２００オングストロー
ム）粘着層をスパッタリングするのが最良である。銅層
３３が形成される前に、１層以上の補助層を誘電体膜３
２上に形成してもよい。このような補助的な誘電体層
は、ラミネーション、スピンコーティング、スプレーコ
ーティング、スクリーニング、及び、ドクターブレーデ
ィングによって形成される。また、誘電体膜３２を積層
する前に、金属膜を複合基板５０及び処理ホルダー６０
の表面に積層してもよいことが認められる。
【００５６】次に、ポリイミド層（３４、３６及び３
８）と、銅（３５及び３７）の交互の層が、フレキシブ
ル回路層３０の残りの層を完成させるため、公知の通例
的な積層若しくはビルドアップ法を用いて形成される。
積層法を用いる場合、ポリイミド層３４、３６及び３８
がシート形式（すなわち、膜形式）で処理ホルダー６０
及び複合基板５０へ積層される。各ポリイミド層は、層
３３、３５及び３７への導電バイア用のアパーチャを形
成するためパターニングされる。このパターニングは、
膜が積層される前にポリイミド膜にバイアアパーチャを
穿孔することによって、或いは、ポリイミド膜を積層す
る前若しくは後でバイアアパーチャをレーザードリル加
工することによって、容易に実現される。
【００５７】誘電体層３４、３６及び３８を形成するた
めビルドアップ法が使用される場合、液状ポリアミック
酸が、スピンコーティング、ドクターブレーディング
（たとえば、スキージ）、スクリーニング、或いは、ス
プレーコーティングを用いて、複合基板５０及び処理ホ
ルダー６０の表面に被覆される。被覆動作後、ポリアミ
ック酸を液状化するため使用された溶媒は、従来のソフ
トベーキングによって層から蒸発する。乾燥した層は、
次に、バイアアパーチャを形成するためパターニングさ
れる。一つのアプローチとして、写真現像可能なポリア
ミック酸が使用され、マスクパターンを用いる通常の紫
外線露光によってパターニングされ、次に、現像され
る。別の一つのアプローチとして、フォトレジスト層が
（ソフトベーキング後の）ポリアミック酸に形成され、
エッチマスクを作成するためパターニングされる。この
場合、塩基溶液中のウェットエッチング、又は、ドライ
エッチング（プラズマエッチング）が使用される。この
アプローチは、現像できないポリアミック酸が使用され
た場合に適している。パターニング後、ポリアミック酸
はポリイミド層を形成するため硬化させられる。更に別
のパターニングアプローチとして、ポリアミック酸は、
パターニングされる前に硬化させられ、アパーチャがパ
ターニングされたフォトレジスト層を通るレーザードリ
ル加工若しくはプラズマエッチングによってポリイミド
層に形成される。
【００５８】パターニングされたポリイミド層が形成又
は積層された後、ポリイミド層のバイアアパーチャは、
導電材料（たとえば、銅）をスパッタリングすることに
より、或いは、導電材料をめっきすることにより埋めら
れる。めっきの場合、無電解めっきを使用してもよく、
また、めっき電流用の導電パスを確保するため導電シー
ド層が最初にポリイミド層へスパッタリングされた場合
には、電気めっきが使用される。シード層は、通常、薄
いクロム粘着層（たとえば、２００オングストローム）
と、それよりも厚い銅層（たとえば、２μｍ）とを含
む。銅層がシード層と共にスパッタリング若しくは電気
めっきによって形成された場合、銅はポリイミド膜の全
域に堆積し、バイアを埋める。望ましくない銅は、新た
に充填されたバイアをマスク用キャップで塞いだ後に通
常の化学エッチングによって除去される。マスク用キャ
ップは、新たに堆積した銅層の上にフォトレジスト層を
積層（たとえば、RISTON）又はスピンコーティングし、
続いて、フォトレジスト層をパターン露光し、現像する
ことによって容易に形成される。或いは、比較的大きい
バイアに対して、マスク用キャップは、感光性の無いマ
スク用材料を使用するスクリーン印刷によって形成され
る。余分な銅（及び、シード層）がエッチングで除去さ
れた後、マスク用キャップは適当なストリッパーを用い
て取り除かれる。このバイアは、次に、バイアの高さを
ポリイミド層の高さと同じ高さにするため、軟らかいパ
ッドを用いた短い化学機械研磨工程をうける。
【００５９】後続の銅層３５及び３７は、最初に薄いク
ロムの粘着層（たとえば、厚さ２００オングストロー
ム）をスパッタリングし、次に、かなり厚い銅の層（た
とえば、厚さ２μｍ乃至２０μｍ）をスパッタリングす
ることにより、ポリイミド層の上に形成される。厚い銅
の層が望ましい場合には、最初に２μｍの銅の層をスパ
ッタリングし、残りの層を電気めっきにより完成させる
方が費用効果に優れている。銅層が形成された後、別の
薄いクロムの粘着層が後続のポリイミド層への良好な粘
着力を与えるために堆積される。金属層３７は、下にあ
る層３５及び３３に形成されるべきバイアの周りのアパ
ーチャ若しくは環を生成するため通常の手段でパターン
エッチングされる。金属層３５は、電気的トレースを画
成するためパターンエッチングされる。パターンエッチ
ングは、一般的に、パターニングされたフォトレジスト
層又はマスク層が維持されるべき金属層の領域の上に形
成される減法的エッチング処理である。第１の腐食液
は、上部粘着層の不要部分を除去するため使用され、
（通常、第１の腐食液とは異なる）第２の腐食液は、銅
材料の不要部分を除去するため使用され、次に、第１の
腐食液が（トレースとバイアの電気的ショートを防止す
べく）下部粘着層の不要部分を除去するため再度使用さ
れる。
【００６０】薄い銅層がスパッタリングされた後に電気
めっきが使用される場合、めっき動作の前に、スパッタ
リングされた銅の上にマスクが形成され、これにより、
望ましい場所だけに銅がめっきされる。めっき後、通常
の厚さ（たとえば、６００オングストローム）よりも厚
い銅の粘着層は、めっきされた銅の上にスパッタリング
されるべきである。めっき用マスクは、次に、取り除か
れ、先にマスクの下側にあった薄いスパッタリングされ
た銅層は、短時間の被覆銅エッチングを実行することに
より除去される。さらに、マスクの下側にある薄い粘着
層（たとえば、厚さ２００オングストローム）は、電気
的ショートを防止するため対応した簡単な被覆エッチン
グによって除去される。このエッチングは、新たにパタ
ーニングされた銅層の上にある粘着層を食刻するが、エ
ッチングの時間は、上部粘着層を完全には除去すること
なく、下部粘着層を除去するように選択される。
【００６１】従来技術からわかるように、スパッタリン
グは、真空室に設置された基板を用いて実行される。処
理ホルダー６０のポート６４は、スパッタリング動作中
に、フレキシブル回路層３０の両面で圧力を均等にさせ
る。めっき工程が使用される場合、ポート６４は、ホル
ダー６０をめっき槽へ設置する前に粘着テープで覆われ
る。
【００６２】図１５は、複合基板５０上でのフレキシブ
ル回路層３０の完全な形成を示す処理ホルダー６０の側
面図であり、図１６はこの処理ホルダー６０の平面図で
ある。一部のアプリケーションにおいて、フレキシブル
回路層３０は、電気的トレースの１層の金属層と、１層
又は２層の誘電体層とを含む。図１６を参照するに、複
合基板を保持する窪み部６２の端で各複合基板５０と処
理ホルダー６０の間のギャップに切断装置６６を用いて
フレキシブル回路基板層３０を切り離すことにより、複
合基板５０は処理ホルダーから取り外される。このこと
からわかるように、処理ホルダー６０は、対応したフレ
キシブル回路層３０を形成するため、幾つかの複合基板
５０が同時に処理できるようになっている。複合基板５
０が取り外された後、処理ホルダーは、処理ホルダーの
上面と、窪み部６２の端に沿って残された残りの層３２
を除去するため機械加工される（たとえば、プラズマエ
ッチング処理される）。
【００６３】単純なアプリケーションの場合、フレキシ
ブル回路層３０は、電気的トレースの１層又は２層の金
属層と、１層又は２層の誘電体層とを含み、これらの層
は、層の集まりが複合基板５０へ積層される前に、予め
一つに積層される。
【００６４】図１７を参照するに、電気防食用基板４０
の下側にある封止材料４４の一部は除去される。この除
去は、複合基板の裏側から（基板１２及び２０を保護す
るためマスク用プレートを使用して）サンドブラスタリ
ングすることにより、或いは、機械加工によって行われ
る。サンドブラスタリング又は機械加工の動作は、電気
防食用基板４０の薄い層が除去されるように行われる。
この動作は、除去動作が電気防食用基板４０へ到達する
直前に停止するように実行され、残りの封止材料は酸素
プラズマエッチング動作によって除かれる。何れのアプ
ローチでも、電気防食用基板４０は、封止材料４４のこ
の部分を除去する処理による損傷を受けないようにフレ
キシブル回路層３０を保護する。
【００６５】電気防食用基板４０は、露出された後、エ
ッチング（すなわち、化学腐食液中での分解）によって
除去される。図１８は、電気防食用基板４０の除去後の
複合基板５０の側面図である。上述の通り、電気防食用
基板４０の材料の例には、シリコン、アルミニウム、及
び、銅が含まれる。これらの材料のための数種類の腐食
液は公知である。たとえば、高温の水酸化カリウム（Ｋ
ＯＨ）溶液、或いは、フッ化水素酸と硝酸の混合物がシ
リコン基板４０を溶解するため使用される。これらの腐
食液の組成は、半導体処理技術の分野において周知であ
る。塩酸（ＨＣＬ）は、アルミニウム基板４０を溶解す
るため使用され、硝酸アンモニウム（（ＮＨ4）2Ｓ
Ｏ4）は銅基板４０を溶解するため使用される。殆どの
ポリマー材料、特に、ポリイミド材料は、弱い酸及び塩
基、並びに、適度な強さの酸及び塩基に対する耐性があ
る。したがって、上記の腐食液は、測定可能な程度で複
合基板５０の成形部４４を破壊しない。しかし、フレキ
シブル回路層３０上の金属パッド又はトレース端部は、
腐食液から保護されるべきである。この保護は、エッチ
ング工程の前に、層３０の上面をブラックワックス又は
レジストで被覆することによって容易に行える。このよ
うな保護処置はエッチング技術において周知であり、当
業者が容易になし得る処置である。エッチング工程後、
ブラックワックス又はレジストは、硬化したポリイミド
層又は金属を破壊しない通常の有機溶媒によって除去さ
れる。たとえば、多数のフォトレジストのような他の保
護材料の層を使用しても構わない。
【００６６】電気防食用基板４０の除去は、基板２０が
封止材料４４から形成される場合、基板２０をより明確
に画成する。電気防食用基板４０が除去された後、基板
１２及び２０は、上述のいずれかのアプローチを用いて
裏側面同士が固定される。
【００６７】エッチングの際に電気防食用基板４０を溶
解することは、かなりの量の化学試薬を使用すること、
すなわち、かなり高価になることを意味する。この費用
を削減する一つのアプローチは、図１９の斜視図に示さ
れるように、電気防食用基板４０が材料４４によって封
止される前に、１枚以上の薄い金属箔４７及び４８で電
気防食用基板４０の周りを包むことである。箔４７及び
４８は基板４０に接着しない。２重に包むことによっ
て、液状化した封止材料４４が包みの中に漏れ出して基
板４０と箔４７の間に堆積することを確実に回避し、こ
れにより、液状化した封止材料４４が後で硬化若しくは
凝固するときに、箔４７が基板４０に接着している可能
性を生じさせない。電気防食用基板４０を露出させるた
め成形された複合基板５０を機械加工するとき（図１
７）、薄い金属層が基板４０の裏側に露出し、機械加
工、サンドブラスティング、或いは、簡単な切断によっ
て除去され得る。層４７及び４８が裏側で除去された場
合、電気防食用基板４０は、層４７へ接着しないので、
簡単に持ち上げられ、取り除かれる。層４７及び４８の
残りの部分は食刻され、或いは、場合によっては、残り
の部分は、（好ましくは、残りの粗いエッジが削り取ら
れて）元の位置に残される。
【００６８】上述の通り、本発明は、例示された実施例
に関して具体的に説明されている。しかし、この開示内
容に基づいて、本発明の範囲内に含まれる多様な代替、
置換及び適応をなし得ることが認められる。本発明は、
現在最も実際的であり、かつ、好適であると考えられる
実施例と共に説明されているが、本発明は、これらの実
施例に関して記載された事項に限定されるものではな
く、特許請求の範囲に記載された事項の範囲内に含まれ
る多様な置換物及び均等物を包摂することが意図されて
いることに注意する必要がある。
【００６９】以上の説明に関して更に以下のような態様
が考えられる。
【００７０】（付記１） 第１の面及び第２の面を有
し、該第１の面で測定されるような第１の熱膨張係数と
関連付けられている第１の基板と、第１の面及び第２の
面を有し、該第１の面で測定されるような第２の熱膨張
係数と関連付けられ、上記第２の熱膨張係数が上記第１
の熱膨張係数とは異なる第２の基板と、上記第１の基板
の上記第１の面に設けられた複数の電気的接続領域と、
上記第２の基板の上記第１の面に設けられた複数の電気
的接続領域と、上記第１の基板と上記第２の基板の間に
設けられ、上記第１の基板の上記第１の面に取り付けら
れた第１の部分及び上記第２の基板の上記第１の面に取
り付けられた第２の部分を有するフレキシブル回路層
と、上記第１の基板側の電気的接続領域にある第１の端
部及び上記第２の基板側の電気的接続領域にある第２の
端部が個々の電気的トレースに設けられている複数の電
気的トレースとを含み、第１の電気部品を第２の電気部
品へ電気接続するインターポーザ。（１） （付記２） 上記第１の熱膨張係数と上記第２の熱膨張
係数の差は少なくとも５ｐｐｍ／℃である付記１記載の
インターポーザ。
【００７１】（付記３） 上記第１の熱膨張係数と上記
第２の熱膨張係数の差は少なくとも１０ｐｐｍ／℃であ
る付記１記載のインターポーザ。
【００７２】（付記４） 第１の電気部品は上記第１の
基板の上記第１の面で上記第１の基板に電気接続され、
上記第１の電気部品は上記第１の電気部品が電気接続さ
れた上記第１の基板の上記第１の面で測定されるような
熱膨張係数を有し、上記第１の熱膨張係数と上記第１の
電気部品の熱膨張係数は、互いに０．５ｐｐｍ／℃の範
囲に収まる、付記１記載のインターポーザ。
【００７３】（付記５） 第１の電気部品は上記第１の
基板の上記第１の面で上記第１の基板に電気接続され、
上記第１の電気部品は上記第１の電気部品が電気接続さ
れた上記第１の基板の上記第１の面で測定されるような
熱膨張係数を有し、上記第１の熱膨張係数と上記第１の
電気部品の熱膨張係数は、互いに４ｐｐｍ／℃の範囲に
収まる、付記１記載のインターポーザ。
【００７４】（付記６） 第１の電気部品は上記第１の
基板の上記第１の面で上記第１の基板に電気接続され、
上記第１の電気部品は上記第１の電気部品が電気接続さ
れた上記第１の基板の上記第１の面で測定されるような
熱膨張係数を有し、上記第１の熱膨張係数と上記第１の
電気部品の熱膨張係数は、互いに６ｐｐｍ／℃の範囲に
収まる、付記１記載のインターポーザ。
【００７５】（付記７） 第２の電気部品は上記第２の
基板の上記第１の面で上記第２の基板に電気接続され、
上記第２の電気部品は上記第２の電気部品が電気接続さ
れた上記第２の基板の上記第１の面で測定されるような
熱膨張係数を有し、上記第２の熱膨張係数と上記第２の
電気部品の熱膨張係数は、互いに６ｐｐｍ／℃の範囲に
収まる、付記１記載のインターポーザ。
【００７６】（付記８） 上記第１の熱膨張係数と上記
第２の熱膨張係数の差は少なくとも５ｐｐｍ／℃である
付記７記載のインターポーザ。
【００７７】（付記９） 第１の電気部品は上記第１の
基板の上記第１の面で上記第１の基板に電気接続され、
上記第１の電気部品は上記第１の電気部品が電気接続さ
れた上記第１の基板の上記第１の面で測定されるような
熱膨張係数を有し、上記第１の熱膨張係数と上記第１の
電気部品の熱膨張係数の差は、上記第２の熱膨張係数と
上記第１の電気部品の熱膨張係数の差よりも小さい、付
記１記載のインターポーザ。（２） （付記１０） 第２の電気部品は上記第２の基板の上記
第１の面で上記第２の基板に電気接続され、上記第２の
電気部品は上記第２の電気部品が電気接続された上記第
２の基板の上記第１の面で測定されるような熱膨張係数
を有し、上記第２の熱膨張係数と上記第２の電気部品の
熱膨張係数の差は、上記第１の熱膨張係数と上記第２の
電気部品の熱膨張係数の差よりも小さい、付記９記載の
インターポーザ。（３） （付記１１） 上記第１の熱膨張係数と上記第２の熱膨
張係数の差は少なくとも５ｐｐｍ／℃である付記９記載
のインターポーザ。
【００７８】（付記１２） 第１の電気部品は上記第１
の基板の上記第１の面で上記第１の基板に電気接続さ
れ、上記第１の電気部品は上記第１の電気部品が電気接
続された上記第１の基板の上記第１の面で測定されるよ
うな熱膨張係数を有し、第２の電気部品は上記第２の基
板の上記第１の面で上記第２の基板に電気接続され、上
記第２の電気部品は上記第２の電気部品が電気接続され
た上記第２の基板の上記第１の面で測定されるような熱
膨張係数を有し、上記第１の熱膨張係数と上記第１の電
気部品の熱膨張係数の差は、上記第１の熱膨張係数と上
記第２の電気部品の熱膨張係数の差よりも小さい、付記
１記載のインターポーザ。
【００７９】（付記１３） 上記第１の基板の上記第２
の面と上記第２の基板の上記第２の面は互いに対向する
ように配置され、上記第１の基板の上記第２の面と上記
第２の基板の上記第２の面の間に設けられた接着剤を更
に含む、付記１記載のインターポーザ。
【００８０】（付記１４） 上記第１の基板の上記第２
の面と上記第２の基板の上記第２の面は互いに対向する
ように配置され、上記第１の基板の上記第２の面と上記
第２の基板の上記第２の面の間に設けられ、両方の第２
の面に接着する第１のはんだバンプを更に含む、付記１
記載のインターポーザ。
【００８１】（付記１５） 上記第１の基板の上記第２
の面と上記第２の基板の上記第２の面の間に設けられ、
一方の第２の面だけに接着する第２のはんだバンプを更
に含む、付記１４記載のインターポーザ。
【００８２】（付記１６） 上記第１の基板の上記第２
の面と上記第２の基板の上記第２の面は互いに対向する
ように配置され、上記第１の基板の上記第２の面と上記
第２の基板の上記第２の面の間で両方の第２の面に接着
して設けられ、上記第１の基板と上記第２の基板の少な
くとも一方の面積よりも小さい面積を有する第３の基板
を更に含む、付記１記載のインターポーザ。
【００８３】（付記１７） 上記第１の基板はシリコン
を含み、上記第２の基板は銅を含む、付記１記載のイン
ターポーザ。
【００８４】（付記１８） 上記第１の基板と上記第２
の基板の少なくとも一方は粉末状に充填された封止材料
を含む、付記１記載のインターポーザ。
【００８５】（付記１９） 上記第１の基板は第１のヤ
ング率を有し、上記第２の基板は硬化した封止材料を含
み、上記第２の基板は上記第１の基板のヤング率よりも
小さいヤング率を有する、付記１記載のインターポー
ザ。
【００８６】（付記２０） 上記電気的トレースは上記
第１の基板と上記第２の基板の少なくとも一方から絶縁
されている、付記１記載のインターポーザ。
【００８７】（付記２１） 上記電気的トレースは上記
第１の基板と上記第２の基板の少なくとも一方の上記第
２の面から絶縁されている、付記１記載のインターポー
ザ。
【００８８】（付記２２） 集積回路チップは、上記第
１の複数の接続領域で上記電気的トレースの端部に電気
的、機械的に接続されている、付記１記載のインターポ
ーザ。
【００８９】（付記２３） 上記フレキシブル回路層
は、破断することなく、５ミリメートル以下の折り曲げ
半径をもつ１８０°の折り曲げ角度で折り曲げられ得
る、付記１記載のインターポーザ。
【００９０】（付記２４） 上記フレキシブル回路層
は、上記第１の基板と上記第２の基板の一方よりも柔軟
性がある、付記１記載のインターポーザ。
【００９１】（付記２５） 上記フレキシブル回路層の
厚さは、上記第１の基板と上記第２の基板の一方の厚さ
よりも薄い、付記１記載のインターポーザ。
【００９２】（付記２６） 第１の面及び上記第１の面
の反対側の第２の面を有する複合基板を形成するため、
第１の基板及び第２の基板を封止材料で封止する工程
（ａ）と、上記複合基板の上記第１の面の上に誘電体層
を形成する工程（ｂ）と、上記誘電体層に複数の電気的
トレースを形成する工程（ｃ）と、上記工程（ｂ）及び
上記工程（ｃ）が行われた後、上記第２の基板の第１の
面を露出させるため、上記第２の面で上記複合基板の一
部を除去する工程（ｄ）と、上記工程（ｄ）が実行され
た後、上記第２の基板を除去する工程（ｅ）と、を有す
るインターポーザの製造方法。（４） （付記２７） 上記工程（ａ）は、上記第１の基板及び
上記第２の基板を金型内に配置する工程と、上記金型を
上記封止材料の液状原料で充填する工程と、上記封止材
料を形成するため上記液状原料を硬化させる工程と、を
含む、付記２６記載の製造方法。
【００９３】（付記２８） 上記工程（ａ）は、上記第
１の基板及び上記第２の基板と共に第３の基板を封止す
る工程を含み、上記第２の基板は上記第１の基板と上記
第３の基板の間に配置される、付記２６記載の製造方
法。
【００９４】（付記２９） 上記誘電体層を形成する工
程（ｂ）の前に、上記複合基板の上記第１の面を研磨す
る工程を更に有する付記２６記載の製造方法。
【００９５】（付記３０） 上記複合基板の上記第１の
面を研磨する工程は、上記第１の基板の面を露出させ
る、付記２９記載の製造方法。
【００９６】（付記３１） 上記工程（ｂ）は、上記誘
電体層を形成する前に、処理ホルダーの窪み部内に上記
複合基板を設置する工程を含み、上記処理ホルダーは上
記窪み部が形成される面を有する、付記２６記載の製造
方法。
【００９７】（付記３２） 上記工程（ｂ）は、上記複
合基板の上記第１の面と上記処理ホルダーの上記面の一
部に誘電体膜を積層する工程を含み、上記工程（ｃ）に
よって上記電気的トレースが形成された後、上記複合基
板の周縁の周りで積層された上記誘電体膜を切り離すこ
とにより、上記窪み部から上記複合基板を取り除く工程
を更に有する、付記３１記載の製造方法。
【００９８】（付記３３） 上記処理ホルダーは各窪み
部内に圧力等化ポートを有する、付記３１記載の製造方
法。
【００９９】（付記３４） 上記工程（ｂ）は、上記誘
電体層を形成する前に、上記複合基板の上記第１の面と
上記処理ホルダーの上記面の一部に誘電体膜を積層する
工程を含み、上記工程（ｃ）によって上記電気的トレー
スが形成された後、上記複合基板の周縁の周りで積層さ
れた上記誘電体膜及び上記誘電体層を切り離すことによ
り、上記窪み部から上記複合基板を取り除く工程を更に
有する、付記３１記載の製造方法。
【０１００】（付記３５） 上記工程（ｄ）は、機械加
工工程とサンドブラスティング工程と切断工程の中の少
なくとも一つの工程を含む、付記２６記載の製造方法。
【０１０１】（付記３６） 上記工程（ｅ）は、上記第
２の基板をエッチングする工程を含む、付記２６記載の
製造方法。
【０１０２】（付記３７） 上記工程（ａ）を行う前
に、上記第２の基板に接着しない材料膜で上記第２の基
板を包む工程を更に有し、上記工程（ｄ）は、上記材料
膜の一部が露出されるように上記封止材料を除去する工
程を含み、上記工程（ｅ）は、上記第２の基板を露出さ
せるため、上記材料膜の露出した一部を切り離し、次
に、上記材料膜の残りの部分から上記第２の基板を除去
する工程を含む、付記２６記載の製造方法。
【０１０３】（付記３８） 第１の面及び上記第１の面
の反対側の第２の面を有する複合基板を形成するため、
第１の基板及び第２の基板を封止材料で封止する工程
（ａ）と、窪み部が形成された面を有する処理ホルダー
の上記窪み部に上記複合基板を配置する工程（ｂ）と、
上記複合基板の上記第１の面及び上記処理ホルダーの上
記表面の一部に材料層を形成する工程（ｃ）と、上記材
料層に複数の電気的トレースを形成する工程（ｄ）と、
上記電気的トレースが上記工程（ｄ）によって形成され
た後、上記複合基板の周縁の周りで積層された上記材料
層を切り離すことにより、上記複合基板を上記窪み部か
ら取り外す工程（ｅ）と、上記第２の基板の面を露出さ
せるため、上記第２の面で上記複合基板の一部を除去す
る工程（ｆ）と、上記第２の基板を取り除く工程（ｇ）
と、を有するインターポーザの製造方法。（５） （付記３９） 上記材料層は誘電体材料を含み、上記工
程（ｂ）は、上記複合基板の上記第１の面に誘電体膜を
積層し、次に、誘電体材料のスピンコーティング処理、
誘電体材料のスプレー処理、誘電体材料のスクリーニン
グ処理、又は、誘電体材料のドクターブレーディング処
理の中の少なくとも一つの処理によって、上記誘電体膜
に誘電体層を形成する工程を含む、付記３８記載の製造
方法。
【０１０４】
【発明の効果】上記説明の通り、本発明によれば、イン
ターポーザに接続されたコネクタ上の熱誘導応力が低減
される効果が得られる。
【０１０５】また、本発明によれば、異なる熱膨張係数
を有する印刷回路基板、マルチチップモジュール基板な
どに電気的接続され得るチップの面積を大きくすること
が可能である。
【０１０６】さらに、本発明によれば、チップ、印刷回
路基板、マルチチップモジュール基板などを相互に電気
的接続するため使用されるはんだ及びその他の接続材料
の選択の幅を広げることができる。
【図面の簡単な説明】
【図１】本発明による第１実施例のインターポーザの側
面図である。
【図２】本発明による折り曲げられていない位置におけ
る図１のインターポーザの平面図である。
【図３】本発明による一例のフレキシブル回路層の断面
図である。
【図４】本発明による第２実施例のインターポーザの側
面図である。
【図５】本発明による第３実施例のインターポーザの側
面図である。
【図６】本発明による図５に示された一例のインターポ
ーザの平面図である。
【図７】本発明による一例の製造方法の各工程における
種々の部品の側面図（その１）である。
【図８】本発明による一例の製造方法の各工程における
種々の部品の側面図（その２）である。
【図９】本発明による一例の製造方法の各工程における
種々の部品の側面図（その３）である。
【図１０】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その４）である。
【図１１】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その５）である。
【図１２】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その６）である。
【図１３】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その７）である。
【図１４】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その８）である。
【図１５】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その９）である。
【図１６】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その１０）である。
【図１７】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その１１）である。
【図１８】本発明による一例の製造方法の各工程におけ
る種々の部品の側面図（その１２）である。
【図１９】本発明による他の実施例の電気防食用基板の
斜視図である。
【図２０Ａ】本発明による一例のインターポーザを製造
する方法の一実施例における製造工程を示すフローチャ
ート（その１）である。
【図２０Ｂ】本発明による一例のインターポーザを製造
する方法の一実施例における製造工程を示すフローチャ
ート（その２）である。
【符号の説明】
１ 集積回路チップ ３ コネクタ ５ メイン相互連結基板 １０ インターポーザ １２ 第１の基板 １４ 第１の電気的接続領域 １８ 粘着ボディ ２０ 第２の基板 ２４ 第２の電気的接続領域 ３０ フレキシブル回路層 ３２，３４，３６，３８ 誘電体層 ３３ 内側導電層 ３５ 電気的トレース ３７ 外側導電層 ４０ 電気防食用基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/52 Ｈ０５Ｋ 1/14 (72)発明者 マイケル ジー リー アメリカ合衆国，カリフォルニア 95120, サン・ノゼ，セイジ・オーク・ウェイ 6064番 (72)発明者 ソロモン ベイリン アメリカ合衆国，カリフォルニア 94070, サン・カルロス，クラブ・ドライヴ 83番

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第１の面及び第２の面を有し、該第１の
    面で測定されるような第１の熱膨張係数と関連付けられ
    ている第１の基板と、 第１の面及び第２の面を有し、該第１の面で測定される
    ような第２の熱膨張係数と関連付けられ、上記第２の熱
    膨張係数が上記第１の熱膨張係数とは異なる第２の基板
    と、 上記第１の基板の上記第１の面に設けられた複数の電気
    的接続領域と、 上記第２の基板の上記第１の面に設けられた複数の電気
    的接続領域と、 上記第１の基板と上記第２の基板の間に設けられ、上記
    第１の基板の上記第１の面に取り付けられた第１の部分
    及び上記第２の基板の上記第１の面に取り付けられた第
    ２の部分を有するフレキシブル回路層と、 上記第１の基板側の電気的接続領域にある第１の端部及
    び上記第２の基板側の電気的接続領域にある第２の端部
    が個々の電気的トレースに設けられている複数の電気的
    トレースとを含み、 第１の電気部品を第２の電気部品へ電気接続するインタ
    ーポーザ。
  2. 【請求項２】 第１の電気部品は上記第１の基板の上記
    第１の面で上記第１の基板に電気接続され、 上記第１の電気部品は上記第１の電気部品が電気接続さ
    れた上記第１の基板の上記第１の面で測定されるような
    熱膨張係数を有し、 上記第１の熱膨張係数と上記第１の電気部品の熱膨張係
    数の差は、上記第２の熱膨張係数と上記第１の電気部品
    の熱膨張係数の差よりも小さい、請求項１記載のインタ
    ーポーザ。
  3. 【請求項３】 第２の電気部品は上記第２の基板の上記
    第１の面で上記第２の基板に電気接続され、 上記第２の電気部品は上記第２の電気部品が電気接続さ
    れた上記第２の基板の上記第１の面で測定されるような
    熱膨張係数を有し、 上記第２の熱膨張係数と上記第２の電気部品の熱膨張係
    数の差は、上記第１の熱膨張係数と上記第２の電気部品
    の熱膨張係数の差よりも小さい、請求項１又は２記載の
    インターポーザ。
  4. 【請求項４】 第１の面及び上記第１の面の反対側の第
    ２の面を有する複合基板を形成するため、第１の基板及
    び第２の基板を封止材料で封止する工程（ａ）と、 上記複合基板の上記第１の面の上に誘電体層を形成する
    工程（ｂ）と、 上記誘電体層に複数の電気的トレースを形成する工程
    （ｃ）と、 上記工程（ｂ）及び上記工程（ｃ）が行われた後、上記
    第２の基板の第１の面を露出させるため、上記第２の面
    で上記複合基板の一部を除去する工程（ｄ）と、 上記工程（ｄ）が実行された後、上記第２の基板を除去
    する工程（ｅ）と、を有するインターポーザの製造方
    法。
  5. 【請求項５】 第１の面及び上記第１の面の反対側の第
    ２の面を有する複合基板を形成するため、第１の基板及
    び第２の基板を封止材料で封止する工程（ａ）と、 窪み部が形成された面を有する処理ホルダーの上記窪み
    部に上記複合基板を配置する工程（ｂ）と、 上記複合基板の上記第１の面及び上記処理ホルダーの上
    記表面の一部に材料層を形成する工程（ｃ）と、 上記材料層に複数の電気的トレースを形成する工程
    （ｄ）と、 上記電気的トレースが上記工程（ｄ）によって形成され
    た後、上記複合基板の周縁の周りで積層された上記材料
    層を切り離すことにより、上記複合基板を上記窪み部か
    ら取り外す工程（ｅ）と、 上記第２の基板の面を露出させるため、上記第２の面で
    上記複合基板の一部を除去する工程（ｆ）と、 上記第２の基板を取り除く工程（ｇ）と、を有するイン
    ターポーザの製造方法。
JP2001027246A 2000-02-03 2001-02-02 電気部品搭載基板のための応力低減インターポーザ Pending JP2001250909A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/497,542 US6444921B1 (en) 2000-02-03 2000-02-03 Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US497542 2000-02-03

Publications (1)

Publication Number Publication Date
JP2001250909A true JP2001250909A (ja) 2001-09-14

Family

ID=23977282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027246A Pending JP2001250909A (ja) 2000-02-03 2001-02-02 電気部品搭載基板のための応力低減インターポーザ

Country Status (2)

Country Link
US (1) US6444921B1 (ja)
JP (1) JP2001250909A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045240A (ja) * 2003-07-18 2005-02-17 Agilent Technol Inc 回路相互接続構造
JP2007188921A (ja) * 2006-01-11 2007-07-26 Nec Corp 半導体装置、その実装構造およびその実装方法
JP2007194516A (ja) * 2006-01-23 2007-08-02 Matsushita Electric Ind Co Ltd 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
KR100880054B1 (ko) * 2004-09-03 2009-01-22 스탁텍 그룹 엘.피. 회로 모듈 시스템 및 방법
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
KR101172678B1 (ko) * 2010-08-23 2012-08-09 삼성전자주식회사 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
JP2016513392A (ja) * 2013-02-12 2016-05-12 レイセオン カンパニーＲａｙｔｈｅｏｎ Ｃｏｍｐａｎｙ 負荷分散インターポーザ
JP2016523447A (ja) * 2013-05-29 2016-08-08 フィニサー コーポレイション リジッド−フレキシブル回路インタコネクト
JP2018133586A (ja) * 2018-04-26 2018-08-23 大日本印刷株式会社 多層配線構造体
US11333648B1 (en) 2020-11-06 2022-05-17 Pgr Holdings, Llc Decoupled thermodynamic sensing system
US11340183B1 (en) * 2021-06-23 2022-05-24 Pgr Holdings, Llc Ultrasensitive, ultrathin vapor sensors and arrays

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884653B2 (en) * 2001-03-21 2005-04-26 Micron Technology, Inc. Folded interposer
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030116776A1 (en) * 2001-11-12 2003-06-26 Hermann Oppermann Substrate stack
US20030198032A1 (en) * 2002-04-23 2003-10-23 Paul Collander Integrated circuit assembly and method for making same
JP2004140018A (ja) * 2002-10-15 2004-05-13 Denso Corp 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
US6952352B2 (en) * 2002-12-09 2005-10-04 International Business Machines Corp. Integrated circuit chip package with formable intermediate 3D wiring structure
KR100499008B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
US7057116B2 (en) * 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
US7084492B2 (en) * 2003-06-30 2006-08-01 Intel Corporation Underfill and mold compounds including siloxane-based aromatic diamines
US6992376B2 (en) * 2003-07-17 2006-01-31 Intel Corporation Electronic package having a folded package substrate
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
US7134194B2 (en) * 2003-11-13 2006-11-14 Delphi Technologies, Inc. Method of developing an electronic module
DE102004011358B4 (de) * 2004-03-05 2007-01-04 Wilhelm Rutenbeck Gmbh & Co Elektrotechnisches Bauteil
US7254036B2 (en) * 2004-04-09 2007-08-07 Netlist, Inc. High density memory module using stacked printed circuit boards
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US20060048385A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Minimized profile circuit module systems and methods
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7446410B2 (en) * 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7312401B2 (en) * 2004-09-21 2007-12-25 Ibiden Co., Ltd. Flexible printed wiring board
US7196425B2 (en) * 2004-09-30 2007-03-27 Stmicroelectronics, Inc. Copper interposer for reducing warping of integrated circuit packages and method of making IC packages
US7304373B2 (en) * 2004-10-28 2007-12-04 Intel Corporation Power distribution within a folded flex package method and apparatus
US20060138630A1 (en) * 2004-12-28 2006-06-29 Netlist, Inc. Stacked ball grid array packages
US20100020515A1 (en) * 2005-03-08 2010-01-28 Smart Modular Technologies, Inc. Method and system for manufacturing micro solid state drive devices
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
US7442050B1 (en) 2005-08-29 2008-10-28 Netlist, Inc. Circuit card with flexible connection for memory module with heat spreader
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7619893B1 (en) 2006-02-17 2009-11-17 Netlist, Inc. Heat spreader for electronic modules
US7252520B1 (en) * 2006-04-25 2007-08-07 Tyco Electronics Corporation Flex film card edge connector and cable assembly
WO2007142273A1 (ja) * 2006-06-08 2007-12-13 International Business Machines Corporation 高熱伝導で柔軟なシート
US20070291440A1 (en) * 2006-06-15 2007-12-20 Dueber Thomas E Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US7667314B2 (en) * 2007-09-30 2010-02-23 Stats Chippac Ltd. Integrated circuit package system with mold lock subassembly
US8018723B1 (en) 2008-04-30 2011-09-13 Netlist, Inc. Heat dissipation for electronic modules
JP5176680B2 (ja) * 2008-05-12 2013-04-03 富士通株式会社 多層プリント配線板，及び電子装置
US7968979B2 (en) * 2008-06-25 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with conformal shielding and method of manufacture thereof
JPWO2010029611A1 (ja) * 2008-09-09 2012-02-02 富士通株式会社 多層フレキシブルプリント配線基板及び電子装置
CN101730385B (zh) * 2008-10-10 2012-07-04 深圳富泰宏精密工业有限公司 电路板结构
US8535623B2 (en) * 2009-04-21 2013-09-17 Hitachi Chemical Company, Ltd. Concave connector substrate, method of manufacturing the same, measuring kit, sensor substrate, and sensor substrate interprolated cylinder
US20110024160A1 (en) * 2009-07-31 2011-02-03 Clifton Quan Multi-layer microwave corrugated printed circuit board and method
US8127432B2 (en) 2009-11-17 2012-03-06 Raytheon Company Process for fabricating an origami formed antenna radiating structure
US8362856B2 (en) * 2009-11-17 2013-01-29 Raytheon Company RF transition with 3-dimensional molded RF structure
US9072164B2 (en) * 2009-11-17 2015-06-30 Raytheon Company Process for fabricating a three dimensional molded feed structure
US8154119B2 (en) 2010-03-31 2012-04-10 Toyota Motor Engineering & Manufacturing North America, Inc. Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
JP5668854B2 (ja) * 2011-07-05 2015-02-12 株式会社村田製作所 フレキシブル多層基板
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
US9686864B2 (en) * 2012-07-31 2017-06-20 Hewlett-Packard Development Company, L.P. Device including interposer between semiconductor and substrate
TWI462672B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
KR20150144174A (ko) * 2014-06-16 2015-12-24 삼성전자주식회사 반도체 패키지
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
TWI595607B (zh) * 2016-06-30 2017-08-11 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
KR20180003365A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
JP7015691B2 (ja) * 2017-12-27 2022-02-03 新光電気工業株式会社 半導体装置
WO2020097361A1 (en) * 2018-11-07 2020-05-14 Meditrina, Inc. Endoscope and method of use
US11026324B2 (en) 2019-02-19 2021-06-01 International Business Machines Corporation Creating a secure volume
US20220256708A1 (en) * 2019-02-28 2022-08-11 Sony Group Corporation Electronic apparatus and substrate
JP2022071652A (ja) * 2020-10-28 2022-05-16 新光電気工業株式会社 フレキシブル基板及び半導体装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US4271588A (en) 1977-12-12 1981-06-09 Motorola, Inc. Process of manufacturing a encapsulated hybrid circuit assembly
FR2538989B1 (fr) 1982-12-30 1985-10-04 Thomson Csf Structure d'assemblage de circuits electroniques complexes, et procede d'amelioration de la fiabilite d'un tel assemblage
US4648179A (en) 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
US4664309A (en) 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
IT1201315B (it) 1985-06-17 1989-01-27 M A S Ind Spa Metodo per assicurare il raffreddamento di componenti elettronici fissati su di un multistrato per circuiti stampati e multistrato realizzato secondo detto metodo
US4783722A (en) 1985-07-16 1988-11-08 Nippon Telegraph And Telephone Corporation Interboard connection terminal and method of manufacturing the same
US4800461A (en) 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
JPH01236698A (ja) 1987-11-25 1989-09-21 Hitachi Ltd コンデンサ内蔵セラミック多層回路基板
US5631447A (en) 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
US5502889A (en) 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
JPH02168662A (ja) 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
US4954878A (en) 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
EP0408773B1 (de) 1989-07-15 1993-07-07 Firma Carl Freudenberg Verfahren zur Herstellung von starre und flexible Bereiche aufweisenden Leiterplatten oder Leiterplatten-Innenlagen
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5264065A (en) 1990-06-08 1993-11-23 Amp-Akzo Corporation Printed circuits and base materials having low Z-axis thermal expansion
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5177594A (en) 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
US5306571A (en) 1992-03-06 1994-04-26 Bp Chemicals Inc., Advanced Materials Division Metal-matrix-composite
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5199163A (en) 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
US5288542A (en) 1992-07-14 1994-02-22 International Business Machines Corporation Composite for providing a rigid-flexible circuit board construction and method for fabrication thereof
US5544017A (en) 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5426072A (en) 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5429879A (en) 1993-06-18 1995-07-04 The United States Of America As Represented By The United States Department Of Energy Laminated metal composite formed from low flow stress layers and high flow stress layers using flow constraining elements and making same
US5428190A (en) 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5474458A (en) 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
JP3087152B2 (ja) 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
US5505321A (en) 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5435482A (en) 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5573428A (en) 1994-06-24 1996-11-12 Motorola, Inc. Hermetic electrical connector
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5499444A (en) 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US5530288A (en) 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5659153A (en) 1995-03-03 1997-08-19 International Business Machines Corporation Thermoformed three dimensional wiring module
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5575630A (en) * 1995-08-08 1996-11-19 Kyocera Corporation Blood pump having magnetic attraction
US5691041A (en) 1995-09-29 1997-11-25 International Business Machines Corporation Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer
US5665650A (en) 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6191952B1 (en) * 1998-04-28 2001-02-20 International Business Machines Corporation Compliant surface layer for flip-chip electronic packages and method for forming same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
JP2005045240A (ja) * 2003-07-18 2005-02-17 Agilent Technol Inc 回路相互接続構造
JP4628714B2 (ja) * 2003-07-18 2011-02-09 アバゴ・テクノロジーズ・ファイバー・アイピー（シンガポール）プライベート・リミテッド 回路相互接続構造
KR100880054B1 (ko) * 2004-09-03 2009-01-22 스탁텍 그룹 엘.피. 회로 모듈 시스템 및 방법
JP2007188921A (ja) * 2006-01-11 2007-07-26 Nec Corp 半導体装置、その実装構造およびその実装方法
JP2007194516A (ja) * 2006-01-23 2007-08-02 Matsushita Electric Ind Co Ltd 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
KR101172678B1 (ko) * 2010-08-23 2012-08-09 삼성전자주식회사 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
JP2016513392A (ja) * 2013-02-12 2016-05-12 レイセオン カンパニーＲａｙｔｈｅｏｎ Ｃｏｍｐａｎｙ 負荷分散インターポーザ
JP2016523447A (ja) * 2013-05-29 2016-08-08 フィニサー コーポレイション リジッド−フレキシブル回路インタコネクト
US9723725B2 (en) 2013-05-29 2017-08-01 Finisar Corporation Rigid-flexible circuit interconnects
JP2018133586A (ja) * 2018-04-26 2018-08-23 大日本印刷株式会社 多層配線構造体
US11333648B1 (en) 2020-11-06 2022-05-17 Pgr Holdings, Llc Decoupled thermodynamic sensing system
US11340183B1 (en) * 2021-06-23 2022-05-24 Pgr Holdings, Llc Ultrasensitive, ultrathin vapor sensors and arrays

Also Published As

Publication number Publication date
US6444921B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
JP2001250909A (ja) 電気部品搭載基板のための応力低減インターポーザ
US5744758A (en) Multilayer circuit board and process of production thereof
US4709468A (en) Method for producing an integrated circuit product having a polyimide film interconnection structure
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
US7189596B1 (en) Process for forming a direct build-up layer on an encapsulated die packages utilizing intermediate structures
TW480636B (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
US6825063B2 (en) Integrated core microelectronic package
US7416918B2 (en) Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6025995A (en) Integrated circuit module and method
EP1354351B1 (en) Direct build-up layer on an encapsulated die package
JP3802936B2 (ja) 集積回路モジュール
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
US6489185B1 (en) Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6344696B2 (en) Chip size package semiconductor device and method of forming the same
US4890157A (en) Integrated circuit product having a polyimide film interconnection structure
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP4176961B2 (ja) 半導体装置
JPH05218117A (ja) マイクロ電子回路パツケージ及びその再加工方法
JP2003318327A (ja) プリント配線板および積層パッケージ
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US5109601A (en) Method of marking a thin film package
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JPS62230027A (ja) 半導体装置の製造方法
US4965700A (en) Thin film package for mixed bonding of chips
JP4440494B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020