JP2003086761A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003086761A JP2003086761A JP2001279062A JP2001279062A JP2003086761A JP 2003086761 A JP2003086761 A JP 2003086761A JP 2001279062 A JP2001279062 A JP 2001279062A JP 2001279062 A JP2001279062 A JP 2001279062A JP 2003086761 A JP2003086761 A JP 2003086761A
- Authority
- JP
- Japan
- Prior art keywords
- rigid
- substrate
- board
- flexible
- rigid board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 製造歩留りの低下や信頼性を損うこと無く高
密度実装することができる半導体装置およびその製造方
法を実現する。 【解決手段】 フレキシブル基板１ａと、この基板１ａ
の両面を挟み込むリジッド基板１ｂを備えるリジッドフ
レックス基板１を備え、１つのリジッド基板１ｂに外部
接続端子３が形成され、他の各リジッド基板１ｂに半導
体チップ２が実装されて、フレキシブル基板１ａからな
る可撓部１ｃで屈曲させて各リジッド基板１ｂにそれぞ
れ実装される各半導体チップ２を積層させて樹脂封止す
るので、耐湿性に優れた信頼性の高い半導体装置を実現
できる。また、リジッドフレックス基板１を用いること
で基板の撓みや捩れがなくなり、チップ実装時の位置ず
れを防ぎ、製造歩留りを向上させる。
密度実装することができる半導体装置およびその製造方
法を実現する。 【解決手段】 フレキシブル基板１ａと、この基板１ａ
の両面を挟み込むリジッド基板１ｂを備えるリジッドフ
レックス基板１を備え、１つのリジッド基板１ｂに外部
接続端子３が形成され、他の各リジッド基板１ｂに半導
体チップ２が実装されて、フレキシブル基板１ａからな
る可撓部１ｃで屈曲させて各リジッド基板１ｂにそれぞ
れ実装される各半導体チップ２を積層させて樹脂封止す
るので、耐湿性に優れた信頼性の高い半導体装置を実現
できる。また、リジッドフレックス基板１を用いること
で基板の撓みや捩れがなくなり、チップ実装時の位置ず
れを防ぎ、製造歩留りを向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを高密度実装する半導体装置およびその製造方法に関
する。
プを高密度実装する半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】近年、中間基板を用いて複数の半導体チ
ップを高密度実装するマルチチップモジュールが知られ
ている。この種の技術として、例えば特開２０００−３
０７０３７号公報には、図１０（イ）〜（ハ）に図示す
るように、可撓性を有するフレキシブル基板１００上
に、バンプ１０１を介して２つの半導体チップ１０２，
１０２をフリップチップ実装し、その後にフレキシブル
基板１００を屈曲させて両チップ１０２，１０２の背面
同士を当接させた状態で接着固定して積層し、屈曲させ
たフレキシブル基板１００の接続パッド１０３に形成さ
れるハンダボール１０４を介して配線基板に接続するよ
うにしたマルチチップモジュールが開示されている。
ップを高密度実装するマルチチップモジュールが知られ
ている。この種の技術として、例えば特開２０００−３
０７０３７号公報には、図１０（イ）〜（ハ）に図示す
るように、可撓性を有するフレキシブル基板１００上
に、バンプ１０１を介して２つの半導体チップ１０２，
１０２をフリップチップ実装し、その後にフレキシブル
基板１００を屈曲させて両チップ１０２，１０２の背面
同士を当接させた状態で接着固定して積層し、屈曲させ
たフレキシブル基板１００の接続パッド１０３に形成さ
れるハンダボール１０４を介して配線基板に接続するよ
うにしたマルチチップモジュールが開示されている。
【０００３】
【発明が解決しようとする課題】ところで、こうしたマ
ルチチップモジュール構造の半導体装置では、可撓性の
フレキシブル基板１００を使用しているので、当該基板
１００に撓みや捩れが生じ易い。この為、汎用のチップ
マウンタや基板搬送システムに適用し難い弊害や、とり
わけ半導体チップ１０２をフェイスダウンで実装する際
に位置ずれが起こり易くなる結果、製造歩留りの低下を
招致するという問題がある。
ルチチップモジュール構造の半導体装置では、可撓性の
フレキシブル基板１００を使用しているので、当該基板
１００に撓みや捩れが生じ易い。この為、汎用のチップ
マウンタや基板搬送システムに適用し難い弊害や、とり
わけ半導体チップ１０２をフェイスダウンで実装する際
に位置ずれが起こり易くなる結果、製造歩留りの低下を
招致するという問題がある。
【０００４】また、上述のモジュール構造では、フレキ
シブル基板１００の屈曲により積層される半導体チップ
１０２の裏面同士が接着固定されるだけであって、さら
にチップ周辺は露出状態にあるから耐湿性に欠け、信頼
性低下を招致するという問題もある。
シブル基板１００の屈曲により積層される半導体チップ
１０２の裏面同士が接着固定されるだけであって、さら
にチップ周辺は露出状態にあるから耐湿性に欠け、信頼
性低下を招致するという問題もある。
【０００５】そこで本発明は、このような事情に鑑みて
なされたもので、汎用のチップマウンタや基板搬送シス
テムに適用できる上、製造歩留りの低下や信頼性を損う
こと無く高密度実装することができる半導体装置および
その製造方法を提供することを目的としている。
なされたもので、汎用のチップマウンタや基板搬送シス
テムに適用できる上、製造歩留りの低下や信頼性を損う
こと無く高密度実装することができる半導体装置および
その製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、屈曲自在なフレキシブ
ル基板と、このフレキシブル基板の第１の領域の両面を
挟み込む２枚のリジッド基板を備える第1のリジッド基
板部と、前記フレキシブル基板の少なくとも１つの第２
の領域の、少なくとも一方の面上に配設されるリジッド
基板を備える第２のリジッド基板部とから構成されるリ
ジッドフレックス基板を備え、前記第１のリジッド基板
部の、前記第２のリジッド基板部における前記リジッド
基板と同じ側の一方のリジッド基板上に、少なくとも１
つの第１の半導体チップが実装され、前記第１のリジッ
ド基板部の、他方のリジッド基板上に外部接続端子が形
成され、前記第２のリジッド基板部の前記リジッド基板
に、少なくとも１つの第２の半導体チップが実装されて
いることを特徴とする。
め、請求項１に記載の発明では、屈曲自在なフレキシブ
ル基板と、このフレキシブル基板の第１の領域の両面を
挟み込む２枚のリジッド基板を備える第1のリジッド基
板部と、前記フレキシブル基板の少なくとも１つの第２
の領域の、少なくとも一方の面上に配設されるリジッド
基板を備える第２のリジッド基板部とから構成されるリ
ジッドフレックス基板を備え、前記第１のリジッド基板
部の、前記第２のリジッド基板部における前記リジッド
基板と同じ側の一方のリジッド基板上に、少なくとも１
つの第１の半導体チップが実装され、前記第１のリジッ
ド基板部の、他方のリジッド基板上に外部接続端子が形
成され、前記第２のリジッド基板部の前記リジッド基板
に、少なくとも１つの第２の半導体チップが実装されて
いることを特徴とする。
【０００７】上記請求項１に従属する請求項２に記載の
発明では、前記リジッドフレックス基板の前記第１のリ
ジッド基板部と前記第２のリジッド基板部間の前記フレ
キシブル基板を可撓部とし、該可撓部が屈曲されて、前
記第１のリジッド基板部の一方のリジッド基板に実装さ
れている前記第１の半導体チップと、前記第２のリジッ
ド基板部のリジッド基板に実装されている前記第２の半
導体チップとが積層され、樹脂封止されていることを特
徴とする。
発明では、前記リジッドフレックス基板の前記第１のリ
ジッド基板部と前記第２のリジッド基板部間の前記フレ
キシブル基板を可撓部とし、該可撓部が屈曲されて、前
記第１のリジッド基板部の一方のリジッド基板に実装さ
れている前記第１の半導体チップと、前記第２のリジッ
ド基板部のリジッド基板に実装されている前記第２の半
導体チップとが積層され、樹脂封止されていることを特
徴とする。
【０００８】上記請求項１または請求項２に従属する請
求項３に記載の発明では、前記各リジッド基板にそれぞ
れ実装される各半導体チップは、突起電極を介して接続
されるウェハレベルＣＳＰ構造を有することを特徴とす
る。
求項３に記載の発明では、前記各リジッド基板にそれぞ
れ実装される各半導体チップは、突起電極を介して接続
されるウェハレベルＣＳＰ構造を有することを特徴とす
る。
【０００９】上記請求項１に従属する請求項４に記載の
発明では、前記可撓部の屈曲に応じて対向する前記各リ
ジット基板の内、前記第１のリジッド基板部の各リジッ
ド基板の大きさを前記第２のリジッド基板部のリジッド
基板の大きさより大きくしたことを特徴とする。
発明では、前記可撓部の屈曲に応じて対向する前記各リ
ジット基板の内、前記第１のリジッド基板部の各リジッ
ド基板の大きさを前記第２のリジッド基板部のリジッド
基板の大きさより大きくしたことを特徴とする。
【００１０】上記請求項１に従属する請求項５に記載の
発明では、前記リジッドフレックス基板において、前記
可撓部が２箇所以上形成され、該可撓部を介して、前記
第２のリジッド基板部が前記第１のリジッド基板部に対
して従属的に２箇所以上形成され、前記可撓部が屈曲さ
れて、前記各リジット基板部の各リジッド基板に実装さ
れる各半導体チップが順次折畳まれるように積層される
ことを特徴とする。
発明では、前記リジッドフレックス基板において、前記
可撓部が２箇所以上形成され、該可撓部を介して、前記
第２のリジッド基板部が前記第１のリジッド基板部に対
して従属的に２箇所以上形成され、前記可撓部が屈曲さ
れて、前記各リジット基板部の各リジッド基板に実装さ
れる各半導体チップが順次折畳まれるように積層される
ことを特徴とする。
【００１１】上記請求項２に従属する請求項６に記載の
発明では、前記リジッドフレックス基板において、前記
可撓部が前記第１のリジッド基板部の少なくとも２辺に
形成され、該可撓部を介して、前記第２のリジッド基板
部が前記第１のリジッド基板部に対して少なくとも２方
向に形成され、前記可撓部が屈曲されて、前記各リジッ
ド基板部の各リジッド基板に実装される各半導体チップ
が前記第１のリジット基板部上で順次折畳まれるように
積層されることを特徴とする。
発明では、前記リジッドフレックス基板において、前記
可撓部が前記第１のリジッド基板部の少なくとも２辺に
形成され、該可撓部を介して、前記第２のリジッド基板
部が前記第１のリジッド基板部に対して少なくとも２方
向に形成され、前記可撓部が屈曲されて、前記各リジッ
ド基板部の各リジッド基板に実装される各半導体チップ
が前記第１のリジット基板部上で順次折畳まれるように
積層されることを特徴とする。
【００１２】請求項１乃至６に従属する請求項７に記載
の発明では、前記第１のリジッド基板部の前記外部接続
端子が形成される他方のリジッド基板には外部接続端子
形成用の端子パッドおよび配線パターンが形成され、前
記各半導体チップが実装される一方のリジッド基板、お
よび前記第２のリジッド基板部の前記リジッド基板には
前記半導体チップ実装用の接続端子パッドおよび配線パ
ターンが形成され、前記フレキシブル基板には所定の配
線パターンが形成されて、前記各リジッド基板部の各リ
ジッド基板の前記端子パッドおよび接続端子パッドが前
記フレキシブル基板の前記配線パターンを介して相互に
電気的に接続されていることを特徴とする。
の発明では、前記第１のリジッド基板部の前記外部接続
端子が形成される他方のリジッド基板には外部接続端子
形成用の端子パッドおよび配線パターンが形成され、前
記各半導体チップが実装される一方のリジッド基板、お
よび前記第２のリジッド基板部の前記リジッド基板には
前記半導体チップ実装用の接続端子パッドおよび配線パ
ターンが形成され、前記フレキシブル基板には所定の配
線パターンが形成されて、前記各リジッド基板部の各リ
ジッド基板の前記端子パッドおよび接続端子パッドが前
記フレキシブル基板の前記配線パターンを介して相互に
電気的に接続されていることを特徴とする。
【００１３】請求項８に記載の発明では、屈曲自在なフ
レキシブル基板と、このフレキシブル基板の１つの第１
の領域の両面を挟み込む２枚のリジッド基板を備える第
1のリジッド基板部と、前記フレキシブル基板の少なく
とも１つの第２の領域の、少なくとも一方の面上に配設
されるリジッド基板を備える第２のリジッド基板部とか
ら構成されるリジッドフレックス基板を複数連結したシ
ート状の集合基板を用い、前記集合基板の前記各リジッ
ドフレックス基板における、前記第１のリジッド基板部
の、前記第２のリジッド基板部における前記リジッド基
板と同じ側の一方のリジッド基板上に、少なくとも１つ
の第１の半導体チップを実装するとともに、前記第２の
リジッド基板部の前記リジッド基板に、少なくとも１つ
の第２の半導体チップを実装する半導体チップ実装工程
と、前記集合基板の前記各リジッドフレックス基板にお
ける、前記第１のリジッド基板部の、他方のリジッド基
板上に外部接続端子を形成する外部接続端子形成工程
と、前記半導体チップ実装工程および前記外部接続端子
形成工程後、前記集合基板に連結された前記各リジッド
フレックス基板を個片化する個片化工程と、個片化され
た前記各リジッドフレックス基板を、該リジッドフレッ
クス基板の前記第１のリジッド基板部と前記第２のリジ
ッド基板部間の前記フレキシブル基板を可撓部として、
該可撓部で屈曲させて前記各リジッド基板に実装される
前記各半導体チップを積層させて樹脂封止する封止工程
とを具備することを特徴とする。
レキシブル基板と、このフレキシブル基板の１つの第１
の領域の両面を挟み込む２枚のリジッド基板を備える第
1のリジッド基板部と、前記フレキシブル基板の少なく
とも１つの第２の領域の、少なくとも一方の面上に配設
されるリジッド基板を備える第２のリジッド基板部とか
ら構成されるリジッドフレックス基板を複数連結したシ
ート状の集合基板を用い、前記集合基板の前記各リジッ
ドフレックス基板における、前記第１のリジッド基板部
の、前記第２のリジッド基板部における前記リジッド基
板と同じ側の一方のリジッド基板上に、少なくとも１つ
の第１の半導体チップを実装するとともに、前記第２の
リジッド基板部の前記リジッド基板に、少なくとも１つ
の第２の半導体チップを実装する半導体チップ実装工程
と、前記集合基板の前記各リジッドフレックス基板にお
ける、前記第１のリジッド基板部の、他方のリジッド基
板上に外部接続端子を形成する外部接続端子形成工程
と、前記半導体チップ実装工程および前記外部接続端子
形成工程後、前記集合基板に連結された前記各リジッド
フレックス基板を個片化する個片化工程と、個片化され
た前記各リジッドフレックス基板を、該リジッドフレッ
クス基板の前記第１のリジッド基板部と前記第２のリジ
ッド基板部間の前記フレキシブル基板を可撓部として、
該可撓部で屈曲させて前記各リジッド基板に実装される
前記各半導体チップを積層させて樹脂封止する封止工程
とを具備することを特徴とする。
【００１４】請求項９に記載の発明では、屈曲自在なフ
レキシブル基板と、このフレキシブル基板の１つの第１
の領域の両面を挟み込む２枚のリジッド基板を備える第
1のリジッド基板部と、前記フレキシブル基板の少なく
とも１つの第２の領域の、少なくとも一方の面上に配設
されるリジッド基板を備える第２のリジッド基板部とか
ら構成されるリジッドフレックス基板を複数連結したシ
ート状の集合基板を用い、前記集合基板の前記各リジッ
ドフレックス基板における、前記第１のリジッド基板部
の、前記第２のリジッド基板部における前記リジッド基
板と同じ側の一方のリジッド基板上に、少なくとも１つ
の第１の半導体チップを実装するとともに、前記第２の
リジッド基板部の前記リジッド基板に、少なくとも１つ
の第２の半導体チップを実装する半導体チップ実装工程
と、前記集合基板の前記各リジッドフレックス基板にお
ける、前記第１のリジッド基板部の、他方のリジッド基
板上に外部接続端子を形成する外部接続端子形成工程
と、前記半導体チップ実装工程および前記外部接続端子
形成工程後、前記集合基板上の前記各リジッドフレック
ス基板において、前記第１のリジッド基板部を集合基板
に連結させたまま、前記第２のリジッド基板部の前記リ
ジッド基板を当該集合基板から裁断して分離する分離工
程と、前記各リジッドフレックス基板の前記第１のリジ
ッド基板部と前記第２のリジッド基板部間の前記フレキ
シブル基板を可撓部として、前記第２のリジッド基板部
が前記集合基板から分離された状態の前記各リジッドフ
レックス基板を、前記可撓部でそれぞれ屈曲させて前記
各リジッド基板に実装される前記各半導体チップを積層
し、その状態で上下に対向する半導体チップ同士を接着
固定してなるモジュールを一括して樹脂モールドした
後、前記第１のリジッド基板部の前記各リジット基板を
集合基板から裁断してモジュール単位に個片化するモジ
ュール形成工程と、を具備することを特徴とする。
レキシブル基板と、このフレキシブル基板の１つの第１
の領域の両面を挟み込む２枚のリジッド基板を備える第
1のリジッド基板部と、前記フレキシブル基板の少なく
とも１つの第２の領域の、少なくとも一方の面上に配設
されるリジッド基板を備える第２のリジッド基板部とか
ら構成されるリジッドフレックス基板を複数連結したシ
ート状の集合基板を用い、前記集合基板の前記各リジッ
ドフレックス基板における、前記第１のリジッド基板部
の、前記第２のリジッド基板部における前記リジッド基
板と同じ側の一方のリジッド基板上に、少なくとも１つ
の第１の半導体チップを実装するとともに、前記第２の
リジッド基板部の前記リジッド基板に、少なくとも１つ
の第２の半導体チップを実装する半導体チップ実装工程
と、前記集合基板の前記各リジッドフレックス基板にお
ける、前記第１のリジッド基板部の、他方のリジッド基
板上に外部接続端子を形成する外部接続端子形成工程
と、前記半導体チップ実装工程および前記外部接続端子
形成工程後、前記集合基板上の前記各リジッドフレック
ス基板において、前記第１のリジッド基板部を集合基板
に連結させたまま、前記第２のリジッド基板部の前記リ
ジッド基板を当該集合基板から裁断して分離する分離工
程と、前記各リジッドフレックス基板の前記第１のリジ
ッド基板部と前記第２のリジッド基板部間の前記フレキ
シブル基板を可撓部として、前記第２のリジッド基板部
が前記集合基板から分離された状態の前記各リジッドフ
レックス基板を、前記可撓部でそれぞれ屈曲させて前記
各リジッド基板に実装される前記各半導体チップを積層
し、その状態で上下に対向する半導体チップ同士を接着
固定してなるモジュールを一括して樹脂モールドした
後、前記第１のリジッド基板部の前記各リジット基板を
集合基板から裁断してモジュール単位に個片化するモジ
ュール形成工程と、を具備することを特徴とする。
【００１５】上記請求項８又は請求項９のいずれかに従
属する請求項１０に記載の発明では、前記各リジッド基
板にそれぞれ実装される各半導体チップは、突起電極を
介して接続されるウェハレベルＣＳＰ構造を有すること
を特徴とする。
属する請求項１０に記載の発明では、前記各リジッド基
板にそれぞれ実装される各半導体チップは、突起電極を
介して接続されるウェハレベルＣＳＰ構造を有すること
を特徴とする。
【００１６】上記請求項９に従属する請求項１１に記載
の発明によれば、前記モジュール形成工程では、上下に
対向する半導体チップ同士が接着固定された複数のモジ
ュールを個々に覆う金型を用い、これにより全モジュー
ルを一括して樹脂モールドすることを特徴とする。
の発明によれば、前記モジュール形成工程では、上下に
対向する半導体チップ同士が接着固定された複数のモジ
ュールを個々に覆う金型を用い、これにより全モジュー
ルを一括して樹脂モールドすることを特徴とする。
【００１７】本発明による半導体装置では、リジッドフ
レックス基板をフレキシブル基板からなる可撓部で屈曲
させて各リジッド基板にそれぞれ実装される各半導体チ
ップを積層させて樹脂封止する。これにより、積層され
た各半導体チップが固定保持されつつ気密封止される
為、耐湿性に優れた信頼性の高い半導体装置を実現で
き、しかもリジッドフレックス基板を用いたことで、基
板の撓みや捩れがなくなる為、半導体チップ実装時の位
置ずれを防ぐことができる結果、製造歩留りの低下を回
避し得る。
レックス基板をフレキシブル基板からなる可撓部で屈曲
させて各リジッド基板にそれぞれ実装される各半導体チ
ップを積層させて樹脂封止する。これにより、積層され
た各半導体チップが固定保持されつつ気密封止される
為、耐湿性に優れた信頼性の高い半導体装置を実現で
き、しかもリジッドフレックス基板を用いたことで、基
板の撓みや捩れがなくなる為、半導体チップ実装時の位
置ずれを防ぐことができる結果、製造歩留りの低下を回
避し得る。
【００１８】また、本発明による半導体装置の製造方法
では、リジッドフレックス基板を複数連結したシート状
の集合基板を使用しているので、撓みや捩れが発生せ
ず、これ故、汎用のチップマウンタや基板搬送システム
に適用でき、しかも実装時の位置ずれも回避し得る結
果、製造歩留りの低下を防ぐ。さらに、集合基板には複
数のリジッドフレックス基板が配設される為、それら複
数のリジッドフレックス基板に一括して半導体チップ実
装、端子形成および樹脂封止するバッチ処理が実現し
得、特別な実装プロセスを用いずとも効率良くモジュー
ル構造の半導体装置を製造することができ、製品コスト
低減に寄与し得るようになっている。
では、リジッドフレックス基板を複数連結したシート状
の集合基板を使用しているので、撓みや捩れが発生せ
ず、これ故、汎用のチップマウンタや基板搬送システム
に適用でき、しかも実装時の位置ずれも回避し得る結
果、製造歩留りの低下を防ぐ。さらに、集合基板には複
数のリジッドフレックス基板が配設される為、それら複
数のリジッドフレックス基板に一括して半導体チップ実
装、端子形成および樹脂封止するバッチ処理が実現し
得、特別な実装プロセスを用いずとも効率良くモジュー
ル構造の半導体装置を製造することができ、製品コスト
低減に寄与し得るようになっている。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 （１）第１実施例 半導体装置１０の構造 図１（イ）は第１実施例による半導体装置１０の構造を
示す断面図である。この図において、１はフレキシブル
基板１ａとリジッド基板１ｂとから形成されるリジッド
フレックス基板である。リジッドフレックス基板１は、
同図（ロ）に図示するように、フレキシブル基板１ａと
複数のリジッド基板１ｂを備え、フレキシブル基板１ａ
の上下両面をリジッド基板１ｂで挟んだ所謂サンドイッ
チ構造を成した部分と、フレキシブル基板１ａが露出さ
れた部分（可撓部）１ｃを有する複合基板である。
施の形態について説明する。 （１）第１実施例 半導体装置１０の構造 図１（イ）は第１実施例による半導体装置１０の構造を
示す断面図である。この図において、１はフレキシブル
基板１ａとリジッド基板１ｂとから形成されるリジッド
フレックス基板である。リジッドフレックス基板１は、
同図（ロ）に図示するように、フレキシブル基板１ａと
複数のリジッド基板１ｂを備え、フレキシブル基板１ａ
の上下両面をリジッド基板１ｂで挟んだ所謂サンドイッ
チ構造を成した部分と、フレキシブル基板１ａが露出さ
れた部分（可撓部）１ｃを有する複合基板である。
【００２０】すなわち、リジッドフレックス基板１は、
フレキシブル基板１ａが露出する可撓部１ｃで屈曲自在
となり、また可撓部１ｃを境にして、両側にリジッド基
板１ｂが上下両面に配設され、４面のリジッド基板１ｂ
を具備する。そして、可撓部１ｃを境にした一方側の、
リジッド基板１ｂが上下両面に配設される部分（第１の
リジッド基板部１１）の一方のリジッド基板１ｂには、
例えばウェハレベルＣＳＰ構造の半導体チップ２がフェ
イスダウンによりフリップチップ実装され、他方のリジ
ッド基板１ｂには格子状にハンダボール３ａを配設して
外部接続端子３が形成される。また、可撓部１ｃを境に
した他方側の、リジッド基板１ｂが上下両面に配設され
る部分（第２のリジッド基板部１２）の各リジッド基板
１ｂには、同様に、例えばウェハレベルＣＳＰ構造の半
導体チップ２がフリップチップ実装される。
フレキシブル基板１ａが露出する可撓部１ｃで屈曲自在
となり、また可撓部１ｃを境にして、両側にリジッド基
板１ｂが上下両面に配設され、４面のリジッド基板１ｂ
を具備する。そして、可撓部１ｃを境にした一方側の、
リジッド基板１ｂが上下両面に配設される部分（第１の
リジッド基板部１１）の一方のリジッド基板１ｂには、
例えばウェハレベルＣＳＰ構造の半導体チップ２がフェ
イスダウンによりフリップチップ実装され、他方のリジ
ッド基板１ｂには格子状にハンダボール３ａを配設して
外部接続端子３が形成される。また、可撓部１ｃを境に
した他方側の、リジッド基板１ｂが上下両面に配設され
る部分（第２のリジッド基板部１２）の各リジッド基板
１ｂには、同様に、例えばウェハレベルＣＳＰ構造の半
導体チップ２がフリップチップ実装される。
【００２１】また、後述するように、第１のリジッド基
板部１１の、一方の半導体チップ２がフリップチップ実
装される側のリジッド基板１ｂ、及び第２のリジッド基
板部１２の各リジッド基板１ｂには、半導体チップ実装
用の接続端子パッド、配線パターン及びフレキシブル基
板１ａに形成される配線パターンに接続されるスルーホ
ール等が形成され、第１のリジッド基板部１１の、他方
の外部接続端子３が形成されるリジッド基板１ｂには、
外部接続端子形成用の端子パッド及び配線パターン及び
スルーホール等が形成される。
板部１１の、一方の半導体チップ２がフリップチップ実
装される側のリジッド基板１ｂ、及び第２のリジッド基
板部１２の各リジッド基板１ｂには、半導体チップ実装
用の接続端子パッド、配線パターン及びフレキシブル基
板１ａに形成される配線パターンに接続されるスルーホ
ール等が形成され、第１のリジッド基板部１１の、他方
の外部接続端子３が形成されるリジッド基板１ｂには、
外部接続端子形成用の端子パッド及び配線パターン及び
スルーホール等が形成される。
【００２２】一方、フレキシブル基板１ａには、リジッ
ド基板１ｂに接続される配線パターンやスルーホール
（あるいはビアホール）等が形成され、これらにより各
リジッド基板１ｂの端子パッドおよび接続端子パッドが
フレキシブル基板１ａの配線パターンを介して相互に電
気的に接続されるように構成されている。
ド基板１ｂに接続される配線パターンやスルーホール
（あるいはビアホール）等が形成され、これらにより各
リジッド基板１ｂの端子パッドおよび接続端子パッドが
フレキシブル基板１ａの配線パターンを介して相互に電
気的に接続されるように構成されている。
【００２３】なお、ここで半導体チップ２をウェハレベ
ルＣＳＰ構造によるものとしたが、このウェハレベルＣ
ＳＰ構造は、ウェハ状態で半導体チップ上に絶縁層を形
成した後、再配線層を形成し、次いで突起電極（ポスト
端子）による接続用電極端子を形成した後、チップ毎に
個片化して形成したものであり、半導体チップとほぼ同
じ大きさで、且つ突起電極（ポスト端子）による接続用
電極端子の配置を比較的自由に設定可能としたものであ
る。従って、半導体チップ２をウェハレベルＣＳＰ構造
とした場合、後述する図２に示すように、リジッド基板
１ｂに形成される半導体チップ実装用の接続端子パッド
をマトリクス状に配置することができ、リジッド基板１
ｂの大きさを小さくすることができる。ただし、本発明
における各実施形態において、半導体チップ２の構成は
このウェハレベルＣＳＰ構造に限定されるものではな
く、突起電極が形成された種々の構造による半導体チッ
プを用いることができる。
ルＣＳＰ構造によるものとしたが、このウェハレベルＣ
ＳＰ構造は、ウェハ状態で半導体チップ上に絶縁層を形
成した後、再配線層を形成し、次いで突起電極（ポスト
端子）による接続用電極端子を形成した後、チップ毎に
個片化して形成したものであり、半導体チップとほぼ同
じ大きさで、且つ突起電極（ポスト端子）による接続用
電極端子の配置を比較的自由に設定可能としたものであ
る。従って、半導体チップ２をウェハレベルＣＳＰ構造
とした場合、後述する図２に示すように、リジッド基板
１ｂに形成される半導体チップ実装用の接続端子パッド
をマトリクス状に配置することができ、リジッド基板１
ｂの大きさを小さくすることができる。ただし、本発明
における各実施形態において、半導体チップ２の構成は
このウェハレベルＣＳＰ構造に限定されるものではな
く、突起電極が形成された種々の構造による半導体チッ
プを用いることができる。
【００２４】こうしてチップ実装および端子形成された
リジッドフレックス基板１は、可撓部１ｃで屈曲される
ことによって、各半導体チップ２を積層状態にする。こ
の状態で上下に対向する半導体チップ２同士を接着固定
してから、リジッド基板１ｂとの接合部を覆うようにリ
ジッド基板１ｂに実装される各半導体チップ２を封止樹
脂５にて気密封止する構造を有する。
リジッドフレックス基板１は、可撓部１ｃで屈曲される
ことによって、各半導体チップ２を積層状態にする。こ
の状態で上下に対向する半導体チップ２同士を接着固定
してから、リジッド基板１ｂとの接合部を覆うようにリ
ジッド基板１ｂに実装される各半導体チップ２を封止樹
脂５にて気密封止する構造を有する。
【００２５】このようなモジュール構造にすると、積層
状態の各半導体チップ２を固定保持しつつ気密封止し得
る為、耐湿性に優れた信頼性の高い半導体装置１０を実
現できる。しかも、リジッドフレックス基板１を用いた
ことで、基板の撓みや捩れが大きく低減され、殆どなく
なる為、チップ実装時の位置ずれを防ぐことができる結
果、製造歩留りを向上させることができる。また、リジ
ッドフレックス基板１を用いると、半導体チップ２をフ
リップチップ実装する面が３面となり、フレキシブル基
板１００を用いた従来例（図１０参照）に比べ、より高
密度実装し得るようになる。
状態の各半導体チップ２を固定保持しつつ気密封止し得
る為、耐湿性に優れた信頼性の高い半導体装置１０を実
現できる。しかも、リジッドフレックス基板１を用いた
ことで、基板の撓みや捩れが大きく低減され、殆どなく
なる為、チップ実装時の位置ずれを防ぐことができる結
果、製造歩留りを向上させることができる。また、リジ
ッドフレックス基板１を用いると、半導体チップ２をフ
リップチップ実装する面が３面となり、フレキシブル基
板１００を用いた従来例（図１０参照）に比べ、より高
密度実装し得るようになる。
【００２６】なお、上記構成では、リジッドフレックス
基板１における第２のリジッド基板部もリジッド基板１
ｂが上下両面に配設される構成としたが、これに限るも
のではなく、少なくとも第１のリジッド基板部において
半導体チップ２がフリップチップ実装される側のリジッ
ド基板１ｂと同じ側にのみリジッド基板１ｂを配設する
構成とし、そこに半導体チップ２をフリップチップ実装
するようにしてもよい。
基板１における第２のリジッド基板部もリジッド基板１
ｂが上下両面に配設される構成としたが、これに限るも
のではなく、少なくとも第１のリジッド基板部において
半導体チップ２がフリップチップ実装される側のリジッ
ド基板１ｂと同じ側にのみリジッド基板１ｂを配設する
構成とし、そこに半導体チップ２をフリップチップ実装
するようにしてもよい。
【００２７】半導体装置１０の製造方法
次に、図２〜図５を参照して上記構造による半導体装置
１０の製造方法について説明する。第１実施例による製
造方法では、複数のリジッドフレックス基板１が連設し
て形成されたシート状の集合基板２０を用いる。図２
（イ）（ロ）に集合基板２０の構成の一例を示す。この
図に示す集合基板２０は、フレキシブル基板からなるシ
ート状基材２１に４行３列のリジッドフレックス基板１
を一体的に連設して形成したものであり、図２（イ）は
集合基板２０の平面形状を示し、図２（ロ）は集合基板
２０の、リジッドフレックス基板１が形成された部分を
含む、Ａ−Ａ面での断面形状の要部を示す。
１０の製造方法について説明する。第１実施例による製
造方法では、複数のリジッドフレックス基板１が連設し
て形成されたシート状の集合基板２０を用いる。図２
（イ）（ロ）に集合基板２０の構成の一例を示す。この
図に示す集合基板２０は、フレキシブル基板からなるシ
ート状基材２１に４行３列のリジッドフレックス基板１
を一体的に連設して形成したものであり、図２（イ）は
集合基板２０の平面形状を示し、図２（ロ）は集合基板
２０の、リジッドフレックス基板１が形成された部分を
含む、Ａ−Ａ面での断面形状の要部を示す。
【００２８】図に示す如く、複数のリジッドフレックス
基板１が形成される箇所においては、基材２１をフレキ
シブル基板１ａとして用い、これをリジッド基板１ｂで
上下に挟んで、上下のリジット基板１ｂとフレキシブル
基板１ａとが一体化されるとともに、２つのリジット基
板１ｂ配設領域間のフレキシブル基板１ａを可撓部１ｃ
とする、前記図１におけるリジッドフレックス基板１と
同様の構成が複数連結して形成される。各連結部分に
は、予め開口部（以下、ミシン目）２２が、各リジッド
フレックス基板１形成箇所の周囲に設けられている。こ
れにより、後述するように、このミシン目２２に沿って
連結部分を裁断することで、容易に各リジッドフレック
ス基板１を個片化し得るようになっている。
基板１が形成される箇所においては、基材２１をフレキ
シブル基板１ａとして用い、これをリジッド基板１ｂで
上下に挟んで、上下のリジット基板１ｂとフレキシブル
基板１ａとが一体化されるとともに、２つのリジット基
板１ｂ配設領域間のフレキシブル基板１ａを可撓部１ｃ
とする、前記図１におけるリジッドフレックス基板１と
同様の構成が複数連結して形成される。各連結部分に
は、予め開口部（以下、ミシン目）２２が、各リジッド
フレックス基板１形成箇所の周囲に設けられている。こ
れにより、後述するように、このミシン目２２に沿って
連結部分を裁断することで、容易に各リジッドフレック
ス基板１を個片化し得るようになっている。
【００２９】図２（ロ）に示す各リジッドフレックス基
板１において、図面上、右側のリジット基板１ｂとフレ
キシブル基板１ａが一体化された部分を第１のリジッド
基板部１１、左側のリジット基板１ｂとフレキシブル基
板１ａが一体化された部分を第２のリジッド基板部１２
とした場合、ウェハレベルＣＳＰ構造による半導体チッ
プが実装される、第１のリジッド基板部１１の一方のリ
ジッド基板１ｂ、及び第２のリジッド基板部１２の各リ
ジッド基板１ｂには、例えば図２（イ）に示すようなマ
トリクス状の接続端子パッド１ｄや配線パターン、及び
図２（ロ）に示すようなスルーホール１ｅが形成され、
また、外部接続端子３が形成される、第１のリジッド基
板部１１の他方のリジッド基板１ｂには、外部接続端子
形成用の端子パッド１ｆや配線パターン及びスルーホー
ル１ｅが形成される。
板１において、図面上、右側のリジット基板１ｂとフレ
キシブル基板１ａが一体化された部分を第１のリジッド
基板部１１、左側のリジット基板１ｂとフレキシブル基
板１ａが一体化された部分を第２のリジッド基板部１２
とした場合、ウェハレベルＣＳＰ構造による半導体チッ
プが実装される、第１のリジッド基板部１１の一方のリ
ジッド基板１ｂ、及び第２のリジッド基板部１２の各リ
ジッド基板１ｂには、例えば図２（イ）に示すようなマ
トリクス状の接続端子パッド１ｄや配線パターン、及び
図２（ロ）に示すようなスルーホール１ｅが形成され、
また、外部接続端子３が形成される、第１のリジッド基
板部１１の他方のリジッド基板１ｂには、外部接続端子
形成用の端子パッド１ｆや配線パターン及びスルーホー
ル１ｅが形成される。
【００３０】また、フレキシブル基板１ａには配線パタ
ーン１ｇが形成される。これらにより各リジッド基板１
ｂの接続端子パッド１ｄおよび端子パッド１ｆがフレキ
シブル基板１ａの配線パターン１ｇを介して相互に電気
的に接続されるように構成されている。また、図２
（イ）に示すように、基材２１のリジッドフレックス基
板１形成領域外の周辺部分には、例えば銅箔からなるダ
ミーパターン２３が形成されている。このダミーパター
ン２３は、フレキシブル基板からなる基材２１の剛性を
向上させ、撓みや捻れ等の変形を抑制して、製造工程に
おいて汎用のチップマウンタや汎用の基板搬送システム
を用いることができるようにするために設けられている
ものである。但し、フレキシブル基板からなる基材２１
のみで撓みや捻れ等が問題とならない場合は、ダミーパ
ターン２３を設けないようにしてもよい。
ーン１ｇが形成される。これらにより各リジッド基板１
ｂの接続端子パッド１ｄおよび端子パッド１ｆがフレキ
シブル基板１ａの配線パターン１ｇを介して相互に電気
的に接続されるように構成されている。また、図２
（イ）に示すように、基材２１のリジッドフレックス基
板１形成領域外の周辺部分には、例えば銅箔からなるダ
ミーパターン２３が形成されている。このダミーパター
ン２３は、フレキシブル基板からなる基材２１の剛性を
向上させ、撓みや捻れ等の変形を抑制して、製造工程に
おいて汎用のチップマウンタや汎用の基板搬送システム
を用いることができるようにするために設けられている
ものである。但し、フレキシブル基板からなる基材２１
のみで撓みや捻れ等が問題とならない場合は、ダミーパ
ターン２３を設けないようにしてもよい。
【００３１】さて、このような集合基板２０を用いて半
導体装置１０を製造する工程を以下に説明する。なお、
以下の各工程説明図においては、便宜上、第１のリジッ
ド基板部１１及び第２のリジッド基板部１２を斜線部と
して、単純化して示している。第１実施例の製造工程に
おいては、まず図３（イ）に図示するように、集合基板
２０の一面側にメタルマスクＭＭを載置し、その上にク
リームハンダ２１を供給して、スキージ２２により印刷
することにより、同図（ロ）に示すように、各リジッド
基板１ｂの必要箇所（接続端子パッド１ｄ上）にクリー
ムハンダ２１を印刷する。
導体装置１０を製造する工程を以下に説明する。なお、
以下の各工程説明図においては、便宜上、第１のリジッ
ド基板部１１及び第２のリジッド基板部１２を斜線部と
して、単純化して示している。第１実施例の製造工程に
おいては、まず図３（イ）に図示するように、集合基板
２０の一面側にメタルマスクＭＭを載置し、その上にク
リームハンダ２１を供給して、スキージ２２により印刷
することにより、同図（ロ）に示すように、各リジッド
基板１ｂの必要箇所（接続端子パッド１ｄ上）にクリー
ムハンダ２１を印刷する。
【００３２】次いで、図４（イ）に示すように、ハンダ
印刷された箇所（接続端子パッド１ｄ）に、図示しない
チップマウンターにより、ウェハレベルＣＳＰ構造の半
導体チップ２を搭載する。次に、この状態で集合基板２
０をリフロー炉へ搬送してリフロー処理する。これによ
り、半導体チップ２がリジッド基板１ｂの各接続端子パ
ッド１ｄにハンダ接合される。
印刷された箇所（接続端子パッド１ｄ）に、図示しない
チップマウンターにより、ウェハレベルＣＳＰ構造の半
導体チップ２を搭載する。次に、この状態で集合基板２
０をリフロー炉へ搬送してリフロー処理する。これによ
り、半導体チップ２がリジッド基板１ｂの各接続端子パ
ッド１ｄにハンダ接合される。
【００３３】ここで、本発明による集合基板２０は、フ
レキシブル基板からなるものであるが、上記のように多
くのリジッド基板１ｂが載置された部分を備えるため、
従来のフレキシブル基板のように撓みや捩れが発生する
ことが大幅に抑制される。この結果、汎用のチップマウ
ンタを用いて半導体チップ２をフェイスダウンで位置決
め搭載したり、汎用の基板搬送システムにてリフロー炉
に搬送し得るようになる。
レキシブル基板からなるものであるが、上記のように多
くのリジッド基板１ｂが載置された部分を備えるため、
従来のフレキシブル基板のように撓みや捩れが発生する
ことが大幅に抑制される。この結果、汎用のチップマウ
ンタを用いて半導体チップ２をフェイスダウンで位置決
め搭載したり、汎用の基板搬送システムにてリフロー炉
に搬送し得るようになる。
【００３４】次いで、集合基板２０に配設される各リジ
ッドフレックス基板１の一面側に搭載された半導体チッ
プ２についてリフローし終えた後、図４（ロ）に示すよ
うに、集合基板２０の向きを反転させ、第２のリジッド
基板部１２の他面側のリジット基板１ｂの必要箇所（接
続端子パッド１ｄ上）に、前記図３（イ）と同様にして
ハンダ印刷を施し、そこに半導体チップ２を搭載した
後、リフロー処理する。続いて、図４（ハ）に示すよう
に、第１のリジッド基板部１１の他面側の、外部接続端
子３が形成されるリジット基板１ｂに設けられた外部接
続端子形成用の端子パッド１ｆにフラックスを、例えば
ピンにより転写して塗布した後、フラックスが塗布され
た各端子パッドにハンダボール３を搭載する。この後、
リフロー処理して外部接続端子３を形成する。
ッドフレックス基板１の一面側に搭載された半導体チッ
プ２についてリフローし終えた後、図４（ロ）に示すよ
うに、集合基板２０の向きを反転させ、第２のリジッド
基板部１２の他面側のリジット基板１ｂの必要箇所（接
続端子パッド１ｄ上）に、前記図３（イ）と同様にして
ハンダ印刷を施し、そこに半導体チップ２を搭載した
後、リフロー処理する。続いて、図４（ハ）に示すよう
に、第１のリジッド基板部１１の他面側の、外部接続端
子３が形成されるリジット基板１ｂに設けられた外部接
続端子形成用の端子パッド１ｆにフラックスを、例えば
ピンにより転写して塗布した後、フラックスが塗布され
た各端子パッドにハンダボール３を搭載する。この後、
リフロー処理して外部接続端子３を形成する。
【００３５】こうして半導体チップ２の実装および外部
接続端子３の形成が完了すると、同図（ニ）に示すよう
に、基材２１の各リジッドフレックス基板１形成箇所の
周囲に設けられているミシン目２２（図２（イ）参照）
に沿って基材２１を裁断する。これにより、各リジッド
フレックス基板１は、集合基板２０からモジュール単位
で個片化される。なお、裁断には、例えばＮＣルーター
４を用いる。
接続端子３の形成が完了すると、同図（ニ）に示すよう
に、基材２１の各リジッドフレックス基板１形成箇所の
周囲に設けられているミシン目２２（図２（イ）参照）
に沿って基材２１を裁断する。これにより、各リジッド
フレックス基板１は、集合基板２０からモジュール単位
で個片化される。なお、裁断には、例えばＮＣルーター
４を用いる。
【００３６】次に、図５（イ）に図示するように、モジ
ュール単位に個片化されたリジッドフレックス基板１の
第１のリジッド基板部１１における、ハンダボール３に
対向する側のリジット基板１ｂにフリップチップ実装さ
れる半導体チップ２上に、接着剤Ｓを塗布した後、同図
（ロ）に示すように、フレキシブル基板による可撓部１
ｃを屈曲させて各半導体チップ２を積層状態とする。こ
の状態で上下に対向する半導体チップ２同士を接着固定
する。
ュール単位に個片化されたリジッドフレックス基板１の
第１のリジッド基板部１１における、ハンダボール３に
対向する側のリジット基板１ｂにフリップチップ実装さ
れる半導体チップ２上に、接着剤Ｓを塗布した後、同図
（ロ）に示すように、フレキシブル基板による可撓部１
ｃを屈曲させて各半導体チップ２を積層状態とする。こ
の状態で上下に対向する半導体チップ２同士を接着固定
する。
【００３７】そして、上下に対向する半導体チップ２同
士が接着固定された後、同図（ハ）に示すように、リジ
ッド基板１ｂに実装される各半導体チップ２に封止樹脂
５（例えばエポキシ樹脂）を、各半導体チップ２が完全
に覆われるまで塗布する。この際、例えばディスペンサ
を用いてリジッド基板１ｂと半導体チップ２との接合部
分にも封止樹脂５が充填されるようポッティングする。
この後、封止樹脂５を熱硬化させる。これにより、図１
に図示した構造の半導体装置１０が製造される。
士が接着固定された後、同図（ハ）に示すように、リジ
ッド基板１ｂに実装される各半導体チップ２に封止樹脂
５（例えばエポキシ樹脂）を、各半導体チップ２が完全
に覆われるまで塗布する。この際、例えばディスペンサ
を用いてリジッド基板１ｂと半導体チップ２との接合部
分にも封止樹脂５が充填されるようポッティングする。
この後、封止樹脂５を熱硬化させる。これにより、図１
に図示した構造の半導体装置１０が製造される。
【００３８】このように、第１実施例による製造方法に
よれば、フレキシブル基板からなるシート状の基材２１
に複数のリジッド基板１ｂが載置された複数のリジッド
フレックス基板１を一体的に連設した集合基板２０を使
用しているので、従来のフレキシブル基板単体を用いた
場合のように撓みや捩れが発生することが大幅に抑制さ
れ、殆どなくなる為、リジッド基板を用いる場合と同様
の汎用のチップマウンタや基板搬送システムを用いるこ
とができる。しかも、半導体チップをフェイスダウンで
リジッド基板にフリップチップ実装する形態として、リ
ジッド基板はフレキシブル基板に比し、搭載部の平坦
度、寸法の安定性に優れるため、実装時の位置ずれも回
避し得る結果、製造歩留りを向上させることができる。
よれば、フレキシブル基板からなるシート状の基材２１
に複数のリジッド基板１ｂが載置された複数のリジッド
フレックス基板１を一体的に連設した集合基板２０を使
用しているので、従来のフレキシブル基板単体を用いた
場合のように撓みや捩れが発生することが大幅に抑制さ
れ、殆どなくなる為、リジッド基板を用いる場合と同様
の汎用のチップマウンタや基板搬送システムを用いるこ
とができる。しかも、半導体チップをフェイスダウンで
リジッド基板にフリップチップ実装する形態として、リ
ジッド基板はフレキシブル基板に比し、搭載部の平坦
度、寸法の安定性に優れるため、実装時の位置ずれも回
避し得る結果、製造歩留りを向上させることができる。
【００３９】さらに、集合基板２０には複数のリジッド
フレックス基板１が配設される為、それら複数のリジッ
ドフレックス基板１に一括してチップ実装および端子形
成するバッチ処理が実現し、特別な実装プロセスを用い
ずとも効率良くモジュール構造の半導体装置１０を製造
することができ、製品コスト低減に寄与し得る、という
効果も奏する。
フレックス基板１が配設される為、それら複数のリジッ
ドフレックス基板１に一括してチップ実装および端子形
成するバッチ処理が実現し、特別な実装プロセスを用い
ずとも効率良くモジュール構造の半導体装置１０を製造
することができ、製品コスト低減に寄与し得る、という
効果も奏する。
【００４０】（２）第２実施例
次に、図６〜図７を参照して第２実施例について説明す
る。なお、これらの図において、上述した第１実施例と
共通する要素には同一の番号を付している。上述の第１
実施例では、集合基板２０の基材２１をミシン目２２に
沿って裁断して、形成された各リジッドフレックス基板
１をモジュール単位に個片化し、個片化されたリジッド
フレックス基板１を可撓部１ｃで屈曲させて各半導体チ
ップ２を積層し、その状態で上下に対向する半導体チッ
プ２同士を接着固定してからディスペンサによるポッテ
ィングにより各半導体チップ２に樹脂封止する態様とし
た。
る。なお、これらの図において、上述した第１実施例と
共通する要素には同一の番号を付している。上述の第１
実施例では、集合基板２０の基材２１をミシン目２２に
沿って裁断して、形成された各リジッドフレックス基板
１をモジュール単位に個片化し、個片化されたリジッド
フレックス基板１を可撓部１ｃで屈曲させて各半導体チ
ップ２を積層し、その状態で上下に対向する半導体チッ
プ２同士を接着固定してからディスペンサによるポッテ
ィングにより各半導体チップ２に樹脂封止する態様とし
た。
【００４１】これに対し、第２実施例では、集合基板２
０に形成された各リジッドフレックス基板１において、
一方の第１のリジッド基板部１１を集合基板２０の基材
２１に連結させたまま、他方の第２のリジッド基板部１
２をミシン目２２で裁断して基材２１から分離し、可撓
部１ｃを屈曲させて各半導体チップ２を積層し、上下に
対向する半導体チップ２同士を接着固定してから各半導
体チップ２を一括して樹脂モールドした後、個片化する
ことを特徴としている。
０に形成された各リジッドフレックス基板１において、
一方の第１のリジッド基板部１１を集合基板２０の基材
２１に連結させたまま、他方の第２のリジッド基板部１
２をミシン目２２で裁断して基材２１から分離し、可撓
部１ｃを屈曲させて各半導体チップ２を積層し、上下に
対向する半導体チップ２同士を接着固定してから各半導
体チップ２を一括して樹脂モールドした後、個片化する
ことを特徴としている。
【００４２】すなわち、図６（イ）に図示するように、
上述の第１実施例と同様の実装プロセスによって集合基
板２０に配設される各リジッドフレックス基板１に半導
体チップ２を実装するとともに、外部接続端子３を形成
する。次いで、同図（ロ）に示すように、各リジッドフ
レックス基板部１の一方の、外部接続端子３が形成され
る側の第１のリジッド基板部１１を集合基板２０の基材
２１に連結させたまま、他方の第２のリジッド基板部１
２の周囲を、例えばＮＣルーター４によりミシン目２２
で裁断して集合基板２０の基材２１から分離する。次い
で、同図（ハ）に示すように、可撓部１ｃを屈曲させて
各半導体チップ２を積層し、その状態で上下に対向する
半導体チップ２同士を接着固定する。
上述の第１実施例と同様の実装プロセスによって集合基
板２０に配設される各リジッドフレックス基板１に半導
体チップ２を実装するとともに、外部接続端子３を形成
する。次いで、同図（ロ）に示すように、各リジッドフ
レックス基板部１の一方の、外部接続端子３が形成され
る側の第１のリジッド基板部１１を集合基板２０の基材
２１に連結させたまま、他方の第２のリジッド基板部１
２の周囲を、例えばＮＣルーター４によりミシン目２２
で裁断して集合基板２０の基材２１から分離する。次い
で、同図（ハ）に示すように、可撓部１ｃを屈曲させて
各半導体チップ２を積層し、その状態で上下に対向する
半導体チップ２同士を接着固定する。
【００４３】この後、同図（ニ）に示すように、トラン
ファモールド用の金型７を集合基板２０上に装着し、エ
ポキシ等のモールド樹脂材６を金型７のキャビティ部７
cに注入する。注入したモールド樹脂材を熱硬化させた
後、金型７を取り外すと、同図（ホ）に示すように、各
モジュールが一括して樹脂モールドされる。そして、各
リジッドフレックス基板１において、集合基板２０の基
材２１に連結させたままの第１のリジッド基板部１１の
周囲をミシン目２２に沿って裁断することで図７に図示
する構造の半導体装置１０が形成される。
ファモールド用の金型７を集合基板２０上に装着し、エ
ポキシ等のモールド樹脂材６を金型７のキャビティ部７
cに注入する。注入したモールド樹脂材を熱硬化させた
後、金型７を取り外すと、同図（ホ）に示すように、各
モジュールが一括して樹脂モールドされる。そして、各
リジッドフレックス基板１において、集合基板２０の基
材２１に連結させたままの第１のリジッド基板部１１の
周囲をミシン目２２に沿って裁断することで図７に図示
する構造の半導体装置１０が形成される。
【００４４】以上のように、第２実施例による製造方法
では、上述の第１実施例と同様、汎用のチップマウンタ
や基板搬送システムに適用可能であり、製造歩留りの低
下も防ぐことが出来る上、集合基板２０上に形成される
複数のモジュールを一括して樹脂モールドする為、効率
良くモジュール構造の半導体装置１０を製造し得るよう
になり、製品コスト低減に寄与し得る。
では、上述の第１実施例と同様、汎用のチップマウンタ
や基板搬送システムに適用可能であり、製造歩留りの低
下も防ぐことが出来る上、集合基板２０上に形成される
複数のモジュールを一括して樹脂モールドする為、効率
良くモジュール構造の半導体装置１０を製造し得るよう
になり、製品コスト低減に寄与し得る。
【００４５】なお、本実施例では、可撓部１ｃの屈曲に
応じて上下に対向し、下部側となる第１のリジッド基板
部１１の各リジット基板１ｂと上部側となる第２のリジ
ッド基板部１１の各リジッド基板１ｂの寸法、形状を同
一のものとしていたが、これに替えて、下部側の各リジ
ット基板１ｂの大きさを上部側のそれより大きくするよ
うにしてもよい。このように、下部側のリジット基板１
ｂを上部側より大きくすると、トランスファーモールド
に用いる金型７の形状を簡略化でき、しかも集合基板２
０への金型装着が容易になる、という利点が得られる。
応じて上下に対向し、下部側となる第１のリジッド基板
部１１の各リジット基板１ｂと上部側となる第２のリジ
ッド基板部１１の各リジッド基板１ｂの寸法、形状を同
一のものとしていたが、これに替えて、下部側の各リジ
ット基板１ｂの大きさを上部側のそれより大きくするよ
うにしてもよい。このように、下部側のリジット基板１
ｂを上部側より大きくすると、トランスファーモールド
に用いる金型７の形状を簡略化でき、しかも集合基板２
０への金型装着が容易になる、という利点が得られる。
【００４６】（３）変形例
次に、図８〜図９を参照して変形例について説明する。
上述した第１および第２実施例では、屈曲自在な可撓部
１ｃを隔てて両側に１つの第１のリジッド基板部１１と
１つの第２のリジッド基板部１２を具備するリジッドフ
レックス基板１を用いてマルチチップモジュールを形成
する構造例について言及したが、これに限らず、１つの
第１のリジッド基板部１１を備えるとともに、複数の第
２のリジッド基板部１２を複数の可撓部１ｃを介して連
結したリジッドフレックス基板１を用いてマルチチップ
モジュールを形成することもできる。
上述した第１および第２実施例では、屈曲自在な可撓部
１ｃを隔てて両側に１つの第１のリジッド基板部１１と
１つの第２のリジッド基板部１２を具備するリジッドフ
レックス基板１を用いてマルチチップモジュールを形成
する構造例について言及したが、これに限らず、１つの
第１のリジッド基板部１１を備えるとともに、複数の第
２のリジッド基板部１２を複数の可撓部１ｃを介して連
結したリジッドフレックス基板１を用いてマルチチップ
モジュールを形成することもできる。
【００４７】例えば、図８（イ）に図示するように、下
面に外部接続端子３が形成される１つの第１のリジッド
基板部１１と、３つの可撓部１ｃ−１〜１ｃ−３を介し
て縦続的に連結した３つの第２のリジッド基板部１２を
備えるリジッドフレックス基板１を用い、これら可撓部
１ｃ−１〜１ｃ−３を順番に屈曲させれば、同図（ロ）
に示すように、各リジット基板１ｂにフリップチップ実
装される半導体チップ２が順次折畳まれるように積層さ
れ、モールド樹脂材６で封止された、７層構造のマルチ
チップモジュールを形成することができる。
面に外部接続端子３が形成される１つの第１のリジッド
基板部１１と、３つの可撓部１ｃ−１〜１ｃ−３を介し
て縦続的に連結した３つの第２のリジッド基板部１２を
備えるリジッドフレックス基板１を用い、これら可撓部
１ｃ−１〜１ｃ−３を順番に屈曲させれば、同図（ロ）
に示すように、各リジット基板１ｂにフリップチップ実
装される半導体チップ２が順次折畳まれるように積層さ
れ、モールド樹脂材６で封止された、７層構造のマルチ
チップモジュールを形成することができる。
【００４８】また、図９（イ）および、そのＢ−Ｂ面で
の断面図を示す同図（ロ）に図示するように、下面に外
部接続端子３が形成される第１のリジッド基板部１１の
周囲４辺に可撓部１ｃ−１〜１ｃ−４を介して第２のリ
ジッド基板部１２−１〜１２−４を連結したリジッドフ
レックス基板１を用い、これら可撓部１ｃ−１〜１ｃ−
４を順番に屈曲させれば、同図（ハ）に示すように、各
リジッド基板１ｂにフリップチップ実装される各半導体
チップ２が順次折畳まれるように積層され、モールド樹
脂材６で封止された、９層構造のマルチチップモジュー
ルを形成することができる。
の断面図を示す同図（ロ）に図示するように、下面に外
部接続端子３が形成される第１のリジッド基板部１１の
周囲４辺に可撓部１ｃ−１〜１ｃ−４を介して第２のリ
ジッド基板部１２−１〜１２−４を連結したリジッドフ
レックス基板１を用い、これら可撓部１ｃ−１〜１ｃ−
４を順番に屈曲させれば、同図（ハ）に示すように、各
リジッド基板１ｂにフリップチップ実装される各半導体
チップ２が順次折畳まれるように積層され、モールド樹
脂材６で封止された、９層構造のマルチチップモジュー
ルを形成することができる。
【００４９】この場合、第２のリジッド基板部１２−１
〜１２−４の各リジッド基板１ｂに実装される各半導体
チップ２と外部接続端子３との間の、可撓部を介する配
線長を短縮することができるため、電気的特性を向上さ
せることができる。また、上記各実施形態においては、
積層された各半導体チップ２を接着剤で固定し、その
後、封止樹脂５またはモールド樹脂６により封止を行う
構成としたが、これに限らず、例えば、積層された各半
導体チップ２を仮止め冶具でクリップして仮止めし、封
止樹脂５またはモールド樹脂６の硬化後、これを取り外
すようにしてもよい。さらに高密度実装する場合には、
例えば図８および図９に図示した折畳み形態を組合せる
等、様々なアレンジが可能であることは言うまでもな
い。
〜１２−４の各リジッド基板１ｂに実装される各半導体
チップ２と外部接続端子３との間の、可撓部を介する配
線長を短縮することができるため、電気的特性を向上さ
せることができる。また、上記各実施形態においては、
積層された各半導体チップ２を接着剤で固定し、その
後、封止樹脂５またはモールド樹脂６により封止を行う
構成としたが、これに限らず、例えば、積層された各半
導体チップ２を仮止め冶具でクリップして仮止めし、封
止樹脂５またはモールド樹脂６の硬化後、これを取り外
すようにしてもよい。さらに高密度実装する場合には、
例えば図８および図９に図示した折畳み形態を組合せる
等、様々なアレンジが可能であることは言うまでもな
い。
【００５０】
【発明の効果】請求項１に記載の発明によれば、屈曲自
在なフレキシブル基板と、このフレキシブル基板の両面
を挟み込む２枚のリジッド基板を備える第1のリジッド
基板部と、フレキシブル基板の少なくとも一方の面上に
配設されるリジッド基板を備える少なくとも１つの第２
のリジッド基板部とから構成されるリジッドフレックス
基板を備え、第１のリジッド基板部の一方のリジッド基
板および第２のリジッド基板部のリジッド基板上に半導
体チップが実装されて、第１のリジッド基板部の他方の
リジッド基板上に外部接続端子が形成され、リジッド基
板を用いている為、基板の撓みや捩れがなくなり、チッ
プ実装時の位置ずれを防ぐことができる結果、製造歩留
りを向上させることができる。請求項２に記載の発明に
よれば、リジッドフレックス基板をフレキシブル基板か
らなる可撓部で屈曲させて各リジッド基板にそれぞれ実
装される各半導体チップを積層させて樹脂封止するの
で、積層された各半導体チップが固定保持されつつ気密
封止され、これにより耐湿性に優れた信頼性の高い半導
体装置を実現できる。請求項３に記載の発明によれば、
各リジッド基板に、突起電極を具備するウェハレベルＣ
ＳＰ構造の半導体チップをフリップチップ実装するの
で、高密度実装することができる。請求項４に記載の発
明によれば、可撓部の屈曲に応じて上下に対向するリジ
ット基板の内、下段側に位置するリジット基板を上段側
より大きくすると、トランスファーモールドに用いる金
型の形状を簡略化でき、しかも集合基板への金型装着が
容易になる、という利点が得られる。請求項５に記載の
発明では、可撓部が２箇所以上形成され、該可撓部を介
して第２のリジッド基板部が第１のリジッド基板部に対
して従属的に２箇所以上形成されてなるリジッドフレッ
クス基板を用い、これら可撓部が屈曲されて、各リジッ
ト基板に実装される各半導体チップが順次折畳まれるよ
うに積層されるので、高密度実装することができる。請
求項６に記載の発明では、可撓部が第１のリジッド基板
部の少なくとも２辺に形成され、該可撓部を介して、第
２のリジッド基板部が第１のリジッド基板部に対して少
なくとも２方向に形成されたリジッドフレックス基板を
用い、これら可撓部が屈曲されて、各リジッド基板に実
装される各半導体チップが順次折畳まれるように積層さ
れるので、高密度実装することができる。請求項７に記
載の発明によれば、リジッドフレックス基板における外
部接続端子が形成されるリジッド基板には外部接続端子
形成用の端子パッドおよび配線パターンが形成され、各
半導体チップが実装される各リジッド基板には半導体チ
ップ実装用の接続端子パッドおよび配線パターンが形成
され、フレキシブル基板には所定の配線パターンが形成
されて、各リジッド基板の端子パッドおよび接続端子パ
ッドがフレキシブル基板の配線パターンを介して相互に
電気的に接続されている為、各リジッド基板に実装され
る各半導体チップと外部接続端子とが相互に電気的に接
続されたマルチチップモジュールを形成することができ
る。請求項８，９に記載の発明によれば、マルチチップ
モジュールの製造工程において、リジッドフレックス基
板を複数連結したシート状の集合基板を使用しているの
で、撓みや捩れが発生せず、これ故、汎用のチップマウ
ンタや基板搬送システムに適用でき、しかも実装時の位
置ずれも回避し得る結果、製造歩留りを向上させること
ができる。さらに、集合基板には複数のリジッドフレッ
クス基板が配設される為、それら複数のリジッドフレッ
クス基板に一括してチップ実装、端子形成および樹脂封
止するバッチ処理を実現し得、特別な実装プロセスを用
いずとも効率良くモジュール構造の半導体装置を製造す
ることができ、製品コスト低減に寄与することができ
る。請求項１１に記載の発明によれば、上下に対向する
半導体チップ同士が接着固定された複数のモジュールを
個々に覆う金型を用い、これにより全モジュールを一括
して樹脂モールドするので、効率良くモジュール構造の
半導体装置を製造し得るようになり、製品コスト低減に
寄与することができる。
在なフレキシブル基板と、このフレキシブル基板の両面
を挟み込む２枚のリジッド基板を備える第1のリジッド
基板部と、フレキシブル基板の少なくとも一方の面上に
配設されるリジッド基板を備える少なくとも１つの第２
のリジッド基板部とから構成されるリジッドフレックス
基板を備え、第１のリジッド基板部の一方のリジッド基
板および第２のリジッド基板部のリジッド基板上に半導
体チップが実装されて、第１のリジッド基板部の他方の
リジッド基板上に外部接続端子が形成され、リジッド基
板を用いている為、基板の撓みや捩れがなくなり、チッ
プ実装時の位置ずれを防ぐことができる結果、製造歩留
りを向上させることができる。請求項２に記載の発明に
よれば、リジッドフレックス基板をフレキシブル基板か
らなる可撓部で屈曲させて各リジッド基板にそれぞれ実
装される各半導体チップを積層させて樹脂封止するの
で、積層された各半導体チップが固定保持されつつ気密
封止され、これにより耐湿性に優れた信頼性の高い半導
体装置を実現できる。請求項３に記載の発明によれば、
各リジッド基板に、突起電極を具備するウェハレベルＣ
ＳＰ構造の半導体チップをフリップチップ実装するの
で、高密度実装することができる。請求項４に記載の発
明によれば、可撓部の屈曲に応じて上下に対向するリジ
ット基板の内、下段側に位置するリジット基板を上段側
より大きくすると、トランスファーモールドに用いる金
型の形状を簡略化でき、しかも集合基板への金型装着が
容易になる、という利点が得られる。請求項５に記載の
発明では、可撓部が２箇所以上形成され、該可撓部を介
して第２のリジッド基板部が第１のリジッド基板部に対
して従属的に２箇所以上形成されてなるリジッドフレッ
クス基板を用い、これら可撓部が屈曲されて、各リジッ
ト基板に実装される各半導体チップが順次折畳まれるよ
うに積層されるので、高密度実装することができる。請
求項６に記載の発明では、可撓部が第１のリジッド基板
部の少なくとも２辺に形成され、該可撓部を介して、第
２のリジッド基板部が第１のリジッド基板部に対して少
なくとも２方向に形成されたリジッドフレックス基板を
用い、これら可撓部が屈曲されて、各リジッド基板に実
装される各半導体チップが順次折畳まれるように積層さ
れるので、高密度実装することができる。請求項７に記
載の発明によれば、リジッドフレックス基板における外
部接続端子が形成されるリジッド基板には外部接続端子
形成用の端子パッドおよび配線パターンが形成され、各
半導体チップが実装される各リジッド基板には半導体チ
ップ実装用の接続端子パッドおよび配線パターンが形成
され、フレキシブル基板には所定の配線パターンが形成
されて、各リジッド基板の端子パッドおよび接続端子パ
ッドがフレキシブル基板の配線パターンを介して相互に
電気的に接続されている為、各リジッド基板に実装され
る各半導体チップと外部接続端子とが相互に電気的に接
続されたマルチチップモジュールを形成することができ
る。請求項８，９に記載の発明によれば、マルチチップ
モジュールの製造工程において、リジッドフレックス基
板を複数連結したシート状の集合基板を使用しているの
で、撓みや捩れが発生せず、これ故、汎用のチップマウ
ンタや基板搬送システムに適用でき、しかも実装時の位
置ずれも回避し得る結果、製造歩留りを向上させること
ができる。さらに、集合基板には複数のリジッドフレッ
クス基板が配設される為、それら複数のリジッドフレッ
クス基板に一括してチップ実装、端子形成および樹脂封
止するバッチ処理を実現し得、特別な実装プロセスを用
いずとも効率良くモジュール構造の半導体装置を製造す
ることができ、製品コスト低減に寄与することができ
る。請求項１１に記載の発明によれば、上下に対向する
半導体チップ同士が接着固定された複数のモジュールを
個々に覆う金型を用い、これにより全モジュールを一括
して樹脂モールドするので、効率良くモジュール構造の
半導体装置を製造し得るようになり、製品コスト低減に
寄与することができる。
【図１】第１実施例による半導体装置１０の構造を示す
断面図である。
断面図である。
【図２】集合基板２０の一例を示す平面図である。
【図３】第１実施例による半導体装置の製造工程を説明
するための断面図である。
するための断面図である。
【図４】図３に続く製造工程を説明するための断面図で
ある。
ある。
【図５】図４に続く製造工程を説明するための断面図で
ある。
ある。
【図６】第２実施例による半導体装置の製造工程を説明
するための断面図である。
するための断面図である。
【図７】第２実施例による半導体装置１０の構造を示す
断面図である。
断面図である。
【図８】変形例を示す図である。
【図９】変形例を示す図である。
【図１０】従来例を示す断面図である。
１ リジッドフレックス基板
１ａ フレキシブル基板
１ｂ リジッド基板
１ｃ 可撓部
２ 半導体チップ
３ ハンダボール
５ 封止樹脂
６ モールド樹脂材
７ 金型
２０ 集合基板
２１ リジッド基材
２２ ミシン目
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 根岸 祐司
東京都八王子市東浅川町550番地の１ 株
式会社アイ・イー・ピー・テクノロジーズ
内
(72)発明者 脇坂 伸治
東京都八王子市東浅川町550番地の１ 株
式会社アイ・イー・ピー・テクノロジーズ
内
Ｆターム(参考） 5F061 AA01 CA04 CA21
Claims (11)
- 【請求項１】 屈曲自在なフレキシブル基板と、このフ
レキシブル基板の第１の領域の両面を挟み込む２枚のリ
ジッド基板を備える第1のリジッド基板部と、前記フレ
キシブル基板の少なくとも１つの第２の領域の、少なく
とも一方の面上に配設されるリジッド基板を備える第２
のリジッド基板部とから構成されるリジッドフレックス
基板を備え、 前記第１のリジッド基板部の、前記第２のリジッド基板
部における前記リジッド基板と同じ側の一方のリジッド
基板上に、少なくとも１つの第１の半導体チップが実装
され、前記第１のリジッド基板部の、他方のリジッド基
板上に外部接続端子が形成され、前記第２のリジッド基
板部の前記リジッド基板に、少なくとも１つの第２の半
導体チップが実装されていることを特徴とする半導体装
置。 - 【請求項２】 前記リジッドフレックス基板の前記第１
のリジッド基板部と前記第２のリジッド基板部間の前記
フレキシブル基板を可撓部とし、該可撓部が屈曲され
て、前記第１のリジッド基板部の一方のリジッド基板に
実装されている前記第１の半導体チップと、前記第２の
リジッド基板部のリジッド基板に実装されている前記第
２の半導体チップとが積層され、樹脂封止されているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記各リジッド基板にそれぞれ実装され
る各半導体チップは、突起電極を介して接続されるウェ
ハレベルＣＳＰ構造を有することを特徴とする請求項１
または請求項２記載の半導体装置。 - 【請求項４】 前記可撓部の屈曲に応じて対向する前記
各リジット基板の内、前記第１のリジッド基板部の各リ
ジッド基板の大きさを前記第２のリジッド基板部のリジ
ッド基板の大きさより大きくしたことを特徴とする請求
項２記載の半導体装置の製造方法。 - 【請求項５】 前記リジッドフレックス基板において、
前記可撓部が２箇所以上形成され、該可撓部を介して、
前記第２のリジッド基板部が前記第１のリジッド基板部
に対して従属的に２箇所以上形成され、前記可撓部が屈
曲されて、前記各リジット基板部の各リジッド基板に実
装される各半導体チップが順次折畳まれるように積層さ
れることを特徴とする請求項２記載の半導体装置。 - 【請求項６】 前記リジッドフレックス基板において、
前記可撓部が前記第１のリジッド基板部の少なくとも２
辺に形成され、該可撓部を介して、前記第２のリジッド
基板部が前記第１のリジッド基板部に対して少なくとも
２方向に形成され、前記可撓部が屈曲されて、前記各リ
ジッド基板部の各リジッド基板に実装される各半導体チ
ップが前記第１のリジット基板部上で順次折畳まれるよ
うに積層されることを特徴とする請求項２記載の半導体
装置。 - 【請求項７】 前記第１のリジッド基板部の前記外部接
続端子が形成される他方のリジッド基板には外部接続端
子形成用の端子パッドおよび配線パターンが形成され、
前記各半導体チップが実装される一方のリジッド基板、
および前記第２のリジッド基板部の前記リジッド基板に
は前記半導体チップ実装用の接続端子パッドおよび配線
パターンが形成され、前記フレキシブル基板には所定の
配線パターンが形成されて、 前記各リジッド基板部の各リジッド基板の前記端子パッ
ドおよび接続端子パッドが前記フレキシブル基板の前記
配線パターンを介して相互に電気的に接続されているこ
とを特徴とする請求項１乃６記載の半導体装置。 - 【請求項８】 屈曲自在なフレキシブル基板と、このフ
レキシブル基板の１つの第１の領域の両面を挟み込む２
枚のリジッド基板を備える第1のリジッド基板部と、前
記フレキシブル基板の少なくとも１つの第２の領域の、
少なくとも一方の面上に配設されるリジッド基板を備え
る第２のリジッド基板部とから構成されるリジッドフレ
ックス基板を複数連結したシート状の集合基板を用い、 前記集合基板の前記各リジッドフレックス基板におけ
る、前記第１のリジッド基板部の、前記第２のリジッド
基板部における前記リジッド基板と同じ側の一方のリジ
ッド基板上に、少なくとも１つの第１の半導体チップを
実装するとともに、前記第２のリジッド基板部の前記リ
ジッド基板に、少なくとも１つの第２の半導体チップを
実装する半導体チップ実装工程と、前記集合基板の前記
各リジッドフレックス基板における、前記第１のリジッ
ド基板部の、他方のリジッド基板上に外部接続端子を形
成する外部接続端子形成工程と、 前記半導体チップ実装工程および前記外部接続端子形成
工程後、前記集合基板に連結された前記各リジッドフレ
ックス基板を個片化する個片化工程と、 個片化された前記各リジッドフレックス基板を、該リジ
ッドフレックス基板の前記第１のリジッド基板部と前記
第２のリジッド基板部間の前記フレキシブル基板を可撓
部として、該可撓部で屈曲させて前記各リジッド基板に
実装される前記各半導体チップを積層させて樹脂封止す
る封止工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項９】 屈曲自在なフレキシブル基板と、このフ
レキシブル基板の１つの第１の領域の両面を挟み込む２
枚のリジッド基板を備える第1のリジッド基板部と、前
記フレキシブル基板の少なくとも１つの第２の領域の、
少なくとも一方の面上に配設されるリジッド基板を備え
る第２のリジッド基板部とから構成されるリジッドフレ
ックス基板を複数連結したシート状の集合基板を用い、 前記集合基板の前記各リジッドフレックス基板におけ
る、前記第１のリジッド基板部の、前記第２のリジッド
基板部における前記リジッド基板と同じ側の一方のリジ
ッド基板上に、少なくとも１つの第１の半導体チップを
実装するとともに、前記第２のリジッド基板部の前記リ
ジッド基板に、少なくとも１つの第２の半導体チップを
実装する半導体チップ実装工程と、 前記集合基板の前記各リジッドフレックス基板におけ
る、前記第１のリジッド基板部の、他方のリジッド基板
上に外部接続端子を形成する外部接続端子形成工程と、 前記半導体チップ実装工程および前記外部接続端子形成
工程後、前記集合基板上の前記各リジッドフレックス基
板において、前記第１のリジッド基板部を集合基板に連
結させたまま、前記第２のリジッド基板部の前記リジッ
ド基板を当該集合基板から裁断して分離する分離工程
と、 前記各リジッドフレックス基板の前記第１のリジッド基
板部と前記第２のリジッド基板部間の前記フレキシブル
基板を可撓部として、前記第２のリジッド基板部が前記
集合基板から分離された状態の前記各リジッドフレック
ス基板を、前記可撓部でそれぞれ屈曲させて前記各リジ
ッド基板に実装される前記各半導体チップを積層し、そ
の状態で上下に対向する半導体チップ同士を接着固定し
てなるモジュールを一括して樹脂モールドした後、前記
第１のリジッド基板部の前記各リジット基板を集合基板
から裁断してモジュール単位に個片化するモジュール形
成工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項１０】 前記各リジッド基板にそれぞれ実装さ
れる各半導体チップは、突起電極を介して接続されるウ
ェハレベルＣＳＰ構造を有することを特徴とする請求項
８又は請求項９のいずれかに記載の半導体装置の製造方
法。 - 【請求項１１】 前記モジュール形成工程では、上下に
対向する半導体チップ同士が接着固定された複数のモジ
ュールを個々に覆う金型を用い、これにより全モジュー
ルを一括して樹脂モールドすることを特徴とする請求項
９記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279062A JP3892259B2 (ja) | 2001-09-14 | 2001-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001279062A JP3892259B2 (ja) | 2001-09-14 | 2001-09-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086761A true JP2003086761A (ja) | 2003-03-20 |
| JP3892259B2 JP3892259B2 (ja) | 2007-03-14 |
Family
ID=19103321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001279062A Expired - Lifetime JP3892259B2 (ja) | 2001-09-14 | 2001-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892259B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6955091B2 (en) | 2003-05-19 | 2005-10-18 | Seizo Fujimoto | Pressure sensor apparatus |
| US7033860B2 (en) | 2003-07-31 | 2006-04-25 | Shinko Electric Industries Co., Ltd. | Process for manufacturing semiconductor device |
| JP2007081408A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Electro-Mechanics Co Ltd | リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法 |
| JP2007188921A (ja) * | 2006-01-11 | 2007-07-26 | Nec Corp | 半導体装置、その実装構造およびその実装方法 |
| US7442050B1 (en) | 2005-08-29 | 2008-10-28 | Netlist, Inc. | Circuit card with flexible connection for memory module with heat spreader |
| JP2009277846A (ja) * | 2008-05-14 | 2009-11-26 | Fujikura Ltd | プリント配線基板及びその製造方法 |
| US7638362B2 (en) | 2005-05-16 | 2009-12-29 | Elpida Memory, Inc. | Memory module with improved mechanical strength of chips |
| WO2010013366A1 (ja) * | 2008-07-30 | 2010-02-04 | イビデン株式会社 | フレックスリジッド配線板及びその製造方法 |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| US7839645B2 (en) | 2004-04-09 | 2010-11-23 | Netlist, Inc. | Module having at least two surfaces and at least one thermally conductive layer therebetween |
| US7839643B1 (en) | 2006-02-17 | 2010-11-23 | Netlist, Inc. | Heat spreader for memory modules |
| US8018723B1 (en) | 2008-04-30 | 2011-09-13 | Netlist, Inc. | Heat dissipation for electronic modules |
| CN104637927A (zh) * | 2013-11-12 | 2015-05-20 | 中国科学院微电子研究所 | 一种基于柔性基板的三维封装结构及工艺方法 |
| EP2333831B1 (en) * | 2009-12-10 | 2016-03-02 | ST-Ericsson SA | Method for packaging an electronic device |
| KR20200030216A (ko) * | 2018-09-12 | 2020-03-20 | 삼성전자주식회사 | 인쇄회로기판 체결 장치 |
-
2001
- 2001-09-14 JP JP2001279062A patent/JP3892259B2/ja not_active Expired - Lifetime
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6955091B2 (en) | 2003-05-19 | 2005-10-18 | Seizo Fujimoto | Pressure sensor apparatus |
| US7033860B2 (en) | 2003-07-31 | 2006-04-25 | Shinko Electric Industries Co., Ltd. | Process for manufacturing semiconductor device |
| US7839645B2 (en) | 2004-04-09 | 2010-11-23 | Netlist, Inc. | Module having at least two surfaces and at least one thermally conductive layer therebetween |
| US8345427B2 (en) | 2004-04-09 | 2013-01-01 | Netlist, Inc. | Module having at least two surfaces and at least one thermally conductive layer therebetween |
| US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
| US7638362B2 (en) | 2005-05-16 | 2009-12-29 | Elpida Memory, Inc. | Memory module with improved mechanical strength of chips |
| US7811097B1 (en) | 2005-08-29 | 2010-10-12 | Netlist, Inc. | Circuit with flexible portion |
| US7442050B1 (en) | 2005-08-29 | 2008-10-28 | Netlist, Inc. | Circuit card with flexible connection for memory module with heat spreader |
| US8864500B1 (en) | 2005-08-29 | 2014-10-21 | Netlist, Inc. | Electronic module with flexible portion |
| US8033836B1 (en) | 2005-08-29 | 2011-10-11 | Netlist, Inc. | Circuit with flexible portion |
| US7802358B2 (en) | 2005-09-14 | 2010-09-28 | Samsung Electro-Mechanics Co., Ltd. | Rigid-flexible printed circuit board manufacturing method for package on package |
| JP2007081408A (ja) * | 2005-09-14 | 2007-03-29 | Samsung Electro-Mechanics Co Ltd | リジッド−フレキシブルパッケージオンパッケージ（ｐｏｐ）用印刷回路基板及びその製造方法 |
| JP2007188921A (ja) * | 2006-01-11 | 2007-07-26 | Nec Corp | 半導体装置、その実装構造およびその実装方法 |
| US7839643B1 (en) | 2006-02-17 | 2010-11-23 | Netlist, Inc. | Heat spreader for memory modules |
| US8488325B1 (en) | 2006-02-17 | 2013-07-16 | Netlist, Inc. | Memory module having thermal conduits |
| US8018723B1 (en) | 2008-04-30 | 2011-09-13 | Netlist, Inc. | Heat dissipation for electronic modules |
| US8705239B1 (en) | 2008-04-30 | 2014-04-22 | Netlist, Inc. | Heat dissipation for electronic modules |
| JP2009277846A (ja) * | 2008-05-14 | 2009-11-26 | Fujikura Ltd | プリント配線基板及びその製造方法 |
| JPWO2010013366A1 (ja) * | 2008-07-30 | 2012-01-05 | イビデン株式会社 | フレックスリジッド配線板及びその製造方法 |
| WO2010013366A1 (ja) * | 2008-07-30 | 2010-02-04 | イビデン株式会社 | フレックスリジッド配線板及びその製造方法 |
| US8609991B2 (en) | 2008-07-30 | 2013-12-17 | Ibiden Co., Ltd. | Flex-rigid wiring board and method for manufacturing the same |
| US9084381B2 (en) | 2008-07-30 | 2015-07-14 | Ibiden Co., Ltd. | Method for manufacturing flex-rigid wiring board |
| EP2333831B1 (en) * | 2009-12-10 | 2016-03-02 | ST-Ericsson SA | Method for packaging an electronic device |
| CN104637927A (zh) * | 2013-11-12 | 2015-05-20 | 中国科学院微电子研究所 | 一种基于柔性基板的三维封装结构及工艺方法 |
| KR20200030216A (ko) * | 2018-09-12 | 2020-03-20 | 삼성전자주식회사 | 인쇄회로기판 체결 장치 |
| KR102464126B1 (ko) | 2018-09-12 | 2022-11-07 | 삼성전자주식회사 | 인쇄회로기판 체결 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3892259B2 (ja) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
| US6246114B1 (en) | Semiconductor device and resin film | |
| US8541261B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
| JP3420153B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP4969113B2 (ja) | 回路装置の製造方法 | |
| US20020064905A1 (en) | Wire bonding method and semiconductor package manufactured using the same | |
| US20130127029A1 (en) | Two level leadframe with upset ball bonding surface and device package | |
| JP2011040602A (ja) | 電子装置およびその製造方法 | |
| JP2012104790A (ja) | 半導体装置 | |
| JP4704800B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP3892259B2 (ja) | 半導体装置の製造方法 | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| KR20100069589A (ko) | 반도체 디바이스 | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2002270760A (ja) | 電子部品、そのアセンブリ及びその製造方法 | |
| KR100639203B1 (ko) | 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법 | |
| JPH09172042A (ja) | 半導体装置 | |
| KR19990006141A (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| JP2002043375A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR19980058410A (ko) | 반도체 패키지와 인쇄회로기판의 결합구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3892259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |