KR19990062689A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR19990062689A
KR19990062689A KR1019980052230A KR19980052230A KR19990062689A KR 19990062689 A KR19990062689 A KR 19990062689A KR 1019980052230 A KR1019980052230 A KR 1019980052230A KR 19980052230 A KR19980052230 A KR 19980052230A KR 19990062689 A KR19990062689 A KR 19990062689A
Authority
KR
South Korea
Prior art keywords
cover plate
resin substrate
semiconductor device
substrate
semiconductor chip
Prior art date
Application number
KR1019980052230A
Other languages
English (en)
Other versions
KR100360146B1 (ko
Inventor
에이지 다카노
에이이치 호소미
치아키 다쿠보
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990062689A publication Critical patent/KR19990062689A/ko
Application granted granted Critical
Publication of KR100360146B1 publication Critical patent/KR100360146B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체장치는 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과, 이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 구비한 구성으로 되어 있다.

Description

반도체장치
본 발명은 납땜 볼 단자를 다수 설치한 수지제의 기판에 반도체칩이 플립칩 접속된 볼 그리드 어레이(BGA)형 패키지를 구비한 반도체장치에 관한 것이다.
반도체칩을 탑재하는 패키지는 핀(리드선)의 다수화가 진행되고, 그 하나로서 패키지의 표면 전면에 핀을 격자상으로 배치한 PGA(핀 그리드 어레이)형의 것이 있다. 이는 세라믹 기판에 다수의 핀을 격자상으로 매립 배치함과 더불어 반도체칩의 탑재부에는 다수의 전극 패드를 설치하고, 이들 다수의 핀의 각각과 전극 패드를 도체패턴을 매개로 접속하여 이루어진 것이다. 탑재부에는 반도체칩이 플립칩 접속등에 의해 실장된다.
플립칩 접속에 의해 실장하는 경우에는 탑재한 반도체칩으로부터 발생하는 열을 반도체칩의 표면측으로부터, 즉 실장면과 반대측의 면으로부터도 방열할 수 있도록 하는 것이 중요한 요소로 된다. 이를 위해, 예컨대 알루미늄등의 금속재료를 용기형상으로 형성한 커버 플레이트를 형성하고, 반도체칩의 상면에 접하도록 하여 접착함과 더불어 그 주위를 기판에 접착 고정하고 있다. 반도체칩으로부터 발생하는 열은 표면(상면)측으로부터 접착제를 매개로 커버 플레이트에 전달되어 커버 플레이트로부터 외부로 방열되도록 된다. 이 커버 플레이트는 방열기능과 더불어 반도체칩의 보호기능도 구비하고 있다.
최근에는 상기한 PGA 타입의 패키지 대신 표면 실장형의 패키지로서 주목을 모으고 있는 볼 그리드 어레이(BGA) 타입의 패키지가 다수 개발되어 오고 있다. 이는 세라믹 기판에 핀을 매립하여 구성하는 대신 격자상으로 배치한 접속 터미널 도체부분에 볼형상으로 형성한 다수의 납땜 단자부(납땜 볼)를 설치하는 구성으로 한 것이다. 이 BGA 패키지의 프린트기판에 대한 실장시에는 다수의 납땜 볼을 프린트기판의 접속 터미널 도체와 대향한 형상으로 배치하고, 리플로우처리를 하는 것에 의해 일괄하여 납땜 부착하여 전기적으로 접속하는 것이다.
BGA 타입의 패키지에 있어서는 리드선을 매개하지 않은 상태에서 프린트기판등에 밀착하도록 실장하기 때문에, 납땜 부착한 단자부분이 프린트기판과의 면에서 기계적인 스트레스를 받는 것이 있다. 탑재하고자 하는 반도체칩이 대형화되면, 패키지 자체도 대형의 것이 필요로 된다. 그러나, 세라믹 기판이 대형화되면, 프린트기판에 대한 실장시 양자간에서 발생하는 온도변화에 수반하는 기계적 스트레스가 무시할 수 없는 정도로 크게 된다. 특히, 패키지 단부에서는 납땜 단자 부분이 받는 기계적 스트레스가 중앙부에 비해 크게 되기 때문에, 납땜의 접속부분에 크랙이 들어가거나 오픈 고장을 발생시키는 등의 결함의 원인으로 되는 것이 있다.
이와 같은 결함은 프린트 기판과 패키지의 기판인 세라믹과의 선팽창계수의 차로부터 발생되는 것이기 때문에, 이를 해결하고자, 예컨대 반도체칩을 탑재하는 패키지의 기판으로서 수지제의 기판을 채용하는 구성이 고려된다. 이에 의해, 납땜에 의한 접속부분이 받는 기계적 스트레스를 완화할 수 있고, 패키지의 기판 크기를 대형화하는 것도 가능하며, 탑재하는 반도체칩의 크기의 제약도 적게하는 것이 가능하다.
그러나, 수지제의 기판을 이용하는 경우에는 상기한 방열용의 커버 플레이트를 장착할때에 이 커버 프레이트와의 사이에서 발생하는 응력에 의해 수지제의 기판이 휘어져 버리는 것이 있다. 특히, 커버 플레이트를 알루미늄등의 금속을 이용한 경우에는 상온에서 접착한 다음 상온에서 냉각하기까지의 온도차로 수지제의 기판이 커버 플레이트로부터 받는 응력에 의해 변형하는 것이 있고, 이 응력이 반도체칩에 악영향을 미치는 것으로 되거나 하는 등 새로운 결함이 발생한다.
다음에, 이와 같이 커버 플레이트를 장착하는 구성에 있어서는 반도체칩으로부터 발생하는 열을 커버 플레이트를 매개로 효율적으로 방열하기 위해서 커버 플레이트와 반도체칩과의 사이의 열전도성을 양호하게 유지하는 것이 중요한 요소이다. 따라서, 커버 플레이트를 접착함에 있어서 그 열전도성을 고려할 필요가 있다.
이를 위해, 예컨대 도 14 및 도 15에 나타낸 바와 같은 방법이 채용되고 있다. 커버 플레이트(1)를 수지기판(2)에 접착하는 공정에 앞서서, 커버 플레이트(1)측에 그 내면에 미리 열전도성이 높은 페이스트제(3)를 디스펜서(4)에 의해 필요량 만큼 도포한다(도 14 참조). 이 상태에서 반도체칩(5)을 장착한 수지제의 기판(2)을 접착제(7)에 의해 접착하는 것에 의해 커버 플레이트(1)를 장착한다(도 15 참조). 이 때, 커버 플레이트(1)의 페이스트제(3)를 도포한 부분은 반도체칩(5)과 접촉한 상태로 유지된다.
이 커버 플레이트(1)의 접착공정을 생산라인에서의 일련의 공정으로서 본 경우에, 커버 플레이트(1)에 페이스트제(3)를 도포하는 공정은 커버 플레이트(1)만 을 별도로 취급하는 공정이기 때문에, 통상의 조립공정에 있어서는 새로운 부가공정으로 된다. 또한, 이 공정은 커버 플레이트(1)의 형상이나 크기등의 조건에 의해 그를 위한 장치를 새롭게 설치할 필요가 있어 실용상 비용상승으로 되는 결함이 있다.
더욱이, 열전도성이 높은 페이스트제(3)를 도포하는 경우에 그 종류에 의해서는 점도가 낮은 것을 채용하는 경우가 있고, 이 경우에는 커버 플레이트(1)의 내면의 소정의 도포 영역으로부터 페이스트제(3)가 불거져 나와 버리거나, 필요한 양의 페이스트(3)를 적절하게 도포하는 것이 어렵게 된다는 결함이 있었다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 휨에 의한 결함의 발생을 방지하는 것이 가능하도록 된 커버 플레이트를 갖춘 BGA(볼 그리드 어레이)형 패키지의 반도체장치를 제공함에 그 목적이 있다.
또한 본 발명은, 고열전도 페이스트를 도포하는 경우에 저점도의 것이어도 흐르는 것 없이 도포하는 것이 가능함과 더불어 그 도포에 있어서는 특수한 장치를 필요로 하지 않고서 종래와 마찬가지의 장치로서 간단하게 도포를 수행할 수 있도록 된 BGA형의 패키지를 갖춘 반도체장치를 제공함에 다른 목적이 있다.
도 1은 본 발명의 제1실시예를 나타내는 BGA패키지의 모식적인 종단측면도 및 상면도,
도 2는 커버 플레이트의 외관사시도,
도 3은 4분할하여 나타낸 시뮬레이션 모드의 사시도,
도 4는 제1실시예에 있어서 커버 플레이트의 변형예를 나타낸 도면(그 1),
도 5는 동도 4 상당도(그 2),
도 6은 동도 4 상당도(그 3),
도 7은 동도 4 상당도(그 4)
도 8은 본 발명의 제2실시예를 나타내는 커버 플레이트의 내면측을 나타낸 외관사시도,
도 9는 도 1 상당도,
도 10은 도 9 상당도,
도 11은 본 발명의 제3실시예를 나타낸 조립공정의 설명도,
도 12는 도 1 상당도,
도 13은 커버 플레이트의 외관사시도,
도 14는 종래예를 나타내는 조립공정의 설명도,
도 15는 도 1 상당도이다.
상기 목적을 달성하기 위한 본 발명은 다음과 같은 구성을 채용하고 있다.
즉, 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과, 이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 구비한 구성으로 한 것에 특징이 있다.
상기 구성을 채용하는 것에 의해, 커버 플레이트를 수지제의 기판에 접착한 때에 온도의 변화에 의해 발생하는 커버 플레이트와 수지제의 기판과의 사이의 응력을 절감할 수 있도록 된다. 이는 커버 플레이트의 구성을 주변부의 접착 고정하는 부분을 분할하는 것에 의해, 분할하지 않은 상태에서 형성한 것에 비해 응력의 발생을 적게할 수 있기 때문이고, 이에 의해 수지제의 기판을 채용하는 경우에도 커버 플레이트의 장착에 의한 휨을 절감할 수 있기 때문에, 대형의 것을 형성하는 경우에도 실용상으로 견디는 구성으로 하는 것이 가능하도록 된다.
또한, 상기 구성의 반도체장치에 있어서 상기 커버 플레이트를 상기 접착부의 배치 위치가 선대칭으로 되는 위치로 설치되는 것이 바람직하다. 이에 의해, 발생하는 응력을 상하 또는 좌우로 균등하게 분담하는 것이 가능하기 때문에, 응력분산을 효율 좋게 수행할 수 있게 된다.
더욱이, 상기 구성의 반도체장치에 있어서, 커버 플레이트를 상기 반도체칩과 접하는 상면부와, 수지제의 기판에 대해 접착 고정되는 복수의 접착부 및, 상면부와 접착부를 연결한 상태로 설치되는 연결부를, 금속판을 절곡형성하는 것에 의해 일체로 설치하는 구성으로 하는 것이 바람직하다. 이에 의해, 상기한 응력의 절감의 효과를 얻을 수 있음과 더불어 커버 플레이트의 구성을 1개의 부품에 의해 얻을 수 있기 때문에, 부품 점수의 삭감을 도모하는 것도 가능하도록 된다.
그리고, 상기 구성의 반도체장치에 있어서, 커버 플레이트를 상면부에 대해 연결부가 복수로 분할된 형태로 설치될 수 있고, 이에 의해 커버 플레이트를, 1매의 금속판을 조이는 가공등에 의해 접착부도 연결된 상태에서 형성하는 경우에 비해 접착부를 분할한 상태로 형성하는 구성으로 하는 것으로부터, 이 점에 있어서도 수지제의 기판으로의 접착시의 응력의 완화를 도모할 수 있고, 이에 의해 전체적인 휨의 발생을 절감하는 것이 가능하도록 된다.
상기 구성의 반도체장치에 있어서, 커버 플레이트를 상면부에 대해 연결부분이 그 보다 좁은 폭 치수로 접속되는 구성으로 하기 때문에, 상면부에 의해 발생하는 응력을 연결부에 의해 흡수하여 수지제의 기판과의 사이에서 발생하는 응력을 완화하는 것이 가능하도록 되어, 전체적으로 휨의 발생을 절감하는 것이 가능하도록 된다. 또한, 이 경우에 있어서 연결부분이 좁은 폭 치수로 하는 것은 실용적인 점에서는 이 연결부분을 매개로 전달되는 열량이 적어지게 되기 때문에, 방열효과의 점과의 어울림에 있어서 어느쪽을 유효하게 작용시키고 싶은 쪽을 우선한 구성을 채용하는 것이 바람직한 것이다.
상기 구성의 반도체장치에 있어서, 커버 플레이트를 연결부가 상면부의 주위를 에워싸도록 연속적으로 형성하는 구성으로 하는 것도 가능하다. 이 구성에 있어서는 접착부를 복수로 분할하는 것에 의한 응력의 절감의 효과에 부가하여 반도체칩을 덮는 부분으로 되는 상면부와 연결부와 용기형상으로 하는 것으로부터 반도체칩의 보호를 우선적으로 고려한 구성으로서 유효한 것으로 하는 것이 가능하다.
상기 구성의 반도체장치에 있어서, 커버 플레이트를 선팽창계수가 수지제의 기판의 선팽창계수와 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것이 바람직하다. 이에 의해, 실용상에 있어서는 수지제의 기판에 대해 커버 플레이트를 형성하는 금속으로서 상기한 바와 같은 범위의 선팽창계수의 것을 이용하면 전체 휨의 절감효과를 얻을 수 있게 된다.
상기 구성의 반도체장치에 있어서, 커버 플레이트를 동(Cu) 또는 스테인레스(SUS)로 하면 되고, 이에 의해 어느 경우에 있어서도 상기한 선팽창계수의 범위(Cu는 17.6ppm/℃, SUS는 17.3ppm/℃)로 되고, 상기한 효과를 얻는 것이 가능하도록 됨과 더불어 양자 모두 열전도성이 우수하기 때문에, 반도체칩의 방열효과를 높일 수 있도록 된다.
상기 구성의 반도체장치에 있어서, 커버 플레이트를 구성하는 접착부를 그 폭 치수가 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성하면 된다. 전체의 휨의 절감효과를 고려하면, 커버 플레이트의 접착부의 폭 치수는 좁게 설정하면 좋지만, 실용적으로는 접착부의 접착강도가 확보될 필요가 있어 이점을 고려하면 그 범위내에서 접착부의 폭 치수를 좁게 설정하는 것이 유효한 규성으로 된다.
상기 구성의 반도체장치에 있어서, 커버 플레이트의 접착부의 폭 치수는 2mm∼4mm의 범위로 설정한 구성으로 하는 것이 바람직하다. 이에 의해, 예컨대 수지제의 기판의 치수를 40mm 각 정도로 설정한 경우에도 휨의 절감효과를 충분히 발휘할 수 있도록 되어 실용적으로 충분한 구성으로 하는 것이 가능하도록 된다.
또한 본 발명의 반도체장치는, 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과, 이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 구비하고, 상기 커버 플레이트는 상기 반도체칩에 대응하는 부분의 영역에 열전도성을 높이기 위한 페이스트제를 수용할 수 있는 칸막이 둑부를 갖춘 구성으로 하는 것에 특징이 있다.
상기 구성으로 하는 것에 의해, 커버 플레이트에 열전도성을 높이기 위한 페이스트제를 도포하여 수지제의 기판에 장착하는 경우, 페이스트제의 점도가 낮은 경우에도 칸막이 둑부의 내측에 페이스트제를 소정량 만큼 수용한 상태에서 유지하면서 장착하는 것이 가능하도록 되어 필요한 량의 페이스트제를 쓸데없지 않게 확실히 도포하여 유효하게 사용하는 것이 가능하여 페이스트제가 유출되어 버린다는 결함을 확실하게 회피할 수 있게 된다.
상기 구성의 반도체장치에 있어서, 상기 커버 플레이트를 상기 칸막이 둑부가 일체로 형성된 것으로 하는 것도 가능하고, 또는 상기 기판으로 접착하는 측의 면에 상기 반도체칩과 접촉하는 부분을 제외한 전면에 걸쳐 접착시트를 부착하는 구성으로 하는 것에 의해 상기 칸막이 둑부를 설치한 구성으로 하는 것도 가능하다.
그리고, 본 발명의 반도체장치는, 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과, 이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 설치하고, 상기 커버 플레이트를 상기 수지제의 기판으로의 장착상태에서 상기 반도체칩에 대응하는 부분에 열전도성을 높이기 위한 페이스트제를 주입할 수 있는 주입개구부가 형성된 구성으로 하는 것에 특징이 있다.
상기 구성에 의해 커버 플레이트를 수지제의 기판에 접착한 후에 주입개구부를 매개로 열전도성을 높이기 위한 페이스트제를 도입하는 것이 가능하기 때문에 커버 플레이트에 미리 페이스트제를 도포하기 위한 장치를 별도로 설치할 필요가 없게 되어 그 취급상 종래의 구성을 변경할 필요가 없게 되고, 즉 조립에 있어 특수한 장치를 이용하는 것이 없이 제작하는 것이 가능하도록 된다.
(실시예)
제1실시예
이하, 본 발명의 바람직한 실시형태로서 제1실시형태에 대해 도 1 내지 도 3을 참조하여 설명한다.
도 1 및 도 2는 본 발명에 따른 반도체장치인 BGA(볼 그리드 어레이) 패키지(11)의 종단측면도 및 평면도를 나타내고 있다. 이들의 도면에 있어서, 직사각형 형상을 이루는 수지제의 BGA 기판(12; 예컨대 40㎜각 정도로 두께 치수가 1㎜ 정도)은 아래면측에 격자상으로 배치된 다수의 납땜 볼 단자(13)가 설치되어 있다. BGA 기판(12)의 윗면측에는 반도체칩(14)의 본딩패드와 접속하기 위한 패드가 다수 설치되고, 기판내부의 배선패턴을 매개로 아래면측의 납땜 볼 단자(13)의 각각과 전기적으로 접속되어 있다.
BGA 기판(12)의 윗면의 중앙부에는 반도체칩(14)이 플립칩 접속된다. 이 경우, BGA 기판(12)의 크기에 대해 반도체칩(14)은 예컨대 칩크기가 15㎜ 각을 넘지않는 정도의 치수인 것이라면, 정방형의 것이어도 좋고, 또는 장방형상으로 형성된 것이어도 좋다. 그리고, 반도체칩(14)의 이면(아래쪽)에는 칩내부의 전극패턴의 배선에 연결된 펌프(도시되지 않았음)가 다수 형성되어 있고, 페이스다운에 의해 BGA 기판(12)에 플립칩 접속되며, 이 부분에는 수지(15)가 충진된다. 이 상태에서 BGA 기판(12)의 윗면에는 커버 플레이트(16)가 접착제(17)에 의해 접착고정된다.
상기한 구성에 있어서, 커버 플레이트(16)는 도 2에도 나타낸 바와 같이, 반도체칩(14)의 윗면과 접촉하여 접착되는 상면부(16a; 예컨대 23㎜각)와, 이 상면부(16a)의 4개 변의 각각으로부터 연장되어 나온 연결부(16b) 및, 접착부(16c)로 이루어진다. 커버 플레이트(16)는 1매의 금속판인, 예컨대 판두께가 0.2㎜ 정도의 동(Cu)제의 판을 압력가공으로 절곡함으로써 일체물로서 형성되고 있다. 접착부(16c)는 BGA 기판(12)에 접착되는 부분으로, 예컨대 폭 치수가 3㎜ 정도로 설정되어 있다.
또한, 커버 플레이트(16)는 조립공정에 있어서 BGA 기판(12)에 접착할 때에 반도체칩(14)과의 사이가 접착제를 매개로 밀착상태가 되도록 양자의 사이의 틈새 치수를 조절할 필요가 있는데, 이것은 연결부(16b)의 휨 양(휘어진 각도)을 적절하게 조절함으로써 적절한 치수로 설정하고 있다. 한편, 커버 플레이트(16)의 외형치수는 BGA 기판(12)으로의 장착상태에서 접착부(16c)가 BGA 기판(12)의 주변 가장자리부 근방까지 달하는 크기가 되지 않도록, 즉 BGA 기판(12)의 주변 가장자리부 보다도 내부측에 위치하는 정도의 크기의 범위내로 설정하는 것이 바람직하다.
이 커버 플레이트(16)는 조립공정에 있어서 수지기판인 BGA 기판(12)을 소정온도(예컨대, 150℃ 정도)로 가열한 상태에서 접착한다. 상온까지 냉각하는 과정에서 BGA 기판(12)과 커버 플레이트(16)의 사이에서 발생하는 응력은 커버 플레이트(16)를 상기한 바와 같이 형성하고 있으므로, 패키지 전체가 변형되어 휨 양이 절감되게 된다.
즉, 패키지 전체의 휨 양을 절감하는 효과가 얻어지는 것은 커버 플레이트(16)를 구성하고 있는 접착부(16c)를 상면부(16a)의 각 변에 대응하여 4개로 분할하고 있기 때문이다. 이것은 발명자들이 별도로 행한 시뮬레이션의 결과로부터도 명백하다. 여기에서는, 비교를 위해 접착부(16c)가 분할되어 있지 않은 구성의 커버 플레이트를 고려한 경우의 시뮬레이션도 행하고 있어, 그 결과가 크게 나타나 있는 것을 알 수 있었다.
다음에, 발명자들이 행한 본 실시예의 시뮬레이션에 대해 도 3을 참조하여 설명한다. 우선, 시뮬레이션의 조건에 대해 설명한다. 입력데이터로서 사용한 각 부의 치수를 나타낸 모델크기는 표 1에 나타낸 바와 같고, 각 부재의 물성 정수인 선팽창계수(α; ppm/℃) 및 영(young)률(E; GPa)의 값은 표 2에 나타낸 바와 같다.
모델크기
크 기(㎜) 두 께(㎜)
BGA 기판 40×40 1.0
반도체칩 10×10 0.625
커버 플레이트 상면부 23×23 0.2
접착부 2, 3, 4
접 착 제 ―――― 0.10
물성값
축소팽창계수 영 률
α[ppa]/℃ E[GPa]
BGA 기판 14.6 23.5
반도체칩 3.5 170.0
충진수지 40.0 7.0
커버 플레이트 Cu 17.6 117.0
SUS 17.3 193.0
Al 24.0 68.6
접 착 제 114.0 0.9
도 3은 시뮬레이션에 사용한 모델을 모식적으로 나타낸 것으로, 패키지를 2개의 중심선으로 4분할한 1개의 부분을 나타내고 있다. 여기서, 시뮬레이션의 파라메터로서 아래에 나타낸 각 조건을 설정하고 있다. 첫번째로, 커버 플레이트(16)의 재질의 의존성을 살펴보기 위해 본 실시예에서의 동(Cu)의 경우에 대해, 그밖에 스테인레스(SUS) 및 알루미늄(Al)의 경우에 대해 시뮬레이션을 행한다. 두번째로, 커버 플레이트(16)의 재질의 물성값으로서 중요한 요인으로 생각되어지는 선팽창계수의 의존성을 살펴보기 위해, 선팽창계수의 값을 3단계로 나누어 시뮬레이션을 행한다. 세번째로, 커버 플레이트(16)의 접착부(16c)의 폭 치수의 의존성을 살펴보기 위해 2㎜, 3㎜, 4㎜의 3단계로 나누어 시뮬레이션을 행한다.
시뮬레이션의 조건은 조립시의 실제상의 조건을 고려해서 설정한다. 초기 상태는 개시온도인 조립시의 온도인 150℃로 하고, 이 상태에서는 각 부재가 응력을 받고 있지 않은 상태를 고려한다. 이 온도조건에서 커버 플레이트(16)를 BGA 기판(12)에 접착하고, 이후 25℃까지 온도를 저하시켰을 때에 각 부가 받는 응력을 계산한다. 이 때 전체가 변형되는 양을 도면 중에 나타내는 바와 같이 휨 양(d)으로 하여 구한다. 도면 중에서 반도체칩(14)의 중심위치를 기준점 (0; 도면 중에서 좌단부)으로 하고, 변형에 의해 BGA 기판(12)의 코너부에 있어서 상하 방향으로 변위하는 양을 휨 양(d)으로 하여 정의한다.
먼저, 제1시뮬레이션으로서 커버 플레이트(16)의 재질의존성을 계산한다. 즉, 본 실시예에 있어서, 커버 플레이트(16)로서 동(Cu)을 사용하고 있는 근거를 찾기 위한 시뮬레이션이다. 비교검토하는 다른 재질로서, 적용재질로 생각되어지는 것으로서 스테인레스(SUS) 및 알루미늄(Al)을 선택하였다. 이들 재질의 물성 정수는 표 1에 나타낸 바와 같다.
이 시뮬레이션의 결과, 동(Cu)의 휨 양(d)이 가장 작아(d = 0.063㎜), 양호한 특성을 얻을 수 있다. 이어서 스테인레스(SUS)의 휨 양(d)이 작아(d = 0.064㎜), 마찬가지로 양호한 결과가 되고 있다. 한편, 알루미늄(Al)에 대해서는 휨 양(d)이 상당히 커져(d = 0.197㎜) 휨 양(d)의 점에서는 채용하는 것이 어려운 결과가 되었다. 한편, 실제로는 휨 양(d)의 조건에 더하여 방열특성의 조건 등이 있으므로 재질의 선택조건으로서는 이 결과에만 의존할 수는 없다.
다음에, 제2시뮬레이션으로서 상술한 재질의존성의 요인으로서 크게 영향을 준다고 생각되는 선팽창계수(α)의 의존성을 계산한다. 이 시뮬레이션에 있어서는 상기한 재질의존성의 시뮬레이션과 달리 선팽창계수(α)만의 의존성을 확인하는 것이고, 영률(E)에 대해서는 같은 값(동의 영률인 117을 설정한다)으로서 가정하고 있다. 또한, 시뮬레이션에 사용한 선팽창계수(α)의 값은 BGA 기판(12)의 값(14.6ppm/℃)을 최소치로 하여 적용하는 금속을 고려해서 이보다도 큰 값(17.6ppm/℃ 및 20ppm/℃)을 설정하였다.
이 시뮬레이션의 결과, 휨 양(d)의 값은 선팽창계수(α)의 증가에 따라 커져 가는 것을 알 수 있었고, 또한 실용상에서 허용되는 휨 양(d)의 범위를 규정하는 선팽창계수(α)의 값으로서는 20ppm/℃ 정도인 것을 알 수 있었다. 또한, 실제로는 커버 플레이트(16)에 적용하는 재질은 선팽창계수(α)뿐만이 아니라, 영률(E)도 응력에 관한 중요한 조건으로서 관여하므로, 이 점을 고려한 조건을 채용할 필요가 있다.
그리고, 제3시뮬레이션으로서 커버 플레이트(16)의 접착부(16c)의 폭 치수의 의존성에 대해서 계산한다. 실용상의 범위를 고려해서 표 2에도 나타낸 바와 같이 접착부(16c)의 폭치수를 2㎜, 3㎜, 4㎜의 3종류에 대해 시뮬레이션을 행하였다.
이 결과로서 2∼4㎜의 범위에 있어서는, 접착부(16c)의 폭 치수가 좁을수록 휨 양(d)이 작아지는 것을 알 수 있었다. 이 경향은 접착부(16c)의 폭 치수를 2㎜ 이하로 함으로써 휨 양(d)이 더 저하하는 것을 의미하고 있다. 한편, 실제상에서의 커버 플레이트(16)의 접착부(16c)의 폭 치수는 휨 양(d)의 평가만으로 결정하는 것이 아니다. 예컨대, 접착부(16c)에 의해 접착한 경우의 BGA 기판(12)과의 사이의 접착강도의 평가나 접착부(16c)의 폭 치수에 의존하는 커버 플레이트(16)의 장치에서의 핸들링 능력의 평가 등도 고려해서 결정할 필요가 있다. 그리고, 종합적으로 판단하면 실용상에서는 마진을 취해 실시예에 나타낸 바와 같이 3㎜ 정도의 폭 치수로 설정하는 것이 유효하다는 것을 알 수 있었다.
이러한 본 실시예에 의하면 다음의 효과가 얻어진다. BGA 패키지(11)의 BGA 기판(12)을 수지제로 한 경우에 본 실시예에서는 반도체칩(14)을 커버함과 더불어 그 방열효과를 높이기 위한 커버 플레이트(16)의 구성을, 접착부(16c)를 4개의 부분으로 나누어 설치하는 구성으로 하였다. 이에 따라, 연속적인 접착부를 설치하는 구성의 경우에 비해 커버 플레이트(16)의 접착공정에 있어서 BGA 기판(12)의 휨 양(d)을 절감할 수 있고, 실용상 유효한 것을 얻을 수 있게 된다.
또한, 상기한 경우에 있어서, 커버 플레이트(16)의 재질을 동(Cu)으로 선정했으므로, 알루미늄 등의 선팽창계수(α)가 높은 것을 사용하는 경우에 비해 상기한 휨 양(d)의 절감을 더욱 도모할 수 있게 된다. 더욱이, 커버 플레이트(16)의 접착부(16c)의 폭 치수를 3㎜ 정도로 했으므로, 접착강도를 충분히 확보하면서 휨 양(d)의 절감효과를 얻을 수 있다.
한편, 상술한 구성에 있어서 커버 플레이트(16) 대신 도 4 내지 도 7에 나타낸 구성의 커버 플레이트를 채용할 수 있다. 이하, 이들에 대해 간단히 설명한다.
먼저, 도 4에 나타낸 것은 상기 실시예에서 사용한 커버 플레이트(16)의 구성을 기본으로 하여 접착부(16c)의 형상을 바꾼 것이다. 동도 a에 나타낸 커버 플레이트(18)는 대향하는 변의 쌍 중 한쪽의 쌍에 속하는 접착부(18a)를 다른쪽의 접착부(18b)에 비해 길이 치수를 길게 설정하여 접착면적을 넓게 한 것이다.
또한, 동도 b에 나타낸 커버 플레이트(19)는 4개의 접착부(19a)를 각각 길이치수를 길게 설정한 것이고, 동도 c에 나타낸 커버 플레이트(20)는 4개의 접착부(20a)를 대(臺)형상으로 설정함으로써, 각각 접착면적을 넓게 설정하도록 한 것이다.
이에 따라, 접착강도 및 방열효과의 향상을 도모하면서 상기 실시예와 마찬가지로 해서 휨 양(d)의 절감을 도모할 수 있게 된다.
다음에, 도 5에 나타낸 것은 상기 실시예에서 사용한 커버 플레이트(16)의 구성을 기본으로 하여 연결부(16b)의 형상을 다르게 한 것이다. 동도 a에 나타낸 커버 플레이트(21)는 상면부(21a)와 접착부(21c)의 사이를 폭이 좁은 1개의 연결부(21b)에 의해 연결하는 구성으로 한 것이다. 동도 b에 나타낸 커버 플레이트(22)는 상면부(22a)와 접착부(22c)의 사이를 폭이 좁은 2개의 연결부(22b)에 의해 연결하는 구성으로 한 것이다. 이에 따라, 상기 실시예에 비해 휨 양(d)의 절감을 더욱 도모할 수 있게 된다.
한편, 상기한 경우에 연결부(21b, 22b)를 3개 이상 설치하는 구성으로 하거나, 또는 배치하는 위치를 다르게 하는 것은 필요에 따라 적절히 설정할 수 있다.
또한, 도 6에 나타낸 것은 도 5b에 나타낸 구성의 커버 플레이트(22)에 대해 연결부의 절곡을 무리없이 행할 수 있도록 해서 가공성의 향상을 도모함과 더불어 상면부와 관련된 변형응력의 절감을 도모할 수 있는 것이다. 도 6a에 나타낸 커버 플레이트(23)는 상면부(23a)로부터 연장되어 나온 연결부(23b)를 끝부분에서 절곡하는 것이 아니라 도중의 부분에서 절곡하도록 한 것이다. 또한, 동도 b에 나타낸 커버 플레이트(24)는 상면부(24a)로부터 연장되어 나온 연결부(24b)의 끝부분의 양측에 잘림부(24c)를 형성함으로써 마찬가지의 효과를 얻도록 한 것이다.
그리고, 도 7에 나타낸 것은 본 실시예에서 나타낸 커버 플레이트(16)에 대해 상면부(16a) 및 연결부(16b)를 용기형상으로 압축가공함으로써 형성한 구성의 커버 플레이트로 한 것이다. 동도 a에 나타낸 커버 플레이트(25)는 상면부(25a)와 연결부(25b)를 용기형상으로 형성하고, 연결부(25b)의 각 변에 대응하여 접착부(25c)를 분할해서 설치하는 구성이다. 동도 b에 나타낸 커버 플레이트(26)는 상면부(26a)와 연결부(26b)를 용기형상으로 형성하고, 연결부(26b)의 각 변의 중앙부에서 분할하도록 하여 접착부(26c)를 설치하는 구성으로 한 것이다. 이러한 구성에 의해서도 본 실시예와 동일한 효과를 거둘 수 있다.
제2실시예
도 8 내지 도 10은 본 발명의 제2실시예를 나타낸 것으로, 이하 제1실시예와 다른 부분에 대해 설명한다.
도 8은 커버 플레이트(27)의 외관을 나타내고 있다. 이 커버 플레이트(27)는 제1실시예에서의 커버 플레이트(16)와 마찬가지로 상면부(27a)와 연결부(27b) 및 접착부(27c)로 구성된다. 이 경우, 상면부(27a)의 내면측에는 반도체칩(14)과 대향하는 부분을 에워싸듯이 칸막이 둑부(28)가 압력가공 등에 의해 형성되어 있다. 이에 따라, 칸막이 둑부(28)에 의해 둘러싸인 영역(29)에 페이스트제(30)를 도포할 때에 다른 영역으로 흐르는 것을 방지할 수 있다.
즉, 본 실시예에서는 도 9에 나타낸 바와 같이 열전도성이 높은 페이스트제(30)를 커버 플레이트(27)와 반도체칩(14)의 사이에 도포하는 구성으로 하고 있다. 이에 따라, 반도체칩(14)으로부터 발생하는 열을 페이스트제(30)를 매개로 커버 플레이트(27)측에 효율적으로 발산시킬 수 있다.
조립공정에서는 페이스트제(30)를 미리 커버 플레이트(27)의 영역(29)내에 도포하고, 이 상태에서 반도체칩(14)을 접착한 BGA 기판(12)을 커버 플레이트(27)내에 접착한다. 칸막이 둑부(28)가 설치되어 있으므로 필요한 양의 페이스트제(30)를 낭비 없이 도포할 수 있다. 또한, 점도가 낮은 페이스트제(30)를 사용하는 경우라도 칸막이 둑부(28)의 부분보다도 외측으로 퍼지는 것을 억제할 수 있으므로, 연결부(27b)의 틈새로부터 흘러나와 버린다는 문제의 발생을 억제할 수 있게 되어 조립성의 향상을 도모할 수 있게 된다.
한편, 상기한 바와 같이 페이스트제(30)가 퍼지는 것을 방지하기 위한 칸막이 둑부를 설치하는 구성으로서, 도 10에 나타낸 구성을 채용할 수도 있다. 즉, 커버 플레이트(16)는 제1실시예와 같은 것을 사용하고, 이것의 BGA 기판(12)측과의 접착면측에 접착제시트(17a)를 설치하는 것에 의해 칸막이 둑부(28a)를 형성한다. 이 접착제시트(17a)는 페이스트제(30)의 도포영역에 대응하는 부분이 제거되어 있어, 페이스트제 수용부가 형성되어 있다. 이 제거된 개구부에는 접착제시트(17a)의 두께 치수 만큼의 단차가 발생한다. 이 구성에서는 이 단차를 형성하는 개구부를 칸막이 둑부(17b)로서 사용하도록 한 것이다. 이에 따라, 칸막이 둑부(28)를 설치하는 경우와 같은 미세한 압력가공부분이 없어지게 된다.
제3실시예
도 11 내지 도 13은 본 발명의 제3실시예를 나타낸 것으로, 이하 제1실시예와 다른 부분에 대해 설명한다.
도 13은 커버 플레이트(31)의 외관을 나타내고 있다. 이 커버 플레이트(31)는 제1실시예에서의 커버 플레이트(16)와 마찬가지로 상면부(31a)와 연결부(31b) 및 접착부(31c)에 의해 구성되어 있다. 이 경우, 상면부(31a)의 중앙부에는 반도체칩(14)과 대향하는 부분에 원형의 주입개구부(32)가 형성되어 있다. 이 구성에서는 반도체칩(14)과 커버 플레이트(31)의 사이에 열전도성이 높은 페이스트제(30)를 도포해서 방열효과를 높이도록 한다. 이 때, 커버 플레이트(31)를 BGA 기판(12)에 접착한 후에 주입개구부(32)를 매개로 페이스트제(30)를 내부로 주입해서 충진할 수 있게 된다.
즉, 본 실시예에서는 도 11 및 도 12에 나타낸 바와 같이 커버 플레이트(31)를 BGA 기판(12)에 접착한 후에 커버 플레이트(31)의 윗면측으로부터 디스펜서(33)에 의해 페이스트제(30)를 주입개구부(32)를 매개로 내부에 주입도포한다. 필요한 양의 페이스트제(30)를 충진해서 도 12에 나타낸 바와 같이 형성할 수 있다.
상기한 바와 같이 본 발명에 의하면, 특수한 장치를 사용하지 않고 커버 플레이트(31)를 접착한 상태대로 페이스트제(30)의 도포작업을 행할 수 있어 커버 플레이트(31) 내에 미리 페이스트제(30)를 도포한다는 공정을 채용할 필요가 없게 되어 조립작업의 능률향상 및 공정의 간략화를 도모할 수 있게 된다.
본 발명은 상기 실시예에만 한정되는 것이 아니라, 다음과 같이 변형 또는 확장할 수 있다.
커버 플레이트의 접착부는 4개 보다도 다수로 분할해도 좋다. 예컨대, 각 변을 2개 이상으로 분할하거나 또는 3개 이상으로 분할해서 8개 또는 12개라는 다수의 부분으로서 형성할 수 있다.
제2실시예에서의 커버 플레이트(27)에 칸막이 둑부(28)를 설치하는 구성 또는 제3실시예에서의 커버 플레이트(31)에 주입개구부(32)를 설치하는 구성은 커버 플레이트(27, 31)의 접착부(27c, 31c)를 4분할한 것에 한하지 않고, 분할하지 않은 구성의 커버 플레이트에 적용할 수도 있으며, 제1실시예의 변형예에서 서술한 구성의 커버 플레이트(18∼26)에 대해서도 적용할 수 있다.

Claims (26)

  1. 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과,
    이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 구비한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 커버 플레이트는 상기 접착부의 상기 위치가 선대칭으로 되는 위치에 설치되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 커버 플레이트는 상기 반도체칩과 접하는 상면부와, 상기 수지제의 기판에 대해 접착 고정되는 복수의 접착부 및, 상기 상면부와 상기 접착부를 연결한 상태로 설치되는 연결부를, 금속판을 절곡형성하는 것에 의해 일체로 설치되는 구성으로 한 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 커버 플레이트는 상기 상면부에 대해 상기 연결부가 복수로 분할된 형태로 설치되어 있는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 커버 플레이트는 상기 상면부에 대해 상기 연결부분이 그 보다 좁은 폭 치수로 접속되어 있는 것을 특징으로 하는 반도체장치.
  6. 제3항에 있어서, 상기 커버 플레이트는 상기 연결부가 상기 상면부의 주위를 에워싸도록 연속적으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 커버 플레이트는 선팽창계수가 상기 수지제의 기판과 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것을 특징으로 하는 반도체장치.
  8. 제2항에 있어서, 상기 커버 플레이트는 선팽창계수가 상기 수지제의 기판과 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것을 특징으로 하는 반도체장치.
  9. 제3항에 있어서, 상기 커버 플레이트는 선팽창계수가 상기 수지제의 기판과 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것을 특징으로 하는 반도체장치.
  10. 제4항에 있어서, 상기 커버 플레이트는 선팽창계수가 상기 수지제의 기판과 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것을 특징으로 하는 반도체장치.
  11. 제5항에 있어서, 상기 커버 플레이트는 선팽창계수가 상기 수지제의 기판과 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것을 특징으로 하는 반도체장치.
  12. 제6항에 있어서, 상기 커버 플레이트는 선팽창계수가 상기 수지제의 기판과 동일한 정도 이상이면서 20ppm/℃를 넘지 않는 범위의 금속을 이용하는 것을 특징으로 하는 반도체장치.
  13. 제7항에 있어서, 상기 커버 플레이트는 동(Cu) 또는 스테인레스(SUS)인 것을 특징으로 하는 반도체장치.
  14. 제1항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  15. 제2항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  16. 제3항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  17. 제4항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  18. 제5항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  19. 제6항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  20. 제7항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  21. 제13항에 있어서, 상기 커버 플레이트의 접착부는 그 폭 치수가 상기 수지제의 기판과의 사이의 접착강도를 확보할 수 있는 범위에서 좁아지게 되도록 형성되어 있는 것을 특징으로 하는 반도체장치.
  22. 제14항에 있어서, 상기 커버 플레이트의 접착부의 폭 치수는 2mm∼4mm의 범위로 설정되어 있는 것을 특징으로 하는 반도체장치.
  23. 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과,
    이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 구비하고,
    상기 커버 플레이트는 상기 반도체칩에 대응하는 부분의 영역에 열전도성을 높이기 위한 페이스트제를 수용할 수 있는 칸막이 둑부를 갖춘 구성인 것을 특징으로 하는 반도체장치.
  24. 제23항에 있어서, 상기 커버 플레이트는 상기 칸막이 둑부가 일체로 형성되어 있는 것을 특징으로 하는 반도체장치.
  25. 제23항에 있어서, 상기 커버 플레이트는 상기 기판으로 접착하는 측의 면에 상기 반도체칩과 접촉하는 부분을 제외한 전면에 걸쳐 접착시트가 부착되고, 이에 의해 상기 칸막이 둑부가 형성되어 있는 것을 특징으로 하는 반도체장치.
  26. 한쪽 면에는 납땜 볼 단자가 다수 설치되고, 다른쪽 면에 그 납땜 볼 단자와 전기적으로 접속된 칩탑재부가 설치된 수지제의 기판과,
    이 수지제의 기판에 플립칩 접속되는 반도체칩에 대해 이를 덮도록 접촉상태로 장착되는 것으로, 상기 기판에 접착 고정하기 위한 접착부가 주변부에 복수 장소에 설치되어 있는 금속제의 커버 플레이트를 구비하고,
    상기 커버 플레이트는 상기 수지제의 기판으로의 장착상태에서 상기 반도체칩에 대응하는 부분에 열전도성을 높이기 위한 페이스트제를 주입할 수 있는 주입개구부가 형성되어 있는 것을 특징으로 하는 반도체장치.
KR10-1998-0052230A 1997-12-01 1998-12-01 반도체장치 KR100360146B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-330210 1997-12-01
JP33021097A JP3462979B2 (ja) 1997-12-01 1997-12-01 半導体装置

Publications (2)

Publication Number Publication Date
KR19990062689A true KR19990062689A (ko) 1999-07-26
KR100360146B1 KR100360146B1 (ko) 2003-01-15

Family

ID=18230083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0052230A KR100360146B1 (ko) 1997-12-01 1998-12-01 반도체장치

Country Status (5)

Country Link
US (1) US6376907B1 (ko)
JP (1) JP3462979B2 (ko)
KR (1) KR100360146B1 (ko)
SG (1) SG74679A1 (ko)
TW (1) TW439234B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US20030131975A1 (en) * 2002-01-11 2003-07-17 Sabina Houle Integrated heat spreader with mechanical interlock designs
US6657866B2 (en) * 2002-03-15 2003-12-02 Robert C. Morelock Electronics assembly with improved heatsink configuration
JP3960156B2 (ja) 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法
US6757170B2 (en) * 2002-07-26 2004-06-29 Intel Corporation Heat sink and package surface design
AU2003269495A1 (en) * 2002-10-25 2004-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and resin binder for assembling semiconductor device
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
JP2005026518A (ja) 2003-07-03 2005-01-27 Toshiba Corp 半導体装置、電子回路装置および半導体装置の実装方法
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
US7575956B2 (en) * 2003-11-24 2009-08-18 St Assembly Test Services Ltd. Fabrication method for semiconductor package heat spreaders
US7880282B2 (en) * 2003-12-18 2011-02-01 Rf Module & Optical Design Ltd. Semiconductor package with integrated heatsink and electromagnetic shield
US20050133908A1 (en) * 2003-12-18 2005-06-23 Advanced Thermal Technologies Chip assembly with glue-strengthening holes
TWM261003U (en) * 2004-02-10 2005-04-01 Uniwill Comp Corp Improved structure for obstructing spill of heat-conducting material
US7327025B2 (en) * 2004-04-30 2008-02-05 St Assembly Test Services Ltd. Heat spreader for thermally enhanced semiconductor package
US6965171B1 (en) * 2004-06-07 2005-11-15 International Business Machines Corporation Method and structure for selective thermal paste deposition and retention on integrated circuit chip modules
JP4903576B2 (ja) * 2004-10-28 2012-03-28 京セラ株式会社 電子部品モジュール及び無線通信機器
JP2006145610A (ja) * 2004-11-16 2006-06-08 Shinko Electric Ind Co Ltd 光学部品収納用パッケージ
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
JP2007042719A (ja) * 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
TWI316748B (en) * 2006-07-17 2009-11-01 Via Tech Inc Cooling module against esd and electronic package, assembly, and system using the same
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
TWI349351B (en) * 2007-04-04 2011-09-21 Siliconware Precision Industries Co Ltd Heat-dissipating unit and semiconductor package having the same
JP2009009957A (ja) 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US20090027859A1 (en) * 2007-07-26 2009-01-29 Giacoma Lawrence M Surface mounted heat sink and electromagnetic shield
JP5171549B2 (ja) * 2008-10-30 2013-03-27 ルネサスエレクトロニクス株式会社 電子装置
JP2010161271A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 半導体パッケージ
JP5263895B2 (ja) * 2010-01-12 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
KR101362398B1 (ko) 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8952523B2 (en) * 2010-09-27 2015-02-10 Cisco Technology, Inc. Integrated circuit package lid configured for package coplanarity
TWI424550B (zh) * 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US10163816B2 (en) * 2016-06-13 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with lid
JP7358857B2 (ja) * 2019-09-04 2023-10-11 富士通株式会社 電子ユニット、電子ユニットの製造方法及び電子機器
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
JPH0793393B2 (ja) * 1988-02-22 1995-10-09 株式会社東芝 半導体装置の金属製シェル
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JPH03187247A (ja) 1989-12-18 1991-08-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH07169869A (ja) 1993-12-15 1995-07-04 Hitachi Ltd 半導体装置
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling

Also Published As

Publication number Publication date
KR100360146B1 (ko) 2003-01-15
TW439234B (en) 2001-06-07
SG74679A1 (en) 2000-08-22
JP3462979B2 (ja) 2003-11-05
US6376907B1 (en) 2002-04-23
JPH11163186A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
KR100360146B1 (ko) 반도체장치
US7804170B2 (en) Semiconductor device and method of designing the same
US7109588B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
US6816385B1 (en) Compliant laminate connector
US5877548A (en) Terminal configuration in semiconductor IC device
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
JPH0774282A (ja) 半導体装置
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
KR100691443B1 (ko) 플립칩 패키지 및 그 제조방법
JPH0945809A (ja) 半導体装置及び半導体装置実装用基板
KR20180134990A (ko) 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
US12027450B2 (en) Electronic device and electronic device mounting structure
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
US7355858B2 (en) Heat sink for surface-mounted semiconductor devices and mounting method
KR100271836B1 (ko) 금속성 전자 부품 패키지 장치
JP3085265B2 (ja) ボールグリッドアレイ実装構造
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
JP2002208657A (ja) 半導体装置及び半導体装置実装用基板
JPH10107091A (ja) 電子部品の実装構造およびその製造方法
KR100532863B1 (ko) 탄성 중합체를 사용하는 반도체 패키지
JP2021190526A (ja) 基板、電子部品、及び電子機器
KR20080036345A (ko) 솔더 볼을 갖는 반도체 패키지
JP2007059811A (ja) 電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee