TW439234B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW439234B
TW439234B TW087119876A TW87119876A TW439234B TW 439234 B TW439234 B TW 439234B TW 087119876 A TW087119876 A TW 087119876A TW 87119876 A TW87119876 A TW 87119876A TW 439234 B TW439234 B TW 439234B
Authority
TW
Taiwan
Prior art keywords
cover plate
semiconductor device
resin substrate
item
substrate
Prior art date
Application number
TW087119876A
Other languages
English (en)
Inventor
Eiji Takano
Hidekazu Hosomi
Tomoaki Takubo
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW439234B publication Critical patent/TW439234B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16151Cap comprising an aperture, e.g. for pressure control, encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

A7 B7 •.. ·_—·_»· —-—<·—.,_· — _ — . ...... 五、發明説明h ) ¾先閱讀背而之ij.&tJil-iiJylK 本打 本發明關於具備在設有多數焊接球端子之樹脂製基板 將平導體晶片以倒裝晶片(Flip chip )連接之B G A ( Ball Gnd1 Array )形封裝的半導體裝置。 習知技術 搭載半導體晶Μ之封裝隋腳位(引線)之多數化,有 所謂在封裝之背面全面配置格子狀之P G A ( Pin Grid Array )形。此乃在陶瓷基板’將多數腳位埋成格子狀之配 置之同時,在半導體晶片搭載部設多數電極焊墊,將該多 數腳位與電極焊墊介由導體圖型連接者。於搭載部,半導 體晶片藉倒裝晶片(F丨i p c h丨p )連接等而被安裝。 藉倒裝晶片(Flip chip )連接安裝時,使搭載之半導 體晶片產生之熱由半導體晶片之背面側,即與安裝面爲相 反側之面放熱乃重要之要素α因此,例如以鋁等金屬材料 形成容器狀之蓋板,使接合於半導體晶片之上面般予以接 著之同時,將其周圍接著固定於基板。由半導體晶片產生 之熱’係由背面(上面)側介由接著劑傳至蓋板,由蓋板 放熱至外部。該蓋板具散熱功能及半導體晶片之保護功能 〇 最近,取代上述P G Α型封裝,作爲表面實裝型封裝 而爲注R焦點之B G A型封裝被多數開發。此乃取代在陶 瓷基板埋設卩I線之構成’在配置成格子狀之連接終端導體 部分形成有多數焊接球端十之構成。將此種B G A封裝安 裝於印刷菡板時,係將多數焊接球以與印刷基板之連接終 ;!.'! Κ ]·ν Ί t. S' ( c'ks ) aMW, ( 2iox2y7^^ ) ; ' ~ -4- A7 f—________________ — — ___B7 克、發明説明(2 ) 端導體對向之狀態配置,藉過焊錫爐處理一次焊接進行電 連接。 -- (砧先間讀背而之注总市項?木κ ) 在B1 G A嗯封裝中,不介由⑴線狀態下與印刷基板等 密接地安裝,故焊接端子部分與印刷骚板之間接受機械應 力。隨搭載之平導體晶片之大型化,封裝本體亦大型化。 但是|陶瓷基板大型化時,安裝於印刷基板時,伴隨兩者 間產生之溫度變化使機械應力無法被忽視。特別痒,封裝 端部之焊接端子部分接受之機械應力,和中央部比較變大 ’故成爲焊接部分產生裂痕,或開路等故障情況之原因。 此種不良情況•係因印刷基板與,封裝基板之陶瓷等之 間之線膨脹係數差而產生,因此爲解決此問題,可考慮例 如採用樹脂製基板作爲搭載半導體晶片之封裝基板。如此 則焊接之連接部分所受機械應力可緩和,封裝基板尺寸之 大型化爲可能,搭載之半導體晶片尺寸之限制亦變少》 但是,使用樹脂製基板時,裝蕃上述散熱用蓋板時, 因與該蓋板問產先之應力使樹脂製基板變彎曲。特別是, 蓋板使用A 1等金屬時,高溫接著,冷卻至常溫前之溫楚 使樹脂製基板因接受蓋板之應力而變形,此應力影響半導 體晶片而產生新不设情況。 其次,如上述裝著萧板之構成,爲使半導體晶片產生 之熱介由蓋板有效散熱,需保持蓋板與牛導體晶片間之良 好熱傳導性。因此,裝著蓋板時需考慮其熱傳導性。 因此,例如採用圖1 4及圖1 5所示方法。在將蓋板 1裝著於樹脂製樹脂製2之工程之前,在蓋板1側,於其 if '! ΚΙ·';^( CNS ) Λ4ί^ί; ( 2Ι0χΊ7τ^~) " * -5- * A7 B7 ..一.. I ι· — . 通 - -r- ~ ' ------- -- . I __11. — _ I . I _ 五、發明説明(3 ) 內而事先以間隔物4塗布必要量之熱傳導性高之焊糊劑( 參照圖1 4 )。於此狀態下,將裝著有半導體晶片之樹脂 製基板61藉接著劑7接著,以裝著蓋板1 。此時,蓋板1 之塗布有焊糊劑3之部分保持於與半導體晶片5接觸狀態 〇 i %. 將該蓋板1之接著工程視爲生產線之一連串工程時, 在蓋板1塗布焊糊劑3之工程爲另外處理蓋板1之工程, 因此在一般組立工程爲屬新之附加工程。又,此工程,因 蓋板1之形狀或尺寸等條件需另設新裝置,導致成本上昇 之不盅情況。 ( 再者,塗布熱傳導性高之焊糊劑3時,依種類,有採 用低黏度者’此場合下,焊糊劑3從蓋板1之內面之特定 塗布領域溢出,難以必要量之焊糊劑3適當地塗布。 發明槪要 ..νΊ 本發明第1目的在於提供一種可防止彎曲等不良情況 之產生,具蓋板之B G A型封裝之半導體裝置。第2目的 在於提供一種,塗布高熱傳導焊糊劑時即使使用低黏度者 亦不致於流動地進行塗布之同時,塗布時不需特殊裝置, 可使用習知冋樣裝置簡單進行塗布的具B G A封裝之半導 體裝置》 本發明之半導體裝置,爲達成上述目的’採用以下構 成。亦即, 本發明之半導體裝置,其特徵爲具有: 木机认八度说 W’ί. K W V (ΐ.ϊ ( (?、'S ) ( 2ΐΟχ 297 公梦) Λ7 稻43 92 3 4 ...........一 137 』.-、發明说明(4 ) M先間玷''·.”^之"点小"!^"''1:〃木汀) 在一方之面設W多數焊接球端子,在另一方之而設有 與該焊接球端子作電連接之晶片搭載部的樹脂製基板;及 相對’於在該樹脂製基板上以倒裝晶片(Flip chip )連 接之半導體晶片’以接觸狀態裝著成覆該半導體晶片者, 在周邊部設有多數個用以接著固定上述基板之接著部的盗 藤製蓋板。 依上述構成,將蓋板接著於樹脂製基板時溫度變化引 起之蓋板與樹脂製基板之間之應力可減少。此乃因,將蓋 板之構成,分割成周邊部之接著固定部分,如此则和未分 割狀態比較,可減少應力之產生,依此則即使採Η]樹脂製 端板時,亦可減低蓋板之裝著引起之彎曲,大型化時亦πί 爲具實用之構成。 又,上述半導體裝置中較好是,將上述蓋板設於上述 接著部之配置位置呈現對稱之位置上。 依此則可使產生之應力呈上下或左右均等分擔,有效 進行應力分散。 再者,上述構成之半導體裝置中較好是,上述蓋板係 將連結上述半導體晶片之天板部,及對上述樹脂製基板接 著固定之多數接著部,及將上述天板部及接著部構成連結 狀態之連結部,藉由將金屬板折曲形成而設成一體之構成 〇 依此,可減低上述應力之同時’蓋板之構成可以1個 元件獲得,可削減元件數π 上述構成之半導體裝置中較好爲’上述蓋板係以相對 •I ^ίΚΚ)ίαη\>\ ;·ί ( ( ( 21 OX 297^^ ) Λ7 H7 f· * ~ * ' —· · - — - · ·· - . - - - _ .— I — — - | --- — - „_- ... _一_«- 一· · 五、發明说明(5 ) 上述天板部,上述連結部被分割成多數之形態而設置。 --------- — 对先間"片而之."焱氺項而續-^本打 依此,則和將蓋板,以一片金屬板藉壓延加工形成連 結有接著*部狀態之場合比較時,因接著部形成分割狀態之
構成,故可緩和接著於樹脂製基板時之應力,因此可減低 全體之彎曲之產虫D 又1 I .述惝成之半導體裝置中,上述蓋板,相對於上 述天板部,上述連結部分係以較其窄之尺寸連接。 τ· -it 依此,則藉連結部吸收天板部產生之應力,可緩和其 與樹脂製基板間產生之應力,減少全體之彎曲之發生。又 ’此情況下,連結部分之所以爲窄寬,尺寸,就實用點而言 '介山該連結部分傳導之熱量變少,就兼顧散熱效果之點 而酋,較好採用以有效作用爲優先之構成。 上述構成之T導體裝置中|上述蓋板,其連結部係包 圍上述天板部周圓般地連續形成。 依此構成,除將接著部分割成多數之應力減低效果之 外,覆蓋半導體晶片部分之天板郜及連結部可構成容器狀 ,就半導體晶片之保護爲優先考慮之構成而言極有效。 上述構成之半導體裝置中較好是,蓋板係使用線膨脹 係數與上述樹脂製骓板爲同程度以上且未超過2 Ο ρ ρ ηι /t範圃之金屬。 依此,實用上,相對於樹脂製基扳,使用上述範圍之 線膨脹係數者作爲形成蓋板之金屬’則可存效減低全體之 上述構成之半導體裝置中’蓋板可爲銅(C u )或不 木紙i?< 尺度M h SM (,KS ) 297公势) ' 〜 -8- Λ7 Η7 Λ、發明説明(6 ) 銹鋼(s u s )。依此,則不管任…場合均在上述線膨脹 係數之範圍(c U爲1 7 , 6 13 p m / DC,S U S爲 1 7 . p m / t ),可得上述效果之同時,兩者均员 好之熱傳導性,可提昇半導體晶片之散熱效果。 上述構成之半導體裝置中,構成蓋板之接著部,K寬 度尺寸係在確保與樹脂製基板間之接著強度之範圍內形成 爲較窄。 若考慮全體之彎曲之減低效果,則蓋板之接著部之寬 度尺寸越窄越好,但實用上有必要確保接著部之接著強度 ,考慮此點時,在該範閘內將接著部,之寬度尺寸設爲較窄 乃爲有效之構成。 上述構成之半導體裝置中較好是,蓋板之接著部之寬 度尺寸設定爲2 m m〜4 ιή m之範圍。依此則即使樹脂製 基板尺寸爲4 0 m m正方之場合,亦可有效發揮彎曲減低 之效果,爲極實用之構成。 本發明之半導體裝置,其特徵爲具有: 在一方之面設有多數焊接球端子,在另一方之面設有 與該焊接球端子作電連接之晶片搭載部的樹脂製基板;及 相對於在該樹脂製越板上以倒裝晶片(Flip chip )連 接之半導體品片,以接觸狀態裝著成覆該半導體晶片者, 在周邊部設有多數個用以接著固定上述基板之接著部的金 屬製蓋板; 上述蓋板,係在對應上述半導體晶片之部分之領域具 存可收容提昇熱傳導性之焊糊劑的堰部。 ^ ;ΐ H;'[ IviV'/ ί-; ( ( NS ) ( ?1()χ 297λ>^ ) — Λ7 Π7 五、發明説明(7 ) 依上述構成,在蓋板塗布熱傳導性提昇用之焊糊劑而 裝著於樹脂製基板時,即使焊糊劑之黏度低時1可在堰部 內側僅保5持收內特定量焊糊劑之狀態下予以裝著,不會浪 费不必要之焊糊劑,可進行確實有效之塗布,可回避焊糊 劑流出等小良情況。 上述構成之半導體裝置中,上述蓋板,其堰部係一體 形成。或者1在接著上述基板之側之面,除與上述半導體 晶片接觸之部分以外全面黏貼接接著片,據此來形成上述 堰部。 本發明之半導體裝置,其特徵爲Μ有: 在一方之面設有多數焊接球端子,在另一方之面設有 與該焊接球端子作電連接之晶片搭載部的樹脂製基板;及 相對於在該樹脂製基板上以倒裝晶( Flip Chip )連 接之半導體品片,以接觸狀態裝著成覆該半導體品片者, 在周邊部設有多數個用以接著固定上述基板之接著部的金 屬製蓋板: 上述蓋板,在裝著於上述樹脂製基板狀態下,在與上 述半導體品K對應之部分形成有可注入提昇熱傳導性丨t]之 焊糊劑的注入開U部。 依h述構成,蓋板接著於樹脂製基板後|可介|1:1注入 開U部將提昇熱傅導性之焊糊劑導入,不必另設在蓋板事 先塗布焊糊劑之裝置,在處理上,不需變更習知構成,亦 即組立時不必使用特殊裝置即可製成。 ΐ/ι 先 間 请 η 而 之 項 δ J.A 本 η -10- Λ7 R7 五、發明説明(8 ) 較佳责施例之說明 以下,依圖1〜圖3說明本發明第1實施形態。 圖^及圖2爲,本發明之半導體裝置之B G A封裝 1 1之縱斷側而圖及平面圖。圖中,矩形狀之樹脂製 B G A基板(例如4 0 ni m正方,厚爲1 m m左右)1 2 ,在下面側設奋格子狀配置之多數焊接球端子1 3。 B G A基板1 2之上面側,設有與半導體晶片1 4之接合 焊墊連接之焊墊,介I丨彳基板內部之配線圖型分別電連接下 而側之焊接球端子1 3。 在B G A基板1 2之上面中央部,半導體晶片1 4以 倒晶片式連接。此場合下1相對於B G A基板1 2之尺寸 ,半導體晶片1 4 ,例如只要晶片尺寸爲未大於1 5 ni m 正方之尺寸者,正方形亦可1或者形成長方形亦可。半導 體晶片1 4之表面(下面側),形成多數連接晶片內部之 電極圖型配線之突起(未圖示),以面朝下呈倒裝晶片( F1 i p c h i p )連接於B G A基板1 2 1此部分塡充有樹脂 1 5 。此狀態下,於B G A基板1 2上面,蓋板1 6藉接 著劑17被接著固定。 上述構成中,蓋板1 6 ,如圖2所示,係由接觸,固 著於半導體晶片1 4上面之天板部1 6 a (例如2 3 m m TE方),及由該天板部1 6 a之4個邊分別延伸之連結部 1 6 b及接著部1 6 c構成。蓋板1 6 ,係將一片金屬板 例如板厚〇 . 2 m m之銅(C u )製板藉沖壓加IT.折[山形 成·體物者。接著部16c ,爲接著於BGA基板12之 KJiH Hi '! |·νί·\ΐ ( f'KS ) ( 710X 297^^ )
Si) 先 W) ifi ιΓ; 之 ίϊ ύ· 項 Hi Π 本 π % -11 - Ι:Η3 92 3 4 Λ7 B7 A'發明説明(9 ) 部分,例如設定爲寬3 m m之尺寸。 乂,蓋板1 6 ,組立工程中接著於B G A基板1 2時 % ,爲使與;半導體晶片1 4之間介由接著劑成爲密著狀態, 冇必要調節兩者問之間隙尺寸。此可由適當調整連結部 1 6 b之彎曲量(彎曲角度)來設定適當之尺寸。乂,蓋 板1 6之外形尺寸,較好是使接著於B G A基板1 2之接 著狀態下,接著部1 6 c未及於β G A基板1 2之周緣部 近傍之尺寸,即設定爲較B G A基板1 2之周緣部更位於 内部側程度之尺寸範圍內。 該蓋板1 6 ,於組立工程時,將,樹脂製基板之B G A 基板1 2於加熱至特定溫度(例如1 5 0 °C程度)狀態下 接著。在冷卻至常溫之過程,BGA基板1 2與蓋板1 6 之問產生之應力,因蓋板1 6如上述般形成,故钊裝%體 將變形,彎曲遺減少。 亦即,之所以得減低封裝全體之彎曲量之效果,係令 構成蓋板1 6之接著部1 6 c ,對應於天板部1 6 a之各 邊分割成4個,此爲本案發明人經由另外進行之模擬結果 而得知者。此處,爲比較,進行接著部1 6 c未分割之構 成之蓋板之場合之模擬,比較結果發現極大效果。 以下,參照圖3說叨本寅施例之模擬。m先,關於模 擬條件,作爲輸入資料使用之各部尺寸之模型尺寸示於表 1 1各構件之物性定數之線膨脹係數a ( p p m / T:)及 楊氏率(G P a )之値示於表2。 歸13爲,模擬使用之模型之模式圖,所示爲將封裝以 I iii'1 t-V !·':'ν ( (NS ) ( ?Κ)Χ297->>^ ) •· -12- ^ ^ t·.. A7 Π7 五、發明説明(1〇 2個中心線4分 下各條件。第1 於本實施;例中之 之模擬。第2 , 素之線膨脹係數 進行模擬。第3 才之依存性,分 模擬》 模擬條fh係 ,開始溫度之組 設各構件未受應 著於B G A基板 接受之應力。此 圖中,以半導體 端部),因變形 位之量定義爲彎 首先,第1 本實施例爲1計 。比較用之其他 物性定數示於表 該模擬結果 0.0 6 3 mm 量d小(d = 0 I ,其彎曲量d 紙认尺成逆丨!卜丨彳:W :( 割成之1個部分。此處,模擬之參數如以 ,爲觀察蓋板1 6之材質之依存性,相對 銅(Cu)之場合,亦進行SUS及A 1 爲觀察蓋板16之材質之物性質之重要因 之依存性,將線膨脹係數之値分成3階段 ,爲觀察蓋板1 6之接著部1 6 c之寬尺 成2 m m、 3 m m、及4 m m等3段進行 考慮組立時之實際條件來設定。初期狀態 立時溫度設爲1 5 0, °C,於此狀態下,假 力之狀態。此溫度條件下,將蓋板1 6接 1 2 ,之後,溫度降至2 5 r時II·算各部 時全體變形量如圖中所示算出彎曲量d。 晶片1 4之中心位置爲基準點0 (圖屮左 在B G A基板1 2之隅部,在上下方向變 曲量d。 模擬,計算蓋板1 6之材質依存性。即, 算使Μ C u作爲蓋板1 6之依據用之模擬 適用材質可選擇SUS及A1 。該材質之 可知,C u之彎曲量d最小(d = ),可得良好特性。其次> S U S之彎曲 • 0 6 4 m),同樣Μ良好結果。又,A 較大(d = 〇 . 1 9 7 m m ),就彎曲量 NS ) ( 210 'Χ 297^#·) ^;1 閱 ifi η. Λ 之 if. 項 η 本 Τι % 訂 -13- Λ7 Η 7 五、發明説明(μ ) 之觀點難以採用。又,實際上,除«曲量d之條件外·還 有散熱特性等條件,材質之選擇並非僅依存此結果。 I--------Ί-- 其次;,第2模擬,係計算作爲上述材質依存性之要囚 而帶來大影響之線膨脹係數α之依存性。此模擬中,和上 述材質依存性之模擬不同,爲僅確認線膨脹係數α之依存 性者。關於楊氏率係假設爲相同値(設定爲銅之楊氏率之 117)。又,模擬使用之線膨脹係數α之値,係以 B G Α基板1 2之値(1 4 . 6 p p m / "C )爲最小値, 考慮適用之金屬,而設定較其大之値(1 7 . 6 ρ ρ ηι / t;及 2 0 p p m / rC )。 , 此模擬結果顯示,彎曲量d之値,隨線膨脹係數α之 增加而變大。又,實際上界定容許之彎曲量d之範圍的線 膨脹係數α之値,爲2 0 p pm/nC左右。又,實際上, 適用蓋板1 6之材質,不僅線膨脹係數α ,就連楊氏率E ,應力等相關之1要條件,亦需加以考慮。 第3模擬,係計算蓋板1 6之接著部1 6 c之寬尺寸 之依存性。考慮實用上之範圍,如表2所示,接著部 1 6 c之寬尺寸以2 m m、 3mm、4 m m等3種類進行 模擬。 結果,在2〜4 m m範圍内,接著部1 6 c之寬尺寸 越窄,彎曲量d越小此意味著,接著部1 6 c之寬尺寸 設爲2 m m以下時彎曲量可更減低。但,實際上蓋板1 6 之接著部i 6 c之寬尺寸,並非僅依彎曲量d而決定。例 如,需針對藉接著部1 6 c接著時之與B G A基板1 2間 \ iii'l KPC-ί-ίΡΐ ( CKS ) Λ-UW?. ( ?I〇x 297>4>^ ) -14 - Λ7 H7 五、發明説明(12 ) ---------^— -而之·;Ι"肀本π::) 之接著強度之評價或依存於接著部1 6 c之寬尺寸之蓋板 1 6之裝置中之處理能力之評價等加以考慮而決定。因此 ,綜合判:斷時,就寶用上在容許範圍内如實施例所示,設 定爲3 m m程度之寬尺寸爲有效。 依本實施例可得以下效果。以樹脂製作爲B G A封裝 1 1之B G A基板丄2時,本實施例中,覆蓋半導體品片 i 4之同時提舁散熱效果用之蓋板1 6之構成,設定爲接 茗部1 6 c分割爲4部分之構成。依此,则和設置連續接 著部之場合比較,於蓋板1 6之接著工程,B GA基板 ].2之彎曲量d可減低,可得實用上有效者。 又,上述場合中,蓋板1 6之材質設定爲C u |故和 使用A 1等線膨脹係數α高者比較,可更減低上述彎曲量 d。又,將蓋板1_ 6之接著部1 6 c之寬尺寸設爲3 m m 程度,可充分確保接著強度,且可得減低彎曲量d之效果 〇 又,上述構成中,可使用圖4〜圖7所示之蓋板,以 取代蓋板1 6。以下,簡單說明之。 _'先,圖4爲,以上述實施例使用之蓋板1 6之構成 爲基本而改變接著部1 6 c之形狀者,同圖(a )所示蓋 板1 8,係將對向邊之對之中屬於一方之對之接著部 ]8 a設爲和另一方之接著部1 8 b比較爲較長尺寸以增 大接著面積者。 乂,同圖(b )之蓋板1 9 ,係將4個接著部1 9 a 分別設爲較長尺汴者,同圖c之蓋板20 ,爲將4個接著 4 )!: '1 ΚΙ-'Γί ( n-;S ) ( ?10χ 297^^ ) -15- Λ7 B7 五、發明説明(13 ) 部2 0 a設爲梯形狀以增大接著而積者》 依此,可提昇接著強度及散熱效果,且和上述實施例 同樣可減七灣曲量ci 。 圖5爲,以上述實施例使用之蓋板1 6之構成爲基本 ,而改變連結部1 6 b之形狀者。同圖(a )之蓋板2 1 ,係將天板部2 1 a與接著部2 1 c問藉窄尺寸之1支連 結部2 1 b連結之構成。同_ ( b )之蓋板2 2 ,係以窄 寬之2支連結部2 2連結天板部2 2 a與接著部2 2 c之 冏之構成。依此,和上述實施例比較,可減少彎曲量d。 又,上述場合,連結部2 1 b 1, 2 2 b可設3支以上 之構成·或依需要使配匮之位置不同。 又,圖6爲針對圖5 ( b )構成之蓋板2 2 >提昇連 結部之折曲加工性之同時,實現減低天板部之變形應力者 。圖6 ( a )之蓋板2 3 ,並非將天板部2 3 a延伸出之 連結部2 3 b ,於基部分予以折曲者,而是在途中之部分 予以折曲者。又,同圖(b )之蓋板2 4,係在天板部 2 4 a延伸之連結部2 4 b之基部分兩側形成切口部 2 4 c ,以得同樣效果者。 圖7所不爲,針對本實施例之蓋板1 6 ,將天板部 1 6 a及連結部1 6 b加工成容器狀,而構成之蓋板。同 圖(a )之蓋板2 5 ,係將天板部2 5 a及連結部2 5 b 形成容器狀 > 對應連結部2 5 b之各邊分割,設置接著部 2 5 c之棉成。同圖(b )之蓋板2 6 ,係將天板部 2 6 a及連結部2 6 b形成容器狀,在連結部2 6 b之各 ( 210 X 297^^ ) -16- 4 3 9 ? 3 4· λ 7 B7 Λ、發明说明(14 ) 邊中央部分割設置接著部2 6 c之構成。此種構成亦可得 和本實施例同樣之效果。 i (第2實施例) 圖8〜圖1 0爲本發明第2實施例,以下說明和第1 實施例不同之部分。 圖8爲蓋板27之外觀。該蓋板27 ,和第1實施例 中之蓋板1 6相冏地,由天板部2 7 a ,連結部2 7 b及 接著部2 7 c構成。此場合下,在天板部2 7 a內面側, 藉沖壓加工形成堰部2 8俾包圍與半導體晶片1 4對向之 部分。依此,在堰部2 8包圍之領域2 9塗布焊糊劑3 0 時,可防止流入其他領域。 即,本實施例中,如圖9所示,係將熱傳導性高之焊 糊劑3 0塗布於蓋板2 7與半導體晶片1 4之間之構成。 依此|半導體晶片1 4產生之熱可介由焊糊劑3 0有效散 至蓋板2 7側。 組立X程中,將焊糊劑3 0事先塗布於蓋板2 7之領 域2 9内,在此狀態下將接著有半導體晶片1 4之B G A 基板1 2接著於蓋板2 7。因設有堰部2 8 ,焊糊劑3 0 之塗布不致浪費•又,即使使用黏度低之焊糊劑3 0之場 合,可抑制擴散至堰部2 8之部分之更外側,故可防止由 連結部2 7 b之間隙流出等不佳情況之產生,提昇組立性 0 又,如上述設有可防止焊糊劑3 0擴散用之堰部之構 i >:\Ί Kt'Viir·;' ( fNS ) ( ?I0 X 297^>^ ) "先閱讀化 .-''ί -17- “:〜.J 二 J 4 Λ7 B7 五、發明説明(15 )
IV 成,亦π」_採用圖]0之構成。即,蓋板1 6使用第1實施 例相同者,在與該B G Α基板1 2側之接著面側設接著齊IJ 薄膜l· 7: a以形成堰部2 8 a 。該接著劑薄片1 7 a ,對 應焊糊劑3 0之塗布領域之部分被除去,形成焊糊劑收容 部。於該除去之開口部產生接著劑薄片1 7 a之厚度段差 。此構成屮,係將形成段差之開口部作爲堰部1 7 b使用 。依此,則設揠部2 8時之細微沖壓加工部分不存在。 (第3實施例) 圖1 1〜圖1 3爲本發明第3實施例,以下説明與第 1實施例不同之部分。 •=t 圖1 3爲蓋板3 1之外觀。該蓋板3 1 ,和第1實施 例中之蓋板1 6同樣,係由天板部3 1 a ,連結部3 1 b 及接著部3 1 c構成=此場合下,於天板部3 1 a之屮央 部,在與半導體晶片1 4對向部分形成圓形注入開U部 3 2。此構成中,在半導體晶片1 4與蓋板3 1之問塗布 熱傳導性高之焊糊劑3 0以提昇散熱效果。此時,將蓋板 3 1接著於B G A基板1 2後介由注入開口部3 2將焊糊 劑3 0注入內部塡充。 亦即,此實施例中,如圖1 1及圖1 2所示,將蓋板 3 1接著於B G A基板1 2後,從蓋板3 1之上面側藉間 隔物3 3將焊糊劑3 0介由注入開U部3 2注入內部以塗 布。如圖1 2所示可塡充,形成必要Μ之焊糊劑3 0。 依此,則不必使用特殊裝置,在接著蓋板3 1之狀態 Y-m% { ( NS ) ί ?!0X 297-»# ) -18- Λ7 五、發明説明(16 ) 下進行焊糊劑3 0之塗布作業,不必在蓋板3 1內事先塗 布焊糊劑3 0 ,可提昇組立作業之效率,達成工程之簡略 化。; .—裝. 本發明不限於上述實施例,可作以下變形或擴張u 蓋板之接著部,可分割爲4個以上。例如,將各邊分 割爲2個以上,或分割爲3個以上以形成8個或1 2個之 多數部分。 在第2實施例中之蓋板2 7設堰部2 8之構成*或在 第3實施例之蓋板3 1設注人開口部3 2之構成,不限於 將蓋板27 ,31之接著部27c ,,31 c分割爲4,亦 可適用不分割構成之蓋板,亦可適用第1實施例之變形例 所述構成之蓋板1 8〜2 6。 〔表1〕 尺寸(mm) 厚度(mm) B (; A基板 40 X 40 1.0 半導體晶片 10 X 10 0.825 蓋板 天板部 23 X 23 0.2 連結部 2,3,4 接著劑 _ 0.10
-19- Λ7 B7 [表2〕 17 \ 線膨轉 數 楊氏率 1祕 a [P0!#, °C E[GPaj B G A基板 2 3.5 半導體晶片 3.5 170.0 塡充樹脂 40.0 7.0 蓋板 C u 17.6 117.0 SUS 17.3 193.0 A1 24.0 68.6 接著劑 114.0 0.9 五、發明説明 P A""背而之."点枣^汚-^^本厂二 ΙΪ .1 關單說明〕 ¾ . ¾叨第1寶施例之13 G Α封裝之模式縱斷面 圖及上而圖。 圖2 :蓋板之外觀斜視圖。 圖3 : 4分割之模擬模型之斜視圖。 圖實施例中之蓋板之變形例之 圖Ι^ί 4之相當圖 論 1§」6\以赛\圖4之ffl當圖^ββ^ 圖P圖4之相當圖。 圖8 :本發明第2實施例之蓋板之內面側之外觀斜祝 圖 圖9 :圖1之相當圖。 圖1 0 :圖9之相當圖。 H 从度 Η ;rd ( (_f、S )別現杞(?丨0X297公筇) -20- ^43 9 2 3 4 Λ7 Η 7 五 '發明説明(18 ) 圖1 1 :本發明第3實施例之組立工程說明圖 圖1 2 :圖1之相當圖。 圖1 ; 3 :蓋板之外觀斜視圖。 圖]4 :習知例之組立工程說明圖。 圖1 5 :圖1之相當圖。 符號說明 1 蓋板 樹脂基板 3 焊 糊 劑 4 間 隔 物 5 半 導 體 晶 片 6 樹 脂 製 基 板 7 接 著 劑 1 1 半 導 體 裝 1 2 樹 脂 製 基 板 1 3 焊 接 球 端 1 4 半 導 體 晶 片 1 5 樹 脂 1 6 ini. 板 1 6 a 天 板 部 1 6 b 連 結 部 1 6 C 接 著 部 1 7 接 著 劑 1 7 a 接 著 劑 1 7 b 堰 部 1 8 蓋 板 1 8 3 接 著 部 1 8 b 接 著 部 1 9 蓋 板 1 9 a 接 著 部 2 0 蓋 板 2 0 a 接 著 部 2 1 蓋 板 2 1 a 天 板 部 2 1 b 連 結 部 2 I c 接 著 部 2 2 蓋 板 2 2 a 天 板 部 2 2 b 連 結 部 2 2 c 接 著 部 i川 Ί ΚΙ·ν^ -ί]·'" Μ ( :.NS (? 10 X 297-^^ ) -21 - ο 4 A7 B7 19 A、發明明 2 3 蓋板 23b 連結部 2 4 2 4 7 7 cl '天板部 缺口部 天板部 接著部 天板部 接著部 天板部 接著部 堰部包圍領域 曲量 23a 天板部 2 4 蓋板 24b 連結部 2 5 蓋板 25b 連結部 2 6 蓋板 26b 連結部 2 7 蓋板 27b 連結部 2 8 堰部 3 0 焊糊劑 丨而 ( NS ) Λ4ΗΜί ( 210X2^7^^ ) -22-

Claims (1)

  1. 經濟部中央標隼局男工消f合作社印繁 A8 B8 C8 D8 六、申請專利範圍 1,一種半導體裝置,其特徵爲具有: 扑-—方之面設有多數焊接球端子,在另一方之面設有 W ^俾接球端子作電連接之晶片搭載部的樹脂製基板;及 相對於在該樹脂製基板上以倒裝晶片(Flip chip )連 接之1.:導體晶片f以接觸狀態裝著成覆該半導體晶片者, &胃邊1部設有多數個用以接著固定丄述基板之接著部的金 _製蓋板。 2 .如巾請專利範園第1項之半導體裝置,其屮 -上述蓋板’係設於上述接著部之配置位置呈現對稱之 位置上 3 .如中請專利範圆第1項之半導體裝置,其中 上述蓋板係將連結上述半導體晶片之天板部,及對上 述樹脂製基板接著固定之多數接著部,及將上述天板部及 接著部構成連結狀態之連結部,藉由將金屬板折曲形成而 設成一體之構成。 4 如申請專利範圍第3項之半導體裝置,其中 上述蓋板係以ffl對上述天板部,上述連結部被分割成 多數之形態而設置。 5 如巾請專利範圍第4項之半導體裝置.其中 上述蓋板,相對於上述天板部1上述連結部分係以較 其窄之尺寸連接。 6 .如申請專利範圍第3項之半導體裝置,其中 上述蓋板’其連結部係包圍上述天板部周圍般地連續 形成。 本紙张尺度適財_家標準(|:叫祕格(21()><297公着);-2'^ : 裝------1T------Μ (請先閲讀背面之注^^項再填寫本頁) 經濟部中央榡準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 7 .如申請專利範圍第1項之半導體裝置,其中 上述蓋板係使用線膨脹係數與上述樹脂製基板爲同程 度以上M.未超過2 0 p p m / "C範園之金屬。 8 .如中請專利範圍第2項之半導體裝置,其中 上述蓋板係使用線膨脹係數與上述樹脂製基板爲同程 度以.l·.且未超過2 0 p p m / °C範圍之金屬。 9 .如申請專利範圍第3項之半導體裝匿,其中 上述蓋板係使用線膨脹係數與上述樹脂製基板爲同程 度以上.[:丨.未超過2 0 p p m / °C範圍之金屬。 1 0 ·如申請專利範圍第4項之半導體裝置1其屮 上述蓋板係使用線膨脹係數與上述樹脂製基板爲同程 度以上目.末超過2 0 p p m / °C範圍之金屬。 1 1 .如巾請專利範圍第5項之半導體裝置,其中 上述蓋板係使用線膨脹係數與上述樹脂製基板爲同程 度以上且未超過2 0 p p m / °C範圍之金屬。 1 2 .如中請專利範圍第6項之半導體裝置,其中 上述蓋板係使用線膨脹係數與上述樹脂製基板爲同程 度以上且未超過2 0 p p m / t:範圍之金屬。 1 3 .如申請專利範圍第7項之半導體裝置,其中 上述蓋板係爲銅(C u )或不銹鋼(S U S )。 1 4 .如申請專利範圍第1項之半導體裝置,其中 上述蓋板之接著部,其寬度尺寸係在確保與樹脂製基 板間之接著強度之範阓內形成爲較窄》 1 5 ·如申請專利範阑第2項之半導體裝置,其中 本紙张尺度適用中圃國家標準(CNS ) Λ4規格m〇X 297公釐)~~24 - In ^^^1 I-II 11-- I I- - -- I - - - -1— ——I— ^^^1 --^. (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 上述蓋板之接著部’其寬度R寸係在確保與樹脂製基 板間之接著強度之範圍內形成爲較窄。 1 6 .如申請專利範圍第3項之半導體裝置,其中 上述蓋板之接著部’其寬度尺寸係在確保與樹脂製基 板間之接著強度之範圍內形成爲較窄。 1 7 ·如申請專利範圍第4項之半導體裝置,其中 上述蓋板之接著部,其寬度尺寸係在確保與樹脂製基 板間之接著強度之範園內形成爲較窄。 1 8 如申請專利範園第5項之半導體裝置,其中 上述蓋板之接著部,其寬度尺寸,係在確保與樹脂製基 板間之接著強度之範圍內形成爲較窄。 1 9 _如申請專利範圍第6項之半導體裝置,其屮 上述蓋板之接著部’其寬度尺寸係在確保與樹脂製基 板間之接著強度之範圍內形成爲較窄。 2 0 .如申請專利範圍第7項之半導體裝置,其中 上述蓋板之接著部,其寬度尺寸係在確保與樹脂製基 板間之接著強度之範圍內形成爲較窄。 經濟部巾央標準局員工消費合作社印製 ^^^1 B^iKV ^^^^1 I ϋϋ {請先聞讀背面之注意事項再填寫本f) 2 1 ·如申請專利範園第1 3項之半導體裝置,其中 上述蓋板之接著部,其寬度尺寸係在確保與樹脂製基 板間之接著強度之範圍內形成爲較窄。 2 2 .如申請專利範圍第1 4項之半導體裝置,其中 上述蓋板之接著部之寬度尺寸係設定在:2 ni m〜4 m m之範圍。 2 3 . —種半導體裝置,其特徵爲具有: _____ . --------- __ _ _ 一 木紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)_ 25 _ A8 B8 C8 D8 A、申請專利範圍 在一方之而設有多數焊接球端子,在另一方之面設有 Μ該焊接球端子作電連接之晶片搭載部的樹脂製基板;及 相對於在該樹脂製基板上以倒裝晶片(Flip chip )連 $之半導體晶片,以接觸狀態裝著成覆該半導體晶片者’ #阔邊部設有多數個用以接著固定上述基板之接著部的金 _ _蓋板; 上述蓋板,係在對應上述半導體晶片之部分之領域具 #叼收容提昇熱傳導性之焊糊劑的堰部。 2 4 _如申請專利範園第2 3項之半導體裝置,其中 上述蓋板,其上述堰部係形成爲體。 2 5 .如中請專利範圆第2 3項之半導體裝置,其屮 .丨述蓋板,在接鹁上述基板之側之面,除與上述半導 _晶片接觸之部分以外金面黏貼接接著片,據此來形成h _ %部。 2 6 · —種半導體裝置,其特徵爲具有: 在…力之面設有多數焊接球端子,在另一方之面設有 _焊接球端子作電連接之晶片搭載部的樹脂製基板;及 相對於在該樹脂製基板上以倒裝晶片(Flip chip )連 &之半導體晶片,以接觸狀態裝著成覆該半導體晶片者, 邊部設有多數個用以接著固定上述基板之接著部的金 _製蓋板: 上述蓋板,在裝著於上述樹脂製基板狀態下,在與上 述/丨ΐ導體晶片對應之部分形成有可注入提昇熱傳導性用之 焊糊劑的注人開Γ1部。 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) "^ - Zb ---------^—I (锖先閲讀背面之注意事項存填寫束頁) 訂 %_部中夫棟準屬員工消費合作社印製
TW087119876A 1997-12-01 1998-12-01 Semiconductor device TW439234B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33021097A JP3462979B2 (ja) 1997-12-01 1997-12-01 半導体装置

Publications (1)

Publication Number Publication Date
TW439234B true TW439234B (en) 2001-06-07

Family

ID=18230083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087119876A TW439234B (en) 1997-12-01 1998-12-01 Semiconductor device

Country Status (5)

Country Link
US (1) US6376907B1 (zh)
JP (1) JP3462979B2 (zh)
KR (1) KR100360146B1 (zh)
SG (1) SG74679A1 (zh)
TW (1) TW439234B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
CN104517907A (zh) * 2013-09-03 2015-04-15 瑞萨电子株式会社 半导体器件

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US20030131975A1 (en) * 2002-01-11 2003-07-17 Sabina Houle Integrated heat spreader with mechanical interlock designs
US6657866B2 (en) * 2002-03-15 2003-12-02 Robert C. Morelock Electronics assembly with improved heatsink configuration
JP3960156B2 (ja) 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法
US6757170B2 (en) * 2002-07-26 2004-06-29 Intel Corporation Heat sink and package surface design
CN1314110C (zh) * 2002-10-25 2007-05-02 松下电器产业株式会社 半导体装置和用于装配半导体装置的树脂粘合剂
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
JP2005026518A (ja) 2003-07-03 2005-01-27 Toshiba Corp 半導体装置、電子回路装置および半導体装置の実装方法
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
US7575956B2 (en) * 2003-11-24 2009-08-18 St Assembly Test Services Ltd. Fabrication method for semiconductor package heat spreaders
US20050133908A1 (en) * 2003-12-18 2005-06-23 Advanced Thermal Technologies Chip assembly with glue-strengthening holes
US7880282B2 (en) * 2003-12-18 2011-02-01 Rf Module & Optical Design Ltd. Semiconductor package with integrated heatsink and electromagnetic shield
TWM261003U (en) * 2004-02-10 2005-04-01 Uniwill Comp Corp Improved structure for obstructing spill of heat-conducting material
US7327025B2 (en) * 2004-04-30 2008-02-05 St Assembly Test Services Ltd. Heat spreader for thermally enhanced semiconductor package
US6965171B1 (en) * 2004-06-07 2005-11-15 International Business Machines Corporation Method and structure for selective thermal paste deposition and retention on integrated circuit chip modules
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP2006145610A (ja) * 2004-11-16 2006-06-08 Shinko Electric Ind Co Ltd 光学部品収納用パッケージ
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
JP2007042719A (ja) * 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
TWI316748B (en) * 2006-07-17 2009-11-01 Via Tech Inc Cooling module against esd and electronic package, assembly, and system using the same
TWI349351B (en) * 2007-04-04 2011-09-21 Siliconware Precision Industries Co Ltd Heat-dissipating unit and semiconductor package having the same
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US20090027859A1 (en) * 2007-07-26 2009-01-29 Giacoma Lawrence M Surface mounted heat sink and electromagnetic shield
JP5171549B2 (ja) * 2008-10-30 2013-03-27 ルネサスエレクトロニクス株式会社 電子装置
JP2010161271A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 半導体パッケージ
JP5263895B2 (ja) * 2010-01-12 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
KR101362398B1 (ko) 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
US8952523B2 (en) * 2010-09-27 2015-02-10 Cisco Technology, Inc. Integrated circuit package lid configured for package coplanarity
TWI424550B (zh) * 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US10163816B2 (en) 2016-06-13 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with lid
JP7358857B2 (ja) * 2019-09-04 2023-10-11 富士通株式会社 電子ユニット、電子ユニットの製造方法及び電子機器
WO2024089817A1 (ja) * 2022-10-26 2024-05-02 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
JPH0793393B2 (ja) * 1988-02-22 1995-10-09 株式会社東芝 半導体装置の金属製シェル
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JPH03187247A (ja) 1989-12-18 1991-08-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH07169869A (ja) 1993-12-15 1995-07-04 Hitachi Ltd 半導体装置
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
CN104517907A (zh) * 2013-09-03 2015-04-15 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
KR100360146B1 (ko) 2003-01-15
SG74679A1 (en) 2000-08-22
US6376907B1 (en) 2002-04-23
JPH11163186A (ja) 1999-06-18
KR19990062689A (ko) 1999-07-26
JP3462979B2 (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
TW439234B (en) Semiconductor device
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
US6122171A (en) Heat sink chip package and method of making
TWI364829B (en) Semiconductor package having a bridged plate interconnection
US6028354A (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
TWI236117B (en) Semiconductor package with a heat sink
US7829995B2 (en) Semiconductor device and method of fabrication
US8451621B2 (en) Semiconductor component and method of manufacture
TW390004B (en) Device for storing semiconductor chip and method for making the same
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
CZ290553B6 (cs) Pouzdro pro soupravu elektroniky a způsob jeho výroby
JP2006060128A (ja) 半導体装置
US7906845B1 (en) Semiconductor device having reduced thermal interface material (TIM) degradation and method therefor
TWI228317B (en) Semiconductor device having clips for connecting to external elements
JP2007142097A (ja) 半導体装置
US7649253B2 (en) Semiconductor device
JP3947525B2 (ja) 半導体装置の放熱構造
KR970024043A (ko) 금속성 전자 부품 패키지 장치(metallic electronic component package device)
JP4352076B2 (ja) 半導体装置の放熱構造
JP2002208657A (ja) 半導体装置及び半導体装置実装用基板
TW296473B (zh)
JP4493563B2 (ja) 半導体装置の実装構造
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
JP2008270446A (ja) 積層型半導体装置とその製造方法
TW432649B (en) A heat sink

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees