JPH01207955A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01207955A JPH01207955A JP63033335A JP3333588A JPH01207955A JP H01207955 A JPH01207955 A JP H01207955A JP 63033335 A JP63033335 A JP 63033335A JP 3333588 A JP3333588 A JP 3333588A JP H01207955 A JPH01207955 A JP H01207955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrodes
- bump electrodes
- size
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000605 extraction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバンプ電極を有する半
導体装置に関する。
導体装置に関する。
従来、この種の半導体装置は第４図に示すように、例え
ば半導体装置１の矩形の四辺にそれぞれ一列のバンプ電
極２が設けられていた。
ば半導体装置１の矩形の四辺にそれぞれ一列のバンプ電
極２が設けられていた。
ところで、半導体装置は高機能に伴い多ピン化の傾向に
あり、その電極引き出し法はワイヤーポンディング法に
比べ、より高密度化が可能なバンプ電極を用いるＴＡＢ
法が増えてきている。しかしながらＴＡＢ法においても
、内部素子の微細化に比べ、バンプ電極及び電極間距離
の微細化はポンディング強度、ポンディング時の位置決
め、バンプ電極の変形による電極間短絡等技術的に困難
な点が多い。従って、上述した従来の半導体装置のよう
に一辺に一列以下のバジプ電極しか有していない場合、
半導体装置の大きさは、バンプ電極の数、大きさ及び電
極間間隔で一義的に決まる大きさ以下にすることは不可
能であり、多ビン化に供い半導体装置の大きさを増大さ
せざるを得ないという欠点があった。
あり、その電極引き出し法はワイヤーポンディング法に
比べ、より高密度化が可能なバンプ電極を用いるＴＡＢ
法が増えてきている。しかしながらＴＡＢ法においても
、内部素子の微細化に比べ、バンプ電極及び電極間距離
の微細化はポンディング強度、ポンディング時の位置決
め、バンプ電極の変形による電極間短絡等技術的に困難
な点が多い。従って、上述した従来の半導体装置のよう
に一辺に一列以下のバジプ電極しか有していない場合、
半導体装置の大きさは、バンプ電極の数、大きさ及び電
極間間隔で一義的に決まる大きさ以下にすることは不可
能であり、多ビン化に供い半導体装置の大きさを増大さ
せざるを得ないという欠点があった。
本発明の半導体装置は、半導体装置の少くとも一辺以上
に沿って二列以上のバンプ電極を特徴としている。
に沿って二列以上のバンプ電極を特徴としている。
次に、本発明について図面を参照して説明する。
第１図（ａ）は本発明の第１の実施例の平面図である。
対向する二辺で１列のバンプ電極２を有している。今実
施例ではバンプ電極の大きさは一辺１１０μｍ、隣接す
るバンプ電極間間隔は９０μｍである一列目と二列目の
バンプ電極２は対応する辺に対し垂直方向に配置されて
いる。第１図（ｂ）は第１図（ａ）のＡ−Ａ’線の縦断
面図である。第２図は多層構造のＴＡＢテープを用い、
第１図に示した半導体装置にボンディングを行った後の
縦断面図である。
施例ではバンプ電極の大きさは一辺１１０μｍ、隣接す
るバンプ電極間間隔は９０μｍである一列目と二列目の
バンプ電極２は対応する辺に対し垂直方向に配置されて
いる。第１図（ｂ）は第１図（ａ）のＡ−Ａ’線の縦断
面図である。第２図は多層構造のＴＡＢテープを用い、
第１図に示した半導体装置にボンディングを行った後の
縦断面図である。
従来の半導体装置に比べ、同一バンプ電極の大きさ、電
極間間隔、半導体装置の大きさで、より多数の外部引き
出し電極を設けることができる。
極間間隔、半導体装置の大きさで、より多数の外部引き
出し電極を設けることができる。
第３図は本発明の第２の実施例の平面図である。
バンプ電極２は半導体装置の各辺とも一列目と二列目が
互いに千鳥になるように配置されており、実質的な電極
間間隔ａを従来の半導体装置に比べ狭くすることができ
る。この実施例では電極層が一層の一般的なＴＡＢテー
プを用いることができるうえに、従来の半導体装置に比
べ多ピン化に伴う半導体装置の面積増大を小さく゛おさ
えることができる。
互いに千鳥になるように配置されており、実質的な電極
間間隔ａを従来の半導体装置に比べ狭くすることができ
る。この実施例では電極層が一層の一般的なＴＡＢテー
プを用いることができるうえに、従来の半導体装置に比
べ多ピン化に伴う半導体装置の面積増大を小さく゛おさ
えることができる。
以上説明したように本発明は、少くとも一辺に１列以上
のバンプ電極を有することにより、同一バンプ電極の大
きさ、電極間間隔で、より多ピン化が可能になる効果が
ある。
のバンプ電極を有することにより、同一バンプ電極の大
きさ、電極間間隔で、より多ピン化が可能になる効果が
ある。
第１〆ま本発明の第１の実施例の平面図、第１図（ｂ）
は第１図（ａ）のＡ−Ａ’線の縦断面図、第２図は第１
の実施例の半導体装置に対し、多層ＴＡＢテープを用い
てボンディングを行った後の縦断面図、第３図は本発明
の第２の実施例の平面図、第４図は従来の半導体装置の
平面図である。 １・・・ 半導体装置、２・・・・・・バンプ電極、３
・・・・・・多層ＴＡＢテープ。 代理人 弁理士 内 原 音
は第１図（ａ）のＡ−Ａ’線の縦断面図、第２図は第１
の実施例の半導体装置に対し、多層ＴＡＢテープを用い
てボンディングを行った後の縦断面図、第３図は本発明
の第２の実施例の平面図、第４図は従来の半導体装置の
平面図である。 １・・・ 半導体装置、２・・・・・・バンプ電極、３
・・・・・・多層ＴＡＢテープ。 代理人 弁理士 内 原 音
Claims (1)
- 半導体装置の少くとも一辺に沿って二列以上のバンプ
電極を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033335A JPH01207955A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033335A JPH01207955A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207955A true JPH01207955A (ja) | 1989-08-21 |
Family
ID=12383689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033335A Pending JPH01207955A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5669136A (en) * | 1994-06-24 | 1997-09-23 | International Business Machines Corporation | Method of making high input/output density MLC flat pack |
-
1988
- 1988-02-15 JP JP63033335A patent/JPH01207955A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5669136A (en) * | 1994-06-24 | 1997-09-23 | International Business Machines Corporation | Method of making high input/output density MLC flat pack |
| US5790386A (en) * | 1994-06-24 | 1998-08-04 | International Business Machines Corporation | High I/O density MLC flat pack electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452115B2 (en) | Circuit pattern for multi-layer circuit board for mounting electronic parts | |
| US5289037A (en) | Conductor track configuration for very large-scale integrated circuits | |
| JPH02177345A (ja) | 半導体集積回路装置 | |
| JP2001085465A (ja) | 半導体装置 | |
| KR20010021191A (ko) | 다층 회로 기판 | |
| KR100281216B1 (ko) | 반도체 장치 | |
| US6236114B1 (en) | Bonding pad structure | |
| JPH1065044A (ja) | スタガ配列されたボンド・パッドを有する半導体ダイ | |
| JP2776084B2 (ja) | アクティブマトリックス液晶表示装置 | |
| US7394026B2 (en) | Multilayer wiring board | |
| US6407460B1 (en) | Multilayer circuit board | |
| JPH01207955A (ja) | 半導体装置 | |
| JPS63318141A (ja) | 半導体装置 | |
| JPH07263665A (ja) | 半導体装置 | |
| US5892266A (en) | Layout structure of capacitive element(s) and interconnections in a semiconductor | |
| JP2667866B2 (ja) | 多層配線構造 | |
| JPH11297885A (ja) | 多層回路基板 | |
| JPH05326621A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH03185730A (ja) | 半導体装置 | |
| JPS5929441A (ja) | 半導体装置の多層配線構造 | |
| JP2004179184A (ja) | 半導体集積回路 | |
| JPS61123164A (ja) | 半導体集積回路用パツケ−ジ | |
| JPS62188333A (ja) | 集積回路装置 | |
| JPH02250372A (ja) | 半導体集積回路装置 | |
| CN116704905A (zh) | 拼接显示屏的制备方法及拼接显示屏 |