JP2667866B2 - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JP2667866B2 JP2667866B2 JP63069457A JP6945788A JP2667866B2 JP 2667866 B2 JP2667866 B2 JP 2667866B2 JP 63069457 A JP63069457 A JP 63069457A JP 6945788 A JP6945788 A JP 6945788A JP 2667866 B2 JP2667866 B2 JP 2667866B2
- Authority
- JP
- Japan
- Prior art keywords
- connection
- connection holes
- wiring
- holes
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本考案は多層配線構造をもつ半導体装置における配線
層間接続孔（スルーホール）のレイアウトパターンに係
り、特に接続抵抗を下げるために、接続孔が複数個必要
な接続部分に関する。
層間接続孔（スルーホール）のレイアウトパターンに係
り、特に接続抵抗を下げるために、接続孔が複数個必要
な接続部分に関する。
〔従来の技術〕 半導体装置における多層配線構造については、たとえ
ば、（株）工業調査会1982年３月発行「電子材料」p34
−44に記載されている。
ば、（株）工業調査会1982年３月発行「電子材料」p34
−44に記載されている。
なお、本出願人によって開発さた2mmHiBi−CMOSゲー
トアレイにおいては、第４図を参照し半導体チップの周
辺回路において２層の配線1,2が交差する部分で層間絶
縁膜に形成する接続孔が多数の小孔からなり、これらが
互いに接近している領域がある。この配置は同図に示す
ごとく、円形の接続孔３が基盤の目状に縦横にならべて
ある。
トアレイにおいては、第４図を参照し半導体チップの周
辺回路において２層の配線1,2が交差する部分で層間絶
縁膜に形成する接続孔が多数の小孔からなり、これらが
互いに接近している領域がある。この配置は同図に示す
ごとく、円形の接続孔３が基盤の目状に縦横にならべて
ある。
配線層間の接続は小さい接続孔の内部全体、つまり円
形の面として行われているのではなく、小接続孔の円周
部の段差を覆う形でつながっている。したがって実効的
な接続部分を増やすには小接続孔の総面積ではなく円周
の総延長を増すことが必要となる。これは径の小さな接
続孔を数多く並べることで接続領域の面積を変えること
なく達成できる。
形の面として行われているのではなく、小接続孔の円周
部の段差を覆う形でつながっている。したがって実効的
な接続部分を増やすには小接続孔の総面積ではなく円周
の総延長を増すことが必要となる。これは径の小さな接
続孔を数多く並べることで接続領域の面積を変えること
なく達成できる。
このような従来技術は接続孔間の距離について以下に
述べる観点からの考慮がなされていない。すなわち、第
５図に示すように、接続孔の間隔ａがある距離以下に近
づくと隣り合う接続孔３の間の層間絶縁膜５の間隔が狭
くなり、その部分に層間膜自体の応力が集中する結果、
下地配線層４から局部的にはがれ、持ち上がる。その結
果、その部分では段差が高くなり、配線層（1,2）間接
続不良をおこす可能性が大きくなるという問題である。
また、特開昭59−169154号公報に開示されているよう
に、複数の接続孔をずらして配置させ、それら接続孔を
介して第１の配線層と第２の配線層を接続する技術が知
られている。しかし、この公報に開示された技術では、
第２の配線層の膜厚と接続孔（電極接続窓）面積に起因
した問題解決のために、直径を小さくした複数の接続孔
でもって両配線層を接続するにとどまるものである。こ
の公報には、たまたま図面では複数の接続孔がずれてい
るが、以下に述べる本発明の解決課題及び構成は全く開
示されていない。
述べる観点からの考慮がなされていない。すなわち、第
５図に示すように、接続孔の間隔ａがある距離以下に近
づくと隣り合う接続孔３の間の層間絶縁膜５の間隔が狭
くなり、その部分に層間膜自体の応力が集中する結果、
下地配線層４から局部的にはがれ、持ち上がる。その結
果、その部分では段差が高くなり、配線層（1,2）間接
続不良をおこす可能性が大きくなるという問題である。
また、特開昭59−169154号公報に開示されているよう
に、複数の接続孔をずらして配置させ、それら接続孔を
介して第１の配線層と第２の配線層を接続する技術が知
られている。しかし、この公報に開示された技術では、
第２の配線層の膜厚と接続孔（電極接続窓）面積に起因
した問題解決のために、直径を小さくした複数の接続孔
でもって両配線層を接続するにとどまるものである。こ
の公報には、たまたま図面では複数の接続孔がずれてい
るが、以下に述べる本発明の解決課題及び構成は全く開
示されていない。
本発明の目的は接続孔間が狭くなる部分をなくすこと
で応力の一部への集中をなくすことにある。
で応力の一部への集中をなくすことにある。
上記目的は接続孔間の最小距離を規定し、隣り合う孔
が近づきすぎない様なマスクパターンにすることで達成
される。
が近づきすぎない様なマスクパターンにすることで達成
される。
上記の様に接続孔同士の間隔をある程度以上に広げる
ということは必然的に接続領域全体の拡大を意味する。
そこで可能な限りこれを押える目的で以下の様に接続孔
の配置を規定する。即ち、接続孔を２次元的に列をなし
て配置する場合、隣り合う列の孔の位置をずらすことで
最も近づき合っている孔の中心が正三角形を形成する様
に配置する。
ということは必然的に接続領域全体の拡大を意味する。
そこで可能な限りこれを押える目的で以下の様に接続孔
の配置を規定する。即ち、接続孔を２次元的に列をなし
て配置する場合、隣り合う列の孔の位置をずらすことで
最も近づき合っている孔の中心が正三角形を形成する様
に配置する。
接続孔間の距離をある程度以上広げることで、接続孔
間の部分の層間膜における応力集中が少なくなる。それ
によってその部分の持ち上がりがなくなり、段差がきつ
くならないので、接続不良をおこす可能性が減少する。
間の部分の層間膜における応力集中が少なくなる。それ
によってその部分の持ち上がりがなくなり、段差がきつ
くならないので、接続不良をおこす可能性が減少する。
一方、接続孔の配置を最適化することで、個々の間隔
の広がりによる接続領域全体の拡大を緩和する。
の広がりによる接続領域全体の拡大を緩和する。
本考案の実施例を以下に示す。第２図（配線層断面
図）に示す様に、下から下地−配線層絶縁膜４、第１層
Al配線１、プラズマCVD法による酸化シリコン又はPSG等
の無機膜から成る配線層間絶縁膜５、第２層Al配線２、
さらに最終保護膜６より構成されるAl2層配線構造をも
つ半導体装置が示される。このような多層配線構造にお
いて、接続領域を増加させることなく配線層間接続を増
すために配線層間接続孔３を複数個近接させるにあたっ
て、第１図に示すごとく、接続孔３の円周間の距離
（ｂ）をある程度以上広げる。この最小距離は実験的に
求める。さらに、接続孔の配置を隣り合う列の接続孔の
配置から半ピッチずらされ、接続孔の各中心が正三角形
を成すようにする。
図）に示す様に、下から下地−配線層絶縁膜４、第１層
Al配線１、プラズマCVD法による酸化シリコン又はPSG等
の無機膜から成る配線層間絶縁膜５、第２層Al配線２、
さらに最終保護膜６より構成されるAl2層配線構造をも
つ半導体装置が示される。このような多層配線構造にお
いて、接続領域を増加させることなく配線層間接続を増
すために配線層間接続孔３を複数個近接させるにあたっ
て、第１図に示すごとく、接続孔３の円周間の距離
（ｂ）をある程度以上広げる。この最小距離は実験的に
求める。さらに、接続孔の配置を隣り合う列の接続孔の
配置から半ピッチずらされ、接続孔の各中心が正三角形
を成すようにする。
第３図は接続孔のパターンを６角形となるように形成
した例を示す。この場合、隣り合う接続孔間隔Ｃは均一
化され、応力の集中をさけるには理想的である。しか
し、接続孔の径の寸法が２μｍ以下になる場合、光の回
析の影響等から接続孔のパターンは円形にならざるを得
ない。
した例を示す。この場合、隣り合う接続孔間隔Ｃは均一
化され、応力の集中をさけるには理想的である。しか
し、接続孔の径の寸法が２μｍ以下になる場合、光の回
析の影響等から接続孔のパターンは円形にならざるを得
ない。
以上実施例で説明したように接続孔の間の層間膜への
応力集中を緩和することでその部分での持ち上がりを防
止しAlの段差部での接続不良発生を低減する効果があ
る。また、配置の規定により、接続領域の増加を最小限
に抑え込む効果がある。
応力集中を緩和することでその部分での持ち上がりを防
止しAlの段差部での接続不良発生を低減する効果があ
る。また、配置の規定により、接続領域の増加を最小限
に抑え込む効果がある。
したがって本発明によれば、配置層間接続不良発生の
原因を低減でき、半導体装置の信頼性向上の効果を奏す
る。
原因を低減でき、半導体装置の信頼性向上の効果を奏す
る。
第１図は本発明の一実施例を示す配線交差部の平面図で
ある。 第２図は第１図におけるＡ−Ａ視断面図である。 第３図は本発明の他の一実施例を示す接続孔の拡大平面
図である。 第４図は従来例を示す配線交差部の平面図である。 第５図は第４図におけるＡ−Ａ視断面図である。 １……第１層配線、２……第２層配線、３……接続孔、
４……下地絶縁膜、５……層間絶縁膜。
ある。 第２図は第１図におけるＡ−Ａ視断面図である。 第３図は本発明の他の一実施例を示す接続孔の拡大平面
図である。 第４図は従来例を示す配線交差部の平面図である。 第５図は第４図におけるＡ−Ａ視断面図である。 １……第１層配線、２……第２層配線、３……接続孔、
４……下地絶縁膜、５……層間絶縁膜。
Claims (1)
- 【請求項１】基板上に第１の上層配線と層間絶縁膜を介
して第２の下層配線とが形成され、それらが一部におい
て該層間絶縁膜にあけられた複数の接続孔を通して接続
されて成る多層配線構造であって、該複数の接続孔は縦
横に列をなし、それらの接続孔は、ずれて配置され、上
下の列で隣り合う接続孔の中心を結ぶ仮想線がほぼ正三
角形をなしていることを特徴とする多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069457A JP2667866B2 (ja) | 1988-03-25 | 1988-03-25 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069457A JP2667866B2 (ja) | 1988-03-25 | 1988-03-25 | 多層配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243552A JPH01243552A (ja) | 1989-09-28 |
| JP2667866B2 true JP2667866B2 (ja) | 1997-10-27 |
Family
ID=13403198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069457A Expired - Lifetime JP2667866B2 (ja) | 1988-03-25 | 1988-03-25 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667866B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209830A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体記憶回路装置 |
| US5607009A (en) * | 1993-01-28 | 1997-03-04 | Applied Materials, Inc. | Method of heating and cooling large area substrates and apparatus therefor |
| KR100298820B1 (ko) * | 1995-11-13 | 2001-11-02 | 로데릭 더블류 루이스 | 반도체층간스태거된콘택구조 |
| JP4627621B2 (ja) * | 2002-10-18 | 2011-02-09 | パナソニック株式会社 | 半導体集積回路 |
| JP4396200B2 (ja) * | 2002-10-30 | 2010-01-13 | 株式会社デンソー | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283042A (ja) * | 1987-05-14 | 1988-11-18 | Fuji Electric Co Ltd | 半導体素子 |
-
1988
- 1988-03-25 JP JP63069457A patent/JP2667866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01243552A (ja) | 1989-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02198154A (ja) | 配線の形成方法及びこれを利用した半導体装置 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2667866B2 (ja) | 多層配線構造 | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| US7884478B2 (en) | Semiconductor apparatus | |
| JP4257013B2 (ja) | 半導体集積回路装置 | |
| JP2697592B2 (ja) | 半導体装置のパッド構造 | |
| JP3289999B2 (ja) | 半導体集積回路 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JPH0713962B2 (ja) | 多層配線構造を有する半導体装置 | |
| JP3484914B2 (ja) | 半導体装置 | |
| JPS6180836A (ja) | 多層配線を有する半導体装置 | |
| JP4024736B2 (ja) | ラテラル型半導体装置 | |
| JP3814569B2 (ja) | 集積回路 | |
| JPS61225845A (ja) | 半導体装置 | |
| JPH06196478A (ja) | 半導体装置 | |
| JPH04162669A (ja) | 半導体集積回路 | |
| JPH0513576A (ja) | 半導体集積回路の配線処理方法 | |
| JPH07122672A (ja) | 半導体装置の配線構造 | |
| JPH01207955A (ja) | 半導体装置 | |
| JPH04142744A (ja) | 半導体装置 | |
| JPH01162349A (ja) | 半導体装置の製造方法 | |
| JPH0277139A (ja) | 半導体装置 |