JP3814569B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP3814569B2 JP3814569B2 JP2002243660A JP2002243660A JP3814569B2 JP 3814569 B2 JP3814569 B2 JP 3814569B2 JP 2002243660 A JP2002243660 A JP 2002243660A JP 2002243660 A JP2002243660 A JP 2002243660A JP 3814569 B2 JP3814569 B2 JP 3814569B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- cell
- wiring layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、規則的なパターンで複数のセルが配列された集積回路に関し、とくにセルと外部との境界線での配線層の切断、いわゆる段切れを防止することができるように改良した集積回路に関する。
【０００２】
【従来の技術】
従来の集積回路においては、各セル間の電気的接続を行なうために、セル上をその表面に沿って延びる配線層が設けられるが、この配線層は、セルと外部との境界線で段切れを生じ易い。この段切れの原因は、セルの高さがセル外部の高さと異なること境界部分にで段差が生じること、およびセル境界線近傍に存在する各種高反射率薄膜によるハレーションが起こり易いことである。
【０００３】
【発明が解決しようとする課題】
上記従来例で述べたような原因による段切れを防止するため、従来では、
１）段差の低減、
２）薄膜の反射率低下、
３）ハレーションの影響を受けないようなフォトリソグラフィ技術の適用、
といった、主としてプロセスの改善によってこの問題を回避していた。これらの対策は正統的なものではあるが、プロセスの複雑化、精密化を必要とするため、必然的にコストアップを招く。
【０００４】
本発明は、このようにプロセスの複雑化、精密化招くことなしに、既存のプロセスを用いて段切れの問題を解決することができる集積回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明の集積回路は、複数のセルが規則的なパターンで配列され、各セルが隣接するセルに対して第１の配線層で接続されている集積回路において、前記パターンと外部との境界部分に配されるセル内で、前記第１の配線層は、該第１の配線層からコンタクトホールを介して、前記第１の配線層とは異なる層に接続されており、前記第１の配線層とは異なる層は、拡散層あるいは多結晶シリコン層であり、前記パターンと外部との境界部分では、前記第１の配線層及び前記第１の配線層とは異なる層を含む多層配線構造となることを特徴とする。
【０００８】
【作用】
本発明によれば、設計上の工夫によって、集積回路の製造プロセスを大幅に変更することなく、配線層の段切れの問題に解決することができる。したがって新たなプロセス開発に要する開発期間および開発コストは全く不要となり、また量産時のランニングコストの上昇も伴なわない。
【０００９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１０】
（実施例１）
本発明の一実施例を示す図１において、符号８０１は縦横方向に互いに隣接して配置されたセル、８０２は各セル８０１上を通って互いに平行に延びる複数の配線層、８０４はセル８０１が構成するパターン内とその外部とを分ける境界線であり、通常大きな段差が形成されている部分である。配線層８０２には、この境界線８０４をまたいで、他の部分よりも幅の広い部分８０３が設けられている。すなわち配線層８０２は、この幅広部分８０３において、境界線８０４に沿って延びる段差を横切ることになり、段切れの発生を防止している。
【００１１】
（実施例２）
図２に本発明の第２の実施例を示す。この例では、配線層８０２は、境界線８０４上ではこれに対して斜めに交差する部分８０５を有している。これにより配線層８０２の実効線幅が太くなり、図１の実施例と同様の効果が得られる。
【００１２】
（実施例３）
図３に本発明の第３の実施例を示す。この例では、境界線８０４に隣接するセル８０１上で、配線層８０２は、Ａｌ等の高反射率基板の下を通る、例えば拡散層あるいは多結晶シリコン層８０６に、コンタクトホール８０７を介して接続されている。本実施例では、Ａｌ等の高反射率基板によるハレーションを考慮する必要がない。
【００１３】
この実施例の変形として、境界線８０４に達する前でセル８０１上を延びる配線層８０２以外の、例えば拡散層あるいは多結晶シリコン層の配線にも分岐し、２層配線によって前記境界線をまたぐ構造をとることもできる。
【００１４】
（実施例４）
さらに図４に示した本発明の第４の実施例では、最も外側に位置するセル８０１の外側に、通常のセルとは異なるダミーセル８０８を設け、このダミーセル８０８の外縁に境界線８０４を形成する。また配線層８０２と交点８１０で交差し、かつ相互に平行に延びる複数の別の配線層８０９が設けられている。配線層８０２と他の配線層８０９とが境界線８０４上で交差する部分で最も段切れが生じ易いが、ダミーセル８０８を設けることで境界線８０４上には交点８１０は存在しないので、境界線８０４における配線８０２の段切れは生じない。
【００１５】
他の変形例として、図示しないが、セル中に存在する高反射率パターンをダミーセル中で除去した構造を採用することもできる。この構造によれば、ダミーセル中でのハレーションを防止することが可能となり、境界線での断切れを軽減することができる。
【００１６】
【発明の効果】
以上詳細に説明したように、本発明によれば、設計上の工夫によって、集積回路の製造プロセスを大幅に変更することなく、既存のプロセスでセル境界線上での配線の断切れを防止することができる。したがって新たなプロセス開発に要する開発期間および開発コストは全く不要となり、また量産時のランニングコストの上昇も伴なわないという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による集積回路の部分平面図である。
【図２】本発明の第２の実施例による集積回路の部分平面図である。
【図３】本発明の第３の実施例による集積回路の部分平面図である。
【図４】本発明の第４の実施例による集積回路の部分平面図である。
【符号の説明】
８０１ セル
８０２ 配線層
８０３ 幅広部分
８０４ 境界線
８０５ 斜めに交差する部分
８０６ 拡散層あるいは多結晶シリコン層
８０７ コンタクトホール
８０８ ダミーセル
８０９ 別の配線層
８１０ 交点
Claims (2)
- 複数のセルが規則的なパターンで配列され、各セルが隣接するセルに対して第１の配線層で接続されている集積回路において、前記パターンと外部との境界部分に配されるセル内で、前記第１の配線層は、該第１の配線層からコンタクトホールを介して、前記第１の配線層とは異なる層に接続されており、前記第１の配線層とは異なる層は、拡散層あるいは多結晶シリコン層であり、前記パターンと外部との境界部分では、前記第１の配線層及び前記第１の配線層とは異なる層を含む多層配線構造となることを特徴とする集積回路。
- 前記多層配線構造は、２層配線構造であることを特徴とする請求項１に記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243660A JP3814569B2 (ja) | 2002-08-23 | 2002-08-23 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002243660A JP3814569B2 (ja) | 2002-08-23 | 2002-08-23 | 集積回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4358741A Division JPH06204236A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置、半導体製造装置、集積回路、半導体装置の製造方法および半導体製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179060A JP2003179060A (ja) | 2003-06-27 |
| JP3814569B2 true JP3814569B2 (ja) | 2006-08-30 |
Family
ID=19196497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002243660A Expired - Fee Related JP3814569B2 (ja) | 2002-08-23 | 2002-08-23 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814569B2 (ja) |
-
2002
- 2002-08-23 JP JP2002243660A patent/JP3814569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179060A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1087494C (zh) | 用于制造半导体器件的接触掩模 | |
| KR100269506B1 (ko) | 반도체 집적 회로와 그 제조 방법 | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JPS6343895B2 (ja) | ||
| JP3814569B2 (ja) | 集積回路 | |
| US20040072415A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3820326B2 (ja) | 半導体メモリ装置とその作製方法 | |
| JP4901302B2 (ja) | 半導体集積回路 | |
| JP2667866B2 (ja) | 多層配線構造 | |
| KR19990078099A (ko) | 반도체장치 및 그 제조방법 | |
| JP3437801B2 (ja) | 半導体装置のための配線構造および配線形成方法 | |
| US7233070B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20030076375A (ko) | 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치 | |
| JP3178894B2 (ja) | 半導体装置 | |
| JPH065803A (ja) | 半導体メモリ | |
| JP2003131258A (ja) | 液晶表示装置 | |
| JPH0435065A (ja) | マスタスライス半導体集積回路装置 | |
| JPH0677429A (ja) | 半導体記憶装置 | |
| JP2001053143A (ja) | 半導体装置の製造方法と半導体装置 | |
| JPH03278560A (ja) | 半導体装置 | |
| JP3777532B2 (ja) | 表示パネルの製造方法 | |
| JP2693750B2 (ja) | 半導体装置 | |
| JPH0277139A (ja) | 半導体装置 | |
| KR100423532B1 (ko) | 반도체 소자의 본딩 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |