JPH0265265A - 半導体ケース - Google Patents
半導体ケースInfo
- Publication number
- JPH0265265A JPH0265265A JP63216788A JP21678888A JPH0265265A JP H0265265 A JPH0265265 A JP H0265265A JP 63216788 A JP63216788 A JP 63216788A JP 21678888 A JP21678888 A JP 21678888A JP H0265265 A JPH0265265 A JP H0265265A
- Authority
- JP
- Japan
- Prior art keywords
- case
- lead terminals
- semiconductor
- external lead
- contact pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract 4
- 238000005452 bending Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体ケースに関し、特に配線基板上に表面実
装される半導体ケースの外部リード端子の構造に関する
。
装される半導体ケースの外部リード端子の構造に関する
。
［従来の技術］
従来、この種の表面実装用の半導体ケースは、ベレット
若しくはチップと内部リードとをワイヤポンディング等
により接続し、これらを樹脂によって封止する構造を有
していた。そして、この半導体ケースの各辺からは、配
線基板上の接点パッド（接点）とでｈ田等により接続さ
れる外部リード端子が導出されている。
若しくはチップと内部リードとをワイヤポンディング等
により接続し、これらを樹脂によって封止する構造を有
していた。そして、この半導体ケースの各辺からは、配
線基板上の接点パッド（接点）とでｈ田等により接続さ
れる外部リード端子が導出されている。
第３図は、このような半導体ケースの外観構成を示す斜
視図、第４図は該半導体ケースの外部リード端子の位置
に対応して配置された配線基板上の接点パッドの平面図
である。
視図、第４図は該半導体ケースの外部リード端子の位置
に対応して配置された配線基板上の接点パッドの平面図
である。
第３図に示す半導体ケースは、フォードタイプのもので
あり、ケースボディ１の各辺から複数の外部リード端Ｙ
゛２が突出している。これらの外部リード端子２の長さ
は一定で、かつこれらの先端は配線基板との好適な接続
を成すように同−下面を有している。
あり、ケースボディ１の各辺から複数の外部リード端Ｙ
゛２が突出している。これらの外部リード端子２の長さ
は一定で、かつこれらの先端は配線基板との好適な接続
を成すように同−下面を有している。
配線基板」二の接点パッド３は、第４図に示すように、
を導体ケースの各外部リード端子−２と対応して配置さ
れている。
を導体ケースの各外部リード端子−２と対応して配置さ
れている。
［発明が解決しようとする課題］
しかしなから、−ト述した従来の半導体ケースは、外部
リード端子２の長さは一定長であり、従って配線基板−
にの接点パッド３も常に同一線上に位置する構成となっ
ており、多くの外部リード端子を有する半導体ケースで
は、ケース自体を小さくし、表面実装密度を増すために
は、外部リードピッチを狭める必要がある。
リード端子２の長さは一定長であり、従って配線基板−
にの接点パッド３も常に同一線上に位置する構成となっ
ており、多くの外部リード端子を有する半導体ケースで
は、ケース自体を小さくし、表面実装密度を増すために
は、外部リードピッチを狭める必要がある。
反面、部品搭載面からはハンダブリッヂ等の製造不良を
おさえるためには、少なくともある 定間隔のリードピ
ッチが必要てあり、現状の外部リード端子の構造ではケ
ースサイズを小さくできないという欠点があった。
おさえるためには、少なくともある 定間隔のリードピ
ッチが必要てあり、現状の外部リード端子の構造ではケ
ースサイズを小さくできないという欠点があった。
［課題を解決するための手段］
本発明は１−記課題を解決し、配線上り板１−に高密度
の実装置杜能な半導体ケースを提供することをｌＩ的と
する。
の実装置杜能な半導体ケースを提供することをｌＩ的と
する。
１−記［」的を達成するために、本発明に係る゛ｒ−導
体ケースは、少なくとも封１１−４容器の一辺から複数
の外部リード端子が導出された゛ト導体ケースにおいて
、上記外部リード端子に対応して配置された配線基板上
の接点パッドを千鳥状にするため、上記外部リード端ｒ
−の長さを各々変えたものである。
体ケースは、少なくとも封１１−４容器の一辺から複数
の外部リード端子が導出された゛ト導体ケースにおいて
、上記外部リード端子に対応して配置された配線基板上
の接点パッドを千鳥状にするため、上記外部リード端ｒ
−の長さを各々変えたものである。
［実施例］
次に、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例による半導体ケースの外観構
成を示す斜視図であり、第２図は第１図の了−導体ケー
スを搭載する配線基板−トの接点パッドの配置を示す平
面図である。
成を示す斜視図であり、第２図は第１図の了−導体ケー
スを搭載する配線基板−トの接点パッドの配置を示す平
面図である。
第１図に示すように、本実施例による半導体ケースはフ
ォードタイプのものであり、ケースボディ１の各辺から
は各々複数の外部リード端ｒ４が導出されている。これ
らの外部リード端子−４は、樹脂成形されたケースボデ
ィ１内の内部リード（図中省略）と接続され、詠内部リ
ードはケースボディ内でチップにワイヤホンティング等
によって接続されている。
ォードタイプのものであり、ケースボディ１の各辺から
は各々複数の外部リード端ｒ４が導出されている。これ
らの外部リード端子−４は、樹脂成形されたケースボデ
ィ１内の内部リード（図中省略）と接続され、詠内部リ
ードはケースボディ内でチップにワイヤホンティング等
によって接続されている。
各辺から突出している各外部リード端子−４は、内部リ
ードからの延長部４ａと、この延長部４ａをクランク状
に折曲し、表面実装の際配線Ｊ、ｔｊ板上の接点バッド
５に対しほぼ同−平面を打する先端部４ｂとから構成さ
れている。これらの各外部リード端子４は、１ビンごと
に各々の延長部４ａの長さ、即ち接点バッド５と接続さ
れる先端部４ｂの突出位置か交互に異なっている。
ードからの延長部４ａと、この延長部４ａをクランク状
に折曲し、表面実装の際配線Ｊ、ｔｊ板上の接点バッド
５に対しほぼ同−平面を打する先端部４ｂとから構成さ
れている。これらの各外部リード端子４は、１ビンごと
に各々の延長部４ａの長さ、即ち接点バッド５と接続さ
れる先端部４ｂの突出位置か交互に異なっている。
配線基板１．の接点バッド５は、第２図に小ずように、
外部リード端子４の先端部４ｂの位置と対応して千鳥状
に配置され、各外部リード端子４と例えば−Ｙ、Ｉｒ’
１等により接続されるようになっている。
外部リード端子４の先端部４ｂの位置と対応して千鳥状
に配置され、各外部リード端子４と例えば−Ｙ、Ｉｒ’
１等により接続されるようになっている。
このように、本実施例によれば、外部リード端ｒ４の長
さを１ピンおきに変え、配線基板ｌ−の接点バッド５と
の接続位置を異ならしめることにより、ケースボディ１
を小さくしたり、あるいはピン数を増加しても、所望の
リードピッチ幅を確保でき、従来よりも半導体ケースの
実装密度を向上できる。
さを１ピンおきに変え、配線基板ｌ−の接点バッド５と
の接続位置を異ならしめることにより、ケースボディ１
を小さくしたり、あるいはピン数を増加しても、所望の
リードピッチ幅を確保でき、従来よりも半導体ケースの
実装密度を向上できる。
尚、本実施例では、フォード型の半導体ケースを対象に
したが、これに限らずＤＩＲ（デュアルインラインパッ
ケージ）等であってもよい。
したが、これに限らずＤＩＲ（デュアルインラインパッ
ケージ）等であってもよい。
又、外部リード端子４の形状も、第１図に示すものに限
定されるものではない。
定されるものではない。
［発明の効果］
以−１説明したように本発明は、少なくとも封止容器の
−・辺から複数の外部リード端子が導出された半導体ケ
ースにおいて、上記外部リード端子に対応して配置され
た配線基板上の接点パッドを千鳥状にするため、上記外
部リード端子の長さを各々変えたことにより、接点パッ
ドの形状を大きくでき、かつリードピッチ幅を広くでき
、配線基板上への搭載時に問題となるハンダブリッヂ等
の製造不良を大幅に低減できる。
−・辺から複数の外部リード端子が導出された半導体ケ
ースにおいて、上記外部リード端子に対応して配置され
た配線基板上の接点パッドを千鳥状にするため、上記外
部リード端子の長さを各々変えたことにより、接点パッ
ドの形状を大きくでき、かつリードピッチ幅を広くでき
、配線基板上への搭載時に問題となるハンダブリッヂ等
の製造不良を大幅に低減できる。
更に、本発明によればビン数が多くなればなるほどその
効果は明白であり、多ピン半導体のケースサイズ設定時
に部品搭載等の製造面からくる制約を軽減しケースサイ
ズを小さくでき、基板トの実装密度も向上できる効果が
ある。
効果は明白であり、多ピン半導体のケースサイズ設定時
に部品搭載等の製造面からくる制約を軽減しケースサイ
ズを小さくでき、基板トの実装密度も向上できる効果が
ある。
第１図は本発明の一実施例による゛ｒ−導体ケースの外
観構成を示す斜視図、第２図は第１図の半導体ケースを
搭載する配線基板上の接点パッドの配置を示す平面図、
第３図は従来の゛Ｌ導体ケースの外観構成を示す斜視図
、第４図は第３図の半導体ケースを搭載する配線基板上
の接点パッドの配置を示す平面図である。 １：ケースボディ ２．４：外部リード端子３．５：接
点パッド
観構成を示す斜視図、第２図は第１図の半導体ケースを
搭載する配線基板上の接点パッドの配置を示す平面図、
第３図は従来の゛Ｌ導体ケースの外観構成を示す斜視図
、第４図は第３図の半導体ケースを搭載する配線基板上
の接点パッドの配置を示す平面図である。 １：ケースボディ ２．４：外部リード端子３．５：接
点パッド
Claims (1)
- 少なくとも封止容器の一辺から複数の外部リード端子
が導出された半導体ケースにおいて、上記外部リード端
子に対応して配置された配線基板上の接点パッドを千鳥
状にするため、上記外部リード端子の長さを各々変えた
ことを特徴とする半導体ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216788A JPH0265265A (ja) | 1988-08-31 | 1988-08-31 | 半導体ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63216788A JPH0265265A (ja) | 1988-08-31 | 1988-08-31 | 半導体ケース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0265265A true JPH0265265A (ja) | 1990-03-05 |
Family
ID=16693892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63216788A Pending JPH0265265A (ja) | 1988-08-31 | 1988-08-31 | 半導体ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0265265A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211267A (ja) * | 1991-09-10 | 1993-08-20 | Samsung Electron Co Ltd | パッケージ及び半導体パッケージ装置のためのランドパターン |
| JPH05259356A (ja) * | 1992-03-13 | 1993-10-08 | Nippon Avionics Co Ltd | 表面実装型部品及びプリント配線板 |
| JPH06104374A (ja) * | 1991-01-04 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 電子回路パッケージ並びにその導体の成形加工装置及び成形加工方法 |
| US5669136A (en) * | 1994-06-24 | 1997-09-23 | International Business Machines Corporation | Method of making high input/output density MLC flat pack |
-
1988
- 1988-08-31 JP JP63216788A patent/JPH0265265A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104374A (ja) * | 1991-01-04 | 1994-04-15 | Internatl Business Mach Corp <Ibm> | 電子回路パッケージ並びにその導体の成形加工装置及び成形加工方法 |
| US5675884A (en) * | 1991-01-04 | 1997-10-14 | International Business Machines Corporation | Apparatus for multilayer conductor chip packaging |
| US5768770A (en) * | 1991-01-04 | 1998-06-23 | Horton; Raymond Robert | Electronic packaging shaped beam lead fabrication |
| JPH05211267A (ja) * | 1991-09-10 | 1993-08-20 | Samsung Electron Co Ltd | パッケージ及び半導体パッケージ装置のためのランドパターン |
| JPH05259356A (ja) * | 1992-03-13 | 1993-10-08 | Nippon Avionics Co Ltd | 表面実装型部品及びプリント配線板 |
| US5669136A (en) * | 1994-06-24 | 1997-09-23 | International Business Machines Corporation | Method of making high input/output density MLC flat pack |
| US5790386A (en) * | 1994-06-24 | 1998-08-04 | International Business Machines Corporation | High I/O density MLC flat pack electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783861A (en) | Semiconductor package and lead frame | |
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| KR0135734B1 (ko) | 반도체장치 | |
| US5324985A (en) | Packaged semiconductor device | |
| KR100263014B1 (ko) | 비용을 저감한 범용 기판 및 그의 제조 방법 | |
| JPH0265265A (ja) | 半導体ケース | |
| US5251107A (en) | Semiconductor package | |
| US20020014691A1 (en) | Multiple line grid array package | |
| JPH06302638A (ja) | 半導体装置 | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| TWI677956B (zh) | 用於半導體封裝結構的萬用轉接電路層 | |
| US7821112B2 (en) | Semiconductor device with wire-bonding on multi-zigzag fingers | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| KR100349561B1 (ko) | Ｌｓｉ 패키지 및 그 인너리드 배선방법 | |
| KR100235498B1 (ko) | 반도체 패키지 | |
| KR100196992B1 (ko) | 리드 프레임 및 이를 구비한 칩 스케일 패키지 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH0685142A (ja) | Ｉｃ用パッケージ | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH04170057A (ja) | Ｉｃパッケージ | |
| JPH0621310A (ja) | 表面実装型半導体装置 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| JPS62266855A (ja) | 半導体パツケ−ジと実装方法 |