JPS6243160A - 電極構造 - Google Patents

電極構造

Info

Publication number
JPS6243160A
JPS6243160A JP60183629A JP18362985A JPS6243160A JP S6243160 A JPS6243160 A JP S6243160A JP 60183629 A JP60183629 A JP 60183629A JP 18362985 A JP18362985 A JP 18362985A JP S6243160 A JPS6243160 A JP S6243160A
Authority
JP
Japan
Prior art keywords
electrodes
bonding pad
bonding
flat plate
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60183629A
Other languages
English (en)
Inventor
Hiroyuki Seto
弘之 瀬戸
Katsuhiko Tanaka
克彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP60183629A priority Critical patent/JPS6243160A/ja
Publication of JPS6243160A publication Critical patent/JPS6243160A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Radiation Pyrometers (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、並列状に配列された多数の受光部からなり、
各受光部間に静電結合を有するデバイスに関する。
（従来の技術） 焦電型赤外線検出素子は、焦電材料と一対の電極とから
なる熱型の光検出素子である。焦電材料は、光を吸収し
温度が上昇すると、表面に電荷を生じる。この電荷を電
気的に検出する。この供電型の光検出素子の特徴は、感
度の光波長依存性が少ないことであり、また、常温にお
いて比較的応答か速く高感度てあることであるっ 素子を並列状に配置したりニアアレイ型の赤外線検出素
子は、空間分解能をよくするｆ二めに、できるだけ微細
な構造にすることが望ましい。しかし、微細な配列にす
ると、隣接４−る素子間の熱拡散による熱的クロストー
クや、隣接する眉極間の浮遊容徹による電気的クロスト
ークか生しる。
熱的クロストークを減少させるｆこめに、たとえば特開
昭５７−１２０８３０号公報においては、感光部を空間
的に分離している。
（発明の解決すべき問題点） 電気的クロストークは、隣接４−るボンディングパッド
間の容量による静電結合から生しる乙のがある。第４図
に、従来の引出７ｒＬＧＶ　７＆びポンディングパット
部分の構造の一例を示す。（Ｉ＝、主材料の平板１に、
並列状に配置されている素子の受光部（図示せず）から
の引出電極２ａ　、２ｂ　、２ｃ　、　　と、引出電極
にそれぞれ接続されろホンディックパット部３ａ　、３
ｂ　、３ｃ　、　　か並列状に配置されている。
ボンディングパッド部３ａ　、３ｂ　、３ｃ　、　　は
、長方形であり、素子の数か多いため、両隣のボンディ
ングパッド部と短い間を隔てて配置されている。
この構造では、ホンディングバット間の容量が大きい。
したがって、隣接する素子との浮遊容量による電気的結
合のため、素子の出力電圧にクロストークが発生し、分
解能の低下を沼いていた。
同様な電気的クロストークは、一般に、並列状に配列さ
れた多数の受光部からなるデバイスにおいて、谷素子の
ボンディングパッド間に静電結合を有するデバイスにお
いて生じる。
本発明の目的は、電極間の静電結合によるクロストーク
を減少させた電極構造を提供することである。
（問題点を解決するための手段） 本発明に係る電極構造は、複数の受光部を並列状に配置
してなるセンサアレイの電極構造において、ボンデ。・
ングパソド部の位置か、隣接するボンディングパッド部
と段違いになっていることを特徴とする。
（作　用） 隣接するボンディングパッド部の位置を段違いにオろこ
とによ−）で、隣接するボンディングパッド間の浮遊容
量による電気的り〔１ストークを減少させろ。
（実施例） 以下、添付の図面を参照して本発明の詳細な説明する。
第１図〜第３図に示す電極構造においては、素子材料平
板１の表面に、第４図の場合と同様に、平板ｌに線状に
配置されている素子の受光部（図示せず）からの引出電
極２ａ、２ｂ、２ｃ、　　と、引出電極にそれぞれ接続
されるポンディングパッド部１３ａ、　Ｉ　３ｂ、　Ｉ
　３ｃ、−；２３ａ、２３ｂ、２３ｃ、−；３３ａ、３
３ｂ、３３ｃ、　　が交互に段違いに配置されている。
電極２ａ、２ｂ、２ｃ、−：１３ａ、１３ｂ、＋３ｃ。
：　　２３ａ、２３ｂ、２３ｃ、−＋　３３ａ、３３ｂ
、３３ｃ。
・・・は、銀を選択エツチングして形成する。
第１図に示す電極構造においては、ボンディングペット
部１３ａ、　ｌ　３ｂ、　ｌ　３ｃ、−は、ひし形状で
あり、引出電極方向において隣接するボンディングパッ
ド部と段違いになっている。このため浮遊容量は、第１
図に示した従来例に比べて、約２／３に低減し、したか
って、電気的クロストークも減少し、分解能が向上した
。一方、ボンディングのための有効面積はあまり小さく
ならないので、ボンディング工程において、問題は生じ
なかった。
第２図に示す電極構造においては、ボンディングパッド
部２３ａ、２３ｂ、２３ｃ、・・は、円杉型である。第
１図に示した実施例と同様に、引出電極方向において隣
接するボンディングパッド部と段違いになっており、浮
遊容量は減少し、電気的クロストークか低減する。一方
、ボンディングのための有効面積もあまり小さくならな
い。
第３図に示す電極構造においては、ボンディングパノド
Ｈ３３ａ、３３ｂ、３３ｃ、・・の形状は、第４図に示
した従来例と同じく長方形であるが、隣接するボンディ
ングパッド部は、各々の位置を引出電極方向に交互にず
らしてあり、隣接するボンディングパッド部との間隔を
拡げている。これにより浮遊容量は減少し、クロストー
クが低減する。
なお、破線で示すように、ボンディングパッド部３３ａ
、３３ｂ、３３ｃ、・の角部をカットしてもよい。
（発明の効果） 本発明により、電極間の浮遊容量の減少により電気的ク
ロストークが減少し、分解能が向上できた。
【図面の簡単な説明】
第１図〜第３図は、それぞれ、本発明の実施例の電極構
造の平面図である。 第４図は、従来の電極構造の平面図である。 ２　ａ、　２　ｂ、　２　ｃ、・・・・・・引出電極、
１３ａ、　Ｉ　３ｂ、　ｌ　３ｃ、・：　２３ａ、２３
ｂ、２３ｃ、・；３３ａ、３３ｂ、３３ｃ、・　　ボン
ディングベッド部。 特許出願人　　　　株式会社村田製作所代　　理　　人
　弁理士　前出　葆　はが２名第４図 第２図 第１　図 拍３図

Claims (1)

    【特許請求の範囲】
  1. （１）複数の受光部を並列状に配置してなるセンサアレ
    イの電極構造において、 ボンディングパッド部の位置が、隣接するボンディング
    パッド部と段違いになっていることを特徴とする電極構
    造。
JP60183629A 1985-08-20 1985-08-20 電極構造 Pending JPS6243160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60183629A JPS6243160A (ja) 1985-08-20 1985-08-20 電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60183629A JPS6243160A (ja) 1985-08-20 1985-08-20 電極構造

Publications (1)

Publication Number Publication Date
JPS6243160A true JPS6243160A (ja) 1987-02-25

Family

ID=16139112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60183629A Pending JPS6243160A (ja) 1985-08-20 1985-08-20 電極構造

Country Status (1)

Country Link
JP (1) JPS6243160A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH0265180A (ja) * 1988-08-30 1990-03-05 Fujitsu Ltd 多素子型光検知素子
JPH0682530U (ja) * 1993-11-08 1994-11-25 呉羽化学工業株式会社 焦電素子装置
US5669136A (en) * 1994-06-24 1997-09-23 International Business Machines Corporation Method of making high input/output density MLC flat pack
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH0265180A (ja) * 1988-08-30 1990-03-05 Fujitsu Ltd 多素子型光検知素子
JPH0682530U (ja) * 1993-11-08 1994-11-25 呉羽化学工業株式会社 焦電素子装置
US5669136A (en) * 1994-06-24 1997-09-23 International Business Machines Corporation Method of making high input/output density MLC flat pack
US5790386A (en) * 1994-06-24 1998-08-04 International Business Machines Corporation High I/O density MLC flat pack electronic component
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures

Similar Documents

Publication Publication Date Title
JP3313375B2 (ja) センサマトリックス
JP4414646B2 (ja) 光検出装置
US4029962A (en) Arrays for infrared image detection
US5457318A (en) Thermal detector apparatus and method using reduced thermal capacity
JPH0431231B2 (ja)
JPS62113468A (ja) 光電変換装置
US4327291A (en) Infrared charge injection device imaging system
JPS6449921A (en) Infrared detector element array
JPS62101242U (ja)
JP2001291853A (ja) 半導体エネルギー検出素子
US9917118B2 (en) Photodetector array and method of manufacture
JPS6243160A (ja) 電極構造
JPH11248540A (ja) 焦電型赤外線検知素子
JP3107585B2 (ja) 二次元光入射位置検出素子
JP2931122B2 (ja) 一次元光位置検出素子
JPS6239044A (ja) 電極構造
JP2616654B2 (ja) 一次元焦電型センサアレイ
EP0345049B1 (en) Thermal imaging device
JP2621159B2 (ja) 半導体放射線位置検出装置
JP3235298B2 (ja) 焦電型赤外線アレイセンサ
JPH0620160B2 (ja) 半導体位置検出器
JPS6269671A (ja) イメ−ジセンサ
JPH0750428A (ja) 半導体放射線検出器
EP0159840B1 (en) Radiation detector arrays
JPS62123324A (ja) 焦電形赤外線検出素子