JP4414646B2 - 光検出装置 - Google Patents
光検出装置 Download PDFInfo
- Publication number
- JP4414646B2 JP4414646B2 JP2002334072A JP2002334072A JP4414646B2 JP 4414646 B2 JP4414646 B2 JP 4414646B2 JP 2002334072 A JP2002334072 A JP 2002334072A JP 2002334072 A JP2002334072 A JP 2002334072A JP 4414646 B2 JP4414646 B2 JP 4414646B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photodiodes
- integration circuit
- circuit
- common wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 202
- 230000010354 integration Effects 0.000 claims description 54
- 238000001514 detection method Methods 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 36
- 230000000875 corresponding effect Effects 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
- H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/32—Transforming X-rays
Description
【０００１】
【発明の属する技術分野】
本発明は、配列された複数のフォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１次元状または２次元状に配列された複数のフォトダイオードと、アンプおよび容量素子を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が容量素子に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された受光面へ入射する光が検出される。
【０００３】
このような光検出装置として特許文献１に開示されたものが知られている。この特許文献１に開示された光検出装置では、複数のフォトダイオードに対して１つの積分回路が設けられ、また、各フォトダイオードと積分回路の入力端との間にスイッチが設けられている。また、この光検出装置では、第１基板上に複数のフォトダイオードが形成され、第２基板上に積分回路が形成されており、第１基板の端部と第２基板の端部とがワイヤボンディングで接続されている。そして、複数のスイッチそれぞれが順次に閉じることにより、第１基板上の複数のフォトダイオードそれぞれで発生した電荷が順次に第２基板上の積分回路に入力して、その電荷の量に応じた電圧値が順次に積分回路の出力端より出力される。この光検出装置は、画素数の増加や高密度化が可能である。
【０００４】
【特許文献１】
特開２００１−２４２２５３号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記の従来の光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動の為の配線の経路は、第１基板上における各フォトダイオードから端部へ至るまでの配線経路と、第１基板の端部から第２基板の端部へ至るまでのボンディングワイヤと、第２基板上における端部から積分回路の入力端へ至るまでの配線経路と、を含むものとなっている。このように配線が長いと、この配線における寄生容量が大きい。それ故、上記の従来の光検出装置では、積分回路から出力される電圧値に含まれる雑音が大きく、正確な光検出をすることができない。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、画素数の増加や高密度化が可能であって正確な光検出をすることができる光検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生するＮ個（Ｎは２以上の整数）のフォトダイオードと、(2) Ｎ個のフォトダイオードそれぞれに対応して設けられ、各々に対応するフォトダイオードに第１端が接続され、この第１端と第２端との間が電気的に開閉が可能であるＮ個のスイッチと、(3) Ｎ個のスイッチそれぞれの第２端に共通に接続された共通配線と、(4) 共通配線に入力端が接続され、この入力端より入力した電荷を蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、を備えることを特徴とする。さらに、本発明に係る光検出装置は、(a) 第１基板にＮ個のフォトダイオードが設けられ、(b) 第２基板にＮ個のスイッチ、共通配線および積分回路が設けられ、(c) 第１基板と第２基板とが互いにバンプ接続されていて、フォトダイオードとスイッチの第１端とが互いに電気的に接続されており、(d) 第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、ボンディングパッドが設けられた領域内に、Ｎ個のスイッチ、共通配線および積分回路が設けられており、(e) 第１基板および第２基板それぞれの面に対して垂直な方向に見たときに、第２基板の外枠が、第１基板の外枠と一致するか、或いは、第１基板の外枠より内側にある、ことを特徴とする。
【０００８】
本発明に係る光検出装置では、Ｎ個のスイッチそれぞれが順次に閉じ、これにより、Ｎ個のフォトダイオードそれぞれから順次に、そのフォトダイオードへの入射光の強度に応じた量の電荷が出力され、その電荷は、フォトダイオードが設けられた第１基板からバンプ接続を経て第２基板へ移動し、第２基板上のスイッチおよび共通配線を経て積分回路の入力端に入力する。そして、第２基板上の積分回路の出力端より、フォトダイオードで発生した電荷の量に応じた電圧値が出力される。このようにして、この光検出装置は、Ｎ個のフォトダイオードが配列されている第１基板に入射した光を検出することができる。
【０００９】
また、この光検出装置では、フォトダイオードが設けられた第１基板と、共通配線および積分回路などが設けられた第２基板とは、互いにバンプ接続されている。さらに、第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、共通配線および積分回路などが設けられている。このような構成としたことにより、本発明に係る光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路から出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板上には積分回路などの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。
【００１０】
本発明に係る光検出装置は、Ｎ個のフォトダイオードそれぞれから積分回路の入力端へ至るまでの電荷移動経路に沿った距離のうちの最大距離が最小となる位置において、共通配線に積分回路の入力端が接続されているのが好適である。この場合、電荷移動経路の更なる短縮、寄生容量の更なる低減、および、積分回路からの出力電圧値に含まれる雑音の更なる低減、が可能となる。
【００１１】
本発明に係る光検出装置は、第１基板におけるＮ個のフォトダイオードの配置のピッチより、第１基板と第２基板との間のバンプ接続におけるバンプの配置のピッチが短いのが好適である。この場合にも、電荷移動経路の更なる短縮、寄生容量の更なる低減、および、積分回路からの出力電圧値に含まれる雑音の更なる低減、が可能となる。また、第１基板より第２基板を小さくすることが容易となり、複数の光検出装置を配列する際に、フォトダイオードが設けられている各々の第１基板を極めて接近させて又は接触させて配列することができる。
【００１２】
本発明に係る光検出装置は、Ｎ個のフォトダイオード、Ｎ個のスイッチ、共通配線および積分回路を１組として、これらをＭ組（Ｍは２以上の整数）備え、さらに、これらＭ組それぞれについて、(a) 第１基板にＮ個のフォトダイオードが設けられ、(b) 第２基板にＮ個のスイッチ、共通配線および積分回路が設けられ、(c) 第１基板と第２基板とが互いにバンプ接続されていて、フォトダイオードとスイッチの第１端とが互いに電気的に接続されており、(d) 第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、ボンディングパッドが設けられた領域内に、Ｎ個のスイッチ、共通配線および積分回路が設けられており、(e) 第１基板および第２基板それぞれの面に対して垂直な方向に見たときに、第２基板の外枠が、第１基板の外枠と一致するか、或いは、第１基板の外枠より内側にあるのが好適である。この場合には、第１基板上にＭ×Ｎ個のフォトダイオードが配列されていて、画素数の更なる増加が可能となる。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
先ず、本実施形態に係る光検出装置１の回路構成について、図１〜図３を用いて説明する。
【００１５】
図１は、本実施形態に係る光検出装置１の構成図である。この図に示される光検出装置１は、Ｍ組のユニットＵ1〜ＵMを備えている。各ユニットＵmは、互いに同様の構成を有しており、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,N、Ｎ個のスイッチＳＷm,1〜ＳＷm,N、１個の積分回路１０m、１個のＣＤＳ（Correlated Double Sampling、相関二重サンプリング）回路２０m および １個のサンプルアンドホールド回路（以下「ホールド回路」と言う。）３０m を備えている。ここで、Ｍは１以上の整数であり、Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、また、以下に現れるｎは１以上Ｎ以下の各整数である。
【００１６】
各フォトダイオードＰＤm,nは、入射光強度に応じた量の電荷を発生するものである。スイッチＳＷm,nは、フォトダイオードＰＤm,nに対応して設けられており、その第１端が該フォトダイオードＰＤm,nに接続されており、その第２端が共通配線５０mに接続されている。スイッチＳＷm,nは、第１端と第２端との間が電気的に開閉が可能である。共通配線５０mは、ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,Nそれぞれの第２端に共通に接続されている。
【００１７】
積分回路１０mは、共通配線５０mに入力端が接続され、この入力端より入力した電荷を容量素子に蓄積して、この容量素子に蓄積されている電荷の量に応じた電圧値を出力端より出力する。ＣＤＳ回路２０mは、積分回路１０mより出力された電圧値を入力し、その入力した電圧値の一定時間の変動分を表す電圧値を出力する。ホールド回路３０mは、ＣＤＳ回路２０mより出力された電圧値を入力し、その電圧値を一定期間に亘って保持し出力する。
【００１８】
図２は、本実施形態に係る光検出装置１に含まれる積分回路１０mの回路図である。この図に示される積分回路１０mは、共通配線５０mに接続された入力端と出力端との間に並列にアンプＡ，容量素子ＣおよびスイッチＳＷを有している。スイッチＳＷが閉じることにより、容量素子Ｃが放電されて、積分回路１０mの出力端より出力される電圧値が初期化される。一方、スイッチＳＷが開いているときには、共通配線５０mを経て入力端に入力した電荷が容量素子Ｃに蓄積され、この容量素子Ｃに蓄積されている電荷の量に応じた電圧値が出力端より出力される。
【００１９】
図３は、本実施形態に係る光検出装置１に含まれるユニットＵmおよび制御回路４０の構成図である。制御回路４０は、光検出装置１の全体の動作を制御するものであり、光検出装置１において１つのみ設けられていればよい。具体的には、制御回路４０は、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,Nそれぞれを順次に閉じて、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれを順次に積分回路１０mの入力端に電気的に接続させる。制御回路４０は、積分回路１０mに含まれるスイッチＳＷの開閉を制御して、積分回路１０mにおける初期化および積分動作のタイミングを制御する。また、制御回路４０は、ＣＤＳ回路２０mおよびホールド回路３０mそれぞれの動作のタイミングをも制御する。
【００２０】
また、図３に示されるように、本実施形態に係る光検出装置１は、第１基板１００および第２基板２００の２つの基板上に分割されている。すなわち、第１基板１００上には、Ｍ×Ｎ個のフォトダイオードＰＤ1,1〜ＰＤM,NがＭ行Ｎ列に配列されている。また、第２基板２００上には、Ｍ×Ｎ個のスイッチＳＷ1,1〜ＳＷM,N、Ｍ個の積分回路１０1〜１０M、Ｍ個のＣＤＳ回路２０1〜２０M、Ｍ個のホールド回路３０1〜３０M および １個の制御回路４０ が配置されている。そして、第１基板１００と第２基板２００とが互いにバンプ接続されている。
【００２１】
第１基板１００に光が入射すると、各ユニットＵmにおいて、閉じているスイッチＳＷm,nに対応するフォトダイオードＰＤm,nから、そのフォトダイオードＰＤm,nへの入射光の強度に応じた量の電荷が出力され、その電荷は、第１基板１００からバンプ接続を経て第２基板２００へ移動し、第２基板２００上のスイッチＳＷm,nおよび共通配線５０mを経て積分回路１０mの入力端に入力する。そして、第２基板２００上の積分回路１０mの出力端より、フォトダイオードＰＤm,nで発生した電荷の量に応じた電圧値が出力される。さらに、第２基板２００上のＣＤＳ回路２０mより、積分回路１０mより出力された電圧値の一定時間の変動分を表す電圧値が出力され、第２基板２００上のホールド回路３０mにより、ＣＤＳ回路２０mより出力された電圧値が一定期間に亘って保持され出力される。各ユニットＵmにおいて、Ｎ個のスイッチＳＷm,1〜ＳＷm,Nそれぞれが順次に閉じて、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれから出力された電荷について同様の処理が順次になされる。
【００２２】
次に、本実施形態に係る光検出装置１における第１基板１００と第２基板２００との間の配置関係および電気的接続について、図４〜図７を用いて詳細に説明する。
【００２３】
図４は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。本実施形態に係る光検出装置１では、第１基板１００と第２基板２００とが互いにバンプ接続されていて、第１基板１００上のフォトダイオードＰＤm,nと、第２基板２００上のスイッチＳＷm,nの第１端とが、互いに電気的に接続されている。そして、この図に示されるように、それぞれの基板が光の入射方向に重なるように積層されて実装されている。また、この積層方向（各基板の面に対して垂直な方向）に見たときに、第２基板２００の外枠は、第１基板１００の外枠と一致するか、或いは、第１基板１００の外枠より内側にあるのが好適である。このような第１基板１００および第２基板２００それぞれのサイズの関係は、第１基板１００と第２基板２００とをバンプ接続することにより可能である。そして、このようにすることにより、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。
【００２４】
図５は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００２５】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。また、第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、ボンディングパッド１２４とオーミック接続を形成するｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２と、保護層１２２を貫通してｎ+型不純物層１２１と電気的に接続されるボンディングパッド１２４とが形成されている。さらに、第１基板１００は、第１面と第２面との間を貫通する貫通孔が設けられ、その貫通孔に貫通電極１３１が設けられている。そして、第１基板１００の第１面側においてｐ+領域１１１と貫通電極１３１とを電気的に接続する金属配線１１３が絶縁膜１１４上に形成され、また、第２面側において貫通電極１３１と電気的に接続されたボンディングパッド１２３が形成されている。
【００２６】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷの第１端と電気的に接続されたボンディングパッド２２３、及び、接地電位に電気的に接続されたボンディングパッド２２４が形成されている。そして、第１基板１００のボンディングパッド１２３と第２基板２００のボンディングパッド２２３とはバンプ４２３により互いに接続されており、また、第１基板１００のボンディングパッド１２４と第２基板２００のボンディングパッド２２４とはバンプ４２４により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００２７】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１１１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１１２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。
【００２８】
この図５に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００のｐ+領域１１１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、金属配線１１３、貫通電極１３１、ボンディングパッド１２３、バンプ４２３および第２基板２００のボンディングパッド２２３を経て、第２基板２００上に形成されているスイッチＳＷを経て積分回路１０の入力端に入力する。積分回路１０のスイッチＳＷが開いていれば、入力端に入力した電荷は容量素子Ｃに蓄積される。そして、積分回路１０の出力端より、容量素子Ｃに蓄積されている電荷の量に応じた電圧値が出力される。
【００２９】
図６は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００３０】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１６１が形成され、アイソレーション領域としてのｎ+領域１６２が形成され、これらの上に保護層１６３が形成されている。また、第１基板１００の第２面には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４と、ｎ+領域１６２と電気的に接続されたボンディングパッド１６５とが形成されている。
【００３１】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷの第１端と電気的に接続されたボンディングパッド２６４およびボンディングパッド２６５が形成されている。そして、第１基板１００のボンディングパッド１６４と、第２基板２００のボンディングパッド２６４とは、バンプ４６４により互いに接続されている。第１基板１００のボンディングパッド１６５と、第２基板２００のボンディングパッド２６５とは、バンプ４６５により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００３２】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１６１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１６２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。また、第１基板１００は、ｐ+領域１６１が形成された部分において、第１面側がエッチングされて、厚みが薄くされている。
【００３３】
この図６に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００を透過してｐ+領域１６１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、ボンディングパッド１６４、バンプ４６４および第２基板２００のボンディングパッド２６４を経て、第２基板２００上に形成されているスイッチＳＷを経て積分回路１０の入力端に入力する。積分回路１０のスイッチＳＷが開いていれば、入力端に入力した電荷は容量素子Ｃに蓄積される。そして、積分回路１０の出力端より、容量素子Ｃに蓄積されている電荷の量に応じた電圧値が出力される。
【００３４】
図７は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の更に他の１例を示す図である。この図に示された断面構造は、図５に示された断面構造と略同様であるが、第１基板１００におけるフォトダイオードの配置のピッチより、第１基板１００と第２基板２００との間のバンプ接続におけるバンプ４２３の配置のピッチが短い点が相違している。また、このような構成とするために、第１基板１００におけるフォトダイオードの配置のピッチより、第２基板２００に形成されたボンディングパッド２２３の配置のピッチが狭くなっている。また、第１基板１００の第２面側に形成されたボンディングパッド１２３は、貫通電極１３１との接続位置からバンプ４２３との接続位置まで、必要に応じて長くなっている。なお、この図では、ボンディングパッド１２４、ボンディングパッド２２４およびバンプ４２４が示されていないが、これらについても同様である。また、図６に示された断面構造においても、第１基板１００におけるフォトダイオードの配置のピッチより、第１基板１００と第２基板２００との間のバンプ接続におけるバンプ４６４，４６５の配置のピッチが短くなっていてもよい。
【００３５】
次に、本実施形態に係る光検出装置１における第２基板２００の断面構造について、図８および図９を用いて詳細に説明する。
【００３６】
図８は、本実施形態に係る光検出装置１における第２基板２００の階層構造の説明図である。同図（ａ）は、バンプ接続用のボンディングパッド２９０（図５および図７におけるボンディングパッド２２３，２２４、図６におけるボンディングパッド２６４，２６５）が設けられた層における、これらボンディングパッド２９０の配置を模式的に示す。同図（ｂ）は、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,N、積分回路１０m、ＣＤＳ回路２０m、ホールド回路３０mおよび制御回路４０それぞれの半導体層およびゲート層の形成領域の配置を模式的に示す。また、同図（ａ），（ｂ）において、領域Ｆは、第２基板２００の面に対して垂直に第２基板２００を見たときに全てのボンディングパッド２９０を含む最小矩形領域を示す。
【００３７】
この図に示されるように、第２基板２００において、バンプ接続用のボンディングパッド２９０が設けられた層より下の層に、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,N、共通配線５０m、積分回路１０m、ＣＤＳ回路２０mおよびホールド回路３０mが形成されており、また、図示していないが、制御回路４０も形成されているのが好適である。また、これらが領域Ｆ内に形成されているのが好適である。さらに、各ユニットＵmについて、Ｎ個のフォトダイオードＰＤm,nそれぞれから積分回路１０mの入力端へ至るまでの電荷移動経路に沿った距離をＬm,nとしたとき、距離Ｌm,1〜Ｌm,Nのうちの最大距離が最小となる位置において、共通配線５０mに積分回路１０mの入力端が接続されているのが好適である。
【００３８】
図９は、本実施形態に係る光検出装置１における第２基板２００の断面図である。この図に模式的に示されるように、第２基板２００には、下（基板側）から上へ向かって順に、半導体層２７０、ゲート層２８１、絶縁層２８２、第１金属配線層２８３、絶縁層２８４、第２金属配線層２８５、絶縁層２８６およびボンディングパッド２９０が設けられている。
【００３９】
半導体層２７０は、ｎ型半導体基板にｎ+型領域２７１が形成され、このｎ+型領域２７１内にｐ+型領域２７２およびｐ+型領域２７３が形成されている。半導体層２７０およびゲート層２８１は、各種の回路（積分回路１０m、ＣＤＳ回路２０m、ホールド回路３０m、制御回路４０）を構成するものである。第１金属配線層２８３は、回路間または回路内の信号配線として用いられる。第２金属配線層２８５は、回路に電源電圧を供給するための配線として用いられる。第１金属配線層２８３および第２金属配線層２８５それぞれは、所定の箇所において、コンタクトホールを介して、半導体層２７０またはゲート層２８１と電気的に接続されている。また、ボンディングパッド２９０は、所定の箇所において、コンタクトホールを介して、第１金属配線層２８３と電気的に接続されている。
【００４０】
このように、本実施形態に係る光検出装置１では、バンプ接続用のボンディングパッド２９０が設けられた層より下の層に、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,N、共通配線５０m、積分回路１０m、ＣＤＳ回路２０m、ホールド回路３０mおよび制御回路４０も形成されている。
【００４１】
このように構成される本実施形態に係る光検出装置１では、第２基板２００の小型化が容易になるとともに、各フォトダイオードＰＤm,nから積分回路１０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路１０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。
【００４２】
以上のように構成される本実施形態に係る光検出装置１は、以下のような効果を奏することができる。すなわち、各フォトダイオードＰＤm,nから積分回路１０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路１０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板１００上には積分回路１０mなどの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。また、第１基板１００より第２基板２００を小さくすることが容易となり、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。また、フォトダイオードアレイが形成される第１基板１００と、積分回路１０mなどの信号処理回路が形成される第２基板２００とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【００４３】
さらに、従来の技術の欄で挙げた特許文献１に開示された発明と比較すると、本実施形態に係る光検出装置１は下記のような利点をも有する。すなわち、特許文献１に開示された発明では、第１基板と第２基板とがワイヤボンディングで接続されることから、第１基板上にシンチレータを配列する際に、ワイヤボンディングの為のパッドの上方には、シンチレータを配置することができず、或いは、シンチレータを配置したとしても該シンチレータの形状を他とは異なるものとしなければならない。このことから、特許文献１に開示された発明では、複数の光検出素子を並列配置したときに各々の第１基板上の複数のフォトダイオードは一様なピッチでは配列され得ず、或いは、１つの光検出素子においても第１基板上の複数のフォトダイオードは一様な感度では光を検出し得ない。これに対して、本実施形態に係る光検出装置１では、第１基板と第２基板とがバンプ接続されていて、第１基板より第２基板を小さくすることができるので、このような問題が生じない。
【００４４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第１基板１００および第２基板２００それぞれの断面構造は、図５〜図７および図９それぞれに示されたものに限定されない。また、第２基板２００上には、更に他の回路（例えば、ホールド回路３０mからの出力電圧値をＡ／Ｄ変換するＡ／Ｄ変換回路など）が設けられていてもよい。
【００４５】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置では、フォトダイオードが設けられた第１基板と、共通配線および積分回路などが設けられた第２基板とは、互いにバンプ接続されている。さらに、第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、共通配線および積分回路などが設けられている。このような構成としたことにより、本発明に係る光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路から出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板上には積分回路などの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の構成図である。
【図２】本実施形態に係る光検出装置１に含まれる積分回路１０mの回路図である。
【図３】本実施形態に係る光検出装置１に含まれるユニットＵmおよび制御回路４０の構成図である。
【図４】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。
【図５】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。
【図６】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。
【図７】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の更に他の１例を示す図である。
【図８】本実施形態に係る光検出装置１における第２基板２００の階層構造の説明図である。
【図９】本実施形態に係る光検出装置１における第２基板２００の断面図である。
【符号の説明】
１…光検出装置、１０…積分回路、２０…ＣＤＳ回路、３０…ホールド回路、４０…制御回路、５０…共通配線、１００…第１基板、２００…第２基板、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ…スイッチ。
【発明の属する技術分野】
本発明は、配列された複数のフォトダイオードを含む光検出装置に関するものである。
【０００２】
【従来の技術】
光検出装置は、１次元状または２次元状に配列された複数のフォトダイオードと、アンプおよび容量素子を含む積分回路とを備えた装置であり、また、さらに以降の信号処理回路をも備える場合がある。この光検出装置では、各フォトダイオードへの入射光の強度に応じた量の電荷が該フォトダイオードから出力され、その電荷が容量素子に蓄積され、その蓄積された電荷の量に応じた電圧値が積分回路より出力される。複数のフォトダイオードそれぞれで発生した電荷の量に応じて積分回路より出力される電圧値に基づいて、複数のフォトダイオードが配列された受光面へ入射する光が検出される。
【０００３】
このような光検出装置として特許文献１に開示されたものが知られている。この特許文献１に開示された光検出装置では、複数のフォトダイオードに対して１つの積分回路が設けられ、また、各フォトダイオードと積分回路の入力端との間にスイッチが設けられている。また、この光検出装置では、第１基板上に複数のフォトダイオードが形成され、第２基板上に積分回路が形成されており、第１基板の端部と第２基板の端部とがワイヤボンディングで接続されている。そして、複数のスイッチそれぞれが順次に閉じることにより、第１基板上の複数のフォトダイオードそれぞれで発生した電荷が順次に第２基板上の積分回路に入力して、その電荷の量に応じた電圧値が順次に積分回路の出力端より出力される。この光検出装置は、画素数の増加や高密度化が可能である。
【０００４】
【特許文献１】
特開２００１−２４２２５３号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記の従来の光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動の為の配線の経路は、第１基板上における各フォトダイオードから端部へ至るまでの配線経路と、第１基板の端部から第２基板の端部へ至るまでのボンディングワイヤと、第２基板上における端部から積分回路の入力端へ至るまでの配線経路と、を含むものとなっている。このように配線が長いと、この配線における寄生容量が大きい。それ故、上記の従来の光検出装置では、積分回路から出力される電圧値に含まれる雑音が大きく、正確な光検出をすることができない。
【０００６】
本発明は、上記問題点を解消する為になされたものであり、画素数の増加や高密度化が可能であって正確な光検出をすることができる光検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を各々発生するＮ個（Ｎは２以上の整数）のフォトダイオードと、(2) Ｎ個のフォトダイオードそれぞれに対応して設けられ、各々に対応するフォトダイオードに第１端が接続され、この第１端と第２端との間が電気的に開閉が可能であるＮ個のスイッチと、(3) Ｎ個のスイッチそれぞれの第２端に共通に接続された共通配線と、(4) 共通配線に入力端が接続され、この入力端より入力した電荷を蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、を備えることを特徴とする。さらに、本発明に係る光検出装置は、(a) 第１基板にＮ個のフォトダイオードが設けられ、(b) 第２基板にＮ個のスイッチ、共通配線および積分回路が設けられ、(c) 第１基板と第２基板とが互いにバンプ接続されていて、フォトダイオードとスイッチの第１端とが互いに電気的に接続されており、(d) 第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、ボンディングパッドが設けられた領域内に、Ｎ個のスイッチ、共通配線および積分回路が設けられており、(e) 第１基板および第２基板それぞれの面に対して垂直な方向に見たときに、第２基板の外枠が、第１基板の外枠と一致するか、或いは、第１基板の外枠より内側にある、ことを特徴とする。
【０００８】
本発明に係る光検出装置では、Ｎ個のスイッチそれぞれが順次に閉じ、これにより、Ｎ個のフォトダイオードそれぞれから順次に、そのフォトダイオードへの入射光の強度に応じた量の電荷が出力され、その電荷は、フォトダイオードが設けられた第１基板からバンプ接続を経て第２基板へ移動し、第２基板上のスイッチおよび共通配線を経て積分回路の入力端に入力する。そして、第２基板上の積分回路の出力端より、フォトダイオードで発生した電荷の量に応じた電圧値が出力される。このようにして、この光検出装置は、Ｎ個のフォトダイオードが配列されている第１基板に入射した光を検出することができる。
【０００９】
また、この光検出装置では、フォトダイオードが設けられた第１基板と、共通配線および積分回路などが設けられた第２基板とは、互いにバンプ接続されている。さらに、第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、共通配線および積分回路などが設けられている。このような構成としたことにより、本発明に係る光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路から出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板上には積分回路などの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。
【００１０】
本発明に係る光検出装置は、Ｎ個のフォトダイオードそれぞれから積分回路の入力端へ至るまでの電荷移動経路に沿った距離のうちの最大距離が最小となる位置において、共通配線に積分回路の入力端が接続されているのが好適である。この場合、電荷移動経路の更なる短縮、寄生容量の更なる低減、および、積分回路からの出力電圧値に含まれる雑音の更なる低減、が可能となる。
【００１１】
本発明に係る光検出装置は、第１基板におけるＮ個のフォトダイオードの配置のピッチより、第１基板と第２基板との間のバンプ接続におけるバンプの配置のピッチが短いのが好適である。この場合にも、電荷移動経路の更なる短縮、寄生容量の更なる低減、および、積分回路からの出力電圧値に含まれる雑音の更なる低減、が可能となる。また、第１基板より第２基板を小さくすることが容易となり、複数の光検出装置を配列する際に、フォトダイオードが設けられている各々の第１基板を極めて接近させて又は接触させて配列することができる。
【００１２】
本発明に係る光検出装置は、Ｎ個のフォトダイオード、Ｎ個のスイッチ、共通配線および積分回路を１組として、これらをＭ組（Ｍは２以上の整数）備え、さらに、これらＭ組それぞれについて、(a) 第１基板にＮ個のフォトダイオードが設けられ、(b) 第２基板にＮ個のスイッチ、共通配線および積分回路が設けられ、(c) 第１基板と第２基板とが互いにバンプ接続されていて、フォトダイオードとスイッチの第１端とが互いに電気的に接続されており、(d) 第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、ボンディングパッドが設けられた領域内に、Ｎ個のスイッチ、共通配線および積分回路が設けられており、(e) 第１基板および第２基板それぞれの面に対して垂直な方向に見たときに、第２基板の外枠が、第１基板の外枠と一致するか、或いは、第１基板の外枠より内側にあるのが好適である。この場合には、第１基板上にＭ×Ｎ個のフォトダイオードが配列されていて、画素数の更なる増加が可能となる。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１４】
先ず、本実施形態に係る光検出装置１の回路構成について、図１〜図３を用いて説明する。
【００１５】
図１は、本実施形態に係る光検出装置１の構成図である。この図に示される光検出装置１は、Ｍ組のユニットＵ1〜ＵMを備えている。各ユニットＵmは、互いに同様の構成を有しており、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,N、Ｎ個のスイッチＳＷm,1〜ＳＷm,N、１個の積分回路１０m、１個のＣＤＳ（Correlated Double Sampling、相関二重サンプリング）回路２０m および １個のサンプルアンドホールド回路（以下「ホールド回路」と言う。）３０m を備えている。ここで、Ｍは１以上の整数であり、Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、また、以下に現れるｎは１以上Ｎ以下の各整数である。
【００１６】
各フォトダイオードＰＤm,nは、入射光強度に応じた量の電荷を発生するものである。スイッチＳＷm,nは、フォトダイオードＰＤm,nに対応して設けられており、その第１端が該フォトダイオードＰＤm,nに接続されており、その第２端が共通配線５０mに接続されている。スイッチＳＷm,nは、第１端と第２端との間が電気的に開閉が可能である。共通配線５０mは、ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,Nそれぞれの第２端に共通に接続されている。
【００１７】
積分回路１０mは、共通配線５０mに入力端が接続され、この入力端より入力した電荷を容量素子に蓄積して、この容量素子に蓄積されている電荷の量に応じた電圧値を出力端より出力する。ＣＤＳ回路２０mは、積分回路１０mより出力された電圧値を入力し、その入力した電圧値の一定時間の変動分を表す電圧値を出力する。ホールド回路３０mは、ＣＤＳ回路２０mより出力された電圧値を入力し、その電圧値を一定期間に亘って保持し出力する。
【００１８】
図２は、本実施形態に係る光検出装置１に含まれる積分回路１０mの回路図である。この図に示される積分回路１０mは、共通配線５０mに接続された入力端と出力端との間に並列にアンプＡ，容量素子ＣおよびスイッチＳＷを有している。スイッチＳＷが閉じることにより、容量素子Ｃが放電されて、積分回路１０mの出力端より出力される電圧値が初期化される。一方、スイッチＳＷが開いているときには、共通配線５０mを経て入力端に入力した電荷が容量素子Ｃに蓄積され、この容量素子Ｃに蓄積されている電荷の量に応じた電圧値が出力端より出力される。
【００１９】
図３は、本実施形態に係る光検出装置１に含まれるユニットＵmおよび制御回路４０の構成図である。制御回路４０は、光検出装置１の全体の動作を制御するものであり、光検出装置１において１つのみ設けられていればよい。具体的には、制御回路４０は、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,Nそれぞれを順次に閉じて、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれを順次に積分回路１０mの入力端に電気的に接続させる。制御回路４０は、積分回路１０mに含まれるスイッチＳＷの開閉を制御して、積分回路１０mにおける初期化および積分動作のタイミングを制御する。また、制御回路４０は、ＣＤＳ回路２０mおよびホールド回路３０mそれぞれの動作のタイミングをも制御する。
【００２０】
また、図３に示されるように、本実施形態に係る光検出装置１は、第１基板１００および第２基板２００の２つの基板上に分割されている。すなわち、第１基板１００上には、Ｍ×Ｎ個のフォトダイオードＰＤ1,1〜ＰＤM,NがＭ行Ｎ列に配列されている。また、第２基板２００上には、Ｍ×Ｎ個のスイッチＳＷ1,1〜ＳＷM,N、Ｍ個の積分回路１０1〜１０M、Ｍ個のＣＤＳ回路２０1〜２０M、Ｍ個のホールド回路３０1〜３０M および １個の制御回路４０ が配置されている。そして、第１基板１００と第２基板２００とが互いにバンプ接続されている。
【００２１】
第１基板１００に光が入射すると、各ユニットＵmにおいて、閉じているスイッチＳＷm,nに対応するフォトダイオードＰＤm,nから、そのフォトダイオードＰＤm,nへの入射光の強度に応じた量の電荷が出力され、その電荷は、第１基板１００からバンプ接続を経て第２基板２００へ移動し、第２基板２００上のスイッチＳＷm,nおよび共通配線５０mを経て積分回路１０mの入力端に入力する。そして、第２基板２００上の積分回路１０mの出力端より、フォトダイオードＰＤm,nで発生した電荷の量に応じた電圧値が出力される。さらに、第２基板２００上のＣＤＳ回路２０mより、積分回路１０mより出力された電圧値の一定時間の変動分を表す電圧値が出力され、第２基板２００上のホールド回路３０mにより、ＣＤＳ回路２０mより出力された電圧値が一定期間に亘って保持され出力される。各ユニットＵmにおいて、Ｎ個のスイッチＳＷm,1〜ＳＷm,Nそれぞれが順次に閉じて、Ｎ個のフォトダイオードＰＤm,1〜ＰＤm,Nそれぞれから出力された電荷について同様の処理が順次になされる。
【００２２】
次に、本実施形態に係る光検出装置１における第１基板１００と第２基板２００との間の配置関係および電気的接続について、図４〜図７を用いて詳細に説明する。
【００２３】
図４は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。本実施形態に係る光検出装置１では、第１基板１００と第２基板２００とが互いにバンプ接続されていて、第１基板１００上のフォトダイオードＰＤm,nと、第２基板２００上のスイッチＳＷm,nの第１端とが、互いに電気的に接続されている。そして、この図に示されるように、それぞれの基板が光の入射方向に重なるように積層されて実装されている。また、この積層方向（各基板の面に対して垂直な方向）に見たときに、第２基板２００の外枠は、第１基板１００の外枠と一致するか、或いは、第１基板１００の外枠より内側にあるのが好適である。このような第１基板１００および第２基板２００それぞれのサイズの関係は、第１基板１００と第２基板２００とをバンプ接続することにより可能である。そして、このようにすることにより、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。
【００２４】
図５は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００２５】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１１１と、アイソレーション領域としてのｎ+領域１１２とが形成されている。また、第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、ボンディングパッド１２４とオーミック接続を形成するｎ+型不純物層１２１と、表面を保護するための絶縁性の保護層１２２と、保護層１２２を貫通してｎ+型不純物層１２１と電気的に接続されるボンディングパッド１２４とが形成されている。さらに、第１基板１００は、第１面と第２面との間を貫通する貫通孔が設けられ、その貫通孔に貫通電極１３１が設けられている。そして、第１基板１００の第１面側においてｐ+領域１１１と貫通電極１３１とを電気的に接続する金属配線１１３が絶縁膜１１４上に形成され、また、第２面側において貫通電極１３１と電気的に接続されたボンディングパッド１２３が形成されている。
【００２６】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷの第１端と電気的に接続されたボンディングパッド２２３、及び、接地電位に電気的に接続されたボンディングパッド２２４が形成されている。そして、第１基板１００のボンディングパッド１２３と第２基板２００のボンディングパッド２２３とはバンプ４２３により互いに接続されており、また、第１基板１００のボンディングパッド１２４と第２基板２００のボンディングパッド２２４とはバンプ４２４により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００２７】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１１１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１１２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。
【００２８】
この図５に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００のｐ+領域１１１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、金属配線１１３、貫通電極１３１、ボンディングパッド１２３、バンプ４２３および第２基板２００のボンディングパッド２２３を経て、第２基板２００上に形成されているスイッチＳＷを経て積分回路１０の入力端に入力する。積分回路１０のスイッチＳＷが開いていれば、入力端に入力した電荷は容量素子Ｃに蓄積される。そして、積分回路１０の出力端より、容量素子Ｃに蓄積されている電荷の量に応じた電圧値が出力される。
【００２９】
図６は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では１つの基本パターンについてのみ説明する。
【００３０】
第１基板１００は、ｎ型半導体基板の第１面（図で上側の面）上に、電荷再結合を防止するためのｎ+型アキュムレーション層１５１と、表面を保護するための絶縁性の保護層１５２とが形成されている。第１基板１００は、ｎ型半導体基板の第２面（図で下側の面）上に、該ｎ型基板とともにｐｎ接合を形成してフォトダイオードＰＤを構成するｐ+領域１６１が形成され、アイソレーション領域としてのｎ+領域１６２が形成され、これらの上に保護層１６３が形成されている。また、第１基板１００の第２面には、ｐ+領域１６１と電気的に接続されたボンディングパッド１６４と、ｎ+領域１６２と電気的に接続されたボンディングパッド１６５とが形成されている。
【００３１】
第２基板２００は、半導体基板の第１面（図で上側の面）上に、スイッチＳＷの第１端と電気的に接続されたボンディングパッド２６４およびボンディングパッド２６５が形成されている。そして、第１基板１００のボンディングパッド１６４と、第２基板２００のボンディングパッド２６４とは、バンプ４６４により互いに接続されている。第１基板１００のボンディングパッド１６５と、第２基板２００のボンディングパッド２６５とは、バンプ４６５により互いに接続されている。第１基板１００と第２基板２００との間の間隙は樹脂により充填されている。
【００３２】
また、第１基板１００の第１面の側には、シンチレータ５１０および遮蔽材５２０が配置されている。シンチレータ５１０は、第１基板１００のｐ+領域１６１の上方に設けられ、Ｘ線等のエネルギ線が入射することによりシンチレーション光を発生するものである。遮蔽材５２０は、第１基板１００のｎ+領域１６２の上方に設けられ、Ｘ線等のエネルギ線の透過を阻止するとともに、シンチレータ５１０を固定するものである。また、第１基板１００は、ｐ+領域１６１が形成された部分において、第１面側がエッチングされて、厚みが薄くされている。
【００３３】
この図６に示される構成では、Ｘ線等のエネルギ線がシンチレータ５１０に入射すると、そのシンチレータ５１０よりシンチレーション光が発生する。さらに、そのシンチレーション光が第１基板１００を透過してｐ+領域１６１に入射すると、ｐｎ接合部において電荷が発生する。その電荷は、ボンディングパッド１６４、バンプ４６４および第２基板２００のボンディングパッド２６４を経て、第２基板２００上に形成されているスイッチＳＷを経て積分回路１０の入力端に入力する。積分回路１０のスイッチＳＷが開いていれば、入力端に入力した電荷は容量素子Ｃに蓄積される。そして、積分回路１０の出力端より、容量素子Ｃに蓄積されている電荷の量に応じた電圧値が出力される。
【００３４】
図７は、本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の更に他の１例を示す図である。この図に示された断面構造は、図５に示された断面構造と略同様であるが、第１基板１００におけるフォトダイオードの配置のピッチより、第１基板１００と第２基板２００との間のバンプ接続におけるバンプ４２３の配置のピッチが短い点が相違している。また、このような構成とするために、第１基板１００におけるフォトダイオードの配置のピッチより、第２基板２００に形成されたボンディングパッド２２３の配置のピッチが狭くなっている。また、第１基板１００の第２面側に形成されたボンディングパッド１２３は、貫通電極１３１との接続位置からバンプ４２３との接続位置まで、必要に応じて長くなっている。なお、この図では、ボンディングパッド１２４、ボンディングパッド２２４およびバンプ４２４が示されていないが、これらについても同様である。また、図６に示された断面構造においても、第１基板１００におけるフォトダイオードの配置のピッチより、第１基板１００と第２基板２００との間のバンプ接続におけるバンプ４６４，４６５の配置のピッチが短くなっていてもよい。
【００３５】
次に、本実施形態に係る光検出装置１における第２基板２００の断面構造について、図８および図９を用いて詳細に説明する。
【００３６】
図８は、本実施形態に係る光検出装置１における第２基板２００の階層構造の説明図である。同図（ａ）は、バンプ接続用のボンディングパッド２９０（図５および図７におけるボンディングパッド２２３，２２４、図６におけるボンディングパッド２６４，２６５）が設けられた層における、これらボンディングパッド２９０の配置を模式的に示す。同図（ｂ）は、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,N、積分回路１０m、ＣＤＳ回路２０m、ホールド回路３０mおよび制御回路４０それぞれの半導体層およびゲート層の形成領域の配置を模式的に示す。また、同図（ａ），（ｂ）において、領域Ｆは、第２基板２００の面に対して垂直に第２基板２００を見たときに全てのボンディングパッド２９０を含む最小矩形領域を示す。
【００３７】
この図に示されるように、第２基板２００において、バンプ接続用のボンディングパッド２９０が設けられた層より下の層に、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,N、共通配線５０m、積分回路１０m、ＣＤＳ回路２０mおよびホールド回路３０mが形成されており、また、図示していないが、制御回路４０も形成されているのが好適である。また、これらが領域Ｆ内に形成されているのが好適である。さらに、各ユニットＵmについて、Ｎ個のフォトダイオードＰＤm,nそれぞれから積分回路１０mの入力端へ至るまでの電荷移動経路に沿った距離をＬm,nとしたとき、距離Ｌm,1〜Ｌm,Nのうちの最大距離が最小となる位置において、共通配線５０mに積分回路１０mの入力端が接続されているのが好適である。
【００３８】
図９は、本実施形態に係る光検出装置１における第２基板２００の断面図である。この図に模式的に示されるように、第２基板２００には、下（基板側）から上へ向かって順に、半導体層２７０、ゲート層２８１、絶縁層２８２、第１金属配線層２８３、絶縁層２８４、第２金属配線層２８５、絶縁層２８６およびボンディングパッド２９０が設けられている。
【００３９】
半導体層２７０は、ｎ型半導体基板にｎ+型領域２７１が形成され、このｎ+型領域２７１内にｐ+型領域２７２およびｐ+型領域２７３が形成されている。半導体層２７０およびゲート層２８１は、各種の回路（積分回路１０m、ＣＤＳ回路２０m、ホールド回路３０m、制御回路４０）を構成するものである。第１金属配線層２８３は、回路間または回路内の信号配線として用いられる。第２金属配線層２８５は、回路に電源電圧を供給するための配線として用いられる。第１金属配線層２８３および第２金属配線層２８５それぞれは、所定の箇所において、コンタクトホールを介して、半導体層２７０またはゲート層２８１と電気的に接続されている。また、ボンディングパッド２９０は、所定の箇所において、コンタクトホールを介して、第１金属配線層２８３と電気的に接続されている。
【００４０】
このように、本実施形態に係る光検出装置１では、バンプ接続用のボンディングパッド２９０が設けられた層より下の層に、各ユニットＵmに含まれるＮ個のスイッチＳＷm,1〜ＳＷm,N、共通配線５０m、積分回路１０m、ＣＤＳ回路２０m、ホールド回路３０mおよび制御回路４０も形成されている。
【００４１】
このように構成される本実施形態に係る光検出装置１では、第２基板２００の小型化が容易になるとともに、各フォトダイオードＰＤm,nから積分回路１０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路１０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。
【００４２】
以上のように構成される本実施形態に係る光検出装置１は、以下のような効果を奏することができる。すなわち、各フォトダイオードＰＤm,nから積分回路１０mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路１０mから出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板１００上には積分回路１０mなどの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。また、第１基板１００より第２基板２００を小さくすることが容易となり、複数の光検出装置１を配列する際に、フォトダイオードが設けられている各々の第１基板１００を極めて接近させて又は接触させて配列することができる。また、フォトダイオードアレイが形成される第１基板１００と、積分回路１０mなどの信号処理回路が形成される第２基板２００とで、最適な製造プロセスを採用することができるので、この点でも好ましい。
【００４３】
さらに、従来の技術の欄で挙げた特許文献１に開示された発明と比較すると、本実施形態に係る光検出装置１は下記のような利点をも有する。すなわち、特許文献１に開示された発明では、第１基板と第２基板とがワイヤボンディングで接続されることから、第１基板上にシンチレータを配列する際に、ワイヤボンディングの為のパッドの上方には、シンチレータを配置することができず、或いは、シンチレータを配置したとしても該シンチレータの形状を他とは異なるものとしなければならない。このことから、特許文献１に開示された発明では、複数の光検出素子を並列配置したときに各々の第１基板上の複数のフォトダイオードは一様なピッチでは配列され得ず、或いは、１つの光検出素子においても第１基板上の複数のフォトダイオードは一様な感度では光を検出し得ない。これに対して、本実施形態に係る光検出装置１では、第１基板と第２基板とがバンプ接続されていて、第１基板より第２基板を小さくすることができるので、このような問題が生じない。
【００４４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第１基板１００および第２基板２００それぞれの断面構造は、図５〜図７および図９それぞれに示されたものに限定されない。また、第２基板２００上には、更に他の回路（例えば、ホールド回路３０mからの出力電圧値をＡ／Ｄ変換するＡ／Ｄ変換回路など）が設けられていてもよい。
【００４５】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る光検出装置では、フォトダイオードが設けられた第１基板と、共通配線および積分回路などが設けられた第２基板とは、互いにバンプ接続されている。さらに、第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層に、共通配線および積分回路などが設けられている。このような構成としたことにより、本発明に係る光検出装置では、各フォトダイオードから積分回路の入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それ故、積分回路から出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第１基板上には積分回路などの信号処理の為の回路が設けられていないので、画素数の増加や高密度化が可能である。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の構成図である。
【図２】本実施形態に係る光検出装置１に含まれる積分回路１０mの回路図である。
【図３】本実施形態に係る光検出装置１に含まれるユニットＵmおよび制御回路４０の構成図である。
【図４】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の配置関係を示す斜視図である。
【図５】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の１例を示す図である。
【図６】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の他の例を示す図である。
【図７】本実施形態に係る光検出装置１における第１基板１００および第２基板２００の断面の更に他の１例を示す図である。
【図８】本実施形態に係る光検出装置１における第２基板２００の階層構造の説明図である。
【図９】本実施形態に係る光検出装置１における第２基板２００の断面図である。
【符号の説明】
１…光検出装置、１０…積分回路、２０…ＣＤＳ回路、３０…ホールド回路、４０…制御回路、５０…共通配線、１００…第１基板、２００…第２基板、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ…スイッチ。
Claims (4)
- 入射光強度に応じた量の電荷を各々発生するＮ個（Ｎは２以上の整数）のフォトダイオードと、
前記Ｎ個のフォトダイオードそれぞれに対応して設けられ、各々に対応するフォトダイオードに第１端が接続され、この第１端と第２端との間が電気的に開閉が可能であるＮ個のスイッチと、
前記Ｎ個のスイッチそれぞれの第２端に共通に接続された共通配線と、
前記共通配線に入力端が接続され、この入力端より入力した電荷を蓄積して、この蓄積した電荷の量に応じた電圧値を出力端より出力する積分回路と、
を備え、
第１基板に前記Ｎ個のフォトダイオードが設けられ、
第２基板に前記Ｎ個のスイッチ、前記共通配線および前記積分回路が設けられ、
前記第１基板と前記第２基板とが互いにバンプ接続されていて、前記フォトダイオードと前記スイッチの第１端とが互いに電気的に接続されており、
前記第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、前記ボンディングパッドが設けられた領域内に、前記Ｎ個のスイッチ、前記共通配線および前記積分回路が設けられており、
前記第１基板および前記第２基板それぞれの面に対して垂直な方向に見たときに、前記第２基板の外枠が、前記第１基板の外枠と一致するか、或いは、前記第１基板の外枠より内側にある、
ことを特徴とする光検出装置。 - 前記Ｎ個のフォトダイオードそれぞれから前記積分回路の入力端へ至るまでの電荷移動経路に沿った距離のうちの最大距離が最小となる位置において、前記共通配線に前記積分回路の入力端が接続されている、ことを特徴とする請求項１記載の光検出装置。
- 前記第１基板における前記Ｎ個のフォトダイオードの配置のピッチより、前記第１基板と前記第２基板との間のバンプ接続におけるバンプの配置のピッチが短い、ことを特徴とする請求項１記載の光検出装置。
- 前記Ｎ個のフォトダイオード、前記Ｎ個のスイッチ、前記共通配線および前記積分回路を１組として、これらをＭ組（Ｍは２以上の整数）備え、
これらＭ組それぞれについて、
第１基板に前記Ｎ個のフォトダイオードが設けられ、
第２基板に前記Ｎ個のスイッチ、前記共通配線および前記積分回路が設けられ、
前記第１基板と前記第２基板とが互いにバンプ接続されていて、前記フォトダイオードと前記スイッチの第１端とが互いに電気的に接続されており、
前記第２基板において、バンプ接続用のボンディングパッドが設けられた層より下の層であって、前記ボンディングパッドが設けられた領域内に、前記Ｎ個のスイッチ、前記共通配線および前記積分回路が設けられており、
前記第１基板および前記第２基板それぞれの面に対して垂直な方向に見たときに、前記第２基板の外枠が、前記第１基板の外枠と一致するか、或いは、前記第１基板の外枠より内側にある、
ことを特徴とする請求項１記載の光検出装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334072A JP4414646B2 (ja) | 2002-11-18 | 2002-11-18 | 光検出装置 |
| US10/535,206 US7355642B2 (en) | 2002-11-18 | 2003-11-18 | Photo-detection device |
| AU2003280855A AU2003280855A1 (en) | 2002-11-18 | 2003-11-18 | Photo detection device |
| PCT/JP2003/014674 WO2004047180A1 (ja) | 2002-11-18 | 2003-11-18 | 光検出装置 |
| EP03772877.1A EP1564812B1 (en) | 2002-11-18 | 2003-11-18 | Photo detection device |
| EP12188700.4A EP2549537B1 (en) | 2002-11-18 | 2003-11-18 | Photo-detecting device |
| IL168525A IL168525A (en) | 2002-11-18 | 2005-05-10 | light sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334072A JP4414646B2 (ja) | 2002-11-18 | 2002-11-18 | 光検出装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004172228A JP2004172228A (ja) | 2004-06-17 |
| JP2004172228A5 JP2004172228A5 (ja) | 2005-10-20 |
| JP4414646B2 true JP4414646B2 (ja) | 2010-02-10 |
Family
ID=32321715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002334072A Expired - Fee Related JP4414646B2 (ja) | 2002-11-18 | 2002-11-18 | 光検出装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7355642B2 (ja) |
| EP (2) | EP1564812B1 (ja) |
| JP (1) | JP4414646B2 (ja) |
| AU (1) | AU2003280855A1 (ja) |
| IL (1) | IL168525A (ja) |
| WO (1) | WO2004047180A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004200794A (ja) * | 2002-12-16 | 2004-07-15 | Hamamatsu Photonics Kk | 光検出装置 |
| JP4293588B2 (ja) * | 2002-12-16 | 2009-07-08 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP4349232B2 (ja) | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びｍｏｓ型固体撮像装置 |
| JP2006343223A (ja) * | 2005-06-09 | 2006-12-21 | Yokogawa Electric Corp | フォトダイオードアレイ |
| JP2009111069A (ja) * | 2007-10-29 | 2009-05-21 | National Institute Of Information & Communication Technology | 極微弱光検出器 |
| JP5083272B2 (ja) * | 2009-05-07 | 2012-11-28 | ソニー株式会社 | 半導体モジュール |
| KR101608903B1 (ko) * | 2009-11-16 | 2016-04-20 | 삼성전자주식회사 | 적외선 이미지 센서 |
| JP5685898B2 (ja) * | 2010-01-08 | 2015-03-18 | ソニー株式会社 | 半導体装置、固体撮像装置、およびカメラシステム |
| US9257468B2 (en) | 2012-11-21 | 2016-02-09 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization |
| JP6045156B2 (ja) * | 2011-05-25 | 2016-12-14 | オリンパス株式会社 | 固体撮像装置 |
| US10297630B2 (en) * | 2012-06-18 | 2019-05-21 | Forza Silicon Corporation | Pinned charge transimpedance amplifier |
| JP5421475B2 (ja) | 2012-07-04 | 2014-02-19 | 誠 雫石 | 撮像素子、半導体集積回路及び撮像装置 |
| JP5925711B2 (ja) | 2013-02-20 | 2016-05-25 | 浜松ホトニクス株式会社 | 検出器、ｐｅｔ装置及びｘ線ｃｔ装置 |
| JP5424371B1 (ja) | 2013-05-08 | 2014-02-26 | 誠 雫石 | 固体撮像素子及び撮像装置 |
| TWI656631B (zh) * | 2014-03-28 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 攝像裝置 |
| EP3281040B1 (en) | 2015-04-07 | 2021-11-24 | Shenzhen Xpectvision Technology Co., Ltd. | Semiconductor x-ray detector |
| IL254537B2 (en) * | 2015-04-07 | 2023-10-01 | Shenzhen Xpectvision Tech Co Ltd | Methods for making semiconductor X-ray detectors |
| ES2795831T3 (es) | 2015-04-07 | 2020-11-24 | Shenzhen Xpectvision Tech Co Ltd | Detector de rayos X semiconductor |
| EP3320371A4 (en) | 2015-06-10 | 2019-03-06 | Shenzhen Xpectvision Technology Co., Ltd. | DETECTOR FOR X-RAY FLUORESCENCE |
| EP3320374B1 (en) | 2015-07-09 | 2020-05-20 | Shenzhen Xpectvision Technology Co., Ltd. | Methods of making semiconductor x-ray detector |
| CN108449982B (zh) | 2015-08-27 | 2020-12-15 | 深圳帧观德芯科技有限公司 | 利用能够分辨光子能量的检测器的x射线成像 |
| WO2017041221A1 (en) | 2015-09-08 | 2017-03-16 | Shenzhen Xpectvision Technology Co., Ltd. | Methods for making an x-ray detector |
| JP6190915B2 (ja) * | 2016-04-20 | 2017-08-30 | 浜松ホトニクス株式会社 | 検出器、ｐｅｔ装置及びｘ線ｃｔ装置 |
| JP7452962B2 (ja) | 2018-11-16 | 2024-03-19 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
| JP2021107805A (ja) * | 2020-09-16 | 2021-07-29 | 株式会社ジョブ | 放射線検出器およびその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129581A (ja) * | 1991-11-05 | 1993-05-25 | Fujitsu Ltd | 光電変換装置 |
| JPH05315578A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | 固体撮像装置 |
| JPH06181301A (ja) * | 1992-12-14 | 1994-06-28 | Fujitsu Ltd | 固体撮像素子 |
| DE69535864D1 (de) * | 1994-06-01 | 2008-11-27 | Ipl Intellectual Property Lice | Vorrichtungen, Systeme und Methoden zur Aufnahme von Bildern |
| JPH08204166A (ja) * | 1995-01-23 | 1996-08-09 | Nippon Hoso Kyokai <Nhk> | 積層型固体撮像装置 |
| JP4439619B2 (ja) | 1999-07-09 | 2010-03-24 | 富士フイルム株式会社 | 半導体微粒子、光電変換材料および光電変換素子 |
| JP2001242253A (ja) | 1999-12-24 | 2001-09-07 | Toshiba Corp | 放射線検出器およびｘ線ｃｔ装置 |
| JP2001291877A (ja) * | 2000-04-05 | 2001-10-19 | Hamamatsu Photonics Kk | 固体撮像装置 |
| US6809769B1 (en) * | 2000-06-22 | 2004-10-26 | Pixim, Inc. | Designs of digital pixel sensors |
| JP5197907B2 (ja) * | 2000-08-03 | 2013-05-15 | 浜松ホトニクス株式会社 | 光検出装置 |
| JP4054168B2 (ja) * | 2000-08-10 | 2008-02-27 | 日本放送協会 | 撮像デバイス及びその動作方法 |
| JP2002246582A (ja) | 2000-10-26 | 2002-08-30 | Canon Inc | 放射線検出装置、その製造方法及びシステム |
| JP2002311145A (ja) * | 2001-04-16 | 2002-10-23 | Canon Inc | 放射線検出装置 |
| JP4653336B2 (ja) | 2001-04-18 | 2011-03-16 | 浜松ホトニクス株式会社 | エネルギー線検出器及び装置 |
| US7230247B2 (en) | 2002-03-08 | 2007-06-12 | Hamamatsu Photonics K.K. | Detector |
| JP4237966B2 (ja) | 2002-03-08 | 2009-03-11 | 浜松ホトニクス株式会社 | 検出器 |
-
2002
- 2002-11-18 JP JP2002334072A patent/JP4414646B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-18 AU AU2003280855A patent/AU2003280855A1/en not_active Abandoned
- 2003-11-18 US US10/535,206 patent/US7355642B2/en not_active Expired - Fee Related
- 2003-11-18 EP EP03772877.1A patent/EP1564812B1/en not_active Expired - Fee Related
- 2003-11-18 EP EP12188700.4A patent/EP2549537B1/en not_active Expired - Fee Related
- 2003-11-18 WO PCT/JP2003/014674 patent/WO2004047180A1/ja active Application Filing
-
2005
- 2005-05-10 IL IL168525A patent/IL168525A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1564812B1 (en) | 2013-05-22 |
| US20060050160A1 (en) | 2006-03-09 |
| EP2549537A2 (en) | 2013-01-23 |
| AU2003280855A1 (en) | 2004-06-15 |
| EP2549537A3 (en) | 2013-03-06 |
| EP1564812A1 (en) | 2005-08-17 |
| WO2004047180A1 (ja) | 2004-06-03 |
| IL168525A (en) | 2009-11-18 |
| EP1564812A4 (en) | 2008-04-02 |
| US7355642B2 (en) | 2008-04-08 |
| JP2004172228A (ja) | 2004-06-17 |
| EP2549537B1 (en) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4414646B2 (ja) | 光検出装置 | |
| KR101075626B1 (ko) | 광검출 장치 | |
| JP4012743B2 (ja) | 光検出装置 | |
| US11322532B2 (en) | Backside illuminated image sensor | |
| US9219177B2 (en) | Photo detector and integrated circuit | |
| JP2005501417A (ja) | 感光及び／又は感ｘ線センサからなるセンサ配置 | |
| JPS6156912B2 (ja) | ||
| EP1049171B1 (en) | Solid-state imaging array | |
| JP3977735B2 (ja) | 光検出装置 | |
| JP5085122B2 (ja) | 半導体光検出素子及び放射線検出装置 | |
| JP3587131B2 (ja) | フォトセンサアレイおよびその製造方法 | |
| KR20160096623A (ko) | 방사선 이미지 센서 | |
| JP4562875B2 (ja) | 半導体装置 | |
| JPS61263156A (ja) | イメ−ジセンサ | |
| JP2006080306A (ja) | ホトダイオードアレイおよび分光器 | |
| JP3146497B2 (ja) | 受光素子アレイおよびその信号処理回路の実装構造 | |
| EP1590833B1 (en) | Integration capacitor using a photodetector as the bottom plate of the capacitor | |
| JPH04241458A (ja) | 半導体光検出装置 | |
| JPH02106969A (ja) | 完全密着型イメージセンサ | |
| JPH03263867A (ja) | 赤外線固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4414646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |