JP3146497B2

JP3146497B2 - 受光素子アレイおよびその信号処理回路の実装構造

Info

Publication number: JP3146497B2
Application number: JP00967291A
Authority: JP
Inventors: 進一郎石田
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 1991-01-30
Filing date: 1991-01-30
Publication date: 2001-03-19
Anticipated expiration: 2016-03-19
Also published as: JPH04254377A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば微細光を高速
に測定する場合に有効な、受光素子アレイおよびその信
号処理回路の実装構造に関する。

【０００２】

【従来の技術】ＣＣＤイメージセンサやＭＯＳ型イメ
ージセンサは、光電変換機能および信号電荷蓄積機能を
備えた受光部と、信号電荷転送機能を備えた走査部によ
り構成されている。従来技術においては、これら受光部
と走査部は１枚のＳｉ基板上に形成されている。

【０００３】

【発明が解決しようとする課題】ところが、従来技術
では、受光部と走査部とが同一の基板上に作製された構
造であるため、基板面積に対して走査部の占める面積が
大きくなる。したがって、受光部の開口率は３０〜４０
％で、光検出効率が悪いという問題がある。また、時系
列で各絵素の信号を読み出す為に、絵素数が多くなると
読み出しに時間がかかり、高速に測定することができな
い。

【０００４】本発明の目的は、高い光検出効率を有し、
かつ、動作速度の高速化を実現することのできる受光素
子アレイおよびその信号処理回路の実装構造を提供する
ことにある。

【０００５】

【課題を解決するための手段】本発明の受光素子アレ
イおよびその信号処理回路の実装構造は、基板の片面側
に第１の導電型層を形成し、その反対の面には、各絵素
を形成すべく、複数の第２の導電型層を形成し、その第
２の導電型層それぞれに信号取り出し電極を形成して１
次元もしくは２次元に配列されるｐｉｎ形ダイオードか
らなる受光素子アレイと、上面に上記信号取り出し電極
の配置関係に対応するように接続電極を形成するととも
に、その信号処理回路を備えた信号処理回路基板とを設
け、上記受光素子アレイは、上記信号処理回路基板の接
続電極側の面上に搭載されるとともに、その信号取り出
し電極がそれぞれ対応する上記接続電極にハンダバンプ
によって接続されてなることによって特徴付けられる。

【０００６】

【作用】光信号電荷の取出し電極を受光基板裏面側に
設けたので、受光面側に設ける必要がなく、開口率が高
くなる。受光素子アレイはｐｉｎ形のダイオードにより
なるので、入射した光はｉ層により高率で吸収され、か
つ、機械的強度が高まる。また、各絵素毎に信号取り出
し電極および信号処理回路を設けたから、応答速度が高
まる。

【０００７】

【実施例】図１に本発明実施例の断面図、図２に本発
明実施例の全体斜視図を示す。図面に基づいて本発明実
施例を説明する。受光素子アレイは絵素Ｐ・・・・Ｐが２次
元方向に形成されている。各絵素Ｐ・・・・Ｐ間はｐｉｎ形
ダイオードにより構成されている。すなわち、高抵抗の
Ｓｉ基板２表面上に、バイアス電圧印加用としてｐ^-層
1 が形成されている。また、Ｓｉ基板２の裏面側では、
各絵素Ｐ・・・・Ｐ毎にｎ⁺層３が形成され、そのｎ⁺層３
にはそれぞれ信号取出し電極４が形成されている。この
Ｓｉ基板２は機械的な強度に耐えることができ、かつ光
検出効率が低下しない厚みが必要である。したがって、
この厚みは、検出する光の波長により異なるが、６０〜
１００μｍとする。なお、絵素Ｐ・・・・Ｐ間には電極配線
８が設けられている。また、受光素子アレイの受光面側
の電極配線８を除く面上には表面保護膜７、例えばＳｉ
Ｎが形成されている。また、受光素子アレイの裏面側の
信号取出し電極４を除く面上には絶縁膜５が形成されて
いる。

【０００８】一方、信号処理回路基板１０には、通常用
いられる半導体基板に信号処理回路が形成されている。
この走査回路基板１０の厚みは５００〜６００μｍであ
る。また、信号処理回路基板１０上には、上述した信号
取出し電極４の配置関係に対応するように接続電極６が
形成されている。以上述べた受光素子アレイ側の信号取
出し電極４と、信号処理回路基板１０側の接続電極６と
が、ハンダバンプ９により相互に接続され、これによっ
て、受光素子アレイと信号処理回路基板１０とが電気的
および機械的に接続されている。また、受光面側の信号
処理回路基板１０上に設けられた信号処理駆動用の電極
パッド１３・・・・１３により、信号取出し電極４から取り
出された信号電荷の処理を行う回路の駆動電圧が印加さ
れる。

【０００９】ｐｉｎ形のダイオードは入射した光の約９
０％をｉ層で吸収することができる。また、このような
ｐｉｎ形ダイオードをアレイにし、その受光基板の裏面
に信号取出し電極４を設けた本発明実施例では、受光面
から信号取り出し電極を排除することができ、受光部の
開口率が高くなる。すなわち、厚い受光基板を用いて
も、光検出効率を高くできる、ここで、受光基板は厚い
から機械的な強度が高く、信号処理回路基板１０とハン
ダバンプにより機械的に接続しても強度的な問題はな
い。

【００１０】また、絵素Ｐ・・・・Ｐ毎に信号電荷を取り出
し、各絵素Ｐ・・・・Ｐ毎の処理回路が信号処理回路基板１
０に設けられている構造であるため、処理速度が高く、
高速動作が行える。なお、解像度を高めるには、絵素数
を多くする必要がある。そのため、絵素を微細化する場
合、以上の本発明実施例の構造ではマイクロハンダバン
プの寸法により制限されるため、所定の寸法以下にはピ
ッチが狭くならない。

【００１１】そこでこの不具合を打破するには、以下の
ような対策を施せばよい。すなわち、受光面側にトラン
ジスタ等のスイッチを設け、数個の絵素の光信号電荷を
時系列的にマイクロハンダバンプから出力するように構
成する。この構成では、上述した本発明実施例に比べる
と、開口率が低くなるが、従来の構造に比しては同等も
しくはそれ以上に高くすることが可能で、絵素の微細化
に有効な実装構造である。

【００１２】

【発明の効果】以上述べたように、本発明によれば光
信号の取出し電極を受光基板裏面側に設けたので、表面
側の殆どを受光面とすることができ、開口率が従来に比
べて、飛躍的に向上する。また、受光部にｐｉｎ形のダ
イオードを用いたので、ｉ層により入射した光は高率で
吸収され、しかも、機械的強度が高まる。さらに、ｉ層
の存在により接合容量を小さくすることができ、かつ、
高電圧を印加してキャリアの空乏層走行時間を短くでき
る。そして、絵素毎に信号電荷を取り出す構造とし、各
絵素毎の処理回路を信号処理回路基板に設けたため、高
速動作の優れた素子となる。

【００１３】この結果、高感度，高速化，高密度，小型
化といった性能向上に寄与すること大であることが期待
できる。

【図面の簡単な説明】

【図１】本発明実施例の断面図

【図２】本発明実施例の全体斜視図

【符号の説明】

１・・・・ｐ^-層２・・・・Ｓｉ基板３・・・・ｎ⁺層４・・・・信号取出し電極６・・・・接続電極７・・・・表面保護膜８・・・・電極配線９・・・・ハンダバンプ１０・・・・信号処理回路基板１３・・・・電極パッドＰ・・・・絵素

Claims

(57)【特許請求の範囲】

【請求項１】基板の片面側に第１の導電型層を形成
し、その反対の面には、各絵素を形成すべく、複数の第
２の導電型層を形成し、その第２の導電型層それぞれに
信号取り出し電極を形成して１次元もしくは２次元に配
列されるｐｉｎ形ダイオードからなる受光素子アレイ
と、上面に上記信号取り出し電極の配置関係に対応する
ように接続電極を形成するとともに、その信号処理回路
を備えた信号処理回路基板とを設け、上記受光素子アレ
イは、上記信号処理回路基板の接続電極側の面上に搭載
されるとともに、その信号取り出し電極がそれぞれ対応
する上記接続電極にハンダバンプによって接続されてな
る受光素子アレイおよびその信号処理回路の実装構造。