JP2510149B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2510149B2 JP2510149B2 JP59203282A JP20328284A JP2510149B2 JP 2510149 B2 JP2510149 B2 JP 2510149B2 JP 59203282 A JP59203282 A JP 59203282A JP 20328284 A JP20328284 A JP 20328284A JP 2510149 B2 JP2510149 B2 JP 2510149B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- region
- photoelectric conversion
- pixel
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は固体撮像装置の中でも、特に多チップを一列
に並べて配列した、長尺の密着型イメージセンサに関す
るものである。
に並べて配列した、長尺の密着型イメージセンサに関す
るものである。
従来例の構成とその問題点 近年、一次元固体撮像素子を多チップ配列して、読取
りの原稿と同じ幅のサイズにした密着型イメージセンサ
の開発が活発に進められており、一部実用化のレベルに
達してきている。
りの原稿と同じ幅のサイズにした密着型イメージセンサ
の開発が活発に進められており、一部実用化のレベルに
達してきている。
第１図は従来の多チップ配列の密着型イメージセンサ
における一次元固体撮像素子のチップＡとチップＢの継
ぎ目のところを示している。１はそれぞれ単位画素の光
電変換部で、1eは特にチップ端の光電変換部を示してい
る。
における一次元固体撮像素子のチップＡとチップＢの継
ぎ目のところを示している。１はそれぞれ単位画素の光
電変換部で、1eは特にチップ端の光電変換部を示してい
る。
第２図は第１図のA-A面で切断した断面図を示し、基
板10はｐ型シリコンを用いている。２はN+領域、３は光
遮蔽用のアルミ薄膜、特に3eはチップ端のアルミ薄膜で
ある。
板10はｐ型シリコンを用いている。２はN+領域、３は光
遮蔽用のアルミ薄膜、特に3eはチップ端のアルミ薄膜で
ある。
第２図においてチップに一様な光を照射したとき、チ
ップの端の光電変換部1eには、同チップ表面の直交方向
から入射される、いわゆる、正規の光照射ａ以外に、チ
ップ上方からはチップ端のアルミ薄膜でおおわれていな
いところからの光照射ｂおよびチップ端の側端面からの
光照射ｃによる光電変換により、電荷が他の中央部の光
電変換部〔以下、画素と称す〕１よりも多く蓄積する。
ップの端の光電変換部1eには、同チップ表面の直交方向
から入射される、いわゆる、正規の光照射ａ以外に、チ
ップ上方からはチップ端のアルミ薄膜でおおわれていな
いところからの光照射ｂおよびチップ端の側端面からの
光照射ｃによる光電変換により、電荷が他の中央部の光
電変換部〔以下、画素と称す〕１よりも多く蓄積する。
以上の様に、チップの端の画素1eの信号出力は正規の
照射以外の光電変換により発生した他の画素１よりも大
きい。そこで、このようなチップの端の画素1eをもつ、
密着型イメージセンサをファクシミリまたは複写機等に
使用すると、チップの端の画素1eの影響により白線がで
てしまう。これを避けるため、従来では複雑な電気回路
による信号処理手段を必要とする。
照射以外の光電変換により発生した他の画素１よりも大
きい。そこで、このようなチップの端の画素1eをもつ、
密着型イメージセンサをファクシミリまたは複写機等に
使用すると、チップの端の画素1eの影響により白線がで
てしまう。これを避けるため、従来では複雑な電気回路
による信号処理手段を必要とする。
第３図はチップの端の歪などによる暗出力の影響を考
慮した従来構造を示し、チップ端の画素1eのN+領域２
は、スクライブ時の歪あるいはストレスを避けるために
受光窓の内側に境界があり、端の画素1eには、N+領域以
外に基板と同電位の領域４がある。N+領域２で光電変換
したキャリア（電子）は、ほぼ全てその画素に取り込ま
れるが、基板10と同電位の領域４を有する部分で光電変
換した電子の一部は基板10内に流出してしまい、最終的
には再結合してしまう。結果としてチップ端の画素1eか
らの信号は、光疑似信号の効果を考慮しても、他の画素
１よりも小さい。したがって、チップ端をもった固体撮
像素子による密着型イメージセンサをファクシミリ又は
複写機等に使用すると、チップの端の画素1eの影響によ
り黒線がでてしまう。これを避けるためには、端の画素
からの出力を増加させるための信号処理用電気回路を余
分に必要とする。
慮した従来構造を示し、チップ端の画素1eのN+領域２
は、スクライブ時の歪あるいはストレスを避けるために
受光窓の内側に境界があり、端の画素1eには、N+領域以
外に基板と同電位の領域４がある。N+領域２で光電変換
したキャリア（電子）は、ほぼ全てその画素に取り込ま
れるが、基板10と同電位の領域４を有する部分で光電変
換した電子の一部は基板10内に流出してしまい、最終的
には再結合してしまう。結果としてチップ端の画素1eか
らの信号は、光疑似信号の効果を考慮しても、他の画素
１よりも小さい。したがって、チップ端をもった固体撮
像素子による密着型イメージセンサをファクシミリ又は
複写機等に使用すると、チップの端の画素1eの影響によ
り黒線がでてしまう。これを避けるためには、端の画素
からの出力を増加させるための信号処理用電気回路を余
分に必要とする。
発明の目的 本発明は、複雑な電気回路による信号処理手段を必要
とすることなしに、一様な光照射に対して、チップ端の
画素を含めて、多チップ配列の光電変換部から一様な信
号を取り出すことができる固体撮像装置を提供すること
を目的とする。
とすることなしに、一様な光照射に対して、チップ端の
画素を含めて、多チップ配列の光電変換部から一様な信
号を取り出すことができる固体撮像装置を提供すること
を目的とする。
発明の構成 本発明の固体撮像装置は、所定導電型の半導体基板上
に複数個の第１の光電変換部を配列して一次元固体撮像
素子の単位チップを構成するとともに、前記単位チップ
におけるチップ端部に前記半導体基板と異なる導電型の
領域および前記半導体基板と同じ導電型の領域を併せ有
する第２の光電変換部を設け、前記単位チップの中央部
の前記第１の光電変換部の受光窓の面積に対する前記チ
ップ端部の前記第２の光電変換部の受光窓の面積の面積
増加率を10％〜30％にしたことを特徴とする。
に複数個の第１の光電変換部を配列して一次元固体撮像
素子の単位チップを構成するとともに、前記単位チップ
におけるチップ端部に前記半導体基板と異なる導電型の
領域および前記半導体基板と同じ導電型の領域を併せ有
する第２の光電変換部を設け、前記単位チップの中央部
の前記第１の光電変換部の受光窓の面積に対する前記チ
ップ端部の前記第２の光電変換部の受光窓の面積の面積
増加率を10％〜30％にしたことを特徴とする。
実施例の説明 以下、本発明の一実施例を第４図に基づいて説明す
る。
る。
第４図は本発明の実施例であって、多チップ配列の長
尺の密着型イメージセンサにおける単位チップ一次元固
体撮像素子のチップＡとＢの継ぎ目近辺の概略図を示し
たものである。
尺の密着型イメージセンサにおける単位チップ一次元固
体撮像素子のチップＡとＢの継ぎ目近辺の概略図を示し
たものである。
１は単位チップの中央部における画素の光電変換部、
1eは同チップ端の画素の光電変換部、２はN+領域、３は
光しゃへい用のアルミ薄膜であり、４は基板と同じ導電
型のP+領域である。第５図の構造のものはチップの端の
画素1eは他の画素に比べて受光窓の面積が30％増大して
おり、また受光窓内はN+領域２および基板と同じ導電型
のP+領域４を有している。N+領域で光電変換したキャリ
アはほとんど全てその画素に取り込まれるが、基板と同
じ導電型で、かつ同電位のP+領域４で光電変換したキャ
リア（電子）の一部は流出および再結合してしまい、結
果として、面積当り、N+領域２のみで構成された画素で
光電変換された電荷の50％〜70％になる。そこで本実施
例では、チップ端の画素1eのうちN+領域のみを含む受光
窓を他の中央部における各画素の受光窓の70％にし、基
板と同電位のP+領域４のみを含む受光窓を60％として、
チップ端の画素1eの全体の受光窓面積を他の中央部にお
ける各画素の1.3倍としている。
1eは同チップ端の画素の光電変換部、２はN+領域、３は
光しゃへい用のアルミ薄膜であり、４は基板と同じ導電
型のP+領域である。第５図の構造のものはチップの端の
画素1eは他の画素に比べて受光窓の面積が30％増大して
おり、また受光窓内はN+領域２および基板と同じ導電型
のP+領域４を有している。N+領域で光電変換したキャリ
アはほとんど全てその画素に取り込まれるが、基板と同
じ導電型で、かつ同電位のP+領域４で光電変換したキャ
リア（電子）の一部は流出および再結合してしまい、結
果として、面積当り、N+領域２のみで構成された画素で
光電変換された電荷の50％〜70％になる。そこで本実施
例では、チップ端の画素1eのうちN+領域のみを含む受光
窓を他の中央部における各画素の受光窓の70％にし、基
板と同電位のP+領域４のみを含む受光窓を60％として、
チップ端の画素1eの全体の受光窓面積を他の中央部にお
ける各画素の1.3倍としている。
本実施例によると、一様な光を照射したときにチップ
の端の画素1eは他の中央部における各画素に比べて、出
力電圧差は±５％以内におさまっていた。
の端の画素1eは他の中央部における各画素に比べて、出
力電圧差は±５％以内におさまっていた。
複数のチップを直線状に配列し、これらを連結して、
ドキュメント等の原稿を読み取る第４図に示すような、
所謂、密着型の固体撮像装置は、通常、16本/mmの高解
像度で読み取ることが要請されるため、ピッチが62.5μ
ｍと小さく、各チップ間ギャップも無視できないため、
各チップとも、端部の画素の有効受光面積に制約を受け
る。
ドキュメント等の原稿を読み取る第４図に示すような、
所謂、密着型の固体撮像装置は、通常、16本/mmの高解
像度で読み取ることが要請されるため、ピッチが62.5μ
ｍと小さく、各チップ間ギャップも無視できないため、
各チップとも、端部の画素の有効受光面積に制約を受け
る。
第４図の固体撮像装置で、各チップの端部連結の部分
を、第５図の拡大平面図に基づいて、本発明の装置にお
ける各チップ端の画素の構造を更に詳しく説明する。こ
の場合の設計仕様は次の〜の通りである。
を、第５図の拡大平面図に基づいて、本発明の装置にお
ける各チップ端の画素の構造を更に詳しく説明する。こ
の場合の設計仕様は次の〜の通りである。
チップギャップｅを現技術での実用限度値として８μ
ｍとする。
ｍとする。
チップ端の画素を基板と反対導電型領域Ａと同導電型
領域Ｂとの２領域に分割し、チップの最端で他方のチッ
プに隣接する部分を基板と同導電型のP+領域とし
（Ｂ）、チップスクライブによる歪を上記領域で吸収さ
せる。その長さｄは、スクライブ歪を完全に無視できる
値として、20μｍとする。
領域Ｂとの２領域に分割し、チップの最端で他方のチッ
プに隣接する部分を基板と同導電型のP+領域とし
（Ｂ）、チップスクライブによる歪を上記領域で吸収さ
せる。その長さｄは、スクライブ歪を完全に無視できる
値として、20μｍとする。
チップ端の画素について、読み取り走査方向（チップ
の長手方向）に対して垂直の方向（副走査方向即ち、チ
ップの幅方向）の解像度を犠牲にして（即ち、ドキュメ
ント等の読み取り原稿幅の2/16mmの部分のみ解像度が若
干悪化する）感度調整をおこなう（副走査方向拡張率を
βとする）。
の長手方向）に対して垂直の方向（副走査方向即ち、チ
ップの幅方向）の解像度を犠牲にして（即ち、ドキュメ
ント等の読み取り原稿幅の2/16mmの部分のみ解像度が若
干悪化する）感度調整をおこなう（副走査方向拡張率を
βとする）。
また領域Ｂで光電変換した電荷は、基板と同導電型で
あるので、拡散により散逸したり、同領域Ｂで再結合す
るので、信号として取り出せる電荷は、通常のN+領域に
比べて、面積あたり0.5〜0.7になる（これを有効変換率
αとする）。
あるので、拡散により散逸したり、同領域Ｂで再結合す
るので、信号として取り出せる電荷は、通常のN+領域に
比べて、面積あたり0.5〜0.7になる（これを有効変換率
αとする）。
第５図の各S,A,B,aは、 Ｓ＝（ａ−ｂ）a A＝βca B＝βda と表わすことができ、 ａ＝62.5μｍ（通常よく使用される。読み取り解像度16
本/mm） ｂ＝４μｍ（画素間分離、通常使用されている値） ｅ＝18μｍ（現在の技術での実用限度値） ｄ＝20μｍ とすると、 ｃ＝36.5μｍ Ｓ＝58.5aμm2 Ａ＝36.5βａμm2 Ｂ＝20βａμm2 感度調整をすると次の式になる Ａ＋αＢ＝Ｓ＝58.5a 36.5βａ＋20αβａ＝58.5a ここで、有効変換率αを、α＝0.5〜0.7とする場合の
副走査方向拡張率β、および、このβ値に基づいて、A,
Bを算定し、ついで、これらによる面積増加率を求める
と、 （ｉ）有効変換率α＝0.5のとき 副走査方向拡張率β＝1.26 Ａ＝46.0a Ｂ＝25.2a Ａ＋Ｂ＝71.2a （ii）α＝0.7のとき β＝1.16 Ａ＝42.3a Ｂ＝23.2a Ａ＋Ｂ＝65.5a となり、このことからみても、面積増加率はほぼ＋10％
〜30％の範囲で設定するのが適当である。
本/mm） ｂ＝４μｍ（画素間分離、通常使用されている値） ｅ＝18μｍ（現在の技術での実用限度値） ｄ＝20μｍ とすると、 ｃ＝36.5μｍ Ｓ＝58.5aμm2 Ａ＝36.5βａμm2 Ｂ＝20βａμm2 感度調整をすると次の式になる Ａ＋αＢ＝Ｓ＝58.5a 36.5βａ＋20αβａ＝58.5a ここで、有効変換率αを、α＝0.5〜0.7とする場合の
副走査方向拡張率β、および、このβ値に基づいて、A,
Bを算定し、ついで、これらによる面積増加率を求める
と、 （ｉ）有効変換率α＝0.5のとき 副走査方向拡張率β＝1.26 Ａ＝46.0a Ｂ＝25.2a Ａ＋Ｂ＝71.2a （ii）α＝0.7のとき β＝1.16 Ａ＝42.3a Ｂ＝23.2a Ａ＋Ｂ＝65.5a となり、このことからみても、面積増加率はほぼ＋10％
〜30％の範囲で設定するのが適当である。
発明の効果 以上のように本発明によると、半導体基板上に複数個
の第１の光電変換部を配列して一次元固体撮像素子の単
位チップを構成するとともに、前記単位チップにおける
チップ端部に前記半導体基板と異なる導電型の領域およ
び前記半導体基板と同じ導電型の領域を併せ有する第２
の光電変換部を設け、前記チップの中央部の前記第１の
光電変換部の受光窓の面積に対する前記チップ端部の前
記第２の光電変換部の受光窓の面積の面積増加率を10％
〜30％にしたことにより、一様な光照射に対して一様な
光信号を得ることができ、従来のような信号処理のため
の複雑な電気回路も必要としない。
の第１の光電変換部を配列して一次元固体撮像素子の単
位チップを構成するとともに、前記単位チップにおける
チップ端部に前記半導体基板と異なる導電型の領域およ
び前記半導体基板と同じ導電型の領域を併せ有する第２
の光電変換部を設け、前記チップの中央部の前記第１の
光電変換部の受光窓の面積に対する前記チップ端部の前
記第２の光電変換部の受光窓の面積の面積増加率を10％
〜30％にしたことにより、一様な光照射に対して一様な
光信号を得ることができ、従来のような信号処理のため
の複雑な電気回路も必要としない。
更に、一般的にはスクライブ歪により単位チップ端部
の画素が影響を受け、結果的には暗出力が増加し、映像
的には白線となるが、この暗出力は結果の予測が不可能
であるから、その信号の増加分を画素サイズの減少によ
って調整できるものではないが、本発明の構成では、基
板と同導電型の領域を設けることによって、スクライブ
歪を取り除き、一方、チップ間の継ぎ目部分のギャップ
による主走査方向の信号減少分を、単位チップの端部の
画素サイズを副走査方向へ拡張することにより信号調整
を行うので、良好な固体撮像装置を実現することができ
る。
の画素が影響を受け、結果的には暗出力が増加し、映像
的には白線となるが、この暗出力は結果の予測が不可能
であるから、その信号の増加分を画素サイズの減少によ
って調整できるものではないが、本発明の構成では、基
板と同導電型の領域を設けることによって、スクライブ
歪を取り除き、一方、チップ間の継ぎ目部分のギャップ
による主走査方向の信号減少分を、単位チップの端部の
画素サイズを副走査方向へ拡張することにより信号調整
を行うので、良好な固体撮像装置を実現することができ
る。
第１図は従来の多チップ配列の一次元固体撮像装置の単
位チップ間の継ぎ目近辺を示した平面図、第２図は第１
図A-A面で切断した断面図、第３図は従来の別の一次元
固体撮像装置の単位チップ間の継ぎ目近辺を示した平面
図、第４図は本発明実施例の固体撮像装置の単位チップ
間の継ぎ目近辺を示す平面図、第５図は同実施例の要部
拡大平面図の説明図である。 １……第１の光電変換部〔主画素〕、1e……チップ端の
第２の光電変換部、２……N+領域、2e……チップ端のN+
領域、３……アルミ薄膜、3e……チップ端のアルミ薄
膜、10……ｐ型半導体基板、ａ……正規の光照射、ｂ…
…チップ上面からの疑似光、ｃ……チップ側面からの疑
似光。
位チップ間の継ぎ目近辺を示した平面図、第２図は第１
図A-A面で切断した断面図、第３図は従来の別の一次元
固体撮像装置の単位チップ間の継ぎ目近辺を示した平面
図、第４図は本発明実施例の固体撮像装置の単位チップ
間の継ぎ目近辺を示す平面図、第５図は同実施例の要部
拡大平面図の説明図である。 １……第１の光電変換部〔主画素〕、1e……チップ端の
第２の光電変換部、２……N+領域、2e……チップ端のN+
領域、３……アルミ薄膜、3e……チップ端のアルミ薄
膜、10……ｐ型半導体基板、ａ……正規の光照射、ｂ…
…チップ上面からの疑似光、ｃ……チップ側面からの疑
似光。
Claims (1)
- 【請求項１】所定導電型の半導体基板上に複数個の第１
の光電変換部を配列して一次元固体撮像素子の単位チッ
プを構成するとともに、前記単位チップにおけるチップ
端部に前記半導体基板と異なる導電型の領域および前記
半導体基板と同じ導電型の領域を併せ有する第２の光電
変換部を設け、前記単位チップの中央部の前記第１の光
電変換部の受光窓の面積に対する前記チップ端部の前記
第２の光電変換部の受光窓の面積の面積増加率を10％〜
30％にした固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203282A JP2510149B2 (ja) | 1984-09-27 | 1984-09-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203282A JP2510149B2 (ja) | 1984-09-27 | 1984-09-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180945A JPS6180945A (ja) | 1986-04-24 |
| JP2510149B2 true JP2510149B2 (ja) | 1996-06-26 |
Family
ID=16471464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203282A Expired - Lifetime JP2510149B2 (ja) | 1984-09-27 | 1984-09-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510149B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157680A (en) * | 1981-03-25 | 1982-09-29 | Toshiba Corp | Line sensor for picture reading |
-
1984
- 1984-09-27 JP JP59203282A patent/JP2510149B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6180945A (ja) | 1986-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0908956B1 (en) | Photoelectric conversion apparatus and image sensor | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JPH06204450A (ja) | 固体撮像装置 | |
| JPH09266296A (ja) | 固体撮像装置 | |
| JPH0518465B2 (ja) | ||
| JPH07226495A (ja) | 減少されたフォトダイオード間のクロストークを有するｃｃｄ画像センサー | |
| JP3996719B2 (ja) | 光電性チップ | |
| WO2021049140A1 (ja) | 裏面入射型撮像素子 | |
| JP2510149B2 (ja) | 固体撮像装置 | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| US4658281A (en) | Radiation-sensitive semiconductor device | |
| JP2521789B2 (ja) | 固体撮像装置の感光部構造 | |
| JPH0211193B2 (ja) | ||
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JPS6175559A (ja) | 一次元密着型イメ−ジセンサ | |
| JPH0135546B2 (ja) | ||
| JP2006086232A (ja) | Ｍｏｓ型固体撮像装置、カメラ | |
| JPH0659074B2 (ja) | 固体撮像装置 | |
| JP2770367B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS6255961A (ja) | 固体撮像装置 | |
| JP2005223258A (ja) | 固体撮像装置及び電荷転送部 | |
| JPS6066580A (ja) | 固体撮像装置 | |
| KR19990018937A (ko) | 전하 결합 소자형 이미지 센서 | |
| JPH0232833B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |