JP2001291853A - 半導体エネルギー検出素子 - Google Patents
半導体エネルギー検出素子Info
- Publication number
- JP2001291853A JP2001291853A JP2000102625A JP2000102625A JP2001291853A JP 2001291853 A JP2001291853 A JP 2001291853A JP 2000102625 A JP2000102625 A JP 2000102625A JP 2000102625 A JP2000102625 A JP 2000102625A JP 2001291853 A JP2001291853 A JP 2001291853A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- channel stop
- layer
- conductivity type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
Abstract
(57)【要約】
【課題】 エネルギー線の検出感度及び応答速度の低下
を抑制することができると共に、エネルギー線が検出可
能となる部分の面積を拡大することが可能な半導体エネ
ルギー検出素子を提供すること。 【解決手段】 フォトダイオードアレイ１は、第２導電
型の拡散層としてのＰ+拡散層３，４、Ｎ+チャンネルス
トップ層６，７、Ｎ+拡散層８等を含んでいる。Ｐ+拡散
層３，４、及び、Ｎ+チャンネルストップ層６，７は、
半導体基板２の入射面に対する裏面側に設けられてい
る。Ｎ+チャンネルストップ層６は隣り合うＰ+拡散層
３，４の間に設けられており、Ｐ+拡散層３，４を分離
するように格子形状を呈している。Ｎ+チャンネルスト
ップ層７はＰ+拡散層３の配列の外側にＮ +チャンネルス
トップ層６と連続して枠状に設けられている。Ｎ+チャ
ンネルストップ層７はＮ+チャンネルストップ層６より
も幅広とされている。
を抑制することができると共に、エネルギー線が検出可
能となる部分の面積を拡大することが可能な半導体エネ
ルギー検出素子を提供すること。 【解決手段】 フォトダイオードアレイ１は、第２導電
型の拡散層としてのＰ+拡散層３，４、Ｎ+チャンネルス
トップ層６，７、Ｎ+拡散層８等を含んでいる。Ｐ+拡散
層３，４、及び、Ｎ+チャンネルストップ層６，７は、
半導体基板２の入射面に対する裏面側に設けられてい
る。Ｎ+チャンネルストップ層６は隣り合うＰ+拡散層
３，４の間に設けられており、Ｐ+拡散層３，４を分離
するように格子形状を呈している。Ｎ+チャンネルスト
ップ層７はＰ+拡散層３の配列の外側にＮ +チャンネルス
トップ層６と連続して枠状に設けられている。Ｎ+チャ
ンネルストップ層７はＮ+チャンネルストップ層６より
も幅広とされている。
Description
【０００１】
【発明の属する技術分野】本発明は、放射線等のエネル
ギー線を検出するための半導体エネルギー検出素子に関
する。
ギー線を検出するための半導体エネルギー検出素子に関
する。
【０００２】
【従来の技術】従来から、この種の半導体エネルギー検
出素子として、裏面入射型のフォトダイオードアレイが
知られている。この裏面入射型のフォトダイオードアレ
イは、入射面側にカソード電極が設けられ、入射面に対
する裏面側にアノード電極が設けられていた。
出素子として、裏面入射型のフォトダイオードアレイが
知られている。この裏面入射型のフォトダイオードアレ
イは、入射面側にカソード電極が設けられ、入射面に対
する裏面側にアノード電極が設けられていた。
【０００３】
【発明が解決しようとする課題】本発明は、エネルギー
線の検出感度及び応答速度の低下を抑制することができ
ると共に、エネルギー線を大面積で検出することが可能
な半導体エネルギー検出素子を提供することを課題とし
ている。
線の検出感度及び応答速度の低下を抑制することができ
ると共に、エネルギー線を大面積で検出することが可能
な半導体エネルギー検出素子を提供することを課題とし
ている。
【０００４】
【課題を解決するための手段】本発明者らの調査研究の
結果、以下のような事実を新たに見出した。
結果、以下のような事実を新たに見出した。
【０００５】エネルギー線を検出する面の大面積化を図
るために、上述したような構成の裏面入射型のフォトダ
イオードアレイをチップ化して複数並設した場合に、エ
ネルギー線の入射面側にカソード電極が設けられている
ので、この入射面側のカソード電極によりフォトダイオ
ードアレイにエネルギー線の不感領域が生じることとな
り、エネルギー線が検出可能となる部分の面積を拡大す
るのには限界があった。
るために、上述したような構成の裏面入射型のフォトダ
イオードアレイをチップ化して複数並設した場合に、エ
ネルギー線の入射面側にカソード電極が設けられている
ので、この入射面側のカソード電極によりフォトダイオ
ードアレイにエネルギー線の不感領域が生じることとな
り、エネルギー線が検出可能となる部分の面積を拡大す
るのには限界があった。
【０００６】そこで、本発明者等は、新たに入射面に対
する裏面側にカソード電極及びアノード電極が設けられ
た裏面入射型のフォトダイオードアレイを発案するに至
った。しかしながら、カソード電極及びアノード電極を
入射面に対する裏面側に設けた場合、カソード電極を介
してバイアス電圧を印加していくと、空乏層が入射面に
到達する以前にチャンネルストップ層の下方で空乏層が
繋がってしまいそれ以上のバイアス電圧の印加が不可能
となり、空乏層を入射面まで拡大する（完全空乏化）す
ることができないといった現象が生じて、エネルギー線
の検出感度及び応答速度が低下するという問題点を有し
ていることが判明した。
する裏面側にカソード電極及びアノード電極が設けられ
た裏面入射型のフォトダイオードアレイを発案するに至
った。しかしながら、カソード電極及びアノード電極を
入射面に対する裏面側に設けた場合、カソード電極を介
してバイアス電圧を印加していくと、空乏層が入射面に
到達する以前にチャンネルストップ層の下方で空乏層が
繋がってしまいそれ以上のバイアス電圧の印加が不可能
となり、空乏層を入射面まで拡大する（完全空乏化）す
ることができないといった現象が生じて、エネルギー線
の検出感度及び応答速度が低下するという問題点を有し
ていることが判明した。
【０００７】かかる研究結果を踏まえ、本発明に係る半
導体エネルギー検出素子は、第１導電型の半導体からな
り、入射面から所定波長域のエネルギー線が入射する半
導体基板を備え、半導体基板の入射面に対する裏面側に
は、第２導電型の半導体からなる第２導電型の拡散層が
所定の間隔で複数配列されており、第２導電型の拡散層
の間には、半導体基板よりも不純物濃度の高い第１導電
型の半導体からなり、第２導電型の拡散層を分離するた
めの第１の第１導電型の拡散層が設けられ、第２導電型
の拡散層の配列の外側には、半導体基板よりも不純物濃
度の高い第１導電型の半導体からなり、第１の第１導電
型の拡散層よりも幅広に形成された第２の第１導電型の
拡散層が設けられていることを特徴としている。
導体エネルギー検出素子は、第１導電型の半導体からな
り、入射面から所定波長域のエネルギー線が入射する半
導体基板を備え、半導体基板の入射面に対する裏面側に
は、第２導電型の半導体からなる第２導電型の拡散層が
所定の間隔で複数配列されており、第２導電型の拡散層
の間には、半導体基板よりも不純物濃度の高い第１導電
型の半導体からなり、第２導電型の拡散層を分離するた
めの第１の第１導電型の拡散層が設けられ、第２導電型
の拡散層の配列の外側には、半導体基板よりも不純物濃
度の高い第１導電型の半導体からなり、第１の第１導電
型の拡散層よりも幅広に形成された第２の第１導電型の
拡散層が設けられていることを特徴としている。
【０００８】本発明に係る半導体エネルギー検出素子で
は、半導体基板の入射面に対する裏面側に、第２導電型
の拡散層と、第１の第１導電型の拡散層と、第２の第１
導電型の拡散層とが設けられるので、エネルギー線の入
射面側に電極取出しによる不感領域が発生することはな
く、エネルギー線が検出可能となる部分の面積を拡大す
ることが可能となる。
は、半導体基板の入射面に対する裏面側に、第２導電型
の拡散層と、第１の第１導電型の拡散層と、第２の第１
導電型の拡散層とが設けられるので、エネルギー線の入
射面側に電極取出しによる不感領域が発生することはな
く、エネルギー線が検出可能となる部分の面積を拡大す
ることが可能となる。
【０００９】第１の第１導電型の拡散層を介してバイア
ス電圧を印加していくと第１の第１導電型の拡散層の下
方で隣り合う空乏層が繋がってしまい、第１の第１導電
型の拡散層にはバイアス電圧がそれ以上印加できなくな
る。しかしながら、第２導電型の拡散層の配列の外側に
は、半導体基板よりも不純物濃度の高い第１導電型の半
導体からなり、第１の第１導電型の拡散層よりも幅広に
形成された第２の第１導電型の拡散層が設けられている
ので、第１の第１導電型の拡散層の下方で隣り合う空乏
層が繋がった後も、第２の第１導電型の拡散層を介して
バイアス電圧を印加し続けることができ、半導体基板の
空乏化を更に進めることができる。この結果、半導体エ
ネルギー検出素子において、エネルギー線の検出感度及
び応答速度が低下するのを抑制することが可能となる。
ス電圧を印加していくと第１の第１導電型の拡散層の下
方で隣り合う空乏層が繋がってしまい、第１の第１導電
型の拡散層にはバイアス電圧がそれ以上印加できなくな
る。しかしながら、第２導電型の拡散層の配列の外側に
は、半導体基板よりも不純物濃度の高い第１導電型の半
導体からなり、第１の第１導電型の拡散層よりも幅広に
形成された第２の第１導電型の拡散層が設けられている
ので、第１の第１導電型の拡散層の下方で隣り合う空乏
層が繋がった後も、第２の第１導電型の拡散層を介して
バイアス電圧を印加し続けることができ、半導体基板の
空乏化を更に進めることができる。この結果、半導体エ
ネルギー検出素子において、エネルギー線の検出感度及
び応答速度が低下するのを抑制することが可能となる。
【００１０】また、第２の第１導電型の拡散層に隣接す
る第２導電型の拡散層の幅と第２の第１導電型の拡散層
の幅との和は、第２の第１導電型の拡散層に隣接しない
第２導電型の拡散層の幅と第１の第１導電型の拡散層の
幅との和と等しくなるように設定されていることが好ま
しい。このように、第２の第１導電型の拡散層に隣接す
る第２導電型の拡散層の幅と第２の第１導電型の拡散層
の幅との和を、第２の第１導電型の拡散層に隣接しない
第２導電型の拡散層の幅と第１の第１導電型の拡散層の
幅との和と等しくなるように設定することにより、第２
の第１導電型の拡散層に隣接する第２導電型の拡散層を
含む単位領域の幅が、第２の第１導電型の拡散層に隣接
しない第２導電型の拡散層を含む単位領域の幅と等しく
なる。これにより、特に本発明による半導体エネルギー
検出素子を複数並設した場合において、全ての単位領域
の幅が等しくなり、エネルギー線が検出可能となる部分
の面積をより一層拡大することが可能となる。
る第２導電型の拡散層の幅と第２の第１導電型の拡散層
の幅との和は、第２の第１導電型の拡散層に隣接しない
第２導電型の拡散層の幅と第１の第１導電型の拡散層の
幅との和と等しくなるように設定されていることが好ま
しい。このように、第２の第１導電型の拡散層に隣接す
る第２導電型の拡散層の幅と第２の第１導電型の拡散層
の幅との和を、第２の第１導電型の拡散層に隣接しない
第２導電型の拡散層の幅と第１の第１導電型の拡散層の
幅との和と等しくなるように設定することにより、第２
の第１導電型の拡散層に隣接する第２導電型の拡散層を
含む単位領域の幅が、第２の第１導電型の拡散層に隣接
しない第２導電型の拡散層を含む単位領域の幅と等しく
なる。これにより、特に本発明による半導体エネルギー
検出素子を複数並設した場合において、全ての単位領域
の幅が等しくなり、エネルギー線が検出可能となる部分
の面積をより一層拡大することが可能となる。
【００１１】また、第２の第１導電型の拡散層は、半導
体基板の端部に設けられていることが好ましい。このよ
うに、第２の第１導電型の拡散層が半導体基板の端部に
設けられることにより、半導体基板の端部において、第
２の第１導電型の拡散層の下方には空乏層が形成されな
い領域が存在することになり、空乏層が半導体基板の端
部に繋がることにより発生するリーク電流の増大を抑制
することができる。
体基板の端部に設けられていることが好ましい。このよ
うに、第２の第１導電型の拡散層が半導体基板の端部に
設けられることにより、半導体基板の端部において、第
２の第１導電型の拡散層の下方には空乏層が形成されな
い領域が存在することになり、空乏層が半導体基板の端
部に繋がることにより発生するリーク電流の増大を抑制
することができる。
【００１２】
【発明の実施の形態】以下、図面を参照しながら本発明
による半導体エネルギー検出素子の好適な実施形態につ
いて詳細に説明する。なお、各図において同一要素には
同一符号を付して説明を省略する。
による半導体エネルギー検出素子の好適な実施形態につ
いて詳細に説明する。なお、各図において同一要素には
同一符号を付して説明を省略する。
【００１３】図１は、本発明の実施形態に係る半導体エ
ネルギー検出素子を示す平面図であり、図２は、同じく
半導体エネルギー検出素子の断面構造を示す概略図であ
る。本実施形態は、本発明をフォトダイオード数が２５
（５×５）の完全空乏型の裏面入射型フォトダイオード
アレイに適用した例を示している。
ネルギー検出素子を示す平面図であり、図２は、同じく
半導体エネルギー検出素子の断面構造を示す概略図であ
る。本実施形態は、本発明をフォトダイオード数が２５
（５×５）の完全空乏型の裏面入射型フォトダイオード
アレイに適用した例を示している。
【００１４】裏面入射型のフォトダイオードアレイ１
は、図１及び図２に示すように、半導体基板２を備え、
この半導体基板２にフォトダイオードアレイが形成され
ている。半導体基板２は、ウエハ厚０．３ｍｍ、比抵抗
５ｋΩ・ｃｍの高抵抗Ｎ型シリコン基板からなる。
は、図１及び図２に示すように、半導体基板２を備え、
この半導体基板２にフォトダイオードアレイが形成され
ている。半導体基板２は、ウエハ厚０．３ｍｍ、比抵抗
５ｋΩ・ｃｍの高抵抗Ｎ型シリコン基板からなる。
【００１５】フォトダイオードアレイ１は、第２導電型
の拡散層としてのＰ+拡散層３，４、Ｎ+チャンネルスト
ップ層６，７、Ｎ+拡散層８、アルミニウム等による配
線９、ＡＲ（反射防止）コート層１０を含んでいる。Ｐ
+拡散層３，４、及び、Ｎ+チャンネルストップ層６，７
は、半導体基板２の入射面に対する裏面側に設けられて
いる。Ｎ+拡散層８は、半導体基板２の入射面側に設け
られており、このＮ+拡散層８の外側にはＡＲ（反射防
止）コート層１０が設けられている。Ｎ+拡散層８は、
半導体基板２よりも不純物濃度の高い第１導電型の半導
体からなり、その表面濃度は１．０×１０19ｃｍ-3程度
とされている。
の拡散層としてのＰ+拡散層３，４、Ｎ+チャンネルスト
ップ層６，７、Ｎ+拡散層８、アルミニウム等による配
線９、ＡＲ（反射防止）コート層１０を含んでいる。Ｐ
+拡散層３，４、及び、Ｎ+チャンネルストップ層６，７
は、半導体基板２の入射面に対する裏面側に設けられて
いる。Ｎ+拡散層８は、半導体基板２の入射面側に設け
られており、このＮ+拡散層８の外側にはＡＲ（反射防
止）コート層１０が設けられている。Ｎ+拡散層８は、
半導体基板２よりも不純物濃度の高い第１導電型の半導
体からなり、その表面濃度は１．０×１０19ｃｍ-3程度
とされている。
【００１６】Ｐ+拡散層３，４は、表面濃度が１．０×
１０20ｃｍ-3程度とされており、所定の間隔（本実施形
態においては、５００μｍ程度）をおいて５×５（２
５）個配列されている。
１０20ｃｍ-3程度とされており、所定の間隔（本実施形
態においては、５００μｍ程度）をおいて５×５（２
５）個配列されている。
【００１７】Ｎ+チャンネルストップ層６は半導体基板
２よりも不純物濃度が高い第１導電型の半導体からな
り、Ｎ+チャンネルストップ層６の表面濃度は１．０×
１０19ｃｍ-3程度とされている。また、Ｎ+チャンネル
ストップ層６は隣り合うＰ+拡散層３の間に設けられて
おり、Ｐ+拡散層３，４を分離するように格子形状を呈
している。Ｐ+拡散層３，４とＮ+チャンネルストップ層
６との間隔は、１５０μｍ程度とされている。ここで、
Ｎ+チャンネルストップ層６は、各請求項における第１
の第１導電型の拡散層を構成している。
２よりも不純物濃度が高い第１導電型の半導体からな
り、Ｎ+チャンネルストップ層６の表面濃度は１．０×
１０19ｃｍ-3程度とされている。また、Ｎ+チャンネル
ストップ層６は隣り合うＰ+拡散層３の間に設けられて
おり、Ｐ+拡散層３，４を分離するように格子形状を呈
している。Ｐ+拡散層３，４とＮ+チャンネルストップ層
６との間隔は、１５０μｍ程度とされている。ここで、
Ｎ+チャンネルストップ層６は、各請求項における第１
の第１導電型の拡散層を構成している。
【００１８】Ｎ+チャンネルストップ層７は半導体基板
２よりも不純物濃度が高い第１導電型の半導体からな
り、Ｎ+チャンネルストップ層７の表面濃度は１．０×
１０19ｃｍ-3程度とされている。また、Ｎ+チャンネル
ストップ層７はＰ+拡散層３，４の配列の外側にＮ+チャ
ンネルストップ層６と連続して枠状に設けられている。
Ｐ+拡散層４とＮ+チャンネルストップ層７との間隔は、
３００μｍ程度とされており、Ｎ+チャンネルストップ
層７を含めたＰ+拡散層４から半導体基板２の端部まで
の距離は９００μｍ程度である。Ｎ+チャンネルストッ
プ層６の幅は、２００μｍ程度に設定されており、ま
た、Ｎ+チャンネルストップ層７はＮ+チャンネルストッ
プ層６よりも幅広とされており、Ｎ+チャンネルストッ
プ層７の幅は、６００μｍ程度に設定されている。ここ
で、Ｎ+チャンネルストップ層７は、各請求項における
第２の第１導電型の拡散層を構成している。
２よりも不純物濃度が高い第１導電型の半導体からな
り、Ｎ+チャンネルストップ層７の表面濃度は１．０×
１０19ｃｍ-3程度とされている。また、Ｎ+チャンネル
ストップ層７はＰ+拡散層３，４の配列の外側にＮ+チャ
ンネルストップ層６と連続して枠状に設けられている。
Ｐ+拡散層４とＮ+チャンネルストップ層７との間隔は、
３００μｍ程度とされており、Ｎ+チャンネルストップ
層７を含めたＰ+拡散層４から半導体基板２の端部まで
の距離は９００μｍ程度である。Ｎ+チャンネルストッ
プ層６の幅は、２００μｍ程度に設定されており、ま
た、Ｎ+チャンネルストップ層７はＮ+チャンネルストッ
プ層６よりも幅広とされており、Ｎ+チャンネルストッ
プ層７の幅は、６００μｍ程度に設定されている。ここ
で、Ｎ+チャンネルストップ層７は、各請求項における
第２の第１導電型の拡散層を構成している。
【００１９】Ｎ+チャンネルストップ層７に隣接するＰ+
拡散層４は、Ｎ+チャンネルストップ層７に隣接しない
Ｐ+拡散層３に比して、その幅が短く設定されており、
Ｎ+チャンネルストップ層７に隣接するＰ+拡散層４の幅
とＮ+チャンネルストップ層７の幅との和は、Ｎ+チャン
ネルストップ層７に隣接しないＰ+拡散層３の幅とＮ+チ
ャンネルストップ層６の幅との和と等しくなるように設
定されている。これにより、Ｐ+拡散層４の面積はＰ+拡
散層３の面積よりも小さくなるものの、Ｐ+拡散層４を
含むフォトダイオード単位セル（単位領域）の幅はＰ+
拡散層３を含むフォトダイオード単位セル（単位領域）
の幅と等しくなり、フォトダイオードアレイ１における
フォトダイオード単位セル（単位領域）の面積は全て等
しくなる。
拡散層４は、Ｎ+チャンネルストップ層７に隣接しない
Ｐ+拡散層３に比して、その幅が短く設定されており、
Ｎ+チャンネルストップ層７に隣接するＰ+拡散層４の幅
とＮ+チャンネルストップ層７の幅との和は、Ｎ+チャン
ネルストップ層７に隣接しないＰ+拡散層３の幅とＮ+チ
ャンネルストップ層６の幅との和と等しくなるように設
定されている。これにより、Ｐ+拡散層４の面積はＰ+拡
散層３の面積よりも小さくなるものの、Ｐ+拡散層４を
含むフォトダイオード単位セル（単位領域）の幅はＰ+
拡散層３を含むフォトダイオード単位セル（単位領域）
の幅と等しくなり、フォトダイオードアレイ１における
フォトダイオード単位セル（単位領域）の面積は全て等
しくなる。
【００２０】Ｐ+拡散層３，４、及び、Ｎ+チャンネルス
トップ層６，７の夫々に電気的に接続された各配線９上
には、バンプ１１が形成されており、Ｐ+拡散層３，
４、及び、Ｎ+チャンネルストップ層６，７の電気的接
続は、半導体基板２の入射面に対する裏面側においてな
される。バンプ１１は、出力読み出し回路（図示せず）
とフリップチップボンディングによって接続される。
トップ層６，７の夫々に電気的に接続された各配線９上
には、バンプ１１が形成されており、Ｐ+拡散層３，
４、及び、Ｎ+チャンネルストップ層６，７の電気的接
続は、半導体基板２の入射面に対する裏面側においてな
される。バンプ１１は、出力読み出し回路（図示せず）
とフリップチップボンディングによって接続される。
【００２１】次に、上述した構成のフォトダイオードア
レイ１の動作について、図３及び図４に基づいて説明す
る。図３及び図４は、図２と同様に、本発明の実施形態
に係る半導体エネルギー検出素子の断面構造を示す概略
図である。
レイ１の動作について、図３及び図４に基づいて説明す
る。図３及び図４は、図２と同様に、本発明の実施形態
に係る半導体エネルギー検出素子の断面構造を示す概略
図である。
【００２２】まず、フォトダイオードアレイ１をＮ+チ
ャンネルストップ層６，７に正のバイアス電圧を印加し
て使用する場合、半導体基板２にはバイアス電圧の大き
さに応じた空乏層１２が形成される。フォトダイオード
アレイ１においてＮ+チャンネルストップ層６，７を介
してバイアス電圧を印加していくと、完全空乏化の途中
の１００Ｖ程度印加した状態で、図３に示されるよう
に、Ｎ+チャンネルストップ層６の下方で隣り合う空乏
層１２同士が繋がってしまい、Ｎ+チャンネルストップ
層６には上述した１００Ｖ程度以上のバイアス電圧が印
加できない状態となる。なお、半導体基板２と同じ比抵
抗５ｋΩ・ｃｍの高抵抗Ｎ型シリコン基板を用いたＰＩ
Ｎ型フォトダイオードにおいては、通常１１０Ｖ〜１２
０Ｖ程度のバイアス電圧を印加することにより、完全空
乏化が達成される。
ャンネルストップ層６，７に正のバイアス電圧を印加し
て使用する場合、半導体基板２にはバイアス電圧の大き
さに応じた空乏層１２が形成される。フォトダイオード
アレイ１においてＮ+チャンネルストップ層６，７を介
してバイアス電圧を印加していくと、完全空乏化の途中
の１００Ｖ程度印加した状態で、図３に示されるよう
に、Ｎ+チャンネルストップ層６の下方で隣り合う空乏
層１２同士が繋がってしまい、Ｎ+チャンネルストップ
層６には上述した１００Ｖ程度以上のバイアス電圧が印
加できない状態となる。なお、半導体基板２と同じ比抵
抗５ｋΩ・ｃｍの高抵抗Ｎ型シリコン基板を用いたＰＩ
Ｎ型フォトダイオードにおいては、通常１１０Ｖ〜１２
０Ｖ程度のバイアス電圧を印加することにより、完全空
乏化が達成される。
【００２３】しかしながら、Ｎ+チャンネルストップ層
６よりも幅広のＮ+チャンネルストップ層７がＰ+拡散層
３，４の配列の外側にＮ+チャンネルストップ層６と連
続して設けられているので、Ｎ+チャンネルストップ層
７の下方には半導体基板２の入射面側までの間におい
て、空乏化しない領域として空乏層１２が形成されない
領域１３が設けられており、Ｎ+チャンネルストップ層
６の下方で隣り合う空乏層１２同士が繋がった後も、Ｎ
+チャンネルストップ層７を介してＮ+拡散層８にバイア
ス電圧を印加することができるため、半導体基板２内に
おける空乏化を更に進めることができる。
６よりも幅広のＮ+チャンネルストップ層７がＰ+拡散層
３，４の配列の外側にＮ+チャンネルストップ層６と連
続して設けられているので、Ｎ+チャンネルストップ層
７の下方には半導体基板２の入射面側までの間におい
て、空乏化しない領域として空乏層１２が形成されない
領域１３が設けられており、Ｎ+チャンネルストップ層
６の下方で隣り合う空乏層１２同士が繋がった後も、Ｎ
+チャンネルストップ層７を介してＮ+拡散層８にバイア
ス電圧を印加することができるため、半導体基板２内に
おける空乏化を更に進めることができる。
【００２４】空乏層１２がＮ+拡散層８にまで達した後
にも更にバイアス電圧を印加し続けることにより、Ｎ+
チャンネルストップ層６の下方の不感領域（空乏層１
２）を低減若しくは無くすことが可能であり、２００Ｖ
程度のバイアス電圧を印加することで、図４に示される
ように、空乏層１２が半導体基板２の入射面（Ｎ+拡散
層８）全体に広がることになり、半導体基板２が完全空
乏化された状態となる。半導体基板２が完全空乏化され
た状態においても、図４に示されるように、Ｎ+チャン
ネルストップ層７の下方には、半導体基板２の入射面側
までの間において空乏層１２が形成されない領域１３が
設けられることになる。
にも更にバイアス電圧を印加し続けることにより、Ｎ+
チャンネルストップ層６の下方の不感領域（空乏層１
２）を低減若しくは無くすことが可能であり、２００Ｖ
程度のバイアス電圧を印加することで、図４に示される
ように、空乏層１２が半導体基板２の入射面（Ｎ+拡散
層８）全体に広がることになり、半導体基板２が完全空
乏化された状態となる。半導体基板２が完全空乏化され
た状態においても、図４に示されるように、Ｎ+チャン
ネルストップ層７の下方には、半導体基板２の入射面側
までの間において空乏層１２が形成されない領域１３が
設けられることになる。
【００２５】空乏層１２が半導体基板２のＮ+拡散層８
に到達した状態で、エネルギー線が半導体基板２の入射
面に入射すると、フォトダイオードアレイ１において空
乏層１２内で発生した光電流が高速で検出されることに
なる。また、Ｐ+拡散層３，４を含むフォトダイオード
単位セルがマトリックス状に配設（マルチチャンネル
化）されているので、フォトダイオードアレイ１におい
て入射光の入射位置も検出されることになる。
に到達した状態で、エネルギー線が半導体基板２の入射
面に入射すると、フォトダイオードアレイ１において空
乏層１２内で発生した光電流が高速で検出されることに
なる。また、Ｐ+拡散層３，４を含むフォトダイオード
単位セルがマトリックス状に配設（マルチチャンネル
化）されているので、フォトダイオードアレイ１におい
て入射光の入射位置も検出されることになる。
【００２６】なお、半導体基板２の端部に空乏層１２が
繋がるとリーク電流が増大することになるが、Ｎ+チャ
ンネルストップ層７はＮ+チャンネルストップ層６より
も幅広とされているので、Ｎ+チャンネルストップ層７
の下方には、空乏層１２が形成されない領域１３が存在
することになり、半導体基板２の端部においてリーク電
流が増大するのを抑制することができる。
繋がるとリーク電流が増大することになるが、Ｎ+チャ
ンネルストップ層７はＮ+チャンネルストップ層６より
も幅広とされているので、Ｎ+チャンネルストップ層７
の下方には、空乏層１２が形成されない領域１３が存在
することになり、半導体基板２の端部においてリーク電
流が増大するのを抑制することができる。
【００２７】このように、フォトダイオードアレイ１に
あっては、半導体基板２の入射面に対する裏面側に、Ｐ
+拡散層３，４と、Ｎ+チャンネルストップ層６，７とが
設けられるので、エネルギー線の入射面側に電極取出し
による不感領域が発生することはなく、エネルギー線が
検出可能となる部分の面積を拡大することが可能とな
る。
あっては、半導体基板２の入射面に対する裏面側に、Ｐ
+拡散層３，４と、Ｎ+チャンネルストップ層６，７とが
設けられるので、エネルギー線の入射面側に電極取出し
による不感領域が発生することはなく、エネルギー線が
検出可能となる部分の面積を拡大することが可能とな
る。
【００２８】Ｎ+チャンネルストップ層６を介してバイ
アス電圧を印加していくとＮ+チャンネルストップ層６
の下方で隣り合う空乏層１２が繋がってしまい、Ｎ+チ
ャンネルストップ層６にはバイアス電圧がそれ以上印加
できなくなる。しかしながら、Ｎ+チャンネルストップ
層７が設けられているので、Ｎ+チャンネルストップ層
７の下方には半導体基板２の入射面側までの間において
空乏層１２が形成されない領域１３が設けられることに
なり、Ｎ+チャンネルストップ層６の下方で隣り合う空
乏層１２が繋がった後も、Ｎ+チャンネルストップ層７
を介してバイアス電圧を印加し続けることができ、半導
体基板２の空乏化を更に進めることができる。この結
果、フォトダイオードアレイ１において、エネルギー線
の検出感度及び応答速度が低下するのを抑制することが
可能となる。
アス電圧を印加していくとＮ+チャンネルストップ層６
の下方で隣り合う空乏層１２が繋がってしまい、Ｎ+チ
ャンネルストップ層６にはバイアス電圧がそれ以上印加
できなくなる。しかしながら、Ｎ+チャンネルストップ
層７が設けられているので、Ｎ+チャンネルストップ層
７の下方には半導体基板２の入射面側までの間において
空乏層１２が形成されない領域１３が設けられることに
なり、Ｎ+チャンネルストップ層６の下方で隣り合う空
乏層１２が繋がった後も、Ｎ+チャンネルストップ層７
を介してバイアス電圧を印加し続けることができ、半導
体基板２の空乏化を更に進めることができる。この結
果、フォトダイオードアレイ１において、エネルギー線
の検出感度及び応答速度が低下するのを抑制することが
可能となる。
【００２９】なお、フォトダイオードアレイ１は、基本
的に空乏層１２が半導体基板２の入射面（Ｎ+拡散層
８）全体に広がった完全空乏化された状態で使用され
る。この完全空乏化された状態において空乏層１２は、
Ｎ+チャンネルストップ層６の下方において全て繋がっ
ており、空乏層１２の端は半導体基板２の端部近傍まで
達している。この半導体基板２の端部近傍までの空乏層
１２の広がりは、印加するバイアス電圧によって調節す
ることができるため、Ｐ+拡散層４を小さくしても空乏
層１２を半導体基板２の端部近傍まで広げることが可能
である。これにより、Ｐ+拡散層４の幅（面積）をＰ+拡
散層３の幅（面積）よりも小さく設定した場合において
も、空乏層１２に発生したキャリアはＰ+拡散層４に集
められることになり、フォトダイオードアレイ１の有感
領域の減少が抑えられて、フォトダイオードアレイ１の
エネルギー線の受光感度に影響を及ぼすことが抑制され
る。
的に空乏層１２が半導体基板２の入射面（Ｎ+拡散層
８）全体に広がった完全空乏化された状態で使用され
る。この完全空乏化された状態において空乏層１２は、
Ｎ+チャンネルストップ層６の下方において全て繋がっ
ており、空乏層１２の端は半導体基板２の端部近傍まで
達している。この半導体基板２の端部近傍までの空乏層
１２の広がりは、印加するバイアス電圧によって調節す
ることができるため、Ｐ+拡散層４を小さくしても空乏
層１２を半導体基板２の端部近傍まで広げることが可能
である。これにより、Ｐ+拡散層４の幅（面積）をＰ+拡
散層３の幅（面積）よりも小さく設定した場合において
も、空乏層１２に発生したキャリアはＰ+拡散層４に集
められることになり、フォトダイオードアレイ１の有感
領域の減少が抑えられて、フォトダイオードアレイ１の
エネルギー線の受光感度に影響を及ぼすことが抑制され
る。
【００３０】また、フォトダイオードアレイ１は、図５
に示されるように、複数個のフォトダイオードアレイ１
をマトリックス状に並設して使用することもできる。
に示されるように、複数個のフォトダイオードアレイ１
をマトリックス状に並設して使用することもできる。
【００３１】Ｎ+チャンネルストップ層７に隣接するＰ+
拡散層４の幅とＮ+チャンネルストップ層７の幅との和
は、Ｎ+チャンネルストップ層７に隣接しないＰ+拡散層
３の幅とＮ+チャンネルストップ層６の幅との和と等し
くなるように設定されることにより、図５に示されるよ
うに、Ｐ+拡散層４を含むフォトダイオード単位セル
（単位領域）の幅ａはＰ+拡散層３を含むフォトダイオ
ード単位セル（単位領域）の幅ａと等しくなり、フォト
ダイオードアレイ１におけるフォトダイオード単位セル
（単位領域）の面積は全て等しくされているので、特
に、複数個のフォトダイオードアレイ１をマトリックス
状に配設して場合において、エネルギー線を大面積で容
易に検出することができると共に、エネルギー線の入射
位置を適切に検出することができる。
拡散層４の幅とＮ+チャンネルストップ層７の幅との和
は、Ｎ+チャンネルストップ層７に隣接しないＰ+拡散層
３の幅とＮ+チャンネルストップ層６の幅との和と等し
くなるように設定されることにより、図５に示されるよ
うに、Ｐ+拡散層４を含むフォトダイオード単位セル
（単位領域）の幅ａはＰ+拡散層３を含むフォトダイオ
ード単位セル（単位領域）の幅ａと等しくなり、フォト
ダイオードアレイ１におけるフォトダイオード単位セル
（単位領域）の面積は全て等しくされているので、特
に、複数個のフォトダイオードアレイ１をマトリックス
状に配設して場合において、エネルギー線を大面積で容
易に検出することができると共に、エネルギー線の入射
位置を適切に検出することができる。
【００３２】なお、Ｎ+チャンネルストップ層７は、半
導体基板２の端部に設ける必要はなく、いずれかのＮ+
チャンネルストップ層６の位置（フォトダイオード単位
セル間の位置）に設けるようにしてもよい。しかしなが
ら、Ｎ+チャンネルストップ層７の下方の領域１３は空
乏化されないために、フォトダイオードアレイ１のフォ
トダイオード単位セルの間に不感領域が存在することに
なる。したがって、フォトダイオードアレイ１のフォト
ダイオード単位セルの間に不感領域が存在する、及び、
半導体基板２の端部においてリーク電流が発生するとい
う二つの現象の発生を回避するためには、Ｎ+チャンネ
ルストップ層７は、半導体基板２の端部に設けたほうが
好ましい。
導体基板２の端部に設ける必要はなく、いずれかのＮ+
チャンネルストップ層６の位置（フォトダイオード単位
セル間の位置）に設けるようにしてもよい。しかしなが
ら、Ｎ+チャンネルストップ層７の下方の領域１３は空
乏化されないために、フォトダイオードアレイ１のフォ
トダイオード単位セルの間に不感領域が存在することに
なる。したがって、フォトダイオードアレイ１のフォト
ダイオード単位セルの間に不感領域が存在する、及び、
半導体基板２の端部においてリーク電流が発生するとい
う二つの現象の発生を回避するためには、Ｎ+チャンネ
ルストップ層７は、半導体基板２の端部に設けたほうが
好ましい。
【００３３】本発明は、前述した実施形態に限定される
ものではなく、上述した数値等も適宜変更して設定する
ことができ、また、本発明を放射線等のエネルギー線を
検出するための様々な半導体エネルギー検出素子に適用
することができる。
ものではなく、上述した数値等も適宜変更して設定する
ことができ、また、本発明を放射線等のエネルギー線を
検出するための様々な半導体エネルギー検出素子に適用
することができる。
【００３４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、エネルギー線の検出感度及び応答速度の低下を
抑制することができると共に、エネルギー線が検出可能
となる部分の面積を拡大することが可能な半導体エネル
ギー検出素子を提供することができる。
よれば、エネルギー線の検出感度及び応答速度の低下を
抑制することができると共に、エネルギー線が検出可能
となる部分の面積を拡大することが可能な半導体エネル
ギー検出素子を提供することができる。
【図１】本発明の実施形態に係る半導体エネルギー検出
素子を示す平面図である。
素子を示す平面図である。
【図２】本発明の実施形態に係る半導体エネルギー検出
素子の断面構造を示す概略図である。
素子の断面構造を示す概略図である。
【図３】本発明の実施形態に係る半導体エネルギー検出
素子の断面構造を示す概略図である。
素子の断面構造を示す概略図である。
【図４】本発明の実施形態に係る半導体エネルギー検出
素子の断面構造を示す概略図である。
素子の断面構造を示す概略図である。
【図５】本発明の実施形態に係る半導体エネルギー検出
素子をマトリックス状に並設した状態を示した平面図で
ある。
素子をマトリックス状に並設した状態を示した平面図で
ある。
１…フォトダイオードアレイ、２…半導体基板、３…Ｐ
+拡散層、４…Ｐ+拡散層、６…Ｎ+チャンネルストップ
層、７…Ｎ+チャンネルストップ層、８…Ｎ+拡散層、９
…配線、１０…ＡＲコート層、１１…バンプ、１２…空
乏層、１３…空乏層が形成されない領域。
+拡散層、４…Ｐ+拡散層、６…Ｎ+チャンネルストップ
層、７…Ｎ+チャンネルストップ層、８…Ｎ+拡散層、９
…配線、１０…ＡＲコート層、１１…バンプ、１２…空
乏層、１３…空乏層が形成されない領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村松 雅治 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 Ｆターム(参考） 4M118 AA01 AA10 AB02 BA06 CA03 CA26 GA02 GA10 5F088 AA02 AA03 AB03 BA01 BA02 BA20 CB09 EA04 GA04 LA07
Claims (3)
- 【請求項１】 第１導電型の半導体からなり、入射面か
ら所定波長域のエネルギー線が入射する半導体基板を備
え、 前記半導体基板の前記入射面に対する裏面側には、第２
導電型の半導体からなる第２導電型の拡散層が所定の間
隔で複数配列されており、 前記第２導電型の拡散層の間には、前記半導体基板より
も不純物濃度の高い第１導電型の半導体からなり、前記
第２導電型の拡散層を分離するための第１の第１導電型
の拡散層が設けられ、 前記第２導電型の拡散層の配列の外側には、前記半導体
基板よりも不純物濃度の高い第１導電型の半導体からな
り、前記第１の第１導電型の拡散層よりも幅広に形成さ
れた第２の第１導電型の拡散層が設けられていることを
特徴とする半導体エネルギー検出素子。 - 【請求項２】 前記第２の第１導電型の拡散層に隣接す
る第２導電型の拡散層の幅と前記第２の第１導電型の拡
散層の幅との和は、前記第２の第１導電型の拡散層に隣
接しない第２導電型の拡散層の幅と前記第１の第１導電
型の拡散層の幅との和と等しくなるように設定されてい
ることを特徴とする請求項１に記載の半導体エネルギー
検出素子。 - 【請求項３】 前記第２の第１導電型の拡散層は、前記
半導体基板の端部に設けられていることを特徴とする請
求項１又は請求項２に記載の半導体エネルギー検出素
子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102625A JP4522531B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体エネルギー検出素子 |
| PCT/JP2001/002568 WO2001075977A1 (fr) | 2000-04-04 | 2001-03-28 | Detecteur d'energie a semi-conducteur |
| CNB2007100070432A CN100533754C (zh) | 2000-04-04 | 2001-03-28 | 半导体能束探测元件 |
| AU2001244586A AU2001244586A1 (en) | 2000-04-04 | 2001-03-28 | Semiconductor energy detector |
| EP01917546.2A EP1280207B1 (en) | 2000-04-04 | 2001-03-28 | Semiconductor energy detector |
| CNB018075401A CN1324714C (zh) | 2000-04-04 | 2001-03-28 | 半导体能束探测元件 |
| US10/262,859 US7148551B2 (en) | 2000-04-04 | 2002-10-03 | Semiconductor energy detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102625A JP4522531B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体エネルギー検出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291853A true JP2001291853A (ja) | 2001-10-19 |
| JP4522531B2 JP4522531B2 (ja) | 2010-08-11 |
Family
ID=18616469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102625A Expired - Lifetime JP4522531B2 (ja) | 2000-04-04 | 2000-04-04 | 半導体エネルギー検出素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4522531B2 (ja) |
| CN (1) | CN100533754C (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003041175A1 (fr) * | 2001-11-05 | 2003-05-15 | Mitsubishi Heavy Industries, Ltd. | Capteur d'images et son procede de fabrication |
| WO2003096427A1 (en) * | 2002-05-10 | 2003-11-20 | Hamamatsu Photonics K.K. | Rear surface irradiation photodiode array and method for producing the same |
| US6933489B2 (en) | 2002-05-10 | 2005-08-23 | Hamamatsu Photonics K.K. | Back illuminated photodiode array and method of manufacturing the same |
| JP2007518283A (ja) * | 2004-01-16 | 2007-07-05 | イーストマン コダック カンパニー | 高感度ｃｍｏｓイメージセンサーの画素構造 |
| JP2007258199A (ja) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | 撮像素子 |
| JP2007335596A (ja) * | 2006-06-14 | 2007-12-27 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| JP2008122342A (ja) * | 2006-11-15 | 2008-05-29 | Hamamatsu Photonics Kk | 距離画像センサ |
| JP2012080045A (ja) * | 2010-10-06 | 2012-04-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
| WO2013046931A1 (ja) * | 2011-09-28 | 2013-04-04 | 浜松ホトニクス株式会社 | 放射線検出器 |
| JP2013069924A (ja) * | 2011-09-22 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| WO2013058002A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| US9435686B2 (en) | 2011-10-21 | 2016-09-06 | Hamamatsu Photonics K.K. | Light detection device having a semiconductor light detection element, a mounting substrate, a glass substrate and a plurality of through-hole electrodes electrically connected to quenching resistors |
| JP2019114817A (ja) * | 2013-08-05 | 2019-07-11 | レイセオン カンパニー | 表面荷電抑制を有するＰｉＮダイオード構造 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8884241B2 (en) * | 2011-09-08 | 2014-11-11 | Freescale Semiconductor, Inc. | Incident capacitive sensor |
| CN110544667A (zh) * | 2019-08-28 | 2019-12-06 | 上海集成电路研发中心有限公司 | 一种深耗尽的图像传感器像素单元结构及制作方法 |
| CN116817752A (zh) * | 2023-07-12 | 2023-09-29 | 钧雷光电有限公司 | 位置传感器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148869A (ja) * | 1989-11-06 | 1991-06-25 | Fujitsu Ltd | 光検知器 |
| JPH06140613A (ja) * | 1992-10-27 | 1994-05-20 | Hamamatsu Photonics Kk | 半導体光検出器 |
| JPH09331051A (ja) * | 1995-06-16 | 1997-12-22 | S I I R D Center:Kk | 光電変換半導体装置 |
| US5777352A (en) * | 1996-09-19 | 1998-07-07 | Eastman Kodak Company | Photodetector structure |
| JPH10209417A (ja) * | 1997-01-23 | 1998-08-07 | S I I R D Center:Kk | 固体放射線検出装置 |
-
2000
- 2000-04-04 JP JP2000102625A patent/JP4522531B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-28 CN CNB2007100070432A patent/CN100533754C/zh not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148869A (ja) * | 1989-11-06 | 1991-06-25 | Fujitsu Ltd | 光検知器 |
| JPH06140613A (ja) * | 1992-10-27 | 1994-05-20 | Hamamatsu Photonics Kk | 半導体光検出器 |
| JPH09331051A (ja) * | 1995-06-16 | 1997-12-22 | S I I R D Center:Kk | 光電変換半導体装置 |
| US5777352A (en) * | 1996-09-19 | 1998-07-07 | Eastman Kodak Company | Photodetector structure |
| JPH10209417A (ja) * | 1997-01-23 | 1998-08-07 | S I I R D Center:Kk | 固体放射線検出装置 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10296322B4 (de) * | 2001-11-05 | 2013-02-21 | Japan Aerospace Exploration Agency | Bildsensor und Verfahren zur Herstellung desselben |
| US7042008B2 (en) | 2001-11-05 | 2006-05-09 | Mitsubishi Heavy Industries, Ltd. | Image sensor and method of manufacturing the same |
| WO2003041175A1 (fr) * | 2001-11-05 | 2003-05-15 | Mitsubishi Heavy Industries, Ltd. | Capteur d'images et son procede de fabrication |
| WO2003096427A1 (en) * | 2002-05-10 | 2003-11-20 | Hamamatsu Photonics K.K. | Rear surface irradiation photodiode array and method for producing the same |
| US6933489B2 (en) | 2002-05-10 | 2005-08-23 | Hamamatsu Photonics K.K. | Back illuminated photodiode array and method of manufacturing the same |
| CN100388503C (zh) * | 2002-05-10 | 2008-05-14 | 浜松光子学株式会社 | 背面照射型光电二极管阵列及其制造方法 |
| DE10392637B4 (de) * | 2002-05-10 | 2014-09-04 | Hamamatsu Photonics K.K. | Hintergrundbeleuchtetes Photodioden-Array und Verfahren zum Herstellen desselben |
| JP2007518283A (ja) * | 2004-01-16 | 2007-07-05 | イーストマン コダック カンパニー | 高感度ｃｍｏｓイメージセンサーの画素構造 |
| JP2007258199A (ja) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | 撮像素子 |
| JP2007335596A (ja) * | 2006-06-14 | 2007-12-27 | Hamamatsu Photonics Kk | フォトダイオードアレイ |
| JP4602287B2 (ja) * | 2006-06-14 | 2010-12-22 | 浜松ホトニクス株式会社 | フォトダイオードアレイ |
| JP2008122342A (ja) * | 2006-11-15 | 2008-05-29 | Hamamatsu Photonics Kk | 距離画像センサ |
| US8013413B2 (en) | 2006-11-15 | 2011-09-06 | Hamamatsu Photonics K.K. | Distance image sensor |
| JP2012080045A (ja) * | 2010-10-06 | 2012-04-19 | Lapis Semiconductor Co Ltd | 半導体装置 |
| US8928101B2 (en) | 2010-10-06 | 2015-01-06 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2013069924A (ja) * | 2011-09-22 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| JP2013074176A (ja) * | 2011-09-28 | 2013-04-22 | Hamamatsu Photonics Kk | 放射線検出器 |
| WO2013046931A1 (ja) * | 2011-09-28 | 2013-04-04 | 浜松ホトニクス株式会社 | 放射線検出器 |
| US9508763B2 (en) | 2011-09-28 | 2016-11-29 | Hamamatsu Photonics K.K. | Radiation detector |
| WO2013058002A1 (ja) * | 2011-10-21 | 2013-04-25 | 浜松ホトニクス株式会社 | 光検出装置 |
| US8969990B2 (en) | 2011-10-21 | 2015-03-03 | Hamamatsu Photonics K.K. | Light detection device |
| US9425224B2 (en) | 2011-10-21 | 2016-08-23 | Hamamatsu Photonics K.K. | Light detection device |
| US9435686B2 (en) | 2011-10-21 | 2016-09-06 | Hamamatsu Photonics K.K. | Light detection device having a semiconductor light detection element, a mounting substrate, a glass substrate and a plurality of through-hole electrodes electrically connected to quenching resistors |
| US9748428B2 (en) | 2011-10-21 | 2017-08-29 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate |
| US9773935B2 (en) | 2011-10-21 | 2017-09-26 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element, and a semiconductor light detection element having a through-hole electrode connection |
| US9825071B2 (en) | 2011-10-21 | 2017-11-21 | Hamamatsu Photonics K.K. | Light detection device |
| JP2019114817A (ja) * | 2013-08-05 | 2019-07-11 | レイセオン カンパニー | 表面荷電抑制を有するＰｉＮダイオード構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1996607A (zh) | 2007-07-11 |
| CN100533754C (zh) | 2009-08-26 |
| JP4522531B2 (ja) | 2010-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2403013B1 (en) | photodiode array | |
| US8916945B2 (en) | Semiconductor light-detecting element | |
| JP5405512B2 (ja) | 半導体光検出素子及び放射線検出装置 | |
| EP2040308B1 (en) | Photodiode array | |
| JP2001291853A (ja) | 半導体エネルギー検出素子 | |
| US7576371B1 (en) | Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays | |
| US7148551B2 (en) | Semiconductor energy detector | |
| US8558188B2 (en) | Method for manufacturing solid-state thermal neutron detectors with simultaneous high thermal neutron detection efficiency (>50%) and neutron to gamma discrimination (>1.0E4) | |
| US9293499B2 (en) | Semiconductor light detecting element having silicon substrate and conductor | |
| EP0589024A1 (en) | Low capacitance x-ray radiation detector | |
| JP4571267B2 (ja) | 放射線検出器 | |
| JP2006060103A (ja) | 半導体受光装置および紫外線センサー機器 | |
| JP2002314116A (ja) | Ｐｉｎ構造のラテラル型半導体受光素子 | |
| WO2021131759A1 (ja) | 半導体光検出素子 | |
| US4686761A (en) | Method of fabrication of low crosstalk photodiode array | |
| JPH01216581A (ja) | 半導体装置 | |
| US10128399B1 (en) | Lateral-effect position-sensing detector | |
| JPH04241458A (ja) | 半導体光検出装置 | |
| JPH05343729A (ja) | 配列型赤外線検知器 | |
| JPH0342878A (ja) | 半導体位置検出素子 | |
| JP2001313412A (ja) | 半導体エネルギー検出素子 | |
| JPH03136381A (ja) | 光センサ | |
| JP2000340835A (ja) | 高エネルギー線入射位置検出素子及び装置 | |
| JP2000091624A (ja) | 半導体位置検出器 | |
| JPH06302851A (ja) | ビーム位置検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4522531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |