JP4602287B2

JP4602287B2 - フォトダイオードアレイ

Info

Publication number: JP4602287B2
Application number: JP2006165087A
Authority: JP
Inventors: 和久山村
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2006-06-14
Filing date: 2006-06-14
Publication date: 2010-12-22
Anticipated expiration: 2026-06-14
Also published as: JP2007335596A

Description

本発明は、フォトダイオードアレイに関する。

従来、車載用レーザレーダが知られている。このレーザレーダでは、車両に搭載されたレーザ素子からレーザ光を出射して対象物に照射し、対象物からの反射光をフォトダイオードアレイで検出する。フォトダイオードアレイは複数のフォトダイオードを整列してなる装置である。各フォトダイオードは数百μｍの距離を隔てて離隔している。反射光の入射位置を高分解能で検出するためには、フォトダイオード間の間隔を狭くすることが必要である。

図１２は従来のフォトダイオードアレイの平面図、図１３は図１２に示したフォトダイオードアレイのＸＩＩＩ−ＸＩＩＩ矢印断面図である。

フォトダイオードアレイ１０は、Ｐ型のＳｉからなる半導体基板１と、半導体基板１の一方面上に形成されたＰ型の分離領域２を備えている。分離領域２は熱拡散法により形成されたものであり、複数の開口２０を有している。それぞれの開口２０内には、それぞれＮ型領域３が形成されている。Ｐ型の半導体基板１と、それぞれのＮ型領域３とはそれぞれフォトダイオードを構成し、これらのフォトダイオードには逆バイアスが印加され、光ｈνが入射する。

このようなフォトダイオードアレイは、例えば、下記特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６に記載されている。
特開２００１−３５２０９４号公報特開２００２−３１９６６９号公報特開２００３−８６８２７号公報特開２００６−８０３０６号公報特開２００２−１６４５６６号公報特公平６−４４６１８号公報

しかしながら、図１２及び図１３に示した従来のフォトダイオードの場合、Ｐ型の分離領域２とＰ型の半導体基板１は導通しているため、受光面となるＮ型の受光領域３とＰ型の分離領域２との間にはバイアス電圧が印加されることとなり、印加電圧に応じて内部に電界が発生する。この場合、各フォトダイオードを構成する受光領域３間の間隔を狭くすると、内部電界に応じて受光領域３と分離領域２間でアバランシェ降伏が生じ、耐圧が低くなるという問題があった。このような耐圧の劣化は、動作電圧が高いアバランシェ・フォトダイオードアレイにおいては特に問題となる。

本発明は、このような課題に鑑みてなされたものであり、各フォトダイオードを構成する受光領域間の間隔を狭くすることが可能なフォトダイオードアレイを提供することを目的とする。

上述の課題を解決するため、本発明に係るフォトダイオードアレイは、第１導電型の半導体基板と、第２導電型の複数の受光領域との間のＰＮ接合によって構成された複数のフォトダイオードを備えるフォトダイオードアレイにおいて、半導体基板の一方面側に設けられ、受光領域がそれぞれ内部に形成された複数の開口を有する第１導電型の分離領域と、分離領域の周囲を囲むように設けられ、半導体基板との間にＰＮ接合を構成する第２導電型のガードリングと、受光領域と半導体基板との間に逆バイアスを印加し、ガードリングと半導体基板との間に逆バイアスを印加するため、受光領域、半導体基板、及びガードリングにそれぞれ電気的に接続された電極とを備え、複数の受光領域間の離隔距離は受光領域のＰＮ接合界面から広がる空乏層同士が、逆バイアス印加時に、重なるように設定され、ガードリングと受光領域との離隔距離はガードリングのＰＮ接合界面から広がる空乏層と受光領域のＰＮ接合界面から広がる空乏層とが、逆バイアス印加時に、重なるように設定されていることを特徴とする。

逆バイアスの印加時には、ガードリング及び受光領域から延びた空乏層が重なり、受光領域間、及びガードリングと受光領域との間、に介在する分離領域が、バイアス電位の与えられる半導体基板から隔離される。すなわち、分離領域が半導体基板に対しては電気的に浮いた状態となるため、ガードリング及び受光領域と分離領域との間のアバランシェ降伏が抑制される。すなわち、受光領域の間隔を狭くしても、分離領域との間にアバランシェ降伏が生じにくくなり、これらの間の耐圧が上昇する。

また、半導体基板は、低濃度の第１導電型の半導体基板本体と、受光領域とＰＮ接合をそれぞれ形成する高濃度の第１導電型の半導体領域とを有しており、それぞれのフォトダイオードはアバランシェ・フォトダイオードを構成していることを特徴とする。なお、ここで低濃度及び高濃度なる用語は互いに相対的な不純物濃度の大きさを意味する。ガードリング及び受光領域と分離領域との間のアバランシェ降伏が生じにくくなると、アバランシェ・フォトダイオードの耐圧が相対的に高くなり、このようなアバランシェ・フォトダイオード間の間隔を狭くすることができる。

また、本発明のフォトダイオードアレイにおいては、複数の受光領域が一次元状又は二次元状に配置されていることを特徴とする。複数の受光領域が一次元状に配置されている場合、レーザ光を対象物に照射し、フォトダイオードアレイを反射光の一次元位置を検出するラインセンサとして機能させることができる。受光領域間の間隔は狭いため、高分解能を達成することができる。複数の受光領域が二次元状に配置されている場合、フォトダイオードアレイを反射光の二次元位置を検出する二次元位置検出センサとして機能させることができる。

本発明のフォトダイオードアレイによれば、ガードリング及び受光領域と分離領域との間のアバランシェ降伏が生じにくくなり、これらの間の耐圧が上昇するので、受光領域間の間隔を狭くすることができ、したがって、位置検出の分解能を高くすることができる。

以下、実施の形態に係るフォトダイオードアレイについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。

図１は実施形態に係るフォトダイオードアレイの平面図である。

フォトダイオードアレイ１０は、Ｐ型（第１導電型）のＳｉからなる半導体基板１と、半導体基板１の一方面上の外周に形成されたＰ型のＳｉからなる外周領域２Ａと、半導体基板１の一方面上の外周領域２Ａの内側に形成されたＰ型のＳｉからなる分離領域２Ｂとを備えている。外周領域２Ａ及び分離領域２Ｂは熱拡散法により形成されたものであり、一次元状に配列した複数の開口２０を有している。それぞれの開口２０内には、それぞれＮ型（第２導電型）のＳｉからなる受光領域３が形成されている。Ｐ型の半導体基板１と、それぞれのＮ型の受光領域３との界面とはＰＮ接合を形成し、それぞれがフォトダイオードを構成している。これらのフォトダイオードには逆バイアスが印加される。分離領域２Ｂと外周領域２Ａとの間には、ガードリング４が設けられており、ガードリング４は分離領域２Ｂを囲んでいる。

外周領域２Ａとガードリング４との間には半導体基板１の一部領域が介在しており、ガードリング４と分離領域２Ｂとの間には半導体基板１の一部領域が介在しており、分離領域２Ｂと受光領域３との間にも半導体基板１の一部領域が介在している。すなわち、外周領域２Ａとガードリング４とは離隔し、ガードリング４と分離領域２Ｂとは離隔し、分離領域２Ｂと受光領域３とは離隔している。

図２は図１に示したフォトダイオードアレイのＩＩ−ＩＩ矢印断面図である。

半導体基板１の裏面上にはＰ型のＳｉからなる裏面コンタクト層５が設けられている。各受光領域３Ａ，３Ｂ，３Ｃには、それぞれ電極３ＡＥ，３ＢＥ，３ＣＥが電気的に接続されている。また、ガードリング４にも電極４Ｅが電気的に接続され、裏面コンタクト層５にも電極５Ｅが電気的に接続されている。なお、各半導体領域の材料としてはＳｉの代わりに化合物半導体を用いることもできる。

Ｐ型の裏面コンタクト層５に接続される電極５Ｅに相対的に負の電位を与え、Ｎ型の受光領域３Ａ，３Ｂ，３Ｃに接続される電極３ＡＥ，３ＢＥ，３ＣＥに相対的に正の電位を与えると（逆バイアス印加）、Ｐ型の半導体基板１とＮ型の受光領域３Ａ，３Ｂ，３Ｃとの界面（ＰＮ接合）から空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃが広がる。空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃの広がる距離は、各半導体領域に添加された不純物濃度に反比例する。

半導体基板１内の不純物濃度は、外周領域２Ａ、分離領域２Ｂ、受光領域３Ａ，３Ｂ，３Ｃ、ガードリング４内における不純物濃度のいずれよりも低い。空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃは、そのＰＮ接合から半導体基板１側へ大部分が広がる。

Ｎ型のガードリング４に接続された電極４Ｅには、Ｐ型の裏面コンタクト層５に接続される電極５Ｅに対して相対的に正の電位が与えられる（逆バイアス印加）。したがって、ガードリング４と半導体基板１との界面（ＰＮ接合）から空乏層ＤＰ４が広がる。空乏層ＤＰ４の広がる距離は、各半導体領域に添加された不純物濃度に反比例する。空乏層ＤＰ４は、そのＰＮ接合から半導体基板１側へ大部分が広がる。

ここで、図面の左側に位置する空乏層ＤＰ４と空乏層ＤＰ３Ａとは重なっており、受光領域３Ａとガードリング４との間に位置するＰ型の分離領域２Ｂ_１（２Ｂ）が半導体基板１及び外周領域２Ａから電気的に分離されている。図面の右側に位置する空乏層ＤＰ４と空乏層ＤＰ３Ｃも重なっており、受光領域３Ｃとガードリング４との間に位置するＰ型の分離領域２Ｂ_４（２Ｂ）が半導体基板１及び外周領域２Ａから電気的に分離されている。

また、各受光領域３Ａ，３Ｂ，３Ｃから広がる空乏層ＤＰ３Ａと空乏層ＤＰ３Ｂ、空乏層ＤＰ３Ｂと空乏層ＤＰ３Ｃもそれぞれ重なっており、各受光領域３Ａ，３Ｂ，３Ｃ間に介在する分離領域２Ｂ_２（２Ｂ）、２Ｂ_３（２Ｂ）も、半導体基板１及び外周領域２Ａから電気的に分離されている。

すなわち、Ｐ型の分離領域２Ｂは半導体基板１から浮いた状態となっている。このように逆バイアスの印加時には、ガードリング４及び受光領域３から延びた空乏層ＤＰ４，ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃが重なり（ピンチオフ状態）、ガードリング４と受光領域３との間に介在する分離領域２Ｂが、バイアス電位の与えられる半導体基板１から隔離される。分離領域２Ｂが半導体基板１に対しては電気的に浮いた状態となるため、ガードリング４及び受光領域３と分離領域２Ｂとの間のアバランシェ降伏が抑制される。すなわち、受光領域３Ａ，３Ｂ，３Ｃの間隔を狭くしても、分離領域２Ｂとの間にアバランシェ降伏が生じにくくなり、これらの間の耐圧が上昇する。

受光領域３Ａ，３Ｂ，３Ｃの間隔（離隔距離：最短距離）をΔ３とする。各受光領域３とガードリングとの間の離隔距離（最短距離）をΔ４とする。各受光領域３Ａ，３Ｂ，３Ｃから半導体基板１の面内方向に沿って空乏層が延びた距離をＤ３、ガードリング４から半導体基板１の面内方向に沿って空乏層が延びた距離をＤ４、ガードリング４の幅をＬ４、各受光領域３Ａ，３Ｂ，３Ｃの配列方向（Ｘ軸）に沿った幅をＬ３、各分離領域２のＸ軸に沿った幅をＬ２、外周領域２Ａとガードリング４の離隔距離（最短距離）をＤ２４、ガードリング４と分離領域２Ｂの離隔距離（最短距離）をＤ４２、各分離領域２Ｂと受光領域３Ａ，３Ｂ，３Ｃとの離隔距離（最短距離）をＤ２３とする。なお、Ｘ軸及び基板厚み方向（Ｚ軸）の双方に垂直なＹ軸方向に沿った断面内における各半導体領域の寸法は、受光領域３の幅を除いて、Ｘ軸方向に沿った断面における寸法と同一である。半導体基板１の不純物濃度をＣ１、外周領域２Ａ及び分離領域２Ｂの不純物濃度をＣ２、受光領域３の不純物濃度をＣ３、ガードリング４の不純物濃度をＣ４とする。

上述のパラメータの一例は以下の通りである。
・Δ３＝３５μｍ
・Δ４＝３５μｍ
・Ｄ３＝１７.５μｍ
・Ｄ４＝１７.５μｍ
・Ｌ４＝１５０μｍ
・Ｌ３＝３６５μｍ
・Ｌ２＝５μｍ
・Ｄ２４＝５０μｍ
・Ｄ４２＝１５μｍ
・Ｄ２３＝１５μｍ
・Ｃ１＝２ｘ１０^１３ｃｍ^−３
・Ｃ２＝１ｘ１０^１８ｃｍ^−３
・Ｃ３＝１ｘ１０^２０ｃｍ^−３
・Ｃ４＝１ｘ１０^２０ｃｍ^−３

また、上述のピンチオフ状態を達成する離隔距離Δ４及びΔ３は、以下のように設定する。

受光領域３Ａ，３Ｂ，３Ｃの離隔距離Δ３と各受光領域３とガードリングとの間の離隔距離Δ４の大きい方をΔＭ（ｃｍ）、各分離領域２Ｂと受光領域３Ａ，３Ｂ，３Ｃとの離隔距離Ｄ２３とガードリング４と分離領域２Ｂの離隔距離Ｄ４２の小さい方をＤＳ（ｃｍ）とする。電極３ＡＥ，３ＢＥ，３ＣＥ及び４Ｅは同電位とし、半導体基板１との間に同じ逆電圧が印加されるものとする。各不純物濃度Ｃ１＜＜Ｃ２，Ｃ３，Ｃ４で夫々の接合は濃度差からみて階段接合になっていて、空乏層は半導体基板１側にのみ広がるとみなして計算する。ピンチオフ電圧Ｖ_ｐ（Ｖ）では、空乏層はΔＭ／２（ｃｍ）広がっているから、以下の式が成立する。なお、ｓｑｒｔは平方根演算子である。

ΔＭ／２＝ｓｑｒｔ（２ε_Siε₀Ｖ_ｐ／ｑ）×ｓｑｒｔ（１／Ｃ１）・・・（１）

また、このときＤＳ間の最大電界をＥ_ｍａｘ（Ｖ／ｃｍ）とすると、以下の式が成立する。

Ｖｐ＝（２Ｅ_ｍａｘ−ｑＣ１ＤＳ／ε_Siε₀）×ＤＳ／２・・・（２）

また、Ｅ_ｍａｘはＳｉのブレークダウン電界（?２×１０^５Ｖ／ｃｍ）より小さくなくてはならないので、以下の式が成立する。

Ｅ_ｍａｘ＜２×１０^５・・・（３）

ここで、ε_Siε₀はＳｉの誘電率で１０６×１０^−１４（Ｆ／ｃｍ）、ｑは電子の電荷量で１．６×１０^−１９（Ｃ））である。

式（１）より、以下の式が成立する。

Ｖｐ＝（ΔＭ／７２８０）^２×Ｃ１・・・（４）

また、式（２）、（３）より、以下の式が成立する。

Ｖｐ＜２×１０^５×ＤＳ−７．５５×１０^−８×Ｃ１×ＤＳ^２・・・（５）

式（４）、（５）より、以下の式が成立する。

（７．５５×１０^−８×Ｃ１）×ＤＳ^２−２×１０^５×ＤＳ＋（ΔＭ／７２８０）^２×Ｃ１＜０・・・（６）

また、以下の式が幾何学的に成り立つ事は明らかである。

ＤＳ≦（ΔＭ−Ｌ２）／２・・・（７）

実際の素子の設計においては、各パラメータのバラツキ等を考慮して式（６）、（７）の関係式が余裕をもって成立するような値を離隔距離Δ４及びΔ３に設定する。

逆バイアスを印加した状態で、フォトダイオードアレイ１０に光ｈνが入射すると、光量に応じて各フォトダイオードにおいて正孔・電子対が発生し、この光電流が電極３ＡＥ，３ＢＥ，３ＣＥを介して外部に流れることとなる。

図３は、逆バイアスの一例を示す図である。

ガードリング４に接続された電極４Ｅはグランドに接続され、各受光領域３Ａ，３Ｂ，３Ｃに接続された電極３ＡＥ，３ＢＥ，３ＣＥもグランドに接続され、半導体基板１側の電極５Ｅは負電位（Ｖ_{ＰＩＮＣＨ−ＯＦＦ}）を与える電源Ｖに接続されている。したがって、各受光領域３Ａ，３Ｂ，３Ｃ及びガードリング４と半導体基板１との間のＰＮ接合によって構成されるフォトダイオードには逆バイアスが印加される。分離領域２Ｂ_１，２Ｂ_２，２Ｂ_３，２Ｂ_４は、どこにも接続されておらず、浮いた状態となっている。なお、ガードリング４、分離領域２Ｂ_１，２Ｂ_２，２Ｂ_３，２Ｂ_４，外周領域２Ａ、露出した半導体基板１の表面領域上には遮光膜を形成することが好ましい。ガードリング４は半導体基板１と共にＰＮ接合を構成するが、これは位置検出用のフォトダイオードとしては機能せず、ダミーフォトダイオードとして機能している。

各ＰＮ接合から広がった空乏層ＤＰ４、ＤＰ３Ａ、ＤＰ３Ｂ，ＤＰ３Ｃは一部が重なることで繋がっており、ピンチオフ状態が形成されている。

図４は、逆バイアスの他の一例を示す図である。

本例の電気的接続関係は、図３のものと同一であり、電源Ｖの提供する負電位の大きさのみが異なる。この負電位（Ｖ_{ＦＵＬＬ−ＤＥＰＬＥＴＩＯＮ}）の絶対値は、図３の場合の負電位（Ｖ_{ＰＩＮＣＨ−ＯＦＦ}）の絶対値よりも大きく、各ＰＮ接合から広がる空乏層ＤＰが重なり、半導体基板１の裏面に到達している。なお、半導体基板１の裏面コンタクト層５内には空乏層ＤＰは到達していない。

図５は、上述の逆バイアスの電圧ＶＲ（Ｖ）と、受光領域３と半導体基板１から構成されるフォトダイオードを流れる電流ＩＤ（Ａ）との関係を示すグラフである。

ガードリング４にバイアスを印加しないで浮かせた場合（ＧＲ＝ｆｌｏａｔ）、電圧ＶＲ（Ｖ）が２００Ｖ程度でアバランシェ降伏が生じ、電流ＩＤ（Ａ）が急激に増加している。一方、ガードリング４に図３のように逆バイアスを印加して空乏層を広げた場合（ＧＲ＝ＧＮＤ）、電圧ＶＲ（Ｖ）が３５０Ｖ程度でアバランシェ降伏が生じ、電流ＩＤ（Ａ）及び増倍率Ｍが急激に増加している。なお、増倍率Ｍは、光照射のみによって発生したキャリア数と、アバランシェ現象を起こして電極に到達したキャリア数との比であり、逆バイアス電圧が極めて低いときには増倍率Ｍは１であり、電圧がブレークダウン電圧近くから急激に増加する。

図６は、逆バイアスの他の一例を示す図である。

本例の電気的接続関係は、ガードリング４に接続された電極４Ｅが正電位（Ｖｇｒ）を提供する電源Ｖ２に接続されている点を除いて、図３に示したものと同一であり、電源Ｖの提供する負電位（Ｖｂｉａｓ）の大きさのみが異なる。この場合、ガードリング４から広がる空乏層ＤＰ４が、受光領域３Ａ，３Ｂ，３Ｃから広がる空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃよりも広くなるがピンチオフ状態は生じる。空乏層ＤＰ４が大きく広がっているので、空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃが浅い場合においてもピンチオフ状態が生じる。したがって、ピンチオフ状態を形成可能な負電位（Ｖｂｉａｓ）の絶対値は、ガードリング４をグランドに接続した図３の場合の負電位の絶対値よりも小さくなる。

図７は、逆バイアスの他の一例を示す図である。

本例の電気的接続関係は、ガードリング４に接続された電極４Ｅが負電位（Ｖｇｒ）を提供する電源Ｖ２に接続されている点を除いて、図６に示したものと同一である。なお、負電位（Ｖｇｒ）の絶対値は、負電位（Ｖｂｉａｓ）の絶対値よりも小さく、半導体基板１に対して相対的には正電位がガードリング４に与えられている。この場合、受光領域３Ａ，３Ｂ，３Ｃから広がる空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃが、ガードリング４から広がる空乏層ＤＰ４よりも広くなるが、ピンチオフ状態は生じる。空乏層ＤＰ４が小さく広がっているので、空乏層ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃが深い場合においてピンチオフ状態が生じることとなる。したがって、ピンチオフ状態を形成可能な負電位（Ｖｂｉａｓ）の絶対値は、ガードリング４をグランドに接続した図３の場合の負電位の絶対値よりも大きくなる。

図８は、別の実施形態に係るフォトダイオードアレイの平面図、図９は図８に示したフォトダイオードアレイのＩＸ−ＩＸ矢印断面図である。

フォトダイオードアレイ１０は、Ｐ型のＳｉからなる半導体基板１と、半導体基板１の一方面上の外周に形成されたＰ型のＳｉからなる外周領域２Ａと、半導体基板１の一方面上の外周領域２Ａの内側に形成されたＰ型のＳｉからなる分離領域２Ｂとを備えている。外周領域２Ａ及び分離領域２Ｂは熱拡散法により形成されたものであり、二次元状に配列した複数の開口２０を有している。それぞれの開口２０内には、それぞれＮ型のＳｉからなる受光領域３Ａ，３Ｂ，３Ｄ，３Ｅが形成されている。Ｐ型の半導体基板１と、それぞれの受光領域３Ａ，３Ｂ，３Ｄ，３Ｅとの界面とはＰＮ接合を形成し、それぞれがフォトダイオードを構成している。これらのフォトダイオードには逆バイアスが印加される。分離領域２Ｂと外周領域２Ａとの間には、ガードリング４が設けられており、ガードリング４は分離領域２Ｂを囲んでいる。

外周領域２Ａとガードリング４との間には半導体基板１の一部領域が介在しており、ガードリング４と分離領域２Ｂとの間には半導体基板１の一部領域が介在しており、分離領域２Ｂと受光領域３との間にも半導体基板１の一部領域が介在している。すなわち、外周領域２Ａとガードリング４とは離隔し、ガードリング４と分離領域２Ｂとは離隔し、分離領域２Ｂと受光領域３とは離隔している。なお、フォトダイオードアレイの断面における寸法は、図２に示したものと同一である。

このように、フォトダイオードアレイ１０においては、複数の受光領域３が図２に示したように、一次元状に配置されていてもよいし、図８に示したように二次元状に配置されていてもよい。複数の受光領域３が一次元状に配置されている場合、レーザ光を対象物に照射し、フォトダイオードアレイ１０を反射光の一次元位置を検出するラインセンサとして機能させることができる。複数の受光領域３が二次元状に配置されている場合、フォトダイオードアレイ１０を反射光の二次元位置を検出する二次元位置検出センサとして機能させることができる。いずれの場合も複数の受光領域３間の間隔は狭いため、高分解能を達成することができる。

図１０は、別の実施形態に係るフォトダイオードアレイ１０の断面図、図１１は図１０に示した領域Ａの拡大図である。

本例のフォトダイオードアレイ１０は、図２に示したものと比較して、半導体基板１が、受光領域３の直下に高濃度増倍層からなる半導体領域１Ｂを備えている点のみが異なり、他の構成は同一である。すなわち、半導体基板１は、低濃度のＰ型の半導体基板本体１Ａと、受光領域３とＰＮ接合をそれぞれ形成する高濃度のＰ型の半導体領域１Ｂとを有しており、各ＰＮ接合から構成されるフォトダイオードはアバランシェ・フォトダイオードを構成している。なお、ここで低濃度及び高濃度なる用語は互いに相対的な不純物濃度の大きさを意味する。ガードリング４及び受光領域３と分離領域２Ｂとの間のアバランシェ降伏が生じにくくなると、アバランシェ・フォトダイオードの耐圧が相対的に高くなり、このようなアバランシェ・フォトダイオード間の間隔を狭くすることができる。

特に、分離領域２Ｂは上述のように半導体基板１から浮いた状態となるため、受光領域３と分離領域２Ｂとの間の耐圧、ガードリング４と分離領域２Ｂとの間の耐圧が高くなり、この耐圧は、高濃度の半導体領域１Ｂを含むアバランシェ・フォトダイオードのブレークダウン電圧よりも高くなり、このアバランシェ・フォトダイオードを正常に機能させることができる。

なお、上述の実施形態において、各半導体領域の導電型は反転させることができる。

以上、説明したように、上述の実施形態に係るフォトダイオードアレイ１０は、第１導電型の半導体基板１と、第２導電型の複数の受光領域３との間のＰＮ接合によって構成された複数のフォトダイオードを備えるフォトダイオードアレイにおいて、半導体基板１の一方面側に設けられ、受光領域３がそれぞれ内部に形成された複数の開口２０を有する第１導電型の分離領域２Ｂと、分離領域２Ｂの周囲を囲むように設けられ、半導体基板１との間にＰＮ接合を構成する第２導電型のガードリング４と、受光領域３と半導体基板１との間に逆バイアスを印加し、ガードリング４と半導体基板１との間に逆バイアスを印加するため、受光領域３、半導体基板１、及びガードリング４にそれぞれ電気的に接続された電極３ＡＥ，３ＢＥ，３ＣＥ，４Ｅ，５Ｅとを備え、複数の受光領域３間の離隔距離Δ３は受光領域３のＰＮ接合界面から広がる空乏層ＤＰ３Ａ同士が、逆バイアス印加時に、重なるように設定され、ガードリング４と受光領域３との離隔距離Δ４はガードリング４のＰＮ接合界面から広がる空乏層ＤＰ４と受光領域３のＰＮ接合界面から広がる空乏層ＤＰ３Ａ、ＤＰ３Ｂ，ＤＰ３Ｃとが、逆バイアス印加時に、重なるように設定されている。なお、この重なりはＸ軸方向に沿った平面内のみでなく、Ｙ軸方向に沿った平面内でも生じている。

上述のフォトダイオードアレイ１０によれば、ガードリング４及び受光領域３と分離領域２Ｂとの間のアバランシェ降伏が生じにくくなり、これらの間の耐圧が上昇するので、受光領域３間の間隔を狭くすることができ、したがって、位置検出の分解能を高くすることができる。なお、ガードリング４は上述のピンチオフ状態が形成できるのであれば若干途切れた形状であってもよい。

実施形態に係るフォトダイオードアレイの平面図である。図１に示したフォトダイオードアレイのＩＩ−ＩＩ矢印断面図である。逆バイアスの一例を示す図である。逆バイアスの他の一例を示す図である。上述の逆バイアスの電圧ＶＲ（Ｖ）と、受光領域３と半導体基板１から構成されるフォトダイオードを流れる電流ＩＤ（Ａ）との関係を示すグラフである。逆バイアスの他の一例を示す図である。逆バイアスの他の一例を示す図である。別の実施形態に係るフォトダイオードアレイの平面図である。図８に示したフォトダイオードアレイのＩＸ−ＩＸ矢印断面図である。別の実施形態に係るフォトダイオードアレイ１０の断面図である。図１０に示した領域Ａの拡大図である。従来のフォトダイオードアレイの平面図である。図１２に示したフォトダイオードアレイのＸＩＩＩ−ＸＩＩＩ矢印断面図である。

符号の説明

１・・・半導体基板、１Ａ・・・半導体基板本体、１Ｂ・・・半導体領域、２Ａ・・・外周領域、２Ｂ・・・分離領域、３・・・受光領域、３ＡＥ，３ＢＥ，３ＣＥ，４Ｅ，５Ｅ・・・電極、４・・・ガードリング、５・・・裏面コンタクト層、１０・・・フォトダイオードアレイ、２０・・・開口、ＤＰ４，ＤＰ３Ａ，ＤＰ３Ｂ，ＤＰ３Ｃ・・・空乏層。

Claims

第１導電型の半導体基板と、第２導電型の複数の受光領域との間のＰＮ接合によって構成された複数のフォトダイオードを備えるフォトダイオードアレイにおいて、
前記半導体基板の一方面側に設けられ、前記受光領域がそれぞれ内部に形成された複数の開口を有する第１導電型の分離領域と、
前記分離領域の周囲を囲むように設けられ、前記半導体基板との間にＰＮ接合を構成する第２導電型のガードリングと、
前記受光領域と前記半導体基板との間に逆バイアスを印加し、前記ガードリングと前記半導体基板との間に逆バイアスを印加するため、前記受光領域、前記半導体基板、及び前記ガードリングにそれぞれ電気的に接続された電極と、
を備え、
前記複数の受光領域間の離隔距離は前記受光領域の前記ＰＮ接合界面から広がる空乏層同士が、前記逆バイアス印加時に、重なるように設定され、前記ガードリングと前記受光領域との離隔距離は前記ガードリングの前記ＰＮ接合界面から広がる空乏層と前記受光領域の前記ＰＮ接合界面から広がる空乏層とが、前記逆バイアス印加時に、重なるように設定されていることを特徴とするフォトダイオードアレイ。
前記半導体基板は、
低濃度の第１導電型の半導体基板本体と、
前記受光領域とＰＮ接合をそれぞれ形成する高濃度の第１導電型の半導体領域と、
を有しており、それぞれの前記フォトダイオードはアバランシェ・フォトダイオードを構成していることを特徴とする請求項１に記載のフォトダイオードアレイ。
前記複数の受光領域は一次元状又は二次元状に配置されていることを特徴とする請求項１に記載のフォトダイオードアレイ。