JP3963718B2 - プリント回路配線板 - Google Patents

プリント回路配線板 Download PDF

Info

Publication number
JP3963718B2
JP3963718B2 JP2001392425A JP2001392425A JP3963718B2 JP 3963718 B2 JP3963718 B2 JP 3963718B2 JP 2001392425 A JP2001392425 A JP 2001392425A JP 2001392425 A JP2001392425 A JP 2001392425A JP 3963718 B2 JP3963718 B2 JP 3963718B2
Authority
JP
Japan
Prior art keywords
power supply
printed circuit
wiring board
supply pattern
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001392425A
Other languages
English (en)
Other versions
JP2003198079A (ja
Inventor
康弘 山中
康博 白木
賢悟 菅原
祥夫 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001392425A priority Critical patent/JP3963718B2/ja
Publication of JP2003198079A publication Critical patent/JP2003198079A/ja
Application granted granted Critical
Publication of JP3963718B2 publication Critical patent/JP3963718B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、ICなどの電子回路部品から発生する放射ノイズおよび給電ノイズを低減するための電源パターン配線を有するプリント回路配線板に関するものである。
【0002】
【従来の技術】
ICやLSIなどの電子回路部品が搭載されて電子回路を構成するプリント回路配線板において、ICやLSIの動作により発生する高周波の放射ノイズあるいは給電ノイズがプリント基板に配線された電源パターン配線、信号パターン配線を伝播している。このようなノイズは、他の電子回路部品の誤作動を生じる原因となる。
【0003】
例えば、この種の電子機器においては、電子機器に搭載されるCPUのクロック周波数の高調波放射ノイズが発生する。例えば、24MHZのクロック周波数を用いる場合は、その倍周波数、24M、48M、72M、96M、120M、144M、…の放射ノイズが発生する。
【0004】
ここで、自動車のエンジンなどの車載機械を制御するマイクロコンピュータなどの電子機器に関しては、車載ラジオの受信妨害となるFM帯域(76MHZ〜110MHZ)の放射ノイズに対して特に厳しい抑制制限が設けられている。上記の高調波のうち、FM帯に対して、問題となるのは、96MHZである。
【0005】
一般的な電子機器の場合、放射ノイズを30MHZ〜1GHZなどの広い周波数範囲で抑制する必要があるが、車載電子機器の場合は、FM帯に発生する放射ノイズを抑制することが特に重要となる。
【0006】
このような放射ノイズを抑制するために、従来より、プリント基板にノイズ除去用素子であるバイパスコンデンサを挿入する方法が一般に採用されている。そのような、従来技術の一つに特開2000−183471号公報があり、図7にその構成を示す。
【0007】
図7において、黒丸はベタ電源(Vcc)への接続を示し、白丸がベタグランドへの接続を示している。1はプリント回路基板B上に実装され複数の入出力ピンを備える電子部品を、2は電子部品1を駆動する外部発振器を、7は第一および第二のバイパスコンデンサ41〜45と接続されてローパスフィルタを構成する高周波チョークコイルを示している。41〜44は電子部品1の電源ピンに接続され、電子部品1に電源電流を供給するとともに、電子部品1の動作に伴うスイッチング雑音を低減させるローパスフィルタ機能を有する第二のバイパスコンデンサを、45は前記第二のバイパスコンデンサ41〜44のいずれか一つの近傍に設けられた第一のバイパスコンデンサを、47は発振器2に接続されたバイパスコンデンサを、48はバイパスコンデンサ47に接続される高周波チョークコイルを、そして211〜214はパターン配線をそれぞれ示している。
【0008】
この従来技術においては、1つの高周波チョークコイル7に直列に第一のバイパスコンデンサ45を接続するとともに、パターン配線211〜214によって第一のバイパスコンデンサ45に並列に4つの第二のバイパスコンデンサ41〜44を接続しており、高周波チョークコイル7から各第二のバイパスコンデンサ41〜44へのパターン配線211〜214によって電源ラインのインダクタンスを増加させることで、電源ラインを流れる電流の高周波成分を効率よく平滑化するとともに、高周波チョークコイル7を1個にして部品点数を削減している。
【0009】
【発明が解決しようとする課題】
しかしながら、この従来技術では、第二のバイパスコンデンサ41〜44と、第一のバイパスコンデンサ45および高周波チョークコイル7で構成される直列回路との間の電源パターン配線211〜214のそれぞれの長さが異なるため、電源パターン配線211〜214に含まれるインダクタンス成分も異なる。そして、電子部品1の各電源ピンからプリント回路配線板の電源回路配線部分をみた場合の給電インピーダンス特性も、それぞれ異なった共振周波数を有するものとなってしまう。
【0010】
このため、この従来技術では、上述した車載電子機器で要望されるような、狭い特定の周波数範囲の給電インピーダンス特性を、電子部品1の全ての電源ピンに関して、低くするような共振周波数を持たせることは困難である。
【0011】
この発明は、上記に鑑みてなされたもので、すべての電源ピンに対して同じように特定の周波数における給電ノイズおよび放射ノイズを抑制することが可能なプリント回路配線板を得ることを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかるプリント回路配線板は、電源ラインとグランドライン間に接続される高周波チョークコイルおよび第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにしたことを特徴とする。
【0013】
この発明によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにしている。
【0014】
つぎの発明にかかるプリント回路配線板は、上記の発明において、前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を回転対称としたことを特徴とする。
【0015】
この発明によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を回転対称とする。
【0016】
つぎの発明にかかるプリント回路配線板は、上記の発明において、前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしたことを特徴とする。
【0017】
この発明によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにする。
【0018】
つぎの発明にかかるプリント回路配線板は、電源ラインとグランドライン間に接続される第一の電源パターン配線および第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、前記第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の断面構造および長さを同じにしたことを特徴とする。
【0019】
この発明によれば、第一の電源パターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の断面構造および長さを同じにする。
【0020】
つぎの発明にかかるプリント回路配線板は、上記の発明において、前記第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を回転対称としたことを特徴とする。
【0021】
この発明によれば、第一の電源パターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を回転対称としたことを特徴とする。
【0022】
つぎの発明にかかるプリント回路配線板は、上記の発明において、前記第一のパターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を複数層で接続する場合、各層での第二の電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしたことを特徴とする。
【0023】
この発明によれば、第一のパターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を複数層で接続する場合、各層での第二の電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにする。
【0024】
つぎの発明にかかるプリント回路配線板は、電源ラインとグランドライン間に接続される高周波チョークコイルと、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記高周波チョークコイルとグランドライン間に互いに並列に接続される複数のバイパスコンデンサとを備えるプリント回路配線板において、前記高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにしたことを特徴とする。
【0025】
この発明によれば、高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにする。
【0026】
つぎの発明にかかるプリント回路配線板は、上記の発明において、前記複数の電源パターン配線を回転対称としたことを特徴とする。
【0027】
この発明によれば、高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線を回転対称とする。
【0028】
つぎの発明にかかるプリント回路配線板は、上記の発明において、前記電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしたことを特徴とする。
【0029】
この発明によれば、電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにする。
【0030】
つぎの発明にかかるプリント回路配線板は、電源ラインとグランドライン間に接続される高周波チョークコイルおよび第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにしたことを特徴とする。
【0031】
この発明によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにする。
【0032】
つぎの発明にかかるプリント回路配線板は、電源ラインとグランドライン間に接続される第一の電源パターン配線および第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、前記第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の電気的特性を同じにしたことを特徴とする。
【0033】
この発明によれば、第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の電気的特性を同じにする。
【0034】
つぎの発明にかかるプリント回路配線板は、上記の発明において、電源ラインとグランドライン間に接続される高周波チョークコイルと、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記高周波チョークコイルとグランドライン間に互いに並列に接続される複数のバイパスコンデンサとを備えるプリント回路配線板において、前記高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにしたことを特徴とする。
【0035】
この発明によれば、高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにする。
【0036】
【発明の実施の形態】
以下に、添付図面を参照して、この発明にかかるプリント回路配線板の好適な実施の形態を詳細に説明する。
【0037】
以下の各実施の形態に示したプリント回路配線板は、車のエンジンなどを制御する車載電子機器に適用されるものである。
【0038】
実施の形態1.
図1〜3は、この発明にかかるプリント回路配線板の実施の形態1を示す図であり、図1はプリント回路配線板の表面実装図を、図2はプリント回路配線板の電源パターン配線図を、図3は図1に示されるプリント回路配線板の概略等価回路図をそれぞれ示している。これらの図において、従来の技術で説明したものと同じ構成要素については同一の符号を付している。この実施の形態1の回路構成は、回路的には、先の図7に示した従来技術と同じである。
【0039】
すなわち、図1〜3に示すように、内層電源10に高周波チョークコイル7が直列接続され、この高周波チョークコイル7に電源パターン配線105が接続されている。電源パターン配線105とGNDスルーホール55間に第一のバイパスコンデンサ45が接続されている。この第一のバイパスコンデンサ45は、特定の周波数より低い周波数の給電インピーダンスを抑制し、特定周波数より低い低周波数成分をカットするためのものであり、後述する第二のバイパスコンデンサ41〜44よりも大きなキャパシタを有している。
【0040】
電源パターン配線105と第一のバイパスコンデンサ45とを接続する第一の電源パッド35から第二の電源パッド31〜34を接続する電源パターン配線101〜104によって、第一のバイパスコンデンサ45に対し並列に第二のバイパスコンデンサ41〜44を接続している。第二のバイパスコンデンサ41〜44のプラス側は、電子回路部品1の電源ピン21〜24に接続され、第二のバイパスコンデンサ41〜44のマイナス側は、グランドラインに接続されている。各第二のバイパスコンデンサ41〜44の容量は、同じに設定している。第二のバイパスコンデンサ41〜44は、前述したFM周波数帯の特定の周波数成分をカットするべく、設けられている。コイルとして示した101〜105は、電源パターン配線101〜105のインダクタンスを表している。
【0041】
図1〜図3を用いてさらに詳細に説明する。図1〜図3に示すように、この実施の形態1では、従来の技術で説明した場合と同じように、内層電源10と内層グランド(GND)9とを有する多層の基板上に、四個の電源ピン21〜24を有する電子回路部品(以下ではICとする)1が配置され、該IC1の動作に伴うスイッチング雑音等を低減するために、IC1と電源との間に、ローパスフィルタとして機能する第一および第二のバイパスコンデンサ41〜45と高周波チョークコイル7とを備えている。
【0042】
第二のバイパスコンデンサ41〜44の一端は第二の電源パッド31〜34と接続され、さらにIC1の四個の電源ピン21〜24と接続されている。このとき、第二のバイパスコンデンサ41〜44の一端とIC1の四個の電源ピン21〜24とは夫々最短の経路で接続される。また、第二のバイパスコンデンサ41〜44の他端はGNDスルーホール51〜54を経由してプリント回路配線板の内層GND9と接続されている。
【0043】
第一のバイパスコンデンサ45は、高周波チョークコイル7の近傍に配置されており、その一端は第一の電源パッド35と接続され、他端はGNDスルーホール55を経由してプリント回路配線板の内層GND9と接続されている。また、高周波チョークコイル7の一端には第三の電源パッド6が接続され、他端にはスルーホール8を経由してプリント回路配線板の内層電源10と接続されている。
【0044】
ここで、第二のバイパスコンデンサ41〜44の第二の電源パッド31〜34と第一のバイパスコンデンサ45の第一の電源パッド35との間は、電源パターン配線101〜104によって接続される。そして、各電源パターン配線101〜104は、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有するようにしており、これによって各電源パターン配線101〜104のインダクタンスが実質的に同じになるようにしている。例えば、各パターン配線の断面形状がほぼ長方形とした場合、その幅および高さが同じとなるようにしている。また、第一のバイパスコンデンサ45の第一の電源パッド35と高周波チョークコイル7の一端に接続された第三の電源パッド6との間は、電源パターン配線105によって接続される。この電源パターン配線105は、電源パターン配線101〜104とは別工程で製造するようにしている。これは、電源パターン配線101〜104の何れかを延長して電源パターン配線105を製造することも可能であるが、そうすると、電源パターン配線101〜104の各インダクタンスを同じにすることが困難となるためである。
【0045】
このように、同じ断面構造と同じ長さを有する電源パターン配線101〜104で、第二のバイパスコンデンサ41〜45の第二の電源パッド31〜34と第一のバイパスコンデンサ45の第一の電源パッド35との間を配線することによって、これら四つの配線は電気的に同じインダクタンス成分を有するものとなる。このため、IC1の各電源ピン21〜24から見た給電インピーダンス特性を、全て同じ特性とすることができる。
【0046】
給電インピーダンス特性は、一般的に、IC1のインダクタンス成分と、コンデンサの容量成分およびインダクタンス成分と、電源パターン配線のインダクタンス成分によって決まる。そのため、特定の周波数の給電インピーダンスを低くしたい場合には、その特定の周波数の給電インピーダンスの容量成分とインダクタンス成分の定数を決定し、該決定した定数に適合する第二のバイパスコンデンサ41〜45と電源パターン配線101〜104をプリント回路配線板上に実装すればよい。
【0047】
なお、IC1の各電源ピン21〜24のインダクタンス値を正確に求めることができない場合は、第二の電源パッド31〜34から見た給電インピーダンス特性を、全て同じ特性と設定するようにすればよい。
【0048】
また、上述した説明においては、高周波チョークコイル7の他端がスルーホール8を経由してプリント回路配線板の内層電源10と接続する場合を示したが、高周波チョークコイル7から電源パターン配線で直接に電源供給元に接続してもよい。また、高周波チョークコイル7を削除して、この部分を電源パターン配線に変更し、該電源パターン配線のインダクタンス成分を利用して高周波電流を抑制するようにしてもよい。
【0049】
この実施の形態1によれば、各電源パターン配線101〜104を同じ断面構造と同じ長さを有する配線として実装するように構成したので、これら四つの電源パターン配線101〜104は同じインダクタンス成分を持つようになり、IC1の各電源ピン21〜24からみた給電インピーダンス特性を等しくかつ低くすることができ、これらの共振周波数を同じにすることができる。したがって、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0050】
実施の形態2.
図4は、この発明にかかるプリント回路配線板の実施の形態2を示す対称電源パターン配線図である。この図4に示されるプリント回路配線板の表面部品実装図は図1と同じであり、電源パターン配線のみ異なる。実施の形態1と同一の構成要素に対しては同一の符号を付して、その説明を省略している。
【0051】
IC1の電源ピン21〜24に接続され、また第二のバイパスコンデンサ41〜45の一端とも接続されている第二の電源パッド31〜34から、プリント回路配線板内の別層へと通じるスルーホール121〜124までの間は、電源パターン配線111〜114によって接続される。ここで、電源パターン配線111〜114は、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有するようにしており、これによって各電源パターン配線111〜114のインダクタンスが実質的に同じになるようにしている。
【0052】
これら電源パターン配線111〜114は、スルーホール121〜124を経由して、プリント回路配線板内の別層に接続される。各スルーホール121〜124は、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有し、かつ同じ個数をもつようにする。
【0053】
また、この別層では、スルーホール121と123を結ぶ直線とスルーホール122と124とを結ぶ直線との交点上に、第一のバイパスコンデンサ45の第一の電源パッド35が配置されている。そして、この別層では、この別層のスルーホール121〜124上の点から、第一のバイパスコンデンサ45の第一の電源パッド35までを電源パターン配線131〜134によって接続する。電源パターン配線131〜134は、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有するようにする。
【0054】
また、この実施の形態2では、各第二の電源パッド31〜34と第一の電源パッド35との間の接続構造が対称となるように構成されている。すなわち、第一の電源パッド35を通る紙面に垂直な軸に対して、各第二の電源パターン配線111〜114、131〜134は対称構造を有するように構成されており、図4の場合には、第一の電源パッド35を紙面に垂直に通る軸が四回回転対称軸となるように構成されている。このように、第二の電源パッド31〜34と第一の電源パッド35との間の接続構造を回転対称としているので、電源パターンの配線曲がり部分の電気的な結合成分まで、同じにすることができる。
【0055】
この実施の形態2によれば、第二の電源パッド31〜34と第一の電源パッド35との間の電源パターン配線111〜114、131〜134およびスルーホール121〜124の断面構造および長さを同じにし、各スルーホール121〜124の個数を同じにし、さらに第二の電源パッド31〜34と第一の電源パッド35との間の接続構造が、第一の電源パッド35を中心としてそれぞれ対称となるように構成したので、IC1の各電源ピン21〜24からみた給電インピーダンス特性を、実施の形態1よりも高い精度で等しくすることができ、これによりある特定の周波数における給電ノイズや放射ノイズをより高精度に抑制することが可能となる。
【0056】
実施の形態3.
図5は、この発明にかかるプリント回路配線板の実施の形態3を示す電源パターン配線図である。この図5に示されるプリント回路配線板の表面部品実装図は、特定の周波数より低い周波数の給電インピーダンスを抑制する効果のある第一のバイパスコンデンサ45とそれに関係する第一の電源パッド35を、図1の構成から削除している。実施の形態1と同一の構成要素に対しては同一の符号を付して、その説明を省略している。
【0057】
第二のバイパスコンデンサ41〜44の一端に接続され、またIC1の四個の電源ピン21〜24とも接続されている第二の電源パッド31〜34と、高周波チョークコイル7の一端に接続されている第三の電源パッド6との間は、電源パターン配線141〜144によって接続される。これらの各電源パターン配線141〜144は、同じ断面構造と同じ長さを有する配線とする。
【0058】
この実施の形態3によれば、電源パターン配線141〜144を同じ断面構造と同じ長さを有する配線として実装するように構成したので、これら四つの電源パターン配線141〜144は電気的に同じインダクタンス成分を有するように構成することができ、IC1の電源ピン21〜24からみた給電インピーダンス特性を等しくすることができ、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。さらに、特定の周波数より低い周波数の給電インピーダンスを抑制する効果のある第一のバイパスコンデンサ45を削除しているので、特定の周波数以外の給電インピーダンスを制御する必要のない電子機器において、部品点数を削減することができるという効果を有する。
【0059】
実施の形態4.
図6は、この発明にかかるプリント回路配線板の実施の形態4を示す対称電源パターン配線図である。この図6に示されるプリント回路配線板の表面部品実装図は、特定の周波数より低い周波数の給電インピーダンスを抑制する効果のある第一のバイパスコンデンサ45とそれに関係する第一の電源パッド35を図4に示した実施の形態2の構成から削除している。実施の形態2と同一の構成要素に対しては同一の符号を付して、その説明を省略している。
【0060】
IC1の電源ピン21〜24に接続され、また第二のバイパスコンデンサ41〜44の一端とも接続されている第二の電源パッド31〜34から、プリント回路配線板内の別層へと通じるスルーホール121〜124までの間は、電源パターン配線111〜114によって接続される。ここで、電源パターン配線111〜114は、実施の形態2と同様、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有するようにしており、これによって各電源パターン配線111〜114のインダクタンスが実質的に同じになるようにしている。
【0061】
これら電源パターン配線111〜114は、スルーホール121〜124を経由して、プリント回路配線板内の別層に接続される。各スルーホール121〜124は、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有し、かつ同じ個数をもつようにする。
【0062】
また、この別層では、スルーホール121と123を結ぶ直線とスルーホール122と124とを結ぶ直線との交点上に、高周波チョークコイル7の第三の電源パッド6が配置されている。そして、この別層では、スルーホール121〜124上の点から、第三の電源パッド6までを電源パターン配線151〜154によって接続する。電源パターン配線151〜154は、同じ断面構造(同じ断面積であって同じ断面形状)と同じ長さを有するようにする。
【0063】
また、この実施の形態4では、各第二の電源パッド31〜34と第三の電源パッド6との間の接続構造が対称となるように構成されている。すなわち、第三の電源パッド6を通る紙面に垂直な軸に対して、各電源パターン配線111〜114、151〜154は回転対称構造を有するように構成されている。このように、第二の電源パッド31〜34と第三の電源パッド6との間の接続構造を回転対称としているので、電源パターンの配線曲がり部分の電気的な結合成分まで、同じにすることができる。
【0064】
この実施の形態4によれば、第二の電源パッド31〜34と第三の電源パッド6との間の電源パターン配線111〜114、151〜154およびスルーホール121〜124の断面構造および長さを同じにし、各スルーホール121〜124の個数を同じにし、さらに第二の電源パッド31〜34と第三の電源パッド6との間の接続構造が、第三の電源パッド6を中心としてそれぞれ対称となるように構成したので、IC1の各電源ピン21〜24からみた給電インピーダンス特性をより高い精度で等しくすることができ、これによりある特定の周波数における給電ノイズや放射ノイズをより高精度に抑制することが可能となる。さらに、特定の周波数より低い周波数の給電インピーダンスを抑制する効果のある第一のバイパスコンデンサ45を削除しているので、特定の周波数以外の給電インピーダンスを制御する必要のない電子機器において、部品点数を削減することができるという効果を有する。
【0065】
なお、上述した実施の形態1〜4では、ICなどの電子回路部品の電源ピンの数が四個の場合を例示したが、四個以外の電源ピンを有するICなどの電子回路部品であってもよい。
【0066】
また、上記実施の形態では、IC1の各電源ピン21〜24から第一の電源パッド35あるいは第三の電源パッド6までの電源パターン配線を、スルーホールを含めて、同じ断面構造および同じ長さを有するようにしたが、IC1の各電源ピン21〜24から第一の電源パッド35あるいは第三の電源パッド6までのインダクタンスなどの電気的特性が実質的に同じとなるように設定できるのであれば、これらの間の電源パターン配線およびスルーホールの断面構造および長さを異ならせるようにしてもよい。すなわち、これら電源パターン配線およびスルーホールの断面構造および長さを異ならせた場合でも、IC1のインダクタンス成分と、コンデンサの容量成分およびインダクタンス成分と、電源パターン配線のインダクタンス成分とを適宜調整して、IC1の各電源ピン21〜24から第一の電源パッド35あるいは第三の電源パッド6までの電気的特性が実質的に同じように設定する。
【0067】
【発明の効果】
以上説明したように、この発明によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにしているので、これら複数の電源パターン配線は同じインダクタンス成分を持つようになり、電子回路部品の各電源ピンからみた給電インピーダンス特性を等しくかつ低くすることができ、これらの共振周波数を同じにすることができる。したがって、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0068】
つぎの発明にかかるプリント回路配線板によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を回転対称としているので、より高精度にある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0069】
つぎの発明にかかるプリント回路配線板によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしているので、多層配線を行った場合でも、より高精度にある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0070】
つぎの発明にかかるプリント回路配線板によれば、第一の電源パターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の断面構造および長さを同じにしているので、複数の第二の電源パターン配線は同じインダクタンス成分を持つようになり、電子回路部品の各電源ピンからみた給電インピーダンス特性を等しくかつ低くすることができ、これらの共振周波数を同じにすることができる。したがって、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0071】
つぎの発明にかかるプリント回路配線板によれば、第一の電源パターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を回転対称としているので、より高精度にある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0072】
つぎの発明にかかるプリント回路配線板によれば、第一のパターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を複数層で接続する場合、各層での第二の電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしているので、多層配線を行った場合でも、より高精度にある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0073】
つぎの発明にかかるプリント回路配線板によれば、高周波チョークコイルから複数のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにし、さらに、特定の周波数より低い周波数の給電インピーダンスを抑制する効果のある第一のバイパスコンデンサを削除しているので、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となるとともに、特定の周波数以外の給電インピーダンスを制御する必要のない電子機器において、部品点数を削減することができるという効果を有する。
【0074】
つぎの発明にかかるプリント回路配線板によれば、高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線を回転対称としているので、より高精度にある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0075】
つぎの発明にかかるプリント回路配線板によれば、電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしているので、多層配線を行った場合でも、より高精度にある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0076】
つぎの発明にかかるプリント回路配線板によれば、高周波チョークコイルと第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにしているので、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0077】
つぎの発明にかかるプリント回路配線板によれば、第一の電源パターン配線と第一のバイパスコンデンサとの接続点から複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の電気的特性を同じにしているので、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となる。
【0078】
つぎの発明にかかるプリント回路配線板によれば、高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにし、さらに、特定の周波数より低い周波数の給電インピーダンスを抑制する効果のある第一のバイパスコンデンサを削除しているので、ある特定の周波数における給電ノイズや放射ノイズを高精度に抑制することが可能となるとともに、特定の周波数以外の給電インピーダンスを制御する必要のない電子機器において、部品点数を削減することができるという効果を有する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1を示すプリント回路配線板の表面実装図である。
【図2】 図1のプリント回路配線板の電源パターン配線図である。
【図3】 図1のプリント回路配線板の概略等価回路図である。
【図4】 この発明の実施の形態2を示すプリント回路配線板の電源パターン配線図である。
【図5】 この発明の実施の形態3を示すプリント回路配線板の電源パターン配線図である。
【図6】 この発明の実施の形態4を示すプリント回路配線板の電源パターン配線図である。
【図7】 プリント回路配線板の従来例を示す図である。
【符号の説明】
1 電子部品(IC)、6 第三の電源パッド、7 高周波チョークコイル、9 内層GND、10 内層電源、21〜24 電源ピン、31〜34 第二の電源パッド、35 第一の電源パッド、41〜44 第二のバイパスコンデンサ、45 第一のバイパスコンデンサ、51〜54 GNDスルーホール、101〜104,111〜114,131〜134,141〜144,151〜154電源パターン配線、105 電源パターン配線、121〜124 スルーホール。

Claims (12)

  1. 電源ラインとグランドライン間に接続される高周波チョークコイルおよび第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、
    前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにしたことを特徴とするプリント回路配線板。
  2. 前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を回転対称としたことを特徴とする請求項1に記載のプリント回路配線板。
  3. 前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしたことを特徴とする請求項1または2に記載のプリント回路配線板。
  4. 電源ラインとグランドライン間に接続される第一の電源パターン配線および第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、
    前記第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の断面構造および長さを同じにしたことを特徴とするプリント回路配線板。
  5. 前記第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を回転対称としたことを特徴とする請求項4に記載のプリント回路配線板。
  6. 前記第一のパターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線を複数層で接続する場合、各層での第二の電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしたことを特徴とする請求項4または5に記載のプリント回路配線板。
  7. 電源ラインとグランドライン間に接続される高周波チョークコイルと、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記高周波チョークコイルとグランドライン間に互いに並列に接続される複数のバイパスコンデンサとを備えるプリント回路配線板において、
    前記高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の断面構造および長さを同じにしたことを特徴とするプリント回路配線板。
  8. 前記複数の電源パターン配線を回転対称としたことを特徴とする請求項7に記載のプリント回路配線板。
  9. 前記電源パターン配線を複数層で接続する場合、各層での電源パターン配線を同じ断面構造および同じ長さとするとともに、各層間を接続するスルーホールの断面構造および個数を同じにしたことを特徴とする請求項7または8に記載のプリント回路配線板。
  10. 電源ラインとグランドライン間に接続される高周波チョークコイルおよび第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、
    前記高周波チョークコイルと第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにしたことを特徴とするプリント回路配線板。
  11. 電源ラインとグランドライン間に接続される第一の電源パターン配線および第一のバイパスコンデンサの直列回路と、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記第一のバイパスコンデンサに対し並列に接続される複数の第二のバイパスコンデンサとを備えるプリント回路配線板において、
    前記第一の電源パターン配線と第一のバイパスコンデンサとの接続点から前記複数の第二のバイパスコンデンサまでを接続する複数の第二の電源パターン配線の電気的特性を同じにしたことを特徴とするプリント回路配線板。
  12. 電源ラインとグランドライン間に接続される高周波チョークコイルと、複数の電源ピンを有する電子回路部品と、該電子回路部品の各電源ピンの近傍で前記各電源ピンと接続されかつ前記高周波チョークコイルとグランドライン間に互いに並列に接続される複数のバイパスコンデンサとを備えるプリント回路配線板において、
    前記高周波チョークコイルから前記複数のバイパスコンデンサまでを接続する複数の電源パターン配線の電気的特性を同じにしたことを特徴とするプリント回路配線板。
JP2001392425A 2001-12-25 2001-12-25 プリント回路配線板 Expired - Fee Related JP3963718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001392425A JP3963718B2 (ja) 2001-12-25 2001-12-25 プリント回路配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392425A JP3963718B2 (ja) 2001-12-25 2001-12-25 プリント回路配線板

Publications (2)

Publication Number Publication Date
JP2003198079A JP2003198079A (ja) 2003-07-11
JP3963718B2 true JP3963718B2 (ja) 2007-08-22

Family

ID=27599754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392425A Expired - Fee Related JP3963718B2 (ja) 2001-12-25 2001-12-25 プリント回路配線板

Country Status (1)

Country Link
JP (1) JP3963718B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4911914B2 (ja) * 2005-04-18 2012-04-04 株式会社オーディオテクニカ コンデンサーマイクロホン
JP2007234851A (ja) * 2006-03-01 2007-09-13 Daikin Ind Ltd 基板及び装置
JP5304185B2 (ja) * 2008-11-10 2013-10-02 富士通株式会社 プリント配線板および電子装置

Also Published As

Publication number Publication date
JP2003198079A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
US7466560B2 (en) Multilayered printed circuit board
JP3513333B2 (ja) 多層プリント配線板およびそれを実装する電子機器
JP5034453B2 (ja) 電子部品内蔵型多層基板
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
US20140049343A1 (en) Circuit substrate having noise suppression structure
US20120056796A1 (en) Circuit board and circuit module
JP3740240B2 (ja) プリント基板
US10930584B2 (en) Electronic component and three-terminal capacitor
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
KR100583458B1 (ko) Emi를 고려한 인쇄회로기판
JP3963718B2 (ja) プリント回路配線板
JPH10223997A (ja) プリント配線基板
JP2012009611A (ja) 回路モジュール
JP4671333B2 (ja) 多層プリント回路基板と電子機器
JP3983456B2 (ja) 多層基板モジュール
JP2005506679A (ja) 配線構造
JP3799949B2 (ja) プリント基板
CN112272043A (zh) 减小干扰的无线通信电路
JP2000223800A (ja) 配線基板及びその製造方法
JP3111672U (ja) 高周波電子部品
JP2002368355A (ja) プリント配線板
JP2005011938A (ja) 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造
JP7405460B1 (ja) 回路基板および電子部品の製造方法
JP5953967B2 (ja) 高周波モジュール
JP2000031650A (ja) プリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees