JP5953967B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5953967B2
JP5953967B2 JP2012134346A JP2012134346A JP5953967B2 JP 5953967 B2 JP5953967 B2 JP 5953967B2 JP 2012134346 A JP2012134346 A JP 2012134346A JP 2012134346 A JP2012134346 A JP 2012134346A JP 5953967 B2 JP5953967 B2 JP 5953967B2
Authority
JP
Japan
Prior art keywords
frequency module
connection terminal
ground
circuit
resonant circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012134346A
Other languages
English (en)
Other versions
JP2013258341A (ja
Inventor
小林 俊介
俊介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012134346A priority Critical patent/JP5953967B2/ja
Publication of JP2013258341A publication Critical patent/JP2013258341A/ja
Application granted granted Critical
Publication of JP5953967B2 publication Critical patent/JP5953967B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Wire Bonding (AREA)
  • Transceivers (AREA)

Description

本発明は、基板と基板に実装した回路モジュールとを、ボンディングワイヤにより接続した構成の高周波モジュールに関する。
携帯電話機等に搭載される電子デバイスは、誘電体層が積層されてなる基板に複数の回路チップが実装されて形成されているものがあり、これによって電子デバイスはより小型化が実現されている(例えば、特許文献1参照)。特許文献1に記載の電子デバイスを形成する基板の最上層には、グランド又はアンテナに接続するための複数の金属配線パターンが形成され、最上層に搭載された送信用及び受信用フィルタのチップの各入出力端子は、その金属配線パターンにワイヤを介して配線されている。
国際公開第2006/038421号パンフレット
ところで、特許文献1において、チップの入出力端子と金属配線パターンとを接続するワイヤの寄生インダクタ成分を利用して、電子デバイス内の所定回路に必要なインダクタを構成している。したがって、ワイヤの長さによって、ワイヤの寄生インダクタ成分が変動し、この変動が電子デバイスの特性(共振周波数等)に影響を及ぼす場合がある。ワイヤの長さの変動は、主に基板に実装するチップの実装位置によってチップの入出力端子と基板の金属配線パターンとの距離が変わることに起因する。このため、ワイヤの長さの変動による影響を軽減するためには、チップを基板上の決められた位置に正確に実装する必要があり、製造時の手間及び時間を要する。
そこで、本発明の目的は、所定の実装部品が製造時に回路モジュールが基板上の規定位置からずれて実装されても、安定した特性を得ることができる高周波モジュールを提供することにある。
本発明に係る高周波モジュールは、一面の所定位置を基準とした点対称となる位置に設けられ、グランドに接続されている第1及び第2のグランド用導体パターンを有する基板と、互いに導通する第1及び第2の接続端子を有し、前記基板の一面に実装された共振回路部と、前記第1の接続端子と前記第1のグランド用導体パターンとを接続する第1のボンディングワイヤと、前記第2の接続端子と前記第2のグランド用導体パターンとを接続する第2のボンディングワイヤと、を備えることを特徴とする。
この構成では、基板のグランド用パターンは規定位置に対して点対称に位置しているため、共振回路部を基板の実装する位置がずれた場合、第1及び第2のボンディングワイヤの一方が長く、他方が短くなる。すなわち、第1及び第2のボンディングワイヤの寄生インダクタ成分の一方はインダクタンス値が大きくなり、他方が小さくなる。共振回路部は、第1及び第2のボンディングワイヤの寄生インダクタ成分が並列接続された並列回路を通じてグランドに接続された構成と等価である。このため、寄生インダクタ成分の一方のインダクタンス値が大きくなり、他方が小さくなることで、インピーダンスの増加分と減少分とが存在するため、並列回路のインダクタンス値の変化幅は小さく。
仮に、第1及び第2のボンディングワイヤの両方が長く(又は短く)なる場合、第1及び第2のボンディングワイヤの寄生インダクタ成分の両方のインピーダンスが大きく(又は小さく)なる。したがって、上述の点対称位置の構成とすることで、並列回路のインピーダンスの変動幅は、第1及び第2のボンディングワイヤの両方が長く(又は短く)なる場合と比べて、小さい。これにより、共振回路部の実装の際に位置ずれが生じても、共振回路部が、ボンディングワイヤの長さの変動、すなわち、寄生インダクタ成分の変動により受ける影響は小さく、安定した共振特性を得ることができる。
前記共振回路は、前記第1の接続端子及び前記第2の接続端子を結ぶ第1の直線が、前記第1のグランド用導体パターン及び前記第2のグランド用導体パターンを結ぶ第2の直線と交差するように実装されている構成でもよい。
この構成では、共振回路部の位置がずれた場合、より確実に第1及び第2のボンディングワイヤの一方を長く、他方を短くできる。
前記共振回路部は、前記第1の直線の中点が、前記所定位置に重なるように実装されている構成でもよい。
この構成では、共振回路部が所定位置にある場合、第1及び第2のボンディングワイヤの長さはほぼ同じとなるため、共振回路部の位置がずれた場合、より確実に第1及び第2のボンディングワイヤの一方を長く、他方を短くできる。
前記第1の接続端子及び前記第2の接続端子は隣接している構成が好ましい。
この構成では、共振回路部の位置がずれた場合、より確実に第1及び第2のボンディングワイヤの一方を長く、他方を短くできる。
前記第1の接続端子及び前記第2の接続端子は一体形成されている構成が好ましい。
この構成では、共振回路部の位置がずれた場合、より確実に第1及び第2のボンディングワイヤの一方を長く、他方を短くできる。
前記共振回路部は、信号の入力端子及び出力端子と、前記入力端子及び前記出力端子との間に接続された並列共振回路と、一端が前記入力端子に接続され、他端が前記第1の接続端子に接続された第1の直列共振回路と、一端が前記出力端子に接続され、他端が前記第2の接続端子に接続された第2の直列共振回路とを有している構成が好ましい。
この構成では、第1の直列共振回路及び第2の直列共振回路の共振特性を安定させることができ、共振回路部の共振特性を安定させることができる。
本発明によれば、所定の実装部品が製造時に回路モジュールが基板上の規定位置からずれて実装されても、安定した特性を得ることができる。
実施形態に係る高周波モジュールの概略外観図。 実施形態に係る高周波モジュールの回路構成を示す図。 図2に示す回路の等価回路を示す図。 実施形態に係る高周波モジュールと従来との対比を説明するための、従来構成の回路図。 実施形態に係る高周波モジュールにおける周波数特性のシミュレーション結果を示す図。 従来構成の高周波モジュールにおける周波数特性のシミュレーション結果を示す図。
以下、本発明に係る高周波モジュールの好適な実施の形態について図面を参照して説明する。以下に説明する高周波モジュールは、携帯電話機等の通信機器に搭載されるものとして説明する。
図1は、本実施形態に係る高周波モジュールの外観図である。高周波モジュール1は、多層基板のプリント基板10と、プリント基板10に実装された半導体チップ(本発明の共振回路部)20とを備えている。半導体チップ20が実装されたプリント基板10の主面を実装面とし、図1は当該実装面から高周波モジュール1を平面視した図を示している。また、図1において、紙面横方向をX軸、紙面縦方向をY軸として説明する。
プリント基板10の実装面は、X軸及びY軸に平行な辺からなるほぼ正方形状であって、実装面のほぼ中央には実装領域10Aが形成されている。実装領域10Aには、半導体チップ20が導電性樹脂シートにより固定されている。半導体チップ20の中心には、グランドに接続するためのグランド接続端子(本発明の第1及び第2の接続端子)21A,21Bが近接して設けられている。グランド接続端子21A,21Bが実装面の中心点とほぼ重合する位置が半導体チップ20を実装する規定位置に設計されている。ここで、実装面の中心点とは、実装面における二体の対角線が交差する点のことである。この実装面のほぼ中心点は、本発明に係る「所定位置」に相当する。
プリント基板10の実装面において、実装面の中心点に対して点対称となる位置に、グランド接続端子21A,21Bが接続されるボンディングパッド(以下、グランド用パッドという)Gnd1,Gnd2が設けられている。グランド用パッドGnd1,Gnd2は、実装面において半導体チップ20を挟む対角部に設けられている。グランド用パッドGnd1,Gnd2は、本発明に係る「第1及び第2のグランド用導体パターン」に相当する。
なお、図1では、グランド接続端子21A,21Bは隣接しているが、所定距離離れていてもよい。この場合、グランド接続端子21A,21Bを結ぶ直線(本発明の第1の直線)とボンディングパッドGnd1,Gnd2を結ぶ直線(本発明の第2の直線)とが交差している関係であればよい。さらに、グランド接続端子21A,21Bを結ぶ直線のほぼ中点は、前記した実装面の中心点と重なる位置であることがより好ましい。また、グランド接続端子21A,21Bは一体形成されていてもよい。
プリント基板10の内層にはスルーホール及び電極パターンが形成され、プリント基板10の裏面(実装面と反対側の面)には、外部端子となる電極パターンが形成されている。プリント基板の裏面の電極パターンの接続先は、マザー基板上に実装されたアンテナ装置などの他の機能部品、又はマザー基板上のグランド等である。すなわち、グランド用パッドGnd1,Gnd2は、内層のスルーホール及び裏面の電極パターン等を通じて、マザー基板上のグランドに接続されている。したがって、半導体チップ20は、ボンディングワイヤ12A,12B及びグランド用パッドGnd1,Gnd2を通じて、グランドに接続されている。
また、プリント基板10の実装面のX軸に沿って、ボンディングパッド11A,11B,11Cと、ボンディングパッド11D,11E,11Fと設けられている。ボンディングパッド11A等は、グランド用パッドGnd1,Gnd2と同様、スルーホール及びプリント基板の裏面の電極パターンを通じて、マザー基板上に実装されたアンテナ装置などの他の機能部品に接続されている。以下では、ボンディングパッド11A,11B,11C,11D,11E,11Fを総じてボンディングパッド11という。
半導体チップ20はフィルタ回路を含んでおり、グランド接続端子21A,21Bを含む複数の接続端子(不図示)を有している。グランド接続端子21A,21Bは、上述したように、グランド用パッドGnd1,Gnd2とボンディングワイヤ12A,12Bにより接続されている。また、半導体チップ20が有する不図示の接続端子は、例えば、ボンディングパッド11とボンディングワイヤにより接続される。
なお、本発明に係る共振回路部に相当する半導体チップ20は、フィルタ回路等の各素子が一の基板上に実装されたものであってもよいし、それぞれ別々の基板に実装されていて、それらが配線により接続されたものであってもよい。
グランド接続端子21A,21Bは互いに導通されていて、同電位となっている。グランド接続端子21A,21Bは、一つの金属電極から形成されることで同電位にされていてもよいし、隔離して設けられていても信号線(電極パターン)により接続されて、同電位にされていてもよい。
図2は本実施形態に係る高周波モジュール1の回路構成を示す図である。図3は、図2に示す回路と等価の回路を示す図である。
半導体チップ20は、インダクタ21L,22L,23L及びキャパシタ21C,22C,23Cで構成されるフィルタ回路を含み、フィルタ回路に信号を入力する入力端子Piと、フィルタ回路を通過した信号を出力する出力端子Poとを有している。
インダクタ21L及びキャパシタ21Cは並列接続され、入力端子Piと出力端子Poとの間に接続されている。そして、インダクタ21L及びキャパシタ21Cは、LC並列共振回路として動作する。
インダクタ22L及びキャパシタ22Cは直列接続され、入力端子Piとグランド接続端子21Aとの間に接続されている。インダクタ22L及びキャパシタ22Cは、LC直列共振回路として動作する。以下、インダクタ22L及びキャパシタ22CによるLC直列共振回路は、第1の直列共振回路という。
インダクタ23L及びキャパシタ23Cは直列接続され、出力端子Poとグランド接続端子21Bとの間に接続されている。インダクタ23L及びキャパシタ23Cは、LC直列共振回路として動作する。以下、インダクタ23L及びキャパシタ23CによるLC直列共振回路は、第2の直列共振回路という。
第1の直列共振回路及び第2の直列共振回路が接続しているグランド接続端子21A,21Bは、ボンディングワイヤ12A,12Bを通じてそれぞれグランドに接続されている。また、ボンディングワイヤ12A,12Bは寄生インダクタ成分を有している。したがって、換言すれば、グランド接続端子21A,21Bとグランドとの間には、図3に示すように、ボンディングワイヤ12Aのインダクタ成分12ALと、ボンディングワイヤ12Bのインダクタ成分12BLとが並列接続された並列回路が形成されている。したがって、第1の直列共振回路及び第2の直列共振回路の共振周波数は、並列回路のインピーダンスの変動による影響を受ける。
図1で説明したように、半導体チップ20が規定位置からずれて実装された場合、ボンディングワイヤ12A,12Bの一方のインピーダンスが大きくなり、他方が小さくなる。このため、図3に示す並列回路において、寄生インダクタ成分12AL,12BLのインピーダンスの増加分と減少分とが存在するため、並列回路のインピーダンスは、全体としての変動値は少ない。
図4は、本実施形態に係る高周波モジュール1と従来との対比を説明するための、従来構成の回路図である。図4に示すように、従来では、グランド接続端子21A,21Bは導通しておらず、第1の直列共振回路と第2の直列共振回路とはそれぞれ別個に接地されている。このため、ボンディングワイヤ12A,12Bの両方が長く(又は短く)なった場合、第1の直列共振回路と第2の直列共振回路とは、個別に共振特性が変動する。このため、半導体チップ20の実装位置によって半導体チップ20のフィルタ特性が変動し、安定しない。
これに対し、本実施形態では、グランド用パッドGnd1,Gnd2は、実装面の中心点に対して点対称に位置しているため、半導体チップ20が規定位置からずれて実装されても、ボンディングワイヤ12A,12Bの合計長の変動幅を従来よりも小さくできる。この結果、この並列回路に接続されている第1の直列共振回路及び第2の直列共振回路は、ボンディングワイヤ12A,12Bの寄生インダクタ成分の変動により受ける影響は小さく、安定したフィルタ特性を有するようになる。
具体的には、本実施形態に係る高周波モジュール1では、半導体チップ20が規定位置からX軸又はY軸にずれて実装された場合、ボンディングワイヤ12A,12Bは、一方が長くなり、他方が短くなる。これに対し、グランド用パッドGnd1,Gnd2が実装面の中心点に対して点対称に位置していない場合、すなわい、従来の構成において、例えば、Gnd1,Gnd2が同じ辺に設けられた場合、半導体チップ20が規定位置からX軸又はY軸にずれて実装されると、ずれた分だけボンディングワイヤ12A,12Bは両方が長く(又は短く)なり、ボンディングワイヤ12A,12Bのインダクタ成分が所望値から変動する。したがって、この場合と比べて、本実施形態に係る高周波モジュール1は、ボンディングワイヤ12A,12Bの合計長の変動幅を小さくできる。
図5は本実施形態に係る高周波モジュール1のフィルタ回路の周波数特性のシミュレーション結果を示す図である。図6は、従来構成の高周波モジュールのフィルタ回路の周波数特性のシミュレーション結果を示す図である。図6に係る高周波モジュールは、図1において、グランド接続端子21Aとグランド接続端子21Bとが導通されておらず、グランド用パッドGnd1,Gnd2が同じ辺に設けられた構成とする。
図5及び図6は、半導体チップ20が規定位置に配置されている場合と、半導体チップ20が規定位置からずれた場合とにおける高周波モジュールの通過特性の比較波形である。半導体チップ20を規定位置に実装した場合のボンディングワイヤ12A,12Bの長さを600[μm]とし、この場合の高周波モジュールの通過特性の比較波形を図5及び図6では実線で示す。
本実施形態に係る高周波モジュール1では、グランド用パッドGnd1,Gnd2が規定位置に対して点対称で配置されているため、半導体チップ20の実装位置ずれが生じると、ボンディングワイヤ12A、12Bの一方が短く、他方が長くなる。例えば、チップの実装位置によって、ボンディングワイヤ12A,12Bの長さが100μm変動した場合、ボンディングワイヤ12A、12Bの一方は500μm、他方は700μmとなる。この場合の高周波モジュールの通過特性の比較波形を図5では破線で示す。
図5に示すように、本実施形態に係る高周波モジュール1では、ボンディングワイヤ12A,12Bの長さが600[μm]の場合であっても、ボンディングワイヤ12A,12Bの一方が500[μm]、他方が700[μm]の場合であっても、第1及び第2の直列共振回路の共振周波数は、ほぼ7.5[GHz]であり、変動はない。
従来構成の高周波モジュールでは、半導体チップ20の実装位置ずれが生じると、ボンディングワイヤ12A、12Bの両方が短く又は長くなる。例えば、チップの実装位置によって、ボンディングワイヤ12A,12Bの長さが100μm長くなった場合、ボンディングワイヤ12A、12Bの両方は700μmとなる。この場合の高周波モジュールの通過特性の比較波形を図6では破線で示す。また、ボンディングワイヤ12A,12Bの長さが100μm短くなった場合、ボンディングワイヤ12A、12Bの両方は500μmとなる。この場合の高周波モジュールの通過特性の比較波形を図6では一点破線で示す。
半導体チップ20が規定位置からY軸方向にずれて実装された際に、ボンディングワイヤ12A,12Bの両方が600[μm]から、500[μm]又は700[μm]へ変動した場合、図6に示すように、第1及び第2の直列共振回路の共振周波数は、7.5GHzより低く又は高くなり、ばらつきが生じる。
以上説明したように、本実施形態では、半導体チップ20が規定位置からずれて実装されても、半導体チップ20の共振特性に及ぼす影響は小さく、安定した共振特性が得られる。
なお、上述の実施形態では、半導体チップ20がY軸方向にずれて実装された場合について説明したが、X軸方向にずれて実装された場合であっても、同様に、安定した共振特性が得られる。また、ボンディングワイヤ12A,12Bの合計長の変動がほぼ不変となる範囲内であれば、半導体チップ20がX軸及びY軸の両方にずれて実装されても、安定した共振特性が得られる。
また、上述の実施形態では、グランド用パッドGnd1,Gnd2は、プリント基板10の実装面の対角部に設けているが、規定位置に対し点対称となる位置であれば特に限定されない。例えば、グランド用パッドGnd1,Gnd2は、図1における、ボンディングパッド11C,11Dの位置であってもよいし、ボンディングパッド11B,11Eの位置であってもよい。
さらに、グランド接続端子21A,21Bは、互いに近傍位置に設けられているが、離れて設けられていてもよい。この場合、半導体チップ20を規定位置に実装した場合、グランド接続端子21A,21Bの中点が、プリント基板10の実装面のほぼ中心点(本発明の所定位置)に重合することが好ましい。
1−高周波モジュール
10−プリント基板
10A−実装領域
11A,11B,11C,11D,11E,11F−ボンディングパッド
12A,12B−ボンディングワイヤ
12Al,12BL−寄生インダクタ成分
20−半導体チップ
21A,21B−グランド接続端子
21L,22L,23L−インダクタ
21C,22C,23C−キャパシタ
Gnd1,Gnd2−グランド用パッド

Claims (5)

  1. 一面の所定位置を基準とした点対称となる位置に設けられ、グランドに接続されている第1及び第2のグランド用導体パターンを有する基板と、
    互いに導通する第1及び第2の接続端子を有し、前記基板の一面に実装された共振回路部と、
    前記第1の接続端子と前記第1のグランド用導体パターンとを接続する第1のボンディングワイヤと、
    前記第2の接続端子と前記第2のグランド用導体パターンとを接続する第2のボンディングワイヤと、
    を備え
    前記共振回路部は、
    前記第1の接続端子及び前記第2の接続端子を結ぶ第1の直線が、前記第1のグランド用導体パターン及び前記第2のグランド用導体パターンを結ぶ第2の直線と交差するように実装されている、
    高周波モジュール。
  2. 前記共振回路部は、
    前記第1の直線の中点が、前記所定位置に重なるように実装されている、請求項に記載の高周波モジュール。
  3. 前記第1の接続端子及び前記第2の接続端子は隣接している、請求項1又は2に記載の高周波モジュール。
  4. 前記第1の接続端子及び前記第2の接続端子は一体形成されている、請求項1から3の何れかに記載の高周波モジュール。
  5. 前記共振回路部は、
    信号の入力端子及び出力端子と、
    前記入力端子及び前記出力端子との間に接続された並列共振回路と、
    一端が前記入力端子に接続され、他端が前記第1の接続端子に接続された第1の直列共振回路と、
    一端が前記出力端子に接続され、他端が前記第2の接続端子に接続された第2の直列共振回路と
    を有している、
    請求項1からの何れかに記載の高周波モジュール。
JP2012134346A 2012-06-14 2012-06-14 高周波モジュール Expired - Fee Related JP5953967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012134346A JP5953967B2 (ja) 2012-06-14 2012-06-14 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012134346A JP5953967B2 (ja) 2012-06-14 2012-06-14 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2013258341A JP2013258341A (ja) 2013-12-26
JP5953967B2 true JP5953967B2 (ja) 2016-07-20

Family

ID=49954506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012134346A Expired - Fee Related JP5953967B2 (ja) 2012-06-14 2012-06-14 高周波モジュール

Country Status (1)

Country Link
JP (1) JP5953967B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204728A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 高周波半導体装置
JPWO2006038421A1 (ja) * 2004-09-30 2008-05-15 三洋電機株式会社 電子デバイス及びこれに用いるパッケージ

Also Published As

Publication number Publication date
JP2013258341A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
US10110191B2 (en) High-frequency laminated component and laminated high-frequency filter
US8994470B2 (en) Circuit substrate having noise suppression structure
JP6168943B2 (ja) Ebg構造体、半導体デバイスおよび回路基板
JP5170306B2 (ja) 信号伝達用通信体及びカプラ
US8536956B2 (en) Directional coupler
JP5694251B2 (ja) Ebg構造体および回路基板
WO2012049847A1 (ja) アンテナ装置用基板およびアンテナ装置
JP2013232613A (ja) 配線基板及び電子機器
JP6687105B2 (ja) 電子部品
JP2012009611A (ja) 回路モジュール
US9148108B2 (en) Band pass filter
JP5953967B2 (ja) 高周波モジュール
US10008757B2 (en) High-frequency module
JP5506719B2 (ja) フィルタ回路
KR101444555B1 (ko) 대역 통과 필터
JP5617736B2 (ja) アンテナ装置
JP6256575B2 (ja) 高周波モジュール
JP5831753B2 (ja) アンテナ装置用基板及びアンテナ装置
KR102667536B1 (ko) 하이브리드 인덕터
JP2008252950A (ja) アンテナ装置
JP4799150B2 (ja) 回路基板装置
JP2003198079A (ja) プリント回路配線板
CN118120150A (zh) Rfid模块
WO2014188467A1 (ja) アンテナ装置用基板及びアンテナ装置
JP2007243797A (ja) 平衡不平衡変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R150 Certificate of patent or registration of utility model

Ref document number: 5953967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees