JP2005011938A - 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 - Google Patents
高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 Download PDFInfo
- Publication number
- JP2005011938A JP2005011938A JP2003173375A JP2003173375A JP2005011938A JP 2005011938 A JP2005011938 A JP 2005011938A JP 2003173375 A JP2003173375 A JP 2003173375A JP 2003173375 A JP2003173375 A JP 2003173375A JP 2005011938 A JP2005011938 A JP 2005011938A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- chip
- type
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】実装スペースの低減を図ることができ、電子部品の電源端子の数が多い場合であってもノイズ除去効果を確実に得ることができる高周波用電子回路を提供する。
【解決手段】実装基板２の上面または内部に形成された複数の電源層４，６，８と、実装基板２の電源層４，６，８とは異なる面に形成された共通グラウンド層３と、実装基板２外に配置された電源ライン９と、電源層４，６，８から電力が供給される電子部品としてのＩＣ１２とを有し、実装基板２の上面にチップ型三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４〜２８が実装されており、各チップ型三端子コンデンサの入力電極及び出力電極が、電源層４，６，８及び電源ライン９で構成された電源供給用電流路に挿入されるように、電源層４，６または電源層６，８に電気的に接続されており、三端子コンデンサのグラウンド電極が共通グラウンド層３に電気的に接続されている、高周波用電子回路１。
【選択図】 図１
【解決手段】実装基板２の上面または内部に形成された複数の電源層４，６，８と、実装基板２の電源層４，６，８とは異なる面に形成された共通グラウンド層３と、実装基板２外に配置された電源ライン９と、電源層４，６，８から電力が供給される電子部品としてのＩＣ１２とを有し、実装基板２の上面にチップ型三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４〜２８が実装されており、各チップ型三端子コンデンサの入力電極及び出力電極が、電源層４，６，８及び電源ライン９で構成された電源供給用電流路に挿入されるように、電源層４，６または電源層６，８に電気的に接続されており、三端子コンデンサのグラウンド電極が共通グラウンド層３に電気的に接続されている、高周波用電子回路１。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造に関し、より詳細には、実装基板にＩＣなどの高周波用電子部品と、バイパスコンデンサとしてのチップ型三端子コンデンサとが実装されている高周波用電子回路及び該高周波用電子回路へのチップ型三端子コンデンサの実装構造に関する。
【０００２】
【従来の技術】
従来、ＩＣの電源回路に、バイパスコンデンサを接続した高周波用電子回路が種々提案されている。例えば、下記の特許文献１には、図１１の電子回路におけるチップ型三端子コンデンサの実装構造が開示されている。
【０００３】
図１１に示すように、特許文献１に記載の実装構造１０１では、配線基板１０２上にデジタルＩＣ１０３が実装されている。配線基板１０２内には、アースライン用グラウンド層１０４が形成されている。また、配線基板１０２の上面には、電源ライン用回路層１０５が形成されている。電源ライン用回路層１０５にデジタルＩＣ１０３の一端が電気的に接続されている。
【０００４】
配線基板１０２上には、バイパスコンデンサとしてのチップ型三端子コンデンサ１０６が表面実装されている。コンデンサ１０６の一端の電極１０６ａが電源ライン用回路層１０５に接続されている。また、コンデンサ１０６の他端側の電極１０６ｂが、電源ライン用回路層１０７に電気的に接続されている。すなわち、電源ライン用回路層１０５，１０７間にコンデンサ１０６の電極１０６ａ，１０６ｂが接続され、電源ラインに直列にコンデンサ１０６が挿入されている。また、コンデンサ１０６のアース電位に接続される電極１０６ｃがビアホール電極１０８に接続されている。ビアホール電極１０８は、配線基板１０２内のグラウンド層１０４に電気的に接続されている。
【０００５】
特許文献１に記載の実装構造１０１では、三端子コンデンサ１０６が上記のように接続されているため、バイパスコンデンサとしての十分な機能を発揮することができるとされている。
【０００６】
他方、下記の特許文献２には、図１２に示す模式的斜視図で示すプリント回路基板１２１が開示されている。プリント回路基板１２１は多層プリント回路基板により構成されている。プリント回路基板１２１の表層１２２上には、表層電源パターン１２３及び表層グラウンドパターン１２４が形成されている。表層電源パターン及び表層グラウンドパターンは、いずれも角環状の形状を有する。ここでは、表層電源パターン１２３の外側に、表層グラウンドパターン１２４が配置されている。そして、表層１２２においては、複数の二端子型コンデンサ１２５が配置されている。各コンデンサ１２５の一端の電極が表層電源パターン１２３に、他端の電極が表層グラウンドパターン１２４に電気的に接続されている。他方、プリント回路基板１２１の内部には、グラウンド電位に接続されるグラウンド層１２６と、電源ラインに接続される電源層１２７とが配置されている。図１２では明瞭ではないが、表層グラウンドパターン１２４がグラウンド層１２６に図示しないビアホール電極により電気的に接続されている。また、表層電源パターン１２３は、図示しないビアホール電極により、電源層１２７に電気的に接続されている。
【０００７】
特許文献２に記載のプリント回路基板では、実装密度を低下させることなく、不要電磁波の放射を抑制することができるとされている。
【０００８】
【特許文献１】
特開２００１−１５８８５号公報
【特許文献２】
特開平１１−２６１１８１号公報
【０００９】
【発明が解決しようとする課題】
特許文献１に記載の実装構造１０１では、上記のようにして実装された三端子型のコンデンサ１０６がバイパスコンデンサとしての十分な機能を発揮するとされている。しかしながら、ＩＣ１０３の各電源ピン毎に三端子型のコンデンサ１０６を接続しなければならなかった。そのため、電源ピンの数に応じた数の三端子型のコンデンサ１０６を実装しなければならなかった。従って、電源ピンの数が多いＩＣが用いられているＣＰＵやマイコンなどに適用した場合には、かなりの数の三端子型のコンデンサを実装しなければならなかった。従って、高周波用電子回路の実装スペースが大きくならざるを得ず、電子機器の小型化に対応することが困難であった。
【００１０】
他方、特許文献２に記載のプリント回路基板１２１では、複数の二端子型のコンデンサ１２５が角環状の表層電源パターン１２３と表層グラウンドパターン１２４とにまたがるように配置されている。すなわち、単一のコンデンサでは半導体から流出するノイズが増加した場合ノイズを除去することが困難となるのに対し、複数のコンデンサ１２５を接続することにより、十分なノイズ除去機能を果たすことができる。しかしながら、近年、ＩＣの大きさは益々小さくなってきている。従って、プリント回路基板１２１の表層とは反対側の面にＩＣを実装した場合、ＩＣの裏面側に配置されるコンデンサ１２５の数が制限せざるを得なくなる。すなわち、多くのコンデンサ１２５を配置することができず、また、二端子コンデンサ１２５を用いているため、十分なノイズ除去機能を果たすことが困難であった。
【００１１】
本発明の目的は、上述した従来技術の現状に鑑み、ＩＣなどの高周波用電子部品から電源ラインに流出するノイズを効果的に除去することができ、しかも高周波用電子部品の小型化に対応することができる高周波用電子部品及び高周波用電子部品へのチップ型三端子コンデンサの実装構造を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る高周波用電子回路は、対向する第１，第２の主面を有する実装基板と、前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成された少なくとも１つの電源層と、前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成されており、かつ前記電源層とは異なる面に形成されたグラウンド層と、前記電源層に電気的に接続されており、前記電源層と共に電源供給用電流路を構成する電源ラインと、前記実装基板の第１または第２の主面に実装されており、複数の電源端子と、複数のグラウンド端子とを有し、該複数の電源端子が前記少なくとも１つの電源層に電気的に接続されており、前記複数のグラウンド端子が前記グラウンド層に電気的に接続されており、前記電源層から電力が供給される電子部品と、前記実装基板の第２または第１の主面に実装されており、入力電極、出力電極及びグラウンド電極を有するチップ型三端子コンデンサとを備え、該チップ型三端子コンデンサの入力電極及び出力電極が、前記電源層及び電源ラインで構成される電源供給用電流路に挿入されるように、前記電源ライン及び前記電源層、または一対の電源層に電気的に接続されており、前記グラウンド電極が前記グラウンド層に電気的に接続されており、前記チップ型三端子コンデンサが、グラウンド電位と電源供給用電流路との間に接続されたバイパスコンデンサとして用いられていることを特徴とする。
【００１３】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造は、対向する第１，第２の主面を有する実装基板と、前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成された少なくとも１つの電源層と、前記実装基板の第１，第２の主面または実装基板の第１，第２の主面と平行な基板内の面のいずれかに形成されており、かつ前記電源層とは異なる面に形成されたグラウンド層と、前記電源層に電気的に接続されており、前記電源層と共に電源供給用電流路を構成する電源ラインと、前記実装基板の第１または第２の主面に、複数の電源端子と、複数のグラウンド端子とを有する電子部品が実装されるように構成されており、該電子部品の複数の電源端子が前記少なくとも１つの電源層に電気的に接続されており、前記複数のグラウンド端子が前記ＧＮＤ層に電気的に接続されるように構成されており、前記実装基板の第２または第１の主面に実装されており、入力電極、出力電極及びグラウンド電極を有するチップ型三端子コンデンサをさらに備え、該チップ型三端子コンデンサの入力電極及び出力電極が、前記電源層及び電源ラインで構成される電源供給用電流路に挿入されるように、前記電源ラインと前記電源層、または一対の電源層に電気的に接続されており、前記グラウンド電極が前記グラウンド層に電気的に接続されていることを特徴とする。
【００１４】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造のある特定の局面では、第１，第２の電源層を有する複数の電源層が設けられており、第１の電源層の外周縁と環状のギャップを隔てて環状の第２の電源層が配置されており、前記チップ型三端子コンデンサの入力電極が第１の電源層または第２の電源層に、出力電極が第２の電源層または第１の電源層に電気的に接続されている。
【００１５】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造の別の特定の局面では、第２の電源層の外周縁に、環状のギャップを隔てて配置された第３の電源層をさらに備え、第２，第３の電源層に入力電極及び出力電極がそれぞれ接続されるように、第２，第３の電源層間の環状ギャップに配置された少なくとも１つのチップ型三端子コンデンサがさらに備えられる。
【００１６】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造の他の特定の局面では、前記環状ギャップの周方向において、複数のチップ型三端子コンデンサが配置されている。
【００１７】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造のさらに他の特定の局面では、前記複数のチップ型三端子コンデンサが環状ギャップにおいて第１の電源層を介して対向する位置に配置されている。
【００１８】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造のさらに別の特定の局面では、前記電源ラインと、前記電源層との間に前記チップ型三端子コンデンサが挿入されている。
【００１９】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２０】
図１は、本発明の第１の実施形態に係る高周波用電子回路を説明するための模式的斜視図であり、図２はその正面断面図であり、図３は該高周波用電子回路で用いられているＩＣの模式的平面図である。
【００２１】
高周波用電子回路１では、多層プリント基板からなる実装基板２が用いられている。実装基板２は、セラミックスまたは合成樹脂あるいはそれらの混合材料などの絶縁性材料を用いて構成されており、実装基板２の中間高さ位置には、共通グラウンド層３が埋設されている。他方、実装基板２の上面には、中央に島状の第１の電源層４が配置されている。第１の電源層４は矩形の平面形状（プレーン状）を有する。もっとも、第１の電源層４は、円形や他の平面形状を有していてもよい。第１の電源層４の外周縁と所定のギャップを隔てて、環状の第１のグラウンド電極５が配置されている。
【００２２】
第１のグラウンド電極５の周囲に環状のギャップを隔てて、第２の電源層６が配置されている。第２の電源層６もまた、角環状の形状を有している。第２の電源層６の外側には、環状のギャップを隔てて、環状の第２のグラウンド電極７が形成されている。第２のグラウンド電極７の周囲には、環状のギャップを隔てて、第３の電源層８が形成されている。上記第２，第３の電源層６，８及び第１，第２のグラウンド電極５，７は、角環状に形成されているが、円環状の形状を有していてもよい。
【００２３】
本実施形態の高周波用電子回路では、上記第３の電源層８が、電源ライン９に電気的に接続されている。なお、電源ライン９は、実装基板２の外部に配置された基板１０の表面に設けられているように図示されている。もっとも、基板１０は、実装基板２と一体に形成されていてもよい。その場合に、実装基板２が二点鎖線Ａで示すように延長され、上面の一部において図示の電源ライン９が配置されていればよい。また、基板１０においても、中間高さ位置に、グラウンド層１１が設けられている。グラウンド層１１は、上述した共通グラウンド層３に連ねられている。
【００２４】
電源ライン９及びグラウンド層１１は図示しない電源に接続されている。
他方、実装基板２の下面には、ＩＣ１２が実装されている。高周波用電子回路１は、ＩＣ１２と、ＩＣ１２を電源に接続する回路とを備える。この電源に接続する回路が実装基板２により構成されている。図３に略図的平面図で示すように、ＩＣ１２の上面１２ａ上には、多数の電源端子１３及びグラウンド電位に接続されるグラウンド端子１４が配置されている。この電源端子１３及びグラウンド端子１４を用いて、図２に示すように、ＩＣ１２が実装基板２に実装基板２の下面側から表面実装されている。
【００２５】
図２では、ＩＣ１２が実装基板２に実装されている構造の一部が模式的正面断面図で示されている。すなわち、ＩＣ１２の電源端子１３に、半田バンプ１５を用いて実装基板２に設けられた電極ランド１６が接合されている。同様に、グラウンド端子１４には、半田バンプ１７を用いて、実装基板２の下面に設けられた電極ランド１８が電気的に接続されている。
【００２６】
電極ランド１６は、ビアホール電極１９の下端に接続されている。ビアホール電極１９は、実装基板２を貫いており、実装基板２の上面に形成されたいずれかの電源層に接続されている。図２では、ビアホール電極１９の上端は、第１の電源層４に電気的に接続されている。他方、電極ランド１８は、ビアホール電極２０の下端に接続されている。ビアホール電極２０の上端は、実装基板２内に配置された共通グラウンド層３に電気的に接続されている。このように、ＩＣ１２のグラウンド端子は、ビアホール電極２０を介して共通グラウンド層３に電気的に接続されている。他方、ＩＣ１２の電源端子１３は、ビアホール電極１９により、実装基板２の上面に形成されたいずれかの電源層に電気的に接続されている。
【００２７】
図２に示す構造では、島状の第１の電源層４と、その外側に形成された第１のグラウンド電極５と、さらにその外側に形成された第２の電源層６とに、チップ型の三端子コンデンサ２１が接続されている。すなわち、三端子コンデンサ２１は、コンデンサ本体２１ａと、電極２１ｂ，２１ｃ，２１ｄとを有する。コンデンサ本体２１ａの両端に形成された電極２１ｂ，２１ｄが、第１の電源層４及び第２の電源層６に接続されている。そして、三端子コンデンサ２１のアース電位に接続される電極２１ｃが第１のグラウンド層５に電気的に接続されている。第１のグラウンド層５は、実装基板２内に設けられたビアホール電極２２の上端に電気的に接続されている。ビアホール電極２２の下端は共通グラウンド層３に電気的に接続されている。
【００２８】
図２では、第１の電源層４、第１のグラウンド電極５及び第２の電源層６に接続される三端子コンデンサ２１を示したが、図１に示されている他の３個の三端子コンデンサ２１Ａ〜２１Ｃも同様に接続されている。また、図１において、コンデンサ２１，２１Ａ〜２１Ｃよりも外側に配置されたコンデンサ２４Ａ〜２４Ｄは、一端の電極が第２の電源層６に、他端の電極が第３の電源層８に接続されており、各コンデンサ２４Ａ〜２４Ｄの中央のアース電位に接続される電極は、第２のグラウンド電極７に電気的に接続されている。そして、第２のグラウンド電極７は、ビアホール電極（図示せず）を介して共通グラウンド層３に電気的に接続されている。
【００２９】
従って、高周波用電子回路１では、図示しない電源のホット側端子と、ＩＣ１２の電源端子１３との間に、電源端子１３−実装基板２に設けられたビアホール電極−実装基板２の電源層−電源ライン９からなる電源供給用電流路と、グラウンド側電流路として、ＩＣ１２のグラウンド端子１４−ビアホール電極−共通グラウンド層３−グラウンド層１１からなる電流路とが構成されている。そして、各三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄは、上記電源供給用電流路において直列に挿入されており、かつアース電位に接続される電極が上記共通グラウンド層３に電気的に接続されている。従って、複数のチップ型三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４ＤをＩＣ１２の電源回路において、バイパスコンデンサとして十分に機能させることができ、ＩＣ１２からのノイズの電源への混入を効果的に抑制することができる。
【００３０】
すなわち、高周波用電子回路１では、電源からの給電が、実装基板２に設けられた第１〜第３の電源層４，６，８の任意の点から供給され得る。従って、第１〜第３の電源層４〜８のいずれかの部分にＩＣ１２の電源端子１３を接続することにより、実装基板の任意の位置から給電を行うことができる。そして、ＩＣ１２から流れ出た電流は三端子コンデンサ２１，２１Ａ〜２１Ｃ及び２４Ａ〜２４Ｄに流れることになる。三端子コンデンサ２１，２１Ａ〜２１Ｃ及び２４Ａ〜２４Ｄにより、上記のように高周波ノイズが確実に除去される。そして、三端子コンデンサで除去された電流が電源ラインに戻る。
【００３１】
なお、本実施形態では、中央に配置された島状の第１の電源層４及び共通グラウンド層３がある程度の面積を有するように島状または実装基板２の中間高さ位置においてほぼ全面に形成されている。従って、電源層やグラウンド層に発生する不要電圧を抑制することができる。すなわち、電源層やグラウンド層に発生する不要電圧は、電源層やグラウンド層にインダクタンス成分があることにより、Ｌ×ｄｉ／ｄｔ＝Ｖ（但し、Ｌはインダクタンス、ｉは電流、ｔは時間、Ｖは電圧）に基づき発生するため、インダクタンスＬを小さくすることが望ましい。インダクタンスＬを小さくするために、上記のようにグラウンド層及び電源層４の面積が大きくされている。
【００３２】
しかも、上記のように、ＩＣ１２の上面に多数の電源端子１３及びグラウンド端子１４が設けられているが、本実施形態の実装基板２では、上記中間高さ位置に共通グラウンド層３が設けられており、かつ実装基板２の上面においては、第１〜第３の電源層４，６，８が設けられており、第１，第２の電源層４，６間または第２，第３の電源層６，８間にそれぞれコンデンサ２１，２１Ａ〜２１Ｃまたはコンデンサ２４Ａ〜２４Ｄが接続されている。よって、ＩＣの電源端子１３及びグラウンド端子１４の数が多い場合であっても、上記第１〜第３の電源層４，６，８間に所望とする数のコンデンサを容易に実装することができる。従って、ノイズを確実に除去することができる。
【００３３】
高周波用電子回路１では、内側に配置された三端子コンデンサ２１，２１Ａ〜２１Ｃが、ＩＣの中央付近の電源端子近くに実装されるため、電圧変動を小さくすることができるという効果も奏される。
【００３４】
また、第１，第２の電源層４、６間の環状ギャップ及び第２，第３の電源層６，８間の環状ギャップに沿って適宜の数の三端子コンデンサを配置すればよいため、ＩＣ１２の電源端子毎に三端子コンデンサを電気的に接続するといった煩雑な接続作業を必要としない。
【００３５】
加えて、ＩＣ１２の実装面の上方の領域の全てを有効に利用して多数の三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄを配置することができる。よって、実装スペースの低減を図ることもできる。すなわち、図１２に示した特許文献２に記載の構成では、二端子型のコンデンサを環状に配置した構造であるため、中央に利用されない領域が設けられるため、実装スペースの低減が困難であった。これに対して、本実施形態では、ＩＣ１２の上方の領域の中央領域に電源層４が配置され、コンデンサ２１Ａ〜２１Ｃが設けられている。言い換えれば、ＩＣ１２の上方の領域の中央領域をも利用してコンデンサが配置され得る。従って、実装スペースの低減を図ることができる。加えて、三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｃを用いているため、二端子コンデンサを用いた特許文献２に記載のプリント回路基板に比べて、ノイズの除去をより確実に行うことができる。
【００３６】
図４は、本実施形態の実装基板２を用いた高周波用電子回路の等価回路を示す図である。図４から明らかなように、本実施形態の高周波用電子回路では、実装基板２において構成される回路網２５に、三端子コンデンサによる、抵抗Ｒと容量Ｃとが並列に接続された回路部分２６がグラウンド電位との間に接続されることになる。
【００３７】
図５（ａ）及び（ｂ）は、第１の実施形態の高周波用電子回路の変形例を示す図であり、図５（ａ）は模式的斜視図、（ｂ）は実装基板内に配置された電極パターンを示す模式的斜視図である
図１に示した高周波用電子回路１では、実装基板２の上面に第１〜第３の電源層４，６，８が配置されており、共通グラウンド層３が実装基板２の中間高さ位置に形成されていた。これに対して、図５に示す高周波用電子回路３１では、実装基板３２の上面に共通グラウンド層３３が形成されている。そして、実装基板３２内に第１〜第３の電源層３４，３６，３８が形成されている。このように、環状ギャップを隔てて配置される複数の電源層は、実装基板３２内に配置されてもよい。
【００３８】
ここでは、各三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄの中央のアース電位に接続される電極が、実装基板３２の上面に形成された共通グラウンド層３３に電気的に接続されている。そして、コンデンサ２１を例にとると、コンデンサ２１の両端の電極２１ｂ，２１ｄは、ビアホール電極（図示せず）を介して、第１の電源層３４及び第２の電源層３６にそれぞれ電気的に接続されている。他のコンデンサ２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄも同様に接続されている。
【００３９】
また、基板１０においては、上面にグラウンド層１１が配置されており、内部に電源ライン９が配置されている。
高周波用電子回路３１から明らかなように、本発明においては、第１〜第３の電源層３４，３６，３８を実装基板３２内に配置し、共通グラウンド層３３を実装基板３２の上面に配置してもよく、この場合においても、第１の実施形態の高周波用電子回路３１と同様に、多数の三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄを用いて、電源ラインへのノイズの混入を確実に抑制することができる。
【００４０】
図６は、本発明の第２の実施形態に係る高周波用電子回路を示す斜視図である。高周波用電子回路４１では、実装基板４２の上面において、第１の電源層４３と、グラウンド層４４のみが形成されていることを除いては、第１の実施形態の実装基板２と同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、その説明を省略する。
【００４１】
ここでは、１個のチップ型三端子コンデンサ４５のみが実装基板４２に実装されている。三端子コンデンサ４５の一端の電極４５ａが電源層４３に接続されており、他端の電極４５ｃが電源ライン９に電気的に接続されている。そして、中央のアース電位に接続される電極４５ｂは、グラウンド層４４に接続されている。グラウンド層４４は、第１の実施形態のグラウンド層５，７と同様に、図示しないビアホール電極により、内蔵されている共通グラウンド層３に電気的に接続されている。
【００４２】
高周波用電子回路４１のように、本発明においては、１個の三端子コンデンサ４５のみが実装基板４２上に実装されてもよい。この場合においても、電源層４３よりも外側の電源ライン９側へのノイズの流出をコンデンサ４５により抑制することができる。すなわち、１個のコンデンサ４５のみを用いることにより、多数の電源端子を有するＩＣ１２からの電源ライン９側へのノイズの混入を防止することができる。
【００４３】
第２の実施形態の高周波用電子回路４１から明らかなように、本発明においては、実装基板上に実装される三端子コンデンサの数は特に限定されない。要求されるノイズ除去性能に応じて、１または２以上の三端子コンデンサを実装基板上に配置すればよい。
【００４４】
次に、図７〜図９を参照して、複数のコンデンサを配置する場合の配置方法の変形例につき説明する。
図７は、本発明の第３の実施形態に係る高周波用電子回路を示す模式的斜視図である。ここでは、実装基板５２の上面に、島状の第１の電源層５３と、第１のグラウンド電極５４と、第２の電源層５５とが配置されている。第１のグラウンド電極５４及び第２の電源層５５は、それぞれ、角環状のギャップを隔てて、第１の電源層５３及び第１のグラウンド電極５４の外側に形成されている。そして、第１の電源層５３と第２の電源層５５との間に、２個の三端子コンデンサ５６，５７が実装されている。その他の構成については、第１の実施形態の高周波用電子回路１と同様であるため、同一部分については、同一の参照番号を付することによりその説明を省略する。
【００４５】
高周波用電子回路５１のように、第１の電源層５３と第２の電源層５５との間の角環状のギャップにおいて、２個のコンデンサ５６，５７を配置してもよい。もっとも、第３の実施形態の高周波用電子回路５１では、２個のコンデンサ５６，５７が、角環状のギャップ領域中の同じ辺において並設されている。
【００４６】
図８は、第３の実施形態の高周波用電子回路の変形例を示す図である。この変形例の高周波用電子回路５１Ａでは、２個のコンデンサ５６，５７は、上述した角環状のギャップにおいて、第１の電源層５３を介して対向する位置に配置されている。高周波用電子回路５１Ａの他の構成は、高周波用電子回路５１と同様である。
【００４７】
図９は、図６に示した高周波用電子回路４１、図７に示した高周波用電子回路５１及び図８に示した高周波用電子回路５１Ａの中央の島状の電源層と電源ラインとの間の挿入損失特性を示す図である。図９において、実線が高周波用電子回路４１の特性を、破線が高周波用電子回路５１の特性を、一点鎖線が高周波用電子回路５１Ａの特性を示す。
【００４８】
図９から明らかなように、高周波用電子回路５１Ａでは、高周波用電子回路５１及び高周波用電子回路４１に比べて、ノイズが反共振点よりもより高周波数側に移動されることがわかる。このノイズは、電源層とグラウンド層との間の静電容量による共振に基づくノイズである。すなわち、本発明においては、好ましくは、複数の電源層間の環状のギャップにおいて複数の三端子コンデンサを配置するにあたり、中央の第１の電源層を介して対向する位置に複数の三端子コンデンサを配置することが好ましい。それによって、電源層とグラウンド層との間に発生する静電容量によるノイズを高周波側に移動させることができ、ノイズ減衰量自体を大きくすることができる。
【００４９】
なお、前述した第１の実施形態の高周波用電子回路１では、高周波用電子回路５１Ａと同様に、中央の電源層４を介して対向する位置に複数のコンデンサが配置されているため、高周波用電子回路５１Ａと同様に、優れたノイズ除去効果を発揮する。すなわち、図１に示した高周波用電子回路１では、コンデンサ２１と、コンデンサ２１Ｂが対向配置されており、コンデンサ２１Ａ，２１Ｃが対向配置されており、コンデンサ２４Ａ，２４Ｃが対向配置されており、コンデンサ２４Ｂ，２４Ｄが対向配置されている。
【００５０】
もっとも、複数のコンデンサを実装基板上に実装するにあたっての複数のコンデンサの配置構造は、必ずしも上述してきた実施例及び変形例に限定されるものではない。図１０は、本発明の第４の実施形態に係る高周波用電子回路を示す模式的斜視図である。第４の実施形態の高周波用電子回路６１では、第１の実施形態の実装基板２と同様に構成された実装基板２が用いられている。異なるところは、２個の三端子コンデンサ６２，６３が実装されていることにある。高周波用電子回路６１では、内側に配置された三端子コンデンサ６２が、第１の電源層４と第２の電源層６との間に接続されており、外側に配置されたコンデンサ６３が第２の電源層６と第３の電源層８との間に接続されている。このように、実装基板２において、内側の環状ギャップにおいて１個のコンデンサ６２のみを配置し、外側の環状ギャップにおいて１個のコンデンサ６３のみを配置してもよい。
【００５１】
この場合においても、第１の実施形態と同様に、三端子コンデンサ６２，６３がバイパスコンデンサとして十分に機能し、ノイズを効果的に除去することができるとともに、ＩＣの中央付近の電源端子近くに三端子コンデンサ６２が配置されることにより、電圧変動を小さくすることができる。
【００５２】
【発明の効果】
本発明に係る高周波用電子回路では、実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに少なくとも１つの電源層が、第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成されており、かつ上記電源層とは異なる面に形成されたグラウンド層とを有し、実装基板の第１または第２の主面にＩＣなどの電子部品が実装され、第２または第１の主面にチップ型三端子コンデンサが実装されており、該チップ型三端子コンデンサが、実装基板に設けられた複数の電源層間、あるいは電源ラインと電源層との間に接続されており、かつ三端子コンデンサのグラウンド電極がグラウンド層に接続されている。従って、チップ型三端子コンデンサが、グラウンド電位と電源供給用電流路との間に接続されたバイパスコンデンサとして十分に機能する。従って、チップ型三端子コンデンサを用いて、ＩＣなどの電子部品からの電源へのノイズの混入を確実に防止することができる。
【００５３】
また、特許文献１に記載の先行技術では、ＩＣの電源端子毎に三端子コンデンサを接続しなければならなかったのに対し、本発明では、上記実装基板に設けられた電源層と電源ラインまたは複数の電源層間に接続されるため、電子部品の電源端子の数の如何にかかわらず、所望とするノイズ除去機能を有する数のコンデンサを実装すればよいだけである。従って、三端子コンデンサの実装数を低減することができ、かつ実装作業を簡略化することができる。
【００５４】
また、三端子コンデンサの実装位置についても、上記複数の電源層間または電源層と電源ライン間において適宜設定することができる。
さらに、ＩＣなどの電子部品の電源端子が複数ある場合には、各電源端子を実装基板に設けられたビアホール電極などを用いて、上記電源層の任意の点で接続することができる。
【００５５】
従って、電源端子の数の多いＣＰＵやマイコンなどに用いられるＩＣに対して好適な高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造を提供することができる。
【００５６】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造において、第１の電源層の外周縁と環状のギャップを隔てて環状の第２の電源層が配置されており、チップ型三端子コンデンサの入力電極が第１の電源層または第２の電源層に、出力電極が第２の電源層または第１の電源層に電気的に接続されている場合には、該環状のギャップの周囲の任意の位置にチップ型三端子コンデンサを実装すればよいため、チップ型三端子コンデンサの実装を容易に行うことができる。
【００５７】
第２の電源層の外周縁に環状のギャップを隔てて配置された第３の電源層がさらに備えられており、第２，第３の電源層に入力電極及び出力電極がそれぞれ接続されるように、第２，第３の電源層間の環状ギャップに配置された少なくとも１つのチップ型三端子コンデンサをさらに備える場合には、より多くのチップ型三端子コンデンサを用いてノイズを効果的に除去することができる。
【００５８】
また、環状ギャップの周方向において、複数のチップ型三端子コンデンサが配置されている構造においては、複数のチップ型三端子コンデンサを適宜配置することにより、所望とするノイズ除去効果を得ることができる。特に、複数のチップ型三端子コンデンサが環状ギャップにおいて第１の電源層を介して対向する位置に配置されている場合には、グラウンド層と電源層との間の静電容量に基づく共振を高周波側に移動させることができ、より一層優れたノイズ除去効果を得ることができる。
【００５９】
また、中央に配置されたチップ型三端子コンデンサがＩＣなどの電子部品の中央付近に配置された電源端子に近接されるため、それによって電源電圧の変動を抑制することも可能となる。
【００６０】
電源ラインと電源層との間にチップ型三端子コンデンサが挿入されている構造では、該チップ型三端子コンデンサにおいて電源ライン側へのノイズの混入を電源ラインの直近において抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図２】第１の実施形態の高周波用電子回路の要部を示す模式的正面断面図。
【図３】第１の実施形態で用いられるＩＣの模式的平面図。
【図４】第１の実施形態の高周波用電子回路の実装基板及び三端子コンデンサの等価回路を示す図。
【図５】（ａ）及び（ｂ）は、第１の実施形態の変形例に係る高周波用電子回路の模式的斜視図及び実装基板に内蔵されている電源層の形状を示す模式的斜視図。
【図６】本発明の第２の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図７】本発明の第３の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図８】第３の実施形態の高周波用電子回路の変形例を示す模式的斜視図。
【図９】第２の実施形態、第３の実施形態及び図８に示した変形例の各高周波用電子回路の中央の電源層と電源ラインとの間の挿入損失特性を示す図。
【図１０】本発明の第４の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図１１】従来の高周波用電子回路の一例を示す部分切欠正面断面図。
【図１２】従来のノイズ除去機能を有するプリント回路基板を示す模式的斜視図。
【符号の説明】
１…高周波用電子回路
２…実装基板
３…共通グラウンド層
４…第１の電源層
５…第１のグラウンド電極
６…第２の電源層
７…第２のグラウンド電極
８…第３の電源層
９…電源ライン
１０…基板部分
１１…グラウンド層
１２…電子部品としてのＩＣ
１２ａ…上面
１３…電源端子
１４…グラウンド端子
１５，１７…半田バンプ
１６，１８…電極ランド
１９，２０…ビアホール電極
２１…三端子コンデンサ
２１ａ…コンデンサ本体
２１ｂ，２１ｄ…入出力電極
２１ｃ…グラウンド電極
２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄ…三端子コンデンサ
３１…高周波用電子回路
３２…実装基板
３３…共通グラウンド層
３４…第１の電源層
３６…第２の電源層
３８…第３の電源層
４１…高周波用電子回路
４２…実装基板
４３…電源層
４４…グラウンド層
４５…三端子コンデンサ
４５ａ，４５ｃ…入出力電極
４５ｂ…グラウンド電極
５１…高周波用電子回路
５１Ａ…高周波用電子回路
５２…実装基板
５３…第１の電源層
５４…第１のグラウンド電極
５５…第２のグラウンド電極
５６，５７…三端子コンデンサ
６１…高周波用電子回路
６２，６３…三端子コンデンサ
【発明の属する技術分野】
本発明は、高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造に関し、より詳細には、実装基板にＩＣなどの高周波用電子部品と、バイパスコンデンサとしてのチップ型三端子コンデンサとが実装されている高周波用電子回路及び該高周波用電子回路へのチップ型三端子コンデンサの実装構造に関する。
【０００２】
【従来の技術】
従来、ＩＣの電源回路に、バイパスコンデンサを接続した高周波用電子回路が種々提案されている。例えば、下記の特許文献１には、図１１の電子回路におけるチップ型三端子コンデンサの実装構造が開示されている。
【０００３】
図１１に示すように、特許文献１に記載の実装構造１０１では、配線基板１０２上にデジタルＩＣ１０３が実装されている。配線基板１０２内には、アースライン用グラウンド層１０４が形成されている。また、配線基板１０２の上面には、電源ライン用回路層１０５が形成されている。電源ライン用回路層１０５にデジタルＩＣ１０３の一端が電気的に接続されている。
【０００４】
配線基板１０２上には、バイパスコンデンサとしてのチップ型三端子コンデンサ１０６が表面実装されている。コンデンサ１０６の一端の電極１０６ａが電源ライン用回路層１０５に接続されている。また、コンデンサ１０６の他端側の電極１０６ｂが、電源ライン用回路層１０７に電気的に接続されている。すなわち、電源ライン用回路層１０５，１０７間にコンデンサ１０６の電極１０６ａ，１０６ｂが接続され、電源ラインに直列にコンデンサ１０６が挿入されている。また、コンデンサ１０６のアース電位に接続される電極１０６ｃがビアホール電極１０８に接続されている。ビアホール電極１０８は、配線基板１０２内のグラウンド層１０４に電気的に接続されている。
【０００５】
特許文献１に記載の実装構造１０１では、三端子コンデンサ１０６が上記のように接続されているため、バイパスコンデンサとしての十分な機能を発揮することができるとされている。
【０００６】
他方、下記の特許文献２には、図１２に示す模式的斜視図で示すプリント回路基板１２１が開示されている。プリント回路基板１２１は多層プリント回路基板により構成されている。プリント回路基板１２１の表層１２２上には、表層電源パターン１２３及び表層グラウンドパターン１２４が形成されている。表層電源パターン及び表層グラウンドパターンは、いずれも角環状の形状を有する。ここでは、表層電源パターン１２３の外側に、表層グラウンドパターン１２４が配置されている。そして、表層１２２においては、複数の二端子型コンデンサ１２５が配置されている。各コンデンサ１２５の一端の電極が表層電源パターン１２３に、他端の電極が表層グラウンドパターン１２４に電気的に接続されている。他方、プリント回路基板１２１の内部には、グラウンド電位に接続されるグラウンド層１２６と、電源ラインに接続される電源層１２７とが配置されている。図１２では明瞭ではないが、表層グラウンドパターン１２４がグラウンド層１２６に図示しないビアホール電極により電気的に接続されている。また、表層電源パターン１２３は、図示しないビアホール電極により、電源層１２７に電気的に接続されている。
【０００７】
特許文献２に記載のプリント回路基板では、実装密度を低下させることなく、不要電磁波の放射を抑制することができるとされている。
【０００８】
【特許文献１】
特開２００１−１５８８５号公報
【特許文献２】
特開平１１−２６１１８１号公報
【０００９】
【発明が解決しようとする課題】
特許文献１に記載の実装構造１０１では、上記のようにして実装された三端子型のコンデンサ１０６がバイパスコンデンサとしての十分な機能を発揮するとされている。しかしながら、ＩＣ１０３の各電源ピン毎に三端子型のコンデンサ１０６を接続しなければならなかった。そのため、電源ピンの数に応じた数の三端子型のコンデンサ１０６を実装しなければならなかった。従って、電源ピンの数が多いＩＣが用いられているＣＰＵやマイコンなどに適用した場合には、かなりの数の三端子型のコンデンサを実装しなければならなかった。従って、高周波用電子回路の実装スペースが大きくならざるを得ず、電子機器の小型化に対応することが困難であった。
【００１０】
他方、特許文献２に記載のプリント回路基板１２１では、複数の二端子型のコンデンサ１２５が角環状の表層電源パターン１２３と表層グラウンドパターン１２４とにまたがるように配置されている。すなわち、単一のコンデンサでは半導体から流出するノイズが増加した場合ノイズを除去することが困難となるのに対し、複数のコンデンサ１２５を接続することにより、十分なノイズ除去機能を果たすことができる。しかしながら、近年、ＩＣの大きさは益々小さくなってきている。従って、プリント回路基板１２１の表層とは反対側の面にＩＣを実装した場合、ＩＣの裏面側に配置されるコンデンサ１２５の数が制限せざるを得なくなる。すなわち、多くのコンデンサ１２５を配置することができず、また、二端子コンデンサ１２５を用いているため、十分なノイズ除去機能を果たすことが困難であった。
【００１１】
本発明の目的は、上述した従来技術の現状に鑑み、ＩＣなどの高周波用電子部品から電源ラインに流出するノイズを効果的に除去することができ、しかも高周波用電子部品の小型化に対応することができる高周波用電子部品及び高周波用電子部品へのチップ型三端子コンデンサの実装構造を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る高周波用電子回路は、対向する第１，第２の主面を有する実装基板と、前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成された少なくとも１つの電源層と、前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成されており、かつ前記電源層とは異なる面に形成されたグラウンド層と、前記電源層に電気的に接続されており、前記電源層と共に電源供給用電流路を構成する電源ラインと、前記実装基板の第１または第２の主面に実装されており、複数の電源端子と、複数のグラウンド端子とを有し、該複数の電源端子が前記少なくとも１つの電源層に電気的に接続されており、前記複数のグラウンド端子が前記グラウンド層に電気的に接続されており、前記電源層から電力が供給される電子部品と、前記実装基板の第２または第１の主面に実装されており、入力電極、出力電極及びグラウンド電極を有するチップ型三端子コンデンサとを備え、該チップ型三端子コンデンサの入力電極及び出力電極が、前記電源層及び電源ラインで構成される電源供給用電流路に挿入されるように、前記電源ライン及び前記電源層、または一対の電源層に電気的に接続されており、前記グラウンド電極が前記グラウンド層に電気的に接続されており、前記チップ型三端子コンデンサが、グラウンド電位と電源供給用電流路との間に接続されたバイパスコンデンサとして用いられていることを特徴とする。
【００１３】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造は、対向する第１，第２の主面を有する実装基板と、前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成された少なくとも１つの電源層と、前記実装基板の第１，第２の主面または実装基板の第１，第２の主面と平行な基板内の面のいずれかに形成されており、かつ前記電源層とは異なる面に形成されたグラウンド層と、前記電源層に電気的に接続されており、前記電源層と共に電源供給用電流路を構成する電源ラインと、前記実装基板の第１または第２の主面に、複数の電源端子と、複数のグラウンド端子とを有する電子部品が実装されるように構成されており、該電子部品の複数の電源端子が前記少なくとも１つの電源層に電気的に接続されており、前記複数のグラウンド端子が前記ＧＮＤ層に電気的に接続されるように構成されており、前記実装基板の第２または第１の主面に実装されており、入力電極、出力電極及びグラウンド電極を有するチップ型三端子コンデンサをさらに備え、該チップ型三端子コンデンサの入力電極及び出力電極が、前記電源層及び電源ラインで構成される電源供給用電流路に挿入されるように、前記電源ラインと前記電源層、または一対の電源層に電気的に接続されており、前記グラウンド電極が前記グラウンド層に電気的に接続されていることを特徴とする。
【００１４】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造のある特定の局面では、第１，第２の電源層を有する複数の電源層が設けられており、第１の電源層の外周縁と環状のギャップを隔てて環状の第２の電源層が配置されており、前記チップ型三端子コンデンサの入力電極が第１の電源層または第２の電源層に、出力電極が第２の電源層または第１の電源層に電気的に接続されている。
【００１５】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造の別の特定の局面では、第２の電源層の外周縁に、環状のギャップを隔てて配置された第３の電源層をさらに備え、第２，第３の電源層に入力電極及び出力電極がそれぞれ接続されるように、第２，第３の電源層間の環状ギャップに配置された少なくとも１つのチップ型三端子コンデンサがさらに備えられる。
【００１６】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造の他の特定の局面では、前記環状ギャップの周方向において、複数のチップ型三端子コンデンサが配置されている。
【００１７】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造のさらに他の特定の局面では、前記複数のチップ型三端子コンデンサが環状ギャップにおいて第１の電源層を介して対向する位置に配置されている。
【００１８】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造のさらに別の特定の局面では、前記電源ラインと、前記電源層との間に前記チップ型三端子コンデンサが挿入されている。
【００１９】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２０】
図１は、本発明の第１の実施形態に係る高周波用電子回路を説明するための模式的斜視図であり、図２はその正面断面図であり、図３は該高周波用電子回路で用いられているＩＣの模式的平面図である。
【００２１】
高周波用電子回路１では、多層プリント基板からなる実装基板２が用いられている。実装基板２は、セラミックスまたは合成樹脂あるいはそれらの混合材料などの絶縁性材料を用いて構成されており、実装基板２の中間高さ位置には、共通グラウンド層３が埋設されている。他方、実装基板２の上面には、中央に島状の第１の電源層４が配置されている。第１の電源層４は矩形の平面形状（プレーン状）を有する。もっとも、第１の電源層４は、円形や他の平面形状を有していてもよい。第１の電源層４の外周縁と所定のギャップを隔てて、環状の第１のグラウンド電極５が配置されている。
【００２２】
第１のグラウンド電極５の周囲に環状のギャップを隔てて、第２の電源層６が配置されている。第２の電源層６もまた、角環状の形状を有している。第２の電源層６の外側には、環状のギャップを隔てて、環状の第２のグラウンド電極７が形成されている。第２のグラウンド電極７の周囲には、環状のギャップを隔てて、第３の電源層８が形成されている。上記第２，第３の電源層６，８及び第１，第２のグラウンド電極５，７は、角環状に形成されているが、円環状の形状を有していてもよい。
【００２３】
本実施形態の高周波用電子回路では、上記第３の電源層８が、電源ライン９に電気的に接続されている。なお、電源ライン９は、実装基板２の外部に配置された基板１０の表面に設けられているように図示されている。もっとも、基板１０は、実装基板２と一体に形成されていてもよい。その場合に、実装基板２が二点鎖線Ａで示すように延長され、上面の一部において図示の電源ライン９が配置されていればよい。また、基板１０においても、中間高さ位置に、グラウンド層１１が設けられている。グラウンド層１１は、上述した共通グラウンド層３に連ねられている。
【００２４】
電源ライン９及びグラウンド層１１は図示しない電源に接続されている。
他方、実装基板２の下面には、ＩＣ１２が実装されている。高周波用電子回路１は、ＩＣ１２と、ＩＣ１２を電源に接続する回路とを備える。この電源に接続する回路が実装基板２により構成されている。図３に略図的平面図で示すように、ＩＣ１２の上面１２ａ上には、多数の電源端子１３及びグラウンド電位に接続されるグラウンド端子１４が配置されている。この電源端子１３及びグラウンド端子１４を用いて、図２に示すように、ＩＣ１２が実装基板２に実装基板２の下面側から表面実装されている。
【００２５】
図２では、ＩＣ１２が実装基板２に実装されている構造の一部が模式的正面断面図で示されている。すなわち、ＩＣ１２の電源端子１３に、半田バンプ１５を用いて実装基板２に設けられた電極ランド１６が接合されている。同様に、グラウンド端子１４には、半田バンプ１７を用いて、実装基板２の下面に設けられた電極ランド１８が電気的に接続されている。
【００２６】
電極ランド１６は、ビアホール電極１９の下端に接続されている。ビアホール電極１９は、実装基板２を貫いており、実装基板２の上面に形成されたいずれかの電源層に接続されている。図２では、ビアホール電極１９の上端は、第１の電源層４に電気的に接続されている。他方、電極ランド１８は、ビアホール電極２０の下端に接続されている。ビアホール電極２０の上端は、実装基板２内に配置された共通グラウンド層３に電気的に接続されている。このように、ＩＣ１２のグラウンド端子は、ビアホール電極２０を介して共通グラウンド層３に電気的に接続されている。他方、ＩＣ１２の電源端子１３は、ビアホール電極１９により、実装基板２の上面に形成されたいずれかの電源層に電気的に接続されている。
【００２７】
図２に示す構造では、島状の第１の電源層４と、その外側に形成された第１のグラウンド電極５と、さらにその外側に形成された第２の電源層６とに、チップ型の三端子コンデンサ２１が接続されている。すなわち、三端子コンデンサ２１は、コンデンサ本体２１ａと、電極２１ｂ，２１ｃ，２１ｄとを有する。コンデンサ本体２１ａの両端に形成された電極２１ｂ，２１ｄが、第１の電源層４及び第２の電源層６に接続されている。そして、三端子コンデンサ２１のアース電位に接続される電極２１ｃが第１のグラウンド層５に電気的に接続されている。第１のグラウンド層５は、実装基板２内に設けられたビアホール電極２２の上端に電気的に接続されている。ビアホール電極２２の下端は共通グラウンド層３に電気的に接続されている。
【００２８】
図２では、第１の電源層４、第１のグラウンド電極５及び第２の電源層６に接続される三端子コンデンサ２１を示したが、図１に示されている他の３個の三端子コンデンサ２１Ａ〜２１Ｃも同様に接続されている。また、図１において、コンデンサ２１，２１Ａ〜２１Ｃよりも外側に配置されたコンデンサ２４Ａ〜２４Ｄは、一端の電極が第２の電源層６に、他端の電極が第３の電源層８に接続されており、各コンデンサ２４Ａ〜２４Ｄの中央のアース電位に接続される電極は、第２のグラウンド電極７に電気的に接続されている。そして、第２のグラウンド電極７は、ビアホール電極（図示せず）を介して共通グラウンド層３に電気的に接続されている。
【００２９】
従って、高周波用電子回路１では、図示しない電源のホット側端子と、ＩＣ１２の電源端子１３との間に、電源端子１３−実装基板２に設けられたビアホール電極−実装基板２の電源層−電源ライン９からなる電源供給用電流路と、グラウンド側電流路として、ＩＣ１２のグラウンド端子１４−ビアホール電極−共通グラウンド層３−グラウンド層１１からなる電流路とが構成されている。そして、各三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄは、上記電源供給用電流路において直列に挿入されており、かつアース電位に接続される電極が上記共通グラウンド層３に電気的に接続されている。従って、複数のチップ型三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４ＤをＩＣ１２の電源回路において、バイパスコンデンサとして十分に機能させることができ、ＩＣ１２からのノイズの電源への混入を効果的に抑制することができる。
【００３０】
すなわち、高周波用電子回路１では、電源からの給電が、実装基板２に設けられた第１〜第３の電源層４，６，８の任意の点から供給され得る。従って、第１〜第３の電源層４〜８のいずれかの部分にＩＣ１２の電源端子１３を接続することにより、実装基板の任意の位置から給電を行うことができる。そして、ＩＣ１２から流れ出た電流は三端子コンデンサ２１，２１Ａ〜２１Ｃ及び２４Ａ〜２４Ｄに流れることになる。三端子コンデンサ２１，２１Ａ〜２１Ｃ及び２４Ａ〜２４Ｄにより、上記のように高周波ノイズが確実に除去される。そして、三端子コンデンサで除去された電流が電源ラインに戻る。
【００３１】
なお、本実施形態では、中央に配置された島状の第１の電源層４及び共通グラウンド層３がある程度の面積を有するように島状または実装基板２の中間高さ位置においてほぼ全面に形成されている。従って、電源層やグラウンド層に発生する不要電圧を抑制することができる。すなわち、電源層やグラウンド層に発生する不要電圧は、電源層やグラウンド層にインダクタンス成分があることにより、Ｌ×ｄｉ／ｄｔ＝Ｖ（但し、Ｌはインダクタンス、ｉは電流、ｔは時間、Ｖは電圧）に基づき発生するため、インダクタンスＬを小さくすることが望ましい。インダクタンスＬを小さくするために、上記のようにグラウンド層及び電源層４の面積が大きくされている。
【００３２】
しかも、上記のように、ＩＣ１２の上面に多数の電源端子１３及びグラウンド端子１４が設けられているが、本実施形態の実装基板２では、上記中間高さ位置に共通グラウンド層３が設けられており、かつ実装基板２の上面においては、第１〜第３の電源層４，６，８が設けられており、第１，第２の電源層４，６間または第２，第３の電源層６，８間にそれぞれコンデンサ２１，２１Ａ〜２１Ｃまたはコンデンサ２４Ａ〜２４Ｄが接続されている。よって、ＩＣの電源端子１３及びグラウンド端子１４の数が多い場合であっても、上記第１〜第３の電源層４，６，８間に所望とする数のコンデンサを容易に実装することができる。従って、ノイズを確実に除去することができる。
【００３３】
高周波用電子回路１では、内側に配置された三端子コンデンサ２１，２１Ａ〜２１Ｃが、ＩＣの中央付近の電源端子近くに実装されるため、電圧変動を小さくすることができるという効果も奏される。
【００３４】
また、第１，第２の電源層４、６間の環状ギャップ及び第２，第３の電源層６，８間の環状ギャップに沿って適宜の数の三端子コンデンサを配置すればよいため、ＩＣ１２の電源端子毎に三端子コンデンサを電気的に接続するといった煩雑な接続作業を必要としない。
【００３５】
加えて、ＩＣ１２の実装面の上方の領域の全てを有効に利用して多数の三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄを配置することができる。よって、実装スペースの低減を図ることもできる。すなわち、図１２に示した特許文献２に記載の構成では、二端子型のコンデンサを環状に配置した構造であるため、中央に利用されない領域が設けられるため、実装スペースの低減が困難であった。これに対して、本実施形態では、ＩＣ１２の上方の領域の中央領域に電源層４が配置され、コンデンサ２１Ａ〜２１Ｃが設けられている。言い換えれば、ＩＣ１２の上方の領域の中央領域をも利用してコンデンサが配置され得る。従って、実装スペースの低減を図ることができる。加えて、三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｃを用いているため、二端子コンデンサを用いた特許文献２に記載のプリント回路基板に比べて、ノイズの除去をより確実に行うことができる。
【００３６】
図４は、本実施形態の実装基板２を用いた高周波用電子回路の等価回路を示す図である。図４から明らかなように、本実施形態の高周波用電子回路では、実装基板２において構成される回路網２５に、三端子コンデンサによる、抵抗Ｒと容量Ｃとが並列に接続された回路部分２６がグラウンド電位との間に接続されることになる。
【００３７】
図５（ａ）及び（ｂ）は、第１の実施形態の高周波用電子回路の変形例を示す図であり、図５（ａ）は模式的斜視図、（ｂ）は実装基板内に配置された電極パターンを示す模式的斜視図である
図１に示した高周波用電子回路１では、実装基板２の上面に第１〜第３の電源層４，６，８が配置されており、共通グラウンド層３が実装基板２の中間高さ位置に形成されていた。これに対して、図５に示す高周波用電子回路３１では、実装基板３２の上面に共通グラウンド層３３が形成されている。そして、実装基板３２内に第１〜第３の電源層３４，３６，３８が形成されている。このように、環状ギャップを隔てて配置される複数の電源層は、実装基板３２内に配置されてもよい。
【００３８】
ここでは、各三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄの中央のアース電位に接続される電極が、実装基板３２の上面に形成された共通グラウンド層３３に電気的に接続されている。そして、コンデンサ２１を例にとると、コンデンサ２１の両端の電極２１ｂ，２１ｄは、ビアホール電極（図示せず）を介して、第１の電源層３４及び第２の電源層３６にそれぞれ電気的に接続されている。他のコンデンサ２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄも同様に接続されている。
【００３９】
また、基板１０においては、上面にグラウンド層１１が配置されており、内部に電源ライン９が配置されている。
高周波用電子回路３１から明らかなように、本発明においては、第１〜第３の電源層３４，３６，３８を実装基板３２内に配置し、共通グラウンド層３３を実装基板３２の上面に配置してもよく、この場合においても、第１の実施形態の高周波用電子回路３１と同様に、多数の三端子コンデンサ２１，２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄを用いて、電源ラインへのノイズの混入を確実に抑制することができる。
【００４０】
図６は、本発明の第２の実施形態に係る高周波用電子回路を示す斜視図である。高周波用電子回路４１では、実装基板４２の上面において、第１の電源層４３と、グラウンド層４４のみが形成されていることを除いては、第１の実施形態の実装基板２と同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、その説明を省略する。
【００４１】
ここでは、１個のチップ型三端子コンデンサ４５のみが実装基板４２に実装されている。三端子コンデンサ４５の一端の電極４５ａが電源層４３に接続されており、他端の電極４５ｃが電源ライン９に電気的に接続されている。そして、中央のアース電位に接続される電極４５ｂは、グラウンド層４４に接続されている。グラウンド層４４は、第１の実施形態のグラウンド層５，７と同様に、図示しないビアホール電極により、内蔵されている共通グラウンド層３に電気的に接続されている。
【００４２】
高周波用電子回路４１のように、本発明においては、１個の三端子コンデンサ４５のみが実装基板４２上に実装されてもよい。この場合においても、電源層４３よりも外側の電源ライン９側へのノイズの流出をコンデンサ４５により抑制することができる。すなわち、１個のコンデンサ４５のみを用いることにより、多数の電源端子を有するＩＣ１２からの電源ライン９側へのノイズの混入を防止することができる。
【００４３】
第２の実施形態の高周波用電子回路４１から明らかなように、本発明においては、実装基板上に実装される三端子コンデンサの数は特に限定されない。要求されるノイズ除去性能に応じて、１または２以上の三端子コンデンサを実装基板上に配置すればよい。
【００４４】
次に、図７〜図９を参照して、複数のコンデンサを配置する場合の配置方法の変形例につき説明する。
図７は、本発明の第３の実施形態に係る高周波用電子回路を示す模式的斜視図である。ここでは、実装基板５２の上面に、島状の第１の電源層５３と、第１のグラウンド電極５４と、第２の電源層５５とが配置されている。第１のグラウンド電極５４及び第２の電源層５５は、それぞれ、角環状のギャップを隔てて、第１の電源層５３及び第１のグラウンド電極５４の外側に形成されている。そして、第１の電源層５３と第２の電源層５５との間に、２個の三端子コンデンサ５６，５７が実装されている。その他の構成については、第１の実施形態の高周波用電子回路１と同様であるため、同一部分については、同一の参照番号を付することによりその説明を省略する。
【００４５】
高周波用電子回路５１のように、第１の電源層５３と第２の電源層５５との間の角環状のギャップにおいて、２個のコンデンサ５６，５７を配置してもよい。もっとも、第３の実施形態の高周波用電子回路５１では、２個のコンデンサ５６，５７が、角環状のギャップ領域中の同じ辺において並設されている。
【００４６】
図８は、第３の実施形態の高周波用電子回路の変形例を示す図である。この変形例の高周波用電子回路５１Ａでは、２個のコンデンサ５６，５７は、上述した角環状のギャップにおいて、第１の電源層５３を介して対向する位置に配置されている。高周波用電子回路５１Ａの他の構成は、高周波用電子回路５１と同様である。
【００４７】
図９は、図６に示した高周波用電子回路４１、図７に示した高周波用電子回路５１及び図８に示した高周波用電子回路５１Ａの中央の島状の電源層と電源ラインとの間の挿入損失特性を示す図である。図９において、実線が高周波用電子回路４１の特性を、破線が高周波用電子回路５１の特性を、一点鎖線が高周波用電子回路５１Ａの特性を示す。
【００４８】
図９から明らかなように、高周波用電子回路５１Ａでは、高周波用電子回路５１及び高周波用電子回路４１に比べて、ノイズが反共振点よりもより高周波数側に移動されることがわかる。このノイズは、電源層とグラウンド層との間の静電容量による共振に基づくノイズである。すなわち、本発明においては、好ましくは、複数の電源層間の環状のギャップにおいて複数の三端子コンデンサを配置するにあたり、中央の第１の電源層を介して対向する位置に複数の三端子コンデンサを配置することが好ましい。それによって、電源層とグラウンド層との間に発生する静電容量によるノイズを高周波側に移動させることができ、ノイズ減衰量自体を大きくすることができる。
【００４９】
なお、前述した第１の実施形態の高周波用電子回路１では、高周波用電子回路５１Ａと同様に、中央の電源層４を介して対向する位置に複数のコンデンサが配置されているため、高周波用電子回路５１Ａと同様に、優れたノイズ除去効果を発揮する。すなわち、図１に示した高周波用電子回路１では、コンデンサ２１と、コンデンサ２１Ｂが対向配置されており、コンデンサ２１Ａ，２１Ｃが対向配置されており、コンデンサ２４Ａ，２４Ｃが対向配置されており、コンデンサ２４Ｂ，２４Ｄが対向配置されている。
【００５０】
もっとも、複数のコンデンサを実装基板上に実装するにあたっての複数のコンデンサの配置構造は、必ずしも上述してきた実施例及び変形例に限定されるものではない。図１０は、本発明の第４の実施形態に係る高周波用電子回路を示す模式的斜視図である。第４の実施形態の高周波用電子回路６１では、第１の実施形態の実装基板２と同様に構成された実装基板２が用いられている。異なるところは、２個の三端子コンデンサ６２，６３が実装されていることにある。高周波用電子回路６１では、内側に配置された三端子コンデンサ６２が、第１の電源層４と第２の電源層６との間に接続されており、外側に配置されたコンデンサ６３が第２の電源層６と第３の電源層８との間に接続されている。このように、実装基板２において、内側の環状ギャップにおいて１個のコンデンサ６２のみを配置し、外側の環状ギャップにおいて１個のコンデンサ６３のみを配置してもよい。
【００５１】
この場合においても、第１の実施形態と同様に、三端子コンデンサ６２，６３がバイパスコンデンサとして十分に機能し、ノイズを効果的に除去することができるとともに、ＩＣの中央付近の電源端子近くに三端子コンデンサ６２が配置されることにより、電圧変動を小さくすることができる。
【００５２】
【発明の効果】
本発明に係る高周波用電子回路では、実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに少なくとも１つの電源層が、第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成されており、かつ上記電源層とは異なる面に形成されたグラウンド層とを有し、実装基板の第１または第２の主面にＩＣなどの電子部品が実装され、第２または第１の主面にチップ型三端子コンデンサが実装されており、該チップ型三端子コンデンサが、実装基板に設けられた複数の電源層間、あるいは電源ラインと電源層との間に接続されており、かつ三端子コンデンサのグラウンド電極がグラウンド層に接続されている。従って、チップ型三端子コンデンサが、グラウンド電位と電源供給用電流路との間に接続されたバイパスコンデンサとして十分に機能する。従って、チップ型三端子コンデンサを用いて、ＩＣなどの電子部品からの電源へのノイズの混入を確実に防止することができる。
【００５３】
また、特許文献１に記載の先行技術では、ＩＣの電源端子毎に三端子コンデンサを接続しなければならなかったのに対し、本発明では、上記実装基板に設けられた電源層と電源ラインまたは複数の電源層間に接続されるため、電子部品の電源端子の数の如何にかかわらず、所望とするノイズ除去機能を有する数のコンデンサを実装すればよいだけである。従って、三端子コンデンサの実装数を低減することができ、かつ実装作業を簡略化することができる。
【００５４】
また、三端子コンデンサの実装位置についても、上記複数の電源層間または電源層と電源ライン間において適宜設定することができる。
さらに、ＩＣなどの電子部品の電源端子が複数ある場合には、各電源端子を実装基板に設けられたビアホール電極などを用いて、上記電源層の任意の点で接続することができる。
【００５５】
従って、電源端子の数の多いＣＰＵやマイコンなどに用いられるＩＣに対して好適な高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造を提供することができる。
【００５６】
本発明に係る高周波用電子回路へのチップ型三端子コンデンサの実装構造において、第１の電源層の外周縁と環状のギャップを隔てて環状の第２の電源層が配置されており、チップ型三端子コンデンサの入力電極が第１の電源層または第２の電源層に、出力電極が第２の電源層または第１の電源層に電気的に接続されている場合には、該環状のギャップの周囲の任意の位置にチップ型三端子コンデンサを実装すればよいため、チップ型三端子コンデンサの実装を容易に行うことができる。
【００５７】
第２の電源層の外周縁に環状のギャップを隔てて配置された第３の電源層がさらに備えられており、第２，第３の電源層に入力電極及び出力電極がそれぞれ接続されるように、第２，第３の電源層間の環状ギャップに配置された少なくとも１つのチップ型三端子コンデンサをさらに備える場合には、より多くのチップ型三端子コンデンサを用いてノイズを効果的に除去することができる。
【００５８】
また、環状ギャップの周方向において、複数のチップ型三端子コンデンサが配置されている構造においては、複数のチップ型三端子コンデンサを適宜配置することにより、所望とするノイズ除去効果を得ることができる。特に、複数のチップ型三端子コンデンサが環状ギャップにおいて第１の電源層を介して対向する位置に配置されている場合には、グラウンド層と電源層との間の静電容量に基づく共振を高周波側に移動させることができ、より一層優れたノイズ除去効果を得ることができる。
【００５９】
また、中央に配置されたチップ型三端子コンデンサがＩＣなどの電子部品の中央付近に配置された電源端子に近接されるため、それによって電源電圧の変動を抑制することも可能となる。
【００６０】
電源ラインと電源層との間にチップ型三端子コンデンサが挿入されている構造では、該チップ型三端子コンデンサにおいて電源ライン側へのノイズの混入を電源ラインの直近において抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図２】第１の実施形態の高周波用電子回路の要部を示す模式的正面断面図。
【図３】第１の実施形態で用いられるＩＣの模式的平面図。
【図４】第１の実施形態の高周波用電子回路の実装基板及び三端子コンデンサの等価回路を示す図。
【図５】（ａ）及び（ｂ）は、第１の実施形態の変形例に係る高周波用電子回路の模式的斜視図及び実装基板に内蔵されている電源層の形状を示す模式的斜視図。
【図６】本発明の第２の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図７】本発明の第３の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図８】第３の実施形態の高周波用電子回路の変形例を示す模式的斜視図。
【図９】第２の実施形態、第３の実施形態及び図８に示した変形例の各高周波用電子回路の中央の電源層と電源ラインとの間の挿入損失特性を示す図。
【図１０】本発明の第４の実施形態に係る高周波用電子回路を示す模式的斜視図。
【図１１】従来の高周波用電子回路の一例を示す部分切欠正面断面図。
【図１２】従来のノイズ除去機能を有するプリント回路基板を示す模式的斜視図。
【符号の説明】
１…高周波用電子回路
２…実装基板
３…共通グラウンド層
４…第１の電源層
５…第１のグラウンド電極
６…第２の電源層
７…第２のグラウンド電極
８…第３の電源層
９…電源ライン
１０…基板部分
１１…グラウンド層
１２…電子部品としてのＩＣ
１２ａ…上面
１３…電源端子
１４…グラウンド端子
１５，１７…半田バンプ
１６，１８…電極ランド
１９，２０…ビアホール電極
２１…三端子コンデンサ
２１ａ…コンデンサ本体
２１ｂ，２１ｄ…入出力電極
２１ｃ…グラウンド電極
２１Ａ〜２１Ｃ，２４Ａ〜２４Ｄ…三端子コンデンサ
３１…高周波用電子回路
３２…実装基板
３３…共通グラウンド層
３４…第１の電源層
３６…第２の電源層
３８…第３の電源層
４１…高周波用電子回路
４２…実装基板
４３…電源層
４４…グラウンド層
４５…三端子コンデンサ
４５ａ，４５ｃ…入出力電極
４５ｂ…グラウンド電極
５１…高周波用電子回路
５１Ａ…高周波用電子回路
５２…実装基板
５３…第１の電源層
５４…第１のグラウンド電極
５５…第２のグラウンド電極
５６，５７…三端子コンデンサ
６１…高周波用電子回路
６２，６３…三端子コンデンサ
Claims (7)
- 対向する第１，第２の主面を有する実装基板と、
前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成された少なくとも１つの電源層と、
前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成されており、かつ前記電源層とは異なる面に形成されたグラウンド層と、
前記電源層に電気的に接続されており、前記電源層と共に電源供給用電流路を構成する電源ラインと、
前記実装基板の第１または第２の主面に実装されており、複数の電源端子と、複数のグラウンド端子とを有し、該複数の電源端子が前記少なくとも１つの電源層に電気的に接続されており、前記複数のグラウンド端子が前記グラウンド層に電気的に接続されており、前記電源層から電力が供給される電子部品と、
前記実装基板の第２または第１の主面に実装されており、入力電極、出力電極及びグラウンド電極を有するチップ型三端子コンデンサとを備え、該チップ型三端子コンデンサの入力電極及び出力電極が、前記電源層及び電源ラインで構成される電源供給用電流路に挿入されるように、前記電源ライン及び前記電源層、または一対の電源層に電気的に接続されており、前記グラウンド電極が前記グラウンド層に電気的に接続されており、
前記チップ型三端子コンデンサが、グラウンド電位と電源供給用電流路との間に接続されたバイパスコンデンサとして用いられていることを特徴とする、高周波用電子回路。 - 対向する第１，第２の主面を有する実装基板と、
前記実装基板の第１，第２の主面または実装基板内の第１，第２の主面と平行な面のいずれかに形成された少なくとも１つの電源層と、
前記実装基板の第１，第２の主面または実装基板の第１，第２の主面と平行な基板内の面のいずれかに形成されており、かつ前記電源層とは異なる面に形成されたグラウンド層と、
前記電源層に電気的に接続されており、前記電源層と共に電源供給用電流路を構成する電源ラインと、
前記実装基板の第１または第２の主面に、複数の電源端子と、複数のグラウンド端子とを有する電子部品が実装されるように構成されており、該電子部品の複数の電源端子が前記少なくとも１つの電源層に電気的に接続されており、前記複数のグラウンド端子が前記ＧＮＤ層に電気的に接続されるように構成されており、
前記実装基板の第２または第１の主面に実装されており、入力電極、出力電極及びグラウンド電極を有するチップ型三端子コンデンサをさらに備え、該チップ型三端子コンデンサの入力電極及び出力電極が、前記電源層及び電源ラインで構成される電源供給用電流路に挿入されるように、前記電源ラインと前記電源層、または一対の電源層に電気的に接続されており、前記グラウンド電極が前記グラウンド層に電気的に接続されていることを特徴とする、高周波用電子回路へのチップ型三端子コンデンサの実装構造。 - 第１，第２の電源層を有する複数の電源層が設けられており、第１の電源層の外周縁と環状のギャップを隔てて環状の第２の電源層が配置されており、前記チップ型三端子コンデンサの入力電極が第１の電源層または第２の電源層に、出力電極が第２の電源層または第１の電源層に電気的に接続されている、請求項２に記載の高周波用電子回路へのチップ型三端子コンデンサの実装構造。
- 第２の電源層の外周縁に、環状のギャップを隔てて配置された第３の電源層をさらに備え、第２，第３の電源層に入力電極及び出力電極がそれぞれ接続されるように、第２，第３の電源層間の環状ギャップに配置された少なくとも１つのチップ型三端子コンデンサをさらに備える、請求項３に記載の高周波用電子回路へのチップ型三端子コンデンサの実装構造。
- 前記環状ギャップの周方向において、複数のチップ型三端子コンデンサが配置されている、請求項３または４に記載の高周波用電子回路へのチップ型三端子コンデンサの実装構造。
- 前記複数のチップ型三端子コンデンサが環状ギャップにおいて第１の電源層を介して対向する位置に配置されている、請求項５に記載の高周波用電子回路へのチップ型三端子コンデンサの実装構造。
- 前記電源ラインと、前記電源層との間に前記チップ型三端子コンデンサが挿入されている、請求項２〜６のいずれかに記載の高周波用電子回路へのチップ型三端子コンデンサの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173375A JP2005011938A (ja) | 2003-06-18 | 2003-06-18 | 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173375A JP2005011938A (ja) | 2003-06-18 | 2003-06-18 | 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005011938A true JP2005011938A (ja) | 2005-01-13 |
Family
ID=34097213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173375A Pending JP2005011938A (ja) | 2003-06-18 | 2003-06-18 | 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005011938A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013045856A (ja) * | 2011-08-24 | 2013-03-04 | Aica Kogyo Co Ltd | プリント基板およびその放射ノイズ抑制方法 |
| US8441774B2 (en) | 2007-03-08 | 2013-05-14 | Nec Corporation | Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit |
| US8990761B2 (en) | 2011-03-29 | 2015-03-24 | Nec Corporation | Decoupling method, appratus for designing power feeding line, and circuit board |
| CN112672492A (zh) * | 2020-12-11 | 2021-04-16 | 深圳市诚之益电路有限公司 | 电路板布线结构和电子设备 |
| US10987929B2 (en) | 2019-01-31 | 2021-04-27 | Kyocera Document Solutions Inc. | Inkjet recording apparatus |
-
2003
- 2003-06-18 JP JP2003173375A patent/JP2005011938A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8441774B2 (en) | 2007-03-08 | 2013-05-14 | Nec Corporation | Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit |
| US8990761B2 (en) | 2011-03-29 | 2015-03-24 | Nec Corporation | Decoupling method, appratus for designing power feeding line, and circuit board |
| JP2013045856A (ja) * | 2011-08-24 | 2013-03-04 | Aica Kogyo Co Ltd | プリント基板およびその放射ノイズ抑制方法 |
| US10987929B2 (en) | 2019-01-31 | 2021-04-27 | Kyocera Document Solutions Inc. | Inkjet recording apparatus |
| CN112672492A (zh) * | 2020-12-11 | 2021-04-16 | 深圳市诚之益电路有限公司 | 电路板布线结构和电子设备 |
| CN112672492B (zh) * | 2020-12-11 | 2023-08-29 | 深圳市诚之益电路有限公司 | 电路板布线结构和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
| US6900978B2 (en) | Capacitor mounting structure, capacitor-mounted board, and wiring board for use in capacitor mounting | |
| JPH07235632A (ja) | コンデンサユニットおよびコンデンサユニット内蔵電子回路装置 | |
| JP2005072311A (ja) | キャパシタ、多層配線基板及び半導体装置 | |
| JP2001127387A (ja) | プリント配線基板 | |
| KR101422950B1 (ko) | 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터 | |
| JP2000182851A (ja) | インダクタ | |
| JP2005011938A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 | |
| US20040263308A1 (en) | Inductor formed between two layout layers | |
| JPH10223997A (ja) | プリント配線基板 | |
| JP2005167468A (ja) | 電子装置および半導体装置 | |
| US20100052817A1 (en) | Integrated Circuit Inductor with Transverse Interfaces | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| US6300677B1 (en) | Electronic assembly having improved power supply bus voltage integrity | |
| JP3868386B2 (ja) | ノイズフィルタ実装基板 | |
| JP2008028282A (ja) | 半導体装置 | |
| CN102931163A (zh) | 具有电感器的半导体装置 | |
| JP3111672U (ja) | 高周波電子部品 | |
| JP3963718B2 (ja) | プリント回路配線板 | |
| JPH09190923A (ja) | プリントインダクタ | |
| JP3554028B2 (ja) | 電気回路板及びプリント配線板 | |
| JP4795154B2 (ja) | ノイズフィルタ実装基板 | |
| JPH077270A (ja) | セラミック多層回路基板 | |
| JPH05275863A (ja) | 多層プリント配線基板 | |
| JP2007243797A (ja) | 平衡不平衡変換回路 |