JP2007243227A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007243227A JP2007243227A JP2007165827A JP2007165827A JP2007243227A JP 2007243227 A JP2007243227 A JP 2007243227A JP 2007165827 A JP2007165827 A JP 2007165827A JP 2007165827 A JP2007165827 A JP 2007165827A JP 2007243227 A JP2007243227 A JP 2007243227A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- dam bar
- semiconductor chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】第2のリードフレームLF2のダムバー6の側面には、ダムバー6の幅方向に延在する短いダミーリード7が形成されている。ダミーリード7は、リード1のスペース領域の中央部分にのみ形成され、スペース領域の両端部分(リード1の近傍)には形成されていない。これにより、ダムバー6は、リード1のスペース領域の中央部分ではダミーリード7の長さ分だけ幅が広くなっており、スペース領域の両端部分(リード1の近傍)では幅が狭くなっている。
【選択図】図5
Description
複数のリードを備え、前記複数のリードはダムバーによって連結された第1のリードフレームとを準備する工程と、
複数のリードを備え、前記複数のリードはダムバーによって連結され、前記ダムバーは ダミーリードが形成されている第2のリードフレームを準備する工程と、
前記第1の半導体チップの表面を前記第1のリードフレームに接着する工程と、
前記第2の半導体チップの表面を前記第2のリードフレームに接着する工程と、
前記第1の半導体チップの前記ボンディングパッドを前記第1のリードフレームの前記複数のリードと電気的に接続する工程と、
前記第2の半導体チップの前記ボンディングパッドを前記第2のリードフレームの前記複数のリードと電気的に接続する工程と、
前記第1の半導体チップと前記第2の半導体チップの裏面が対向するように配置して樹脂材料で封止する工程と、
前記第1のリードフレームのダムバーと前記第2リードフレームのダムバーを切断する工程。
図1は、本実施形態の半導体装置の製造に用いる第1のリードフレームLF1の平面図、図2は、同じくこの半導体装置の製造に用いる第2のリードフレームLF2の平面図である。
前記実施形態では、リードフレームLF2のダムバー6に形成されるダミーリード7は、インナーリード部1aが連結される側面と反対側の側面に配置されるが、図22(a)、(b)に示すように、このダミーリード7をインナーリード部1aが連結される側面に配置してもよい。
1a インナーリード部
1a1 第1部分
1a2 第2部分
1a3 第3部分
1b アウターリード部
2 バスバーリード
2a 分岐リード
3 支持リード
4 絶縁フィルム
5 ダムバー
6 ダムバー
7 ダミーリード
8a、8b 半導体チップ
9 ワイヤ
10 枠体
11 パッケージ本体(樹脂封止体)
20 ヒートステージ
30 モールド金型
30a 上型
30b 下型
31 キャビティ
32a クランプ面
32b クランプ面
40 TSOP
50 切断成形金型
60 プリント配線基板
BP ボンディングパッド
LF1 リードフレーム
LF2 リードフレーム
Claims (10)
- 表面にボンディングパッドを備えた第1半導体チップと第2半導体チップとを用意する工程と、
複数のリードを備え、前記複数のリードはダムバーによって連結された第1のリードフレームとを準備する工程と、
複数のリードを備え、前記複数のリードはダムバーによって連結され、前記ダムバーは ダミーリードが形成されている第2のリードフレームを準備する工程と、
前記第1の半導体チップの表面を前記第1のリードフレームに接着する工程と、
前記第2の半導体チップの表面を前記第2のリードフレームに接着する工程と、
前記第1の半導体チップの前記ボンディングパッドを前記第1のリードフレームの前記複数のリードと電気的に接続する工程と、
前記第2の半導体チップの前記ボンディングパッドを前記第2のリードフレームの前記複数のリードと電気的に接続する工程と、
前記第1の半導体チップと前記第2の半導体チップの裏面が対向するように配置して樹脂材料で封止する工程と、
前記第1のリードフレームのダムバーと前記第2リードフレームのダムバーを切断する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法であって、前記第2のリードフレームの第2のダムバーの幅を、前記第1のリードフレームの第1のダムバーの幅よりも狭くすることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記第1のリードフレームのリードにアウターリード部を設け、前記第2のリードフレームのリードにアウターリード部を設けないことを特徴とする半導体装置の製造方法。
- 請求項3記載の半導体装置の製造方法であって、前記ダムバーを切断する工程で、前記第1のリードフレームのリードのアウターリード部を前記第2のリードフレームの位置する方向に折り曲げることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記ダミーリードを前記第2のダムバーの一方の側面に形成することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記ダミーリードを前記第2のダムバーの両側面に形成することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記ダミーリードの長さを、前記第1の半導体チップと前記第2の半導体チップのそれぞれの裏面が対向するように配置して樹脂材料で封止する工程で発生する前記第1のリードフレームと前記第2のリードフレームとを重ね合わせた際の合わせずれ量以下にすることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記第1の半導体チップおよび前記第2の半導体チップは、同一の寸法および同一の回路パターンで構成されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記第1の半導体チップおよび前記第2の半導体チップには、同一の記憶容量を有するメモリLSIが形成されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法であって、前記第1のリードフレームのリードのインナーリード部と前記第1の半導体チップの素子形成面との間、および前記第2のリードフレームのリードのインナーリード部と前記第2の半導体チップの素子形成面との間に、それぞれ絶縁フィルムを介在させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165827A JP4554644B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165827A JP4554644B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15125498A Division JP4162758B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007243227A true JP2007243227A (ja) | 2007-09-20 |
JP4554644B2 JP4554644B2 (ja) | 2010-09-29 |
Family
ID=38588375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165827A Expired - Fee Related JP4554644B2 (ja) | 2007-06-25 | 2007-06-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4554644B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107818963A (zh) * | 2016-09-14 | 2018-03-20 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350011A (ja) * | 1993-06-14 | 1994-12-22 | Toshiba Corp | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
JPH0758281A (ja) * | 1993-08-12 | 1995-03-03 | Hitachi Ltd | 半導体装置の形成方法 |
JPH10125849A (ja) * | 1996-10-17 | 1998-05-15 | Hitachi Cable Ltd | Loc型半導体装置 |
JPH11163255A (ja) * | 1997-09-29 | 1999-06-18 | Hitachi Ltd | 半導体装置及びその製造方法並びに電子装置 |
-
2007
- 2007-06-25 JP JP2007165827A patent/JP4554644B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350011A (ja) * | 1993-06-14 | 1994-12-22 | Toshiba Corp | 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置 |
JPH0758281A (ja) * | 1993-08-12 | 1995-03-03 | Hitachi Ltd | 半導体装置の形成方法 |
JPH10125849A (ja) * | 1996-10-17 | 1998-05-15 | Hitachi Cable Ltd | Loc型半導体装置 |
JPH11163255A (ja) * | 1997-09-29 | 1999-06-18 | Hitachi Ltd | 半導体装置及びその製造方法並びに電子装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107818963A (zh) * | 2016-09-14 | 2018-03-20 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN107818963B (zh) * | 2016-09-14 | 2023-08-29 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4554644B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100614550B1 (ko) | 메모리 시스템 | |
KR100721468B1 (ko) | 반도체 장치의 제조 방법 | |
US6433421B2 (en) | Semiconductor device | |
KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
JP2001094040A (ja) | 半導体装置およびその製造方法 | |
US6576994B2 (en) | Semiconductor device | |
JP2005150647A (ja) | 半導体装置及びその製造方法 | |
JP4162758B2 (ja) | 半導体装置の製造方法 | |
JP4554644B2 (ja) | 半導体装置の製造方法 | |
JP4206177B2 (ja) | 半導体装置 | |
JP3954586B2 (ja) | 半導体装置 | |
JP4335203B2 (ja) | 半導体装置の製造方法 | |
JP3954585B2 (ja) | 半導体装置 | |
JP3756338B2 (ja) | 半導体装置の製造方法 | |
JP5184558B2 (ja) | 半導体装置 | |
JP2009158978A (ja) | 半導体装置の製造方法 | |
JP3957722B2 (ja) | 半導体装置の製造方法 | |
JP2001156232A (ja) | 半導体装置の製造方法 | |
JP2009302591A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |