JP2001094040A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001094040A
JP2001094040A JP26873199A JP26873199A JP2001094040A JP 2001094040 A JP2001094040 A JP 2001094040A JP 26873199 A JP26873199 A JP 26873199A JP 26873199 A JP26873199 A JP 26873199A JP 2001094040 A JP2001094040 A JP 2001094040A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
semiconductor chip
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26873199A
Other languages
English (en)
Other versions
JP3768744B2 (ja
Inventor
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26873199A priority Critical patent/JP3768744B2/ja
Priority to TW089118061A priority patent/TW527711B/zh
Priority to US09/657,581 priority patent/US6337521B1/en
Priority to KR1020000055379A priority patent/KR20010067207A/ko
Publication of JP2001094040A publication Critical patent/JP2001094040A/ja
Priority to US09/977,229 priority patent/US6576498B2/en
Application granted granted Critical
Publication of JP3768744B2 publication Critical patent/JP3768744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136Covering only the central area of the surface to be connected, i.e. central arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/78251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/787Means for aligning
    • H01L2224/78743Suction holding means
    • H01L2224/78744Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01055Cesium [Cs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 2個の半導体チップを積層して樹脂封止した
半導体装置の製造コストを低減する。また、この半導体
装置の薄型化を推進する。 【解決手段】 モールド樹脂2で封止された2枚のチッ
プ1A、1Bは、それぞれの裏面が対向するように積層
され、下層のチップ1Aの回路形成面(下面)に固着さ
れた吊りリード3Aによって支持されている。これらの
チップ1A、1Bの側面近傍には一対のバスバーリード
3Bが配置され、さらにその外側には複数のリード3C
が配置されている。バスバーリード3Bおよびリード3
Cのそれぞれの一面とチップ1Aとの間にはワイヤ5が
ボンディングされ、バスバーリード3Bおよびリード3
Cのそれぞれの他面とチップ1Bとの間にはワイヤ5が
ボンディングされている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、2枚の半導体チップを積層
して樹脂封止した半導体装置に適用して有効な技術に関
する。
【0002】
【従来の技術】DRAM(Dynamic Random Access Memor
y)やSRAM(Static Random AccessMemory) などのメ
モリLSIを形成した半導体チップの高密度実装を目的
とした樹脂封止型半導体装置が、特開平7−58281
号公報に記載されている。
【0003】上記公報に記載された樹脂封止型半導体装
置は、SOJ(Small Outline J-leaded)型のパッケージ
で構成され、トランスファ・モールド法によって成形さ
れた樹脂封止体の内部には、同じ記憶容量のメモリLS
Iを形成した2個の半導体チップが上下に積層された状
態で封止されている。
【0004】上記2個の半導体チップは、それぞれの素
子形成面が互いに対向するように配置され、それぞれの
回路形成面上には、複数本のリードのインナーリード部
が絶縁フィルムを介して配置されている。すなわち、こ
の樹脂封止型半導体装置は、半導体チップの回路形成面
上にインナーリード部を配置するLOC(Lead On Chip)
構造で構成され、それぞれのインナーリード部は、ワイ
ヤを介して半導体チップの対応するボンディングパッド
と電気的に接続されている。
【0005】上記2個の半導体チップの一方は、第1の
リードフレームのリードに固定された状態で樹脂封止さ
れ、他方は、第2のリードフレームのリードに固定され
た状態で樹脂封止される。すなわち、この樹脂封止型半
導体装置は、2枚のリードフレームを使って製造され
る。
【0006】上記2個の半導体チップの一方に接続され
たリードのインナーリード部と他方に接続されたリード
のインナーリード部とは、樹脂封止体の内部で互いに接
近する方向に折り曲げられ、レーザによって溶接接合さ
れている。これらのリードのうち、一方の半導体チップ
に接続されたリードの他端部は、樹脂封止体の側面から
外部に引き出されてアウターリード部を構成している。
これに対し、もう一方の半導体チップに接続されたリー
ドの他端部は、上記レーザによる溶接接合工程の後、ト
ランスファ・モールド工程に先立って樹脂封止体の内部
で切断されるため、樹脂封止体の外部には引き出されな
い。すなわち、樹脂封止体から引き出されたアウターリ
ード部は、2個の半導体チップに共通の外部接続端子を
構成している。
【0007】なお、本発明者は、本発明の完成後に公知
例調査を行った。その結果、樹脂封止体の内部に2個の
半導体チップを積層して封止する半導体装置に関する上
記以外の従来技術として、さらに特開平5−82719
号公報および特表平10−506226号公報を見出し
た。しかしながら、後に詳述する本発明の半導体装置に
おけるリードフレーム構造に関しては、これらの公報の
いずれにも記載がなされていない。
【0008】
【発明が解決しようとする課題】第1リードフレームの
リードに固定された第1半導体チップと第2リードフレ
ームのリードに固定された第2半導体チップとを積層し
て樹脂封止する前記特開平7−58281号公報記載の
SOJ型パッケージは、2枚のリードフレームを使用す
るために、1枚のリードフレームを使用する通常のSO
J型パッケージに比べて部材点数が多くなり、その分、
パッケージの製造コストが増加する。
【0009】また、上記SOJ型パッケージは、第1半
導体チップの回路形成面上に第1リードフレームのイン
ナーリード部を配置し、第2半導体チップの回路形成面
上に第2リードフレームのインナーリード部を配置する
LOC構造を採用しているため、半導体チップの積層方
向における樹脂封止体の厚さを薄くすることが困難とな
る。
【0010】本発明の目的は、2個の半導体チップを積
層して樹脂封止した半導体装置の製造コストを低減する
技術を提供することにある。
【0011】本発明の他の目的は、2個の半導体チップ
を積層して樹脂封止した半導体装置の薄型化を推進する
技術を提供することにある。
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0014】本発明の半導体装置は、裏面同士が対向す
るように重ね合わされた第1および第2半導体チップの
側面近傍に固定電位リードが配置され、複数の信号リー
ドおよび前記固定電位リードそれぞれの一面と前記第1
半導体チップの主面に形成された複数のボンディングパ
ッドとが複数のワイヤによって電気的に接続され、前記
複数の信号リードおよび前記固定電位リードのそれぞれ
の他面と前記第2半導体チップの主面に形成された複数
のボンディングパッドとが複数のワイヤによって電気的
に接続され、前記第1および第2半導体チップと、前記
複数の信号リードと、前記固定電位リードと、前記複数
のワイヤとが樹脂封止されている。
【0015】また、本発明の半導体装置は、前記第1お
よび第2半導体チップのいずれか一方の主面に、前記第
1および第2半導体チップを支持する吊りリードが固着
されている。
【0016】また、本発明の半導体装置は、前記第1お
よび第2半導体チップが、それらの裏面の一部が重なり
合わないように互いの位置をずらして対向配置され、前
記固定電位リードの一部は、前記第1半導体チップの裏
面の前記重なり合っていない領域に固着され、前記固定
電位リードの他の一部は、前記第2半導体チップの裏面
の前記重なり合っていない領域に固着されている。
【0017】また、本発明の半導体装置は、前記固定電
位リードの一部が前記第1および第2半導体チップの間
に介在してそれらの裏面に固着され、前記固定電位リー
ドの他の一部が前記第1および第2半導体チップの側面
から外方に延在している。
【0018】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。なお、実施形態を説明するた
めの全図において、同一の部材には同一の符号を付し、
その繰り返しの説明は省略する。
【0019】(実施の形態1)図1は、本実施形態の半
導体装置の上面をモールド樹脂の一部を除去した状態で
示す平面図、図2は、この半導体装置の下面(実装面)
をモールド樹脂の一部を除去した状態で示す平面図、図
3は、この半導体装置の短辺方向(図1のIII−III
線)に沿った断面図、図4は、同じく長辺方向(図1の
IV−IV線)に沿った断面図である。
【0020】本実施形態の半導体装置は、2枚の半導体
チップ(以下、単にチップという)1A、1Bを積層し
てモールド樹脂2で封止したTSOP(Thin Small Out-
linePackage) である。このTSOP1の平面形状は長
方形であり、その幅(短辺の長さ)は例えば400ミル
(mil) 、厚さは例えば1mmである。
【0021】モールド樹脂2で封止された上記2枚のチ
ップ1A、1Bは、それぞれの裏面が対向するように積
層されている。すなわち、下層のチップ(第1半導体チ
ップ)1Aは、その下面が回路形成面(主面)となって
おり、上層のチップ(第2半導体チップ)1Bは、その
上面が回路形成面(主面)となっている。チップ1Aの
裏面とチップ1Bの裏面とは、接着剤6によって互いに
固着されている。
【0022】上記2枚のチップ1A、1Bは、同一の外
形寸法を有する長方形の単結晶シリコンチップであり、
それらの回路形成面には、例えば64メガビット(Mbi
t )×4ビット(bit) のワード×ビット構成を有するD
RAMが形成されている。すなわち、本実施形態のTS
OP1は、64メガビット×4ビットのワード×ビット
構成を有する同一品種のDRAMチップ1A、1Bを積
層し、これらをモールド樹脂2で封止することによって
128メガビット×8ビットのワード×ビット構成を有
する大容量のDRAMパッケージを実現している。
【0023】上記2枚のチップ1A、1Bのそれぞれの
回路形成面の中央部には、その長辺方向に沿って一列に
配置された複数のボンディングパッドBP(外部端子)
が形成されている。すなわち、これらのチップ1A、1
Bは、回路形成面の中央部にボンディングパッドBPを
配置するセンターパッド方式を採用している。2枚のチ
ップ1A、1Bは、一方のチップ1Aの回路形成面と他
方のチップ1Bの回路形成面とがこのボンディングパッ
ドBP列を対称軸として互いにミラー反転された状態で
積層されている。
【0024】上記2枚のチップ1A、1Bは、それらの
長辺方向に沿って平行に延在する2本の吊りリード3
A、3Aによって支持され、モールド樹脂2の内部の中
央に配置されている。これらの吊りリード3Aは、例え
ば両面に接着剤(図示せず)が塗布されたポリイミドな
どの耐熱性樹脂からなる絶縁フィルム4を介して下層の
チップ1Aの回路形成面(下面)に固着されている。図
4に示すように、吊りリード3Aの一部は、上層のチッ
プ1Bの上部と下層のチップ1Aの下部とでモールド樹
脂2の厚さをほぼ均等にするために、チップ1A、1B
の短辺近傍で下方に折り曲げられている。
【0025】上記モールド樹脂2の二つの長辺の側面に
は、TSOP1の外部接続端子を構成する複数本のバス
バーリード(固定電位リード)3Bおよびリード(信号
リード)3Cが設けられている。バスバーリード3Bお
よびリード3Cのそれぞれは、モールド樹脂2の内外に
亘って延在しており、モールド樹脂2の内側の部分がイ
ンナーリード部、外側の部分がアウターリード部と呼ば
れている。
【0026】図1および図2に示すように、上記バスバ
ーリード3Bおよびリード3Cのそれぞれのアウターリ
ード部には、1番から54番までの端子番号が付されて
いる。TSOP1をその上方から見た場合(図1)、左
側列最上部のバスバーリード3Bが1番端子となり、以
降、反時計回り方向に順次番号が増加し、右側列最上部
のバスバーリード3Bが54番端子となっている。1番
端子のバスバーリード3Bおよび27番端子のバスバー
リード3Bは、モールド樹脂2の内側で一体に構成され
ている。また、28番端子のバスバーリード3Bおよび
54番端子のバスバーリード3Bは、モールド樹脂2の
内側で一体に構成されている。
【0027】また、上記バスバーリード3Bおよびリー
ド3Cのそれぞれのアウターリード部には、端子名が付
されている。図1に表示した端子名は、上層のチップ1
Bの端子名であり、図2に表示した端子名は、下層のチ
ップ1Aの端子名である。
【0028】Vccは電源電位(例えば3[V])に電位
固定される電源電位端子、Vssは基準電位(例えぱ0
[V])に電位固定される基準電位端子である。RAS
はロウアドレスストローブ端子、CASはカラムアドレ
スストローブ端子、WEはリード/ライトイネーブル端
子、DQMは入出力マスク端子、CLKはクロック端
子、CLEはクロックイネーブル端子、CSはチップセ
レクト端子、A0 〜A13はアドレス入力端子である。こ
れらの端子は、いずれも2枚のチップ1A、1Bに共通
の端子である。
【0029】DQ0 〜DQ7 はデータ入出力端子であ
る。これらの端子のうち、図1に示すDQ0 〜DQ3
上層のチップ1Bのデータ入出力端子であり、これらの
端子名が付されたリード3C(53番、50番、47
番、44番)は、下層のチップ1AのNC(空き)端子
になっている(図2)。また、図2に示すDQ4 〜DQ
7は下層のチップ1Aのデータ入出力端子であり、これ
らの端子名が付されたリード3C(11番、8番、5
番、2番)は、上層のチップ1BのNC(空き)端子に
なっている(図1)。なお、4番、7番、10番、13
番、15番、36番、40番、42番、45番、48番
および51番の番号が付されたリード3Cは、2枚のチ
ップ1A、1Bのいずれにも接続されていないNC端子
である。
【0030】モールド樹脂2の内部において、上記バス
バーリード3Bは、主としてチップ1A、1Bの二つの
長辺の側面近傍に1本ずつ配置されている。一方のバス
バーリード3Bの両端部(アウターリード部)はモール
ド樹脂2の外部に引き出され、1番および27番の端子
番号が付された電源電位端子(Vcc)を構成している。
また、他方のバスバーリード3Bの両端部(アウターリ
ード部)はモールド樹脂2の外部に引き出され、28番
および54番の端子番号が付された基準電位端子(Vs
s)を構成している。これらのバスバーリード3B、3
Bと上層のチップ1BのボンディングパッドBPとは、
Auなどの低抵抗金属からなるワイヤ5を介して電気的
に接続されている(図1)。同様に、これらのバスバー
リード3B、3Bと下層のチップ1Aのボンディングパ
ッドBPとは、ワイヤ5を介して電気的に接続されてい
る(図2)。
【0031】モールド樹脂2の内部において、複数本の
リード3Cのインナーリード部は、チップ1A、1Bを
囲むように配置され、それらの先端部はバスバーリード
3Bよりも僅かに外側に位置している。これらのリード
3Cのうち、2枚のチップ1A、1Bに共通の端子であ
る電源電位端子(Vcc)、基準電位端子(Vss)、ロウ
アドレスストローブ端子(RAS)、カラムアドレスス
トローブ端子(CAS)、リード/ライトイネーブル端
子(WE)、入出力マスク端子(DQM)、クロック端
子(CLK)、クロックイネーブル端子(CLE)、チ
ップセレクト端子(CS)およびアドレス入力端子(A
0 〜A13)を構成するリード3Cのインナーリード部
は、チップ1Aの対応するボンディングパッドBPおよ
びチップ1Bの対応するボンディングパッドBPとそれ
ぞれワイヤ5を介して電気的に接続されている(図1、
図2)。
【0032】また、上層のチップ1Bのデータ入出力端
子(DQ0 〜DQ3 )を構成するリード3Cのインナー
リード部は、チップ1Bの対応するボンディングパッド
BPとワイヤ5を介して電気的に接続されており(図
1)、下層のチップ1Aのデータ入出力端子(DQ4
DQ7 )を構成するリード3Cのインナーリード部は、
チップ1Aの対応するボンディングパッドBPとワイヤ
5を介して電気的に接続されている(図2)。
【0033】次に、上記のように構成されたTSOP1
の製造方法を図5〜図14を用いて工程順に説明する。
【0034】図5は、TSOP1の製造に用いるリード
フレームLF1の平面図である。このリードフレームL
F1は、長方形の枠体10の内側に吊りリード3A、バ
スバーリード2Bおよびリード3Cなどの部材を形成し
た構成になっている。
【0035】上記バスバーリード2Bおよびリード3C
のうち、図の左側のリード群は、リードフレームLF1
の長辺方向に延在する1本のダムバー11Aによって互
いに連結されている。同様に、図の右側のリード群は、
リードフレームLF1の長辺方向に延在するもう1本の
ダムバー11Bによって互いに連結されている。これら
のダムバー11A、11Bは、後述する製造工程でモー
ルド樹脂2を成形する際に、溶融樹脂がモールド金型の
キャビティから外部に漏出するのを防止するための部材
である。
【0036】上記リードフレームLF1は、例えば42
アロイのような鉄(Fe)−ニッケル(Ni)合金ある
いは銅(Cu)などからなる薄い板材をエッチング加工
して枠体10、吊りリード3A、バスバーリード2B、
リード3Cおよびダムバー11A、11Bなどの部材を
形成した後、吊りリード3Aの一部をプレス加工で前記
図4に示すような形状に折り曲げることによって製造さ
れる。リードフレームLF1を構成する板材の厚さは例
えば0.1mm〜0.12mm、ダムバー11A、11Bの
近傍におけるバスバーリード2Bおよびリード3Cの幅
は例えば0.4mm、ピッチは例えば1.27mmである。
なお、実際のリードフレームLF1は、5〜6個程度の
TSOPを同時に成形できるような多連構造になってい
るが、図5にはTSOP1個分の領域が示されている。
【0037】上記リードフレームLF1を使ってTSO
P1を製造するには、まず、図6および図7(図6のVI
I −VII 線に沿った概略断面図)に示すように、リード
フレームLF1の中央部に第1のチップ1Aを搭載す
る。リードフレームLF1にチップ1Aを搭載するに
は、例えば両面にアクリル/エポキシ樹脂系の接着剤を
塗布した絶縁フィルム4をチップ1Aの主面(回路形成
面)に貼り付け、次いでこの絶縁フィルム4をリードフ
レームLF1の吊りリード3Aに貼り付ける。あるい
は、あらかじめ吊りリード3Aに絶縁フィルム4を貼り
付けておき、この絶縁フィルム4にチップ1Aの主面を
貼り付けてもよい。TSOP1の厚さを1mm以下にまで
薄くするためには、あらかじめチップ1A(およびチッ
プ1B)の裏面を研磨し、その厚さを200μm 以下、
望ましくは100μm 以下にまで薄くしておく。また、
絶縁フィルム4としては、厚さ50μm 以下、望ましく
は30μm 以下のものを使用する。
【0038】次に、図8に示すように、チップ1Aを搭
載したリードフレームLF1をワイヤボンディング装置
(図示せず)のヒートステージ20に搭載し、チップ1
Aの裏面を真空吸着などによってヒートステージ20に
固定した後、リードフレームLF1のバスバーリード2
Bおよびリード3Cとチップ1Aの対応するボンディン
グパッドBPとをワイヤ5で電気的に接続する。ワイヤ
5としては、例えば金(Au)ワイヤを使用する。ま
た、ワイヤ5による接続方法としては、例えば熱圧着と
超音波振動とを併用したワイヤボンディング方法を使用
する。
【0039】次に、図9および図10に示すように、チ
ップ1Aの裏面に第2のチップ1Bの裏面を重ね合わ
せ、Agペーストなどの接着剤6を使って裏面同士を接
着した後、図11および図12に示すように、リードフ
レームLF1のバスバーリード3Bおよびリード3Cと
チップ1Bの対応するボンディングパッドBPとをワイ
ヤ5で電気的に接続する。
【0040】次に、上記リードフレームLF1をモール
ド金型(図示せず)に装着し、図13および図14に示
すように、2枚のチップ1A、1Bおよびワイヤ5をリ
ードフレームLF1の一部と共にモールド樹脂2で封止
する。モールド樹脂2としては、例えばシリカが含有さ
れたエポキシ系樹脂を使用する。
【0041】その後、モールド樹脂2の外部に露出した
リードフレームLF1の表面に半田メッキを施した後、
リードフレームLF1の不要個所(ダムバー11A、1
1Bおよび枠体10)の切断除去およびモールド樹脂2
の側面とダムバー11A、11Bとの隙間に残った樹脂
の除去(バリ取り)などを行い、続いてモールド樹脂2
の外部に露出したバスバーリード2Bおよびリード3C
のアウターリード部をガルウィング状に成形することに
より、前記図1〜図4に示すTSOP1が完成する。
【0042】このように、本実施の形態によれば、DR
AMが形成された2枚のチップ1A、1Bを積層してモ
ールド樹脂2で封止したことにより、一枚のチップをモ
ールド樹脂で封止したTSOPに比べて実質的に2倍の
容量を有するDRAMパッケージを実現することができ
る。すなわち、本実施形態のTSOP1をモジュール基
板に実装することにより、パソコンやWS(ワークステ
ーション)などのメインメモリに用いて好適な大容量D
IMM(Dual In-line Memory Module)を実現することが
できる。なお、本実施形態のTSOP1は、通常のTS
OPと同じ方法でモジュール基板に実装することができ
る。
【0043】本実施の形態によれば、2枚のチップ1
A、1Bを一枚のリードフレームLF1の吊りリード3
Aで支持することにより、部材点数の増加が抑制される
ので、2枚のチップ1A、1Bをモールド樹脂2で封止
するTSOPの製造コストを低減することができる。ま
た、2枚のチップ1A、1Bのそれぞれの主面上にリー
ドを配置するLOC構造に比べてチップ1A、1Bの積
層方向におけるモールド樹脂2の厚さを薄くすることが
できるので、超薄型のTSOP1を実現することもでき
る。
【0044】(実施の形態2)図15は、本実施形態の
半導体装置の上面をモールド樹脂の一部を除去した状態
で示す平面図、図16は、この半導体装置の下面(実装
面)をモールド樹脂の一部を除去した状態で示す平面
図、図17および図18は、この半導体装置の短辺方向
に沿った断面図、図19(a)、(b)は、この半導体
装置の長辺方向に沿った断面図である。
【0045】前記実施形態1のTSOP1は、裏面同士
を重ね合わせて積層した2枚のチップ1A、1Bを2本
の吊りリード3A、3Aによって支持したが、本実施形
態のTSOP2は、裏面同士を重ね合わせて積層した2
枚のチップ1A、1Bを2本のバスバーリード3B、3
Bによって支持している。すなわち、このTSOP2
は、バスバーリード3Bが前記TSOP1の吊りリード
3Aを兼ねた構成になっている。
【0046】上記2枚のチップ1A、1Bは、互いの位
置がそれらの短辺方向に僅かにずれており、両者の重な
り合った領域のみが接着剤6によって互いに固着されて
いる。すなわち、下層のチップ1Aは、一方の長辺の近
傍において上面(裏面)の一部が上層のチップ1Bと重
なり合っておらず、この領域には絶縁フィルム4を介し
て一本のバスバーリード3Bが固着されている。同様
に、上層のチップ1Bは、一方の長辺の近傍において下
面(回路形成面)の一部が下層のチップ1Aと重なり合
っておらず、この領域には絶縁フィルム4を介してもう
一本のバスバーリード3Bが固着されている。絶縁フィ
ルム4としては、前記実施形態1と同様、両面に接着剤
(図示せず)が塗布されたものを使用する。
【0047】図18に示すように、上記チップ1A、1
Bの長辺近傍において、チップ1Aの上面に固着された
バスバーリード3Bおよびチップ1Bの下面に固着され
たバスバーリード3Bのそれぞれには、その延在方向と
直交する方向に延在する複数本の短い分岐リード3Dが
形成されており、チップ1A、1Bとバスバーリード3
Bとを電気的に接続するワイヤ5の一端は、これらの分
岐リード3Dの先端部にボンディングされている。ま
た、図19(a)、(b)に示すように、2本のバスバ
ーリード3Bの一方は、チップ1A、1Bの短辺近傍で
上方に折り曲げられ、他方はチップ1A、1Bの短辺近
傍で下方に折り曲げられている。
【0048】図15および図16に示すように、上記バ
スバーリード3Bおよびリード3Cのそれぞれのアウタ
ーリード部には、1番から54番の端子番号が付されて
いる。それらの端子名は前記実施形態1と同じであるた
め、その表示は省略する。
【0049】図20は、上記TSOP2の製造に用いる
リードフレームLF2の平面図である。このリードフレ
ームLF2は、長方形の枠体10の内側にバスバーリー
ド3B、リード3Cおよびダムバー11A、11Bなど
の部材などを形成した構成になっている。
【0050】上記リードフレームLF2を使ったTSO
P2の製造は、前記実施形態1で説明した方法に準じて
行えばよい。すなわち、図示は省略するが、まずリード
フレームLF2に形成された2本のバスバーリード3B
の一方に絶縁フィルム4を介して第1のチップ1Aを固
着した後、バスバーリード2Bおよびリード3Cとチッ
プ1Aの対応するボンディングパッドBPとをワイヤ5
で電気的に接続する。次に、もう一本のバスバーリード
3Bに絶縁フィルム4を介して第2のチップ1Bを固着
すると共にチップ1A、1Bの裏面同士を接着剤6で固
着した後、バスバーリード3Bおよびリード3Cとチッ
プ1Bの対応するボンディングパッドBPとをワイヤ5
で電気的に接続する。
【0051】次に、上記リードフレームLF2をモール
ド金型に装着し、2枚のチップ1A、1Bおよびワイヤ
5をリードフレームLF2の一部と共にモールド樹脂2
で封止する。続いて、モールド樹脂2の外部に露出した
リードフレームLF2の表面に半田メッキを施し、さら
にリードフレームLF2の不要個所の切断除去およびモ
ールド樹脂2のバリ取りなどを行った後、モールド樹脂
2の外部に露出したバスバーリード2Bおよびリード3
Cのアウターリード部をガルウィング状に成形すること
により、前記図15〜図19に示すTSOP2が完成す
る。
【0052】(実施の形態3)図21は、本実施形態の
半導体装置の上面をモールド樹脂の一部を除去した状態
で示す平面図、図22は、この半導体装置の下面(実装
面)をモールド樹脂の一部を除去した状態で示す平面
図、図23は、この半導体装置の短辺方向に沿った断面
図、図24は、この半導体装置の長辺方向に沿った断面
図である。
【0053】本実施形態のTSOP3は、裏面同士を対
向させた2枚のチップ1A、1Bの間に、それらの長辺
方向に沿って平行に延在する2本のバスバーリード3
B、3Bを挟み込むことによってチップ1A、1Bを支
持している。これらのバスバーリード3Bは、両面に接
着剤(図示せず)が塗布された絶縁フィルム4を介して
チップ1A、1Bのそれぞれの裏面に固着されている。
すなわち、このTSOP3は、バスバーリード3Bが前
記TSOP1の吊りリード3Aを兼ねた構成になってい
る。
【0054】チップ1A、1Bの間に挟まれた上記2本
のバスバーリード3B、3Bのそれぞれの一部は、チッ
プ1A、1Bの側面から外方に延在しており、そこに形
成された分岐リード3Dの先端部には、チップ1A、1
Bとバスバーリード3Bとを電気的に接続するワイヤ5
の一端がボンディングされている。
【0055】図21および図22に示すように、上記バ
スバーリード3Bおよびリード3Cのそれぞれのアウタ
ーリード部には、1番から54番の端子番号が付されて
いる。それらの端子名は前記実施形態1と同じであるた
め、その表示は省略する。
【0056】図25は、上記TSOP3の製造に用いる
リードフレームLF3の平面図である。このリードフレ
ームLF3は、長方形の枠体10の内側にバスバーリー
ド3B、リード3Cおよびダムバー11A、11Bなど
の部材などを形成した構成になっている。
【0057】上記リードフレームLF3を使ったTSO
P3の製造は、前記実施形態1で説明した方法に準じて
行えばよい。すなわち、図示は省略するが、まずリード
フレームLF2に形成された2本のバスバーリード3B
の片面に絶縁フィルム4を介して第1のチップ1Aを固
着した後、バスバーリード2Bおよびリード3Cとチッ
プ1Aの対応するボンディングパッドBPとをワイヤ5
で電気的に接続する。次に、バスバーリード3Bのもう
一方の面に絶縁フィルム4を介して第2のチップ1Bを
固着した後、バスバーリード3Bおよびリード3Cとチ
ップ1Bの対応するボンディングパッドBPとをワイヤ
5で電気的に接続する。
【0058】次に、上記リードフレームLF3をモール
ド金型に装着し、2枚のチップ1A、1Bおよびワイヤ
5をリードフレームLF3の一部と共にモールド樹脂2
で封止する。続いて、モールド樹脂2の外部に露出した
リードフレームLF3の表面に半田メッキを施し、さら
にリードフレームLF3の不要個所の切断除去およびモ
ールド樹脂2のバリ取りなどを行った後、モールド樹脂
2の外部に露出したバスバーリード2Bおよびリード3
Cのアウターリード部をガルウィング状に成形すること
により、前記図21〜図24に示すTSOP3が完成す
る。
【0059】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【0060】例えば図26に示すように、2枚のチップ
1A、1Bを支持する吊りリード3Aの長さを前記実施
形態1の吊りリード3Aより短くしてもよい。このよう
にすると、前記実施形態1に比べてチップ1Aと吊りリ
ード3Aとの接触面積が減少するのでチップ1A、1B
の安定性が若干低下するが、チップ1Aと吊りリード3
Aとの間に介在する絶縁フィルム(4)の面積も減少す
るので、絶縁フィルム(4)の吸湿量が少なくなり、T
SOP1のリフロークラック耐性が向上するという効果
が得られる。
【0061】同様に、前記実施形態2や前記実施形態3
において、バスバーリード3Bの機能を損なわない範囲
でその形状や長さを変更することもできる。
【0062】また、リードフレームLFのバスバーリー
ド3B(またはリード3C)とチップ1A、1Bのボン
ディングパッドBPとをワイヤ5で接続する際は、図2
7に示すように、バスバーリード3B(またはリード
3)の表面にワイヤ5の一端を接続(ファースト・ボン
ディング)してからボンディングパッドBPの表面にワ
イヤ5の他端を接続(セカンド・ボンディング)するリ
バース・ボンディング方式を採用してもよい。このよう
にすることにより、ワイヤ5のループ高さを低くするこ
とができるので、TSOPの厚さをさらに薄くすること
ができる。
【0063】本発明はTSOPに限定されるものではな
く、例えばTSOJなど、アウターリード部の形状が異
なる他の樹脂封止型半導体装置に適用することもでき
る。また、チップはDRAMに限定されるものではな
く、例えばSRAMやフラッシュメモリなどのメモリL
SIを形成したチップを使用することもできる。
【0064】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【0065】本発明によれば、2個の半導体チップを積
層して樹脂封止する半導体装置の製造コストを低減する
ことができる。
【0066】本発明によれば、2個の半導体チップを積
層して樹脂封止する半導体装置の薄型化を推進すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体装置の上面を
示す平面図である。
【図2】本発明の実施形態1である半導体装置の下面を
示す平面図である。
【図3】図1のIII −III 線に沿った半導体装置の断面
図である。
【図4】図1のIV−IV線に沿った半導体装置の断面図で
ある。
【図5】本発明の実施形態1である半導体装置の製造に
用いるリードフレームの平面図である。
【図6】本発明の実施形態1である半導体装置の製造方
法を示す平面図である。
【図7】本発明の実施形態1である半導体装置の製造方
法を示す断面図である。
【図8】本発明の実施形態1である半導体装置の製造方
法を示す断面図である。
【図9】本発明の実施形態1である半導体装置の製造方
法を示す平面図である。
【図10】本発明の実施形態1である半導体装置の製造
方法を示す断面図である。
【図11】本発明の実施形態1である半導体装置の製造
方法を示す平面図である。
【図12】本発明の実施形態1である半導体装置の製造
方法を示す断面図である。
【図13】本発明の実施形態1である半導体装置の製造
方法を示す平面図である。
【図14】本発明の実施形態1である半導体装置の製造
方法を示す断面図である。
【図15】本発明の実施形態2である半導体装置の上面
を示す平面図である。
【図16】本発明の実施形態2である半導体装置の下面
を示す平面図である。
【図17】本発明の実施形態2である半導体装置の断面
図である。
【図18】本発明の実施形態2である半導体装置の断面
図である。
【図19】(a)、(b)は、本発明の実施形態2であ
る半導体装置の断面図である。
【図20】本発明の実施形態2である半導体装置の製造
に用いるリードフレームの平面図である。
【図21】本発明の実施形態3である半導体装置の上面
を示す平面図である。
【図22】本発明の実施形態3である半導体装置の下面
を示す平面図である。
【図23】本発明の実施形態3である半導体装置の断面
図である。
【図24】本発明の実施形態3である半導体装置の断面
図である。
【図25】本発明の実施形態3である半導体装置の製造
に用いるリードフレームの平面図である。
【図26】本発明の他の実施形態である半導体装置の上
面を示す平面図である。
【図27】本発明の他の実施形態である半導体装置の製
造方法を示す断面図である。
【符号の説明】
1A、1B 半導体チップ 2 モールド樹脂 3A 吊りリード 3B バスバーリード(固定電位リード) 3C リード(信号リード) 3D 分岐リード 4 絶縁フィルム 5 ワイヤ 6 接着剤 10 枠体 11A、11B ダムバー 20 ステージ BP ボンディングパッド LF1〜LF3 リードフレーム

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 裏面同士が対向するように重ね合わされ
    た第1および第2半導体チップの側面近傍に固定電位リ
    ードが配置され、複数の信号リードおよび前記固定電位
    リードそれぞれの一面と前記第1半導体チップの主面に
    形成された複数のボンディングパッドとが複数のワイヤ
    によって電気的に接続され、前記複数の信号リードおよ
    び前記固定電位リードのそれぞれの他面と前記第2半導
    体チップの主面に形成された複数のボンディングパッド
    とが複数のワイヤによって電気的に接続され、前記第1
    および第2半導体チップと、前記複数の信号リードと、
    前記固定電位リードと、前記複数のワイヤとが樹脂封止
    された半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、前
    記第1および第2半導体チップのいずれか一方の主面に
    は、前記第1および第2半導体チップを支持する吊りリ
    ードが固着されていることを特徴とする半導体装置。
  3. 【請求項3】 請求項2記載の半導体装置において、前
    記吊りリードは、絶縁フィルムを介在して前記第1およ
    び第2半導体チップのいずれか一方の主面に固着されて
    いることを特徴とする半導体装置。
  4. 【請求項4】 請求項1記載の半導体装置において、前
    記第1および第2半導体チップは、それらの裏面の一部
    が重なり合わないように互いの位置をずらして対向配置
    され、前記固定電位リードの一部は、前記第1半導体チ
    ップの裏面の前記重なり合っていない領域に固着され、
    前記固定電位リードの他の一部は、前記第2半導体チッ
    プの裏面の前記重なり合っていない領域に固着されてい
    ることを特徴とする半導体装置。
  5. 【請求項5】 請求項4記載の半導体装置において、前
    記固定電位リードの一部は、第1絶縁フィルムを介在し
    て前記第1半導体チップの裏面に固着され、前記固定電
    位リードの他の一部は、第2絶縁フィルムを介在して前
    記第2半導体チップの裏面に固着されていることを特徴
    とする半導体装置。
  6. 【請求項6】 請求項1記載の半導体装置において、前
    記固定電位リードの一部は、前記第1および第2半導体
    チップの間に介在してそれらの裏面に固着され、前記固
    定電位リードの他の一部は、前記第1および第2半導体
    チップの側面から外方に延在していることを特徴とする
    半導体装置。
  7. 【請求項7】 請求項6記載の半導体装置において、前
    記固定電位リードの一部は、絶縁フィルムを介在して前
    記第1半導体チップの裏面および前記第2半導体チップ
    の裏面に固着されていることを特徴とする半導体装置。
  8. 【請求項8】 請求項1記載の半導体装置において、前
    記第1および第2半導体チップの裏面同士は、接着剤に
    よって互いに固着されていることを特徴とする半導体装
    置。
  9. 【請求項9】 請求項1記載の半導体装置において、前
    記第1および第2半導体チップの積層方向における前記
    樹脂の厚さは、1mm以下であることを特徴とする半導体
    装置。
  10. 【請求項10】 請求項1記載の半導体装置において、
    前記第1および第2半導体チップは、同一の寸法で構成
    され、それぞれの主面には同一の集積回路が形成されて
    いることを特徴とする半導体装置。
  11. 【請求項11】 請求項1記載の半導体装置において、
    前記第1および第2半導体チップのそれぞれの主面に
    は、同一の記憶容量を有するメモリLSIが形成されて
    いることを特徴とする半導体装置。
  12. 【請求項12】 請求項11記載の半導体装置におい
    て、前記メモリLSIは、DRAMであることを特徴と
    する半導体装置。
  13. 【請求項13】 請求項1記載の半導体装置において、
    前記第1および第2半導体チップのそれぞれの主面に形
    成された前記複数のボンディングパッドは、前記主面の
    ほぼ中央部に一列に配置されていることを特徴とする半
    導体装置。
  14. 【請求項14】 請求項1記載の半導体装置において、
    前記第1および第2半導体チップのそれぞれの厚さは、
    前記複数の信号リードおよび前記固定電位リードのそれ
    ぞれの厚さ以下であることを特徴とする半導体装置。
  15. 【請求項15】 請求項1記載の半導体装置において、
    前記第1および第2半導体チップの厚さは、100μm
    以下であることを特徴とする半導体装置。
  16. 【請求項16】 以下の工程を有する半導体装置の製造
    方法; (a)搭載されるべき半導体チップの側面近傍に配置さ
    れる固定電位リードと、複数の信号リードと、前記半導
    体チップを支持する吊りリードとが形成されたリードフ
    レームを用意する工程、(b)第1半導体チップの主面
    に前記吊りリードを固着した後、前記複数の信号リード
    および前記固定電位リードのそれぞれの一面と前記第1
    半導体チップの主面に形成された複数のボンディングパ
    ッドとを複数のワイヤによって電気的に接続する工程、
    (c)前記第1半導体チップの裏面に第2半導体チップ
    の裏面を固着した後、前記複数の信号リードおよび前記
    固定電位リードのそれぞれの他面と前記第2半導体チッ
    プの主面に形成された複数のボンディングパッドとを複
    数のワイヤによって電気的に接続する工程、(d)前記
    第1および第2半導体チップと、前記複数の信号リード
    と、前記固定電位リードと、前記吊りリードと、前記複
    数のワイヤとを樹脂封止する工程。
  17. 【請求項17】 以下の工程を有する半導体装置の製造
    方法; (a)搭載されるべき半導体チップの側面近傍に配置さ
    れる固定電位リードと、複数の信号リードとが形成され
    たリードフレームを用意する工程、(b)第1半導体チ
    ップの裏面の端部近傍に前記固定電位リードの一部を固
    着した後、前記複数の信号リードおよび前記固定電位リ
    ードのそれぞれの一面と前記第1半導体チップの主面に
    形成された複数のボンディングパッドとを複数のワイヤ
    によって電気的に接続する工程、(c)第2半導体チッ
    プの裏面の端部近傍に前記固定電位リードの他の一部を
    固着し、前記第1半導体チップの裏面のうち、前記固定
    電位リードの一部が固着されていない領域と、前記第2
    半導体チップの裏面のうち、前記固定電位リードの他の
    一部が固着されていない領域とを互いに固着する工程、
    (d)前記複数の信号リードおよび前記固定電位リード
    のそれぞれの他面と前記第2半導体チップの主面に形成
    された複数のボンディングパッドとを複数のワイヤによ
    って電気的に接続する工程、(e)前記第1および第2
    半導体チップと、前記複数の信号リードと、前記固定電
    位リードと、前記複数のワイヤとを樹脂封止する工程。
  18. 【請求項18】 以下の工程を有する半導体装置の製造
    方法; (a)搭載されるべき半導体チップの側面近傍に配置さ
    れる固定電位リードと、複数の信号リードとが形成され
    たリードフレームを用意する工程、(b)第1半導体チ
    ップの裏面に前記固定電位リードの一面の一部を固着
    し、前記第1半導体チップの側面近傍に延在する前記固
    定電位リードおよび前記複数の信号リードのそれぞれの
    一面と、前記第1半導体チップの主面に形成された複数
    のボンディングパッドとを複数のワイヤによって電気的
    に接続する工程、(c)前記第1半導体チップの裏面と
    対向するように配置された第2半導体チップの裏面に前
    記固定電位リードの他面の一部を固着し、前記第2半導
    体チップの側面近傍に延在する前記固定電位リードおよ
    び前記複数の信号リードのそれぞれの他面と、前記第2
    半導体チップの主面に形成された複数のボンディングパ
    ッドとを複数のワイヤによって電気的に接続する工程、
    (d)前記第1および第2半導体チップと、前記複数の
    信号リードと、前記固定電位リードと、前記複数のワイ
    ヤとを樹脂封止する工程。
JP26873199A 1999-09-22 1999-09-22 半導体装置およびその製造方法 Expired - Fee Related JP3768744B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26873199A JP3768744B2 (ja) 1999-09-22 1999-09-22 半導体装置およびその製造方法
TW089118061A TW527711B (en) 1999-09-22 2000-09-04 Semiconductor device and method of manufacturing the same
US09/657,581 US6337521B1 (en) 1999-09-22 2000-09-08 Semiconductor device and a method of manufacturing the same
KR1020000055379A KR20010067207A (ko) 1999-09-22 2000-09-21 반도체 장치 및 그 제조 방법
US09/977,229 US6576498B2 (en) 1999-09-22 2001-10-16 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26873199A JP3768744B2 (ja) 1999-09-22 1999-09-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001094040A true JP2001094040A (ja) 2001-04-06
JP3768744B2 JP3768744B2 (ja) 2006-04-19

Family

ID=17462574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26873199A Expired - Fee Related JP3768744B2 (ja) 1999-09-22 1999-09-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6337521B1 (ja)
JP (1) JP3768744B2 (ja)
KR (1) KR20010067207A (ja)
TW (1) TW527711B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US6483736B2 (en) * 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2001308226A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体装置
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
EP1312120A1 (en) 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
US6731011B2 (en) 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6841858B2 (en) * 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
US20040108583A1 (en) * 2002-12-05 2004-06-10 Roeters Glen E. Thin scale outline package stack
US6627990B1 (en) * 2003-02-06 2003-09-30 St. Assembly Test Service Ltd. Thermally enhanced stacked die package
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
JP4693656B2 (ja) * 2006-03-06 2011-06-01 株式会社東芝 不揮発性半導体記憶装置
TWI318443B (en) * 2006-07-12 2009-12-11 Chipmos Technologies Shanghai Ltd Chip package structure
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
TWI399840B (zh) * 2008-09-15 2013-06-21 Powertech Technology Inc 具有獨立內引腳之導線架及其製造方法
JP6094420B2 (ja) * 2013-08-09 2017-03-15 三菱電機株式会社 半導体装置
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278864A (ja) * 1985-09-30 1987-04-11 Mitsubishi Electric Corp 半導体装置
JPH0252452U (ja) * 1988-10-11 1990-04-16
JPH02174254A (ja) * 1988-12-27 1990-07-05 Nec Corp Icパッケージ
JPH08279584A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd リードフレーム及び半導体装置
JPH08330508A (ja) * 1995-05-30 1996-12-13 Sharp Corp 半導体集積回路およびその製造方法
JPH118346A (ja) * 1997-04-25 1999-01-12 Sharp Corp 半導体集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JP2568771B2 (ja) 1991-09-18 1997-01-08 富士通株式会社 半導体装置
JPH0758281A (ja) 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
US5527740A (en) 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US6215192B1 (en) * 1997-06-12 2001-04-10 Matsushita Electric Industrial Co., Ltd. Integrated circuit package and integrated circuit package control system
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JPH11251506A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd 半導体装置およびその製造方法
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278864A (ja) * 1985-09-30 1987-04-11 Mitsubishi Electric Corp 半導体装置
JPH0252452U (ja) * 1988-10-11 1990-04-16
JPH02174254A (ja) * 1988-12-27 1990-07-05 Nec Corp Icパッケージ
JPH08279584A (ja) * 1995-04-07 1996-10-22 Matsushita Electric Ind Co Ltd リードフレーム及び半導体装置
JPH08330508A (ja) * 1995-05-30 1996-12-13 Sharp Corp 半導体集積回路およびその製造方法
JPH118346A (ja) * 1997-04-25 1999-01-12 Sharp Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US20020017722A1 (en) 2002-02-14
JP3768744B2 (ja) 2006-04-19
KR20010067207A (ko) 2001-07-12
TW527711B (en) 2003-04-11
US6576498B2 (en) 2003-06-10
US6337521B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
JP3768744B2 (ja) 半導体装置およびその製造方法
KR100614550B1 (ko) 메모리 시스템
US5530292A (en) Semiconductor device having a plurality of chips
TW434756B (en) Semiconductor device and its manufacturing method
US5539250A (en) Plastic-molded-type semiconductor device
JP3958522B2 (ja) 半導体装置
JPH11251506A (ja) 半導体装置およびその製造方法
JP2852112B2 (ja) 半導体集積回路装置
JP4162758B2 (ja) 半導体装置の製造方法
JP2859360B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JP2971594B2 (ja) 半導体集積回路装置
JP4206177B2 (ja) 半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2004158896A (ja) 半導体装置
JP3957722B2 (ja) 半導体装置の製造方法
JP3908412B2 (ja) 半導体装置の製造方法
JPH04133464A (ja) 樹脂封止型半導体装置
JP2000049278A (ja) 半導体装置の製造方法
JPH06163801A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees