JPH06151485A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH06151485A
JPH06151485A JP4302280A JP30228092A JPH06151485A JP H06151485 A JPH06151485 A JP H06151485A JP 4302280 A JP4302280 A JP 4302280A JP 30228092 A JP30228092 A JP 30228092A JP H06151485 A JPH06151485 A JP H06151485A
Authority
JP
Japan
Prior art keywords
semiconductor device
thin film
package
metal substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4302280A
Other languages
English (en)
Inventor
Toshisuke Saka
俊祐 坂
Seisaku Yamanaka
正策 山中
Takao Maeda
貴雄 前田
Keizo Harada
敬三 原田
Takatoshi Takigawa
貴稔 瀧川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP4302280A priority Critical patent/JPH06151485A/ja
Publication of JPH06151485A publication Critical patent/JPH06151485A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【目的】 この発明の半導体装置用パッケージは、ノイ
ズの低減、および放熱性という両者の点で優れ、またコ
ストの低減を実現するものである。 【構成】 金属基板1上に配線基板2を形成し、この配
線基板2上に絶縁接着剤層3を塗布して複数のリード4
−1〜4−4を接着し、半導体装置(例えば集積回路チ
ップ)5を金属基板1の中央に接着し、さらに複数の引
き出し線6−1〜6−8によって結線を行い、この後に
液状の合成樹脂を上方から滴下して硬化させ、封止樹脂
21を形成している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、スイッチングノイズ
や発熱の対策が必要とされる半導体装置を搭載する半導
体装置用パッケージに関する。
【0002】
【従来の技術】近年、マイクロプロセッサ等の半導体装
置においては、入出力信号の多様化、処理の高速化が著
しく進展してきており、素子のスイッチング動作時に生
じるスイッチングノイズ、配線の端で生じる反射ノイ
ズ、各配線間で生じる漏れノイズ等が大きな問題となっ
てきている。このため、それらのノイズを低減するため
の対策が実施されている。
【0003】例えば、半導体装置のパッケージとして、
セラミック積層パッケージを利用する場合は、このパッ
ケージ自体を多層配線化することができるので、電源系
のインダクタンスを低減させたり、各配線間の漏れノイ
ズを低減させたり、ノイズをバイパスさせるなどの対策
を実施することができる。
【0004】図16はセラミック積層パッケージの一例
を概略的に示している。ここでは、多層配線基板161
上に装着された半導体装置162と各リードピン16
3,163との間に、各導線164,164および各コ
ンデンサ165,165からなるノイズのバイパス回路
を介在させている。
【0005】また、パッケージとして、図17に示すよ
うに半導体装置171を封入した合成樹脂のパッケージ
172を利用する場合は、図18に示すようにノイズの
バイパス用コンデンサ173を周辺回路の配線に外付け
するのが一般的である。
【0006】ここで、セラミック積層パッケージと合成
樹脂パッケージを比較してみると、セラミック積層パッ
ケージにおいては半導体装置の近傍にコンデンサを設け
ているのに対し、合成樹脂パッケージにおいては半導体
装置から離れた位置にコンデンサを設けている。
【0007】この合成樹脂パッケージのように半導体装
置からコンデンサまでの距離が長い場合、半導体装置と
コンデンサ間の配線のインダクタンスを無視することが
できなくなる。このため、ノイズを効果的に低減させる
という点で、セラミック積層パッケージの方が合成樹脂
パッケージよりも有利である。
【0008】一方、CMOS型の半導体装置は、高速化
に伴い、発熱量が増大するので、放熱性についても考慮
せねばならない。この放熱性の点では、セラミック積層
パッケージは熱伝導性が良いので、有利であるが、合成
樹脂パッケージは熱伝導性が良くないので、不利であ
る。通常、消費電力が1(W)程度までであれば、放熱
性の悪い合成樹脂パッケージでも対応できるが、1
(W)を越える場合はセラミック積層パッケージを用い
なければならない。
【0009】したがって、ノイズの低減、および放熱性
という両者の点で、セラミック積層パッケージは合成樹
脂パッケージを上回っていると言え、高速化を実現した
半導体装置にはセラミック積層パッケージを適用するの
が好ましかった。
【0010】
【発明が解決しようとする課題】しかしながら、セラミ
ック積層パッケージは、セラミックシートと高融点金属
層を交互に積層し、高温で焼成することにより製造され
るのであって、その製造コストが非常に高い。このた
め、セラミック積層パッケージを適用するしかない半導
体装置は、コストを低減することができなかった。
【0011】そこで、この発明の課題は、ノイズの低
減、および放熱性という両者の点で優れ、かつ低いコス
トの半導体装置用パッケージを得ることにある。
【0012】
【課題を解決するための手段】上記課題を解決するた
め、この発明においては、半導体装置が配置された金属
基板と、この金属基板上に配置され、前記半導体装置へ
とそれぞれの経路を介して接続される複数のリードと、
絶縁薄膜および配線薄膜を前記金属基板上に積層してな
り、前記各リードのうちの少なくとも一部を前記半導体
装置へと中継接続する配線基板とを備え、前記金属基板
上で、前記半導体装置、前記配線基板、前記各リードの
端を合成樹脂を用いて封止し、この金属基板の下側裏面
を外部に露出して構成される。
【0013】また、この発明においては、前記配線基板
に、配線薄膜および受動素子からなる回路を形成してい
る。
【0014】
【作用】この発明によれば、半導体装置の電源系のパッ
ドと電源系のリードとの間を、金属基板もしくは配線薄
膜によって中継接続することができる。金属基板および
配線薄膜は、配線面積が大きいため、パッケージ内部の
インダクタンスを下げることができ、その結果スイッチ
ングノイズを低減することが可能となる。
【0015】また、面積が大きい金属基板に半導体装置
を搭載し、金属基板の裏面を外部に露出する構造であ
る。この金属基板は、熱伝導率が大きいため、半導体装
置で発生した熱を広範囲に逃がすことができる。また、
図17に示した通常のプラスッチックパッケージの様に
全体が樹脂に包まれていないため、金属基板から外部へ
の放熱を阻害することがない。したがって、高い放熱性
を得ることができる。さらに、より一層の放熱性が要求
される場合には、金属基板の裏面に放熱フィンを接合し
たり、放熱フィンを一体成形した金属基板を適用しても
良い。
【0016】さらに、樹脂封止を行っているので、従来
のセラミック積層パッケージと比較して量産性に優れ、
低コストを実現できる。また、必要に応じて、封止樹脂
と金属基板とが機械的に強く接合される構造を採用すれ
ば、封止樹脂と金属基板間で発生する水分の侵入を防止
するのに効果があり、高い信頼性を得ることが可能であ
る。
【0017】一方、配線基板上に抵抗素子を形成するこ
とができるので、信号電位のオーバーシュートを抑止す
るいわゆるダンピング抵抗や、反射ノイズを吸収するい
わゆる終端抵抗を付設して、ノイズを低減することがで
きる。また、金属基板と配線薄膜間に誘電体の絶縁薄膜
を形成して、これらの金属基板と配線薄膜をそれぞれ電
源系ラインとして利用すれば、これらの電源系ラインに
容量の大きいバイパスコンデンサを挿入することになる
ので、ノイズを吸収することができる。さらに、特定の
配線回路に対して配線の寄生容量の調節が高周波システ
ムにおいては必要とされることが多いので、こうした要
求に対しては、誘電体薄膜を配線薄膜に適宜に配設し
て、寄生インダクタンスの小さいコンデンサを形成する
ことにより対処することができる。
【0018】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。
【0019】図1および図2には、この発明に係わる半
導体装置用パッケージの第1の実施例が示されている。
図1はパッケージを上側から見た平面図であり、図2は
図1のA−A′に沿って切断して見たときの断面図であ
る。なお、図1においては、図2に示されている封止樹
脂21を省略している。
【0020】この実施例のパッケージでは、金属基板1
上に配線基板2を形成し、この配線基板2上に絶縁接着
剤層3を塗布して複数のリード4−1〜4−4を接着
し、半導体装置(例えば集積回路チップ)5を金属基板
1の中央に接着し、さらに複数の引き出し線6−1〜6
−8によって結線を行い、この後に液状の合成樹脂を上
方から滴下して硬化させ、封止樹脂21を形成する。
【0021】金属基板1は、銅合金を厚さ2(mm)に
圧延した圧延板から形成されたものである。また、金属
基板1の端には、複数のロックホール7が設けられてお
り、これらのロックホール7に封止樹脂21の一部が流
れ込むことにより、金属基板1と封止樹脂21間の密着
性が向上されている。
【0022】配線基板2は、絶縁薄膜8、配線薄膜9お
よび抵抗素子10からなる。絶縁薄膜8は、気層蒸着法
によって形成された厚さ5(μm)の酸化マグネシュウ
ム薄膜である。配線薄膜9は、厚さ0.2(μm)の金
薄膜、厚さ0.5(μm)のニッケル薄膜、厚さ5.0
(μm)のアルミニウム薄膜からなる3層構造であり、
これらの薄膜を気層蒸着法によって順次積層したもので
ある。抵抗素子10は、気層蒸着法によって形成された
ニッケルクロム薄膜である。
【0023】なお、金属基板1、絶縁薄膜8、配線薄膜
9および抵抗素子10の仕様を図3の表に示しておく。
【0024】各引き出し線6−1〜6−8は、ワイヤボ
ンディングによって形成されたものであり、リードを半
導体装置1に直接接続したり、リードを配線基板2を介
して半導体装置1に接続したり、半導体装置1およびリ
ードを金属基板1に接続している。なお、引き出し線が
接続される半導体装置1の部位には、ボンディングパッ
ドが設けられている。また、引き出し線が接続される金
属基板1の部位には、ワイヤボンディングを可能にする
金属層が予め形成されている。
【0025】さて、配線薄膜9は、絶縁薄膜8上で配線
パターンを形成しており、この配線パターンに抵抗素子
10が組み込まれている。この配線パターンを通じて、
抵抗素子10の一端が引き出し線6−2に接続され、抵
抗素子10の他端が引き出し線6−3に接続されてい
る。また、引き出し線6−2は、絶縁接着剤層3に形成
されている孔11を介してリード4−2に接続され、引
き出し線6−3は、半導体装置5に接続されている。し
たがって、リード4−2は、抵抗素子10を介して半導
体装置1に接続されることとなるが、この抵抗素子10
は、リード4−2を通じて入出力される信号電位のオー
バーシュートを抑止する所謂ダンピング抵抗の役目を果
たしたり、また配線の端からの反射ノイズを吸収して低
減する役目を果たしている。
【0026】また、リード4−4の外側端から半導体装
置5が配置されている金属基板1の中央までのインダク
タンスを測定したところ、8(nH)であった。一方、
従来の合成樹脂パッケージにおいては、リードの外部端
から半導体装置近傍までのインダクタンスが15〜20
(nH)であった。したがって、従来の合成樹脂パケッ
トと比較すると、この実施例のパケットにおいては、ス
イッチングノイズが低減される。
【0027】さらに、ここでは、金属基板1の下側面が
外部に露出しているので、半導体装置5で発生した熱は
金属基板1に伝達され、この金属基板1の下側面から放
射される。このため、このパッケージは、放熱を十分に
行うことができる。
【0028】図4および図5には、第2の実施例が示さ
れており、図4はパッケージを上側から見た平面図であ
り、図5は図4のB−B′に沿って切断して見たときの
断面図である。なお、図4においては、図5に示されて
いる封止樹脂51を省略している。
【0029】この実施例のパッケージでは、金属基板3
1上に配線基板32を形成し、複数のリード33−1〜
33−6を配設支持して、これらのリードのうちの各リ
ード33−1,33−3を絶縁接着剤層34を介して配
線基板32上に接着し、半導体装置35を金属基板31
の中央に接着し、さらに複数の引き出し線36−1〜3
6−10によって結線を行い(ワイヤボンディング)、
この後にトランスファモールドによって、金属基板31
の上側を覆う封止樹脂51を形成する。そして、最後
に、金属基板31の下側面に放熱フィン37を接着して
いる。
【0030】金属基板31は、銅合金を厚さ3(mm)
に圧延した圧延板から形成されたものである。
【0031】配線基板32は、絶縁薄膜38、配線薄膜
39、絶縁薄膜40、抵抗素子41を含む配線薄膜42
を順次積層したものである。各絶縁薄膜38,40は、
気層蒸着法によって形成された厚さ5(μm)の酸化ア
ルミニウム薄膜である。各配線薄膜39,42は、気層
蒸着法によって形成された厚さ5.0(μm)のアルミ
ニウム薄膜である。抵抗素子41は、気層蒸着法によっ
て形成されたニッケルクロム薄膜である。
【0032】なお、金属基板31、各絶縁薄膜38,4
0、各配線薄膜39,42および抵抗素子41の仕様を
図6の表に示しておく。
【0033】各引き出し線36−1〜36−10は、リ
ードを半導体装置35に接続したり、リードを配線基板
32を介して半導体装置35に接続したり、半導体装置
35およびリードを金属基板31に接続している。
【0034】さて、配線薄膜42は、絶縁薄膜40上で
配線パターンを形成しており、この配線パターンに抵抗
素子41が組み込まれている。この配線パターンを通じ
て、抵抗素子41の一端が引き出し線36−2に接続さ
れ、抵抗素子41の他端が引き出し線36−3に接続さ
れている。また、引き出し線36−2は、リード33−
2に接続され、引き出し線36−3は、半導体装置35
に接続されている。したがって、リード33−2は、抵
抗素子41を通じて半導体装置35に接続されている。
この抵抗素子41は、リード33−2を通じて入出力さ
れる信号電位のオーバーシュートを抑止する役目、およ
び配線の端からの反射ノイズを低減する役目を果たす。
【0035】また、金属基板31、絶縁薄膜38および
配線薄膜39をコンデンサとみなすと、その静電容量は
1(nF)となる。そこで、配線薄膜39を半導体装置
35に供給される電源電圧の高電位側とし、かつ金属基
板31を接地電位側とすると、この電源にノイズのバイ
パスコンデンサを並列接続したこととなる。一方、リー
ド33−6の外側端から半導体装置35が配置されてい
る金属基板31の中央までのインダクタンスの測定値
は、8(nH)であった。このようなバイパスコンデン
サと、低インダクタンスにより、この実施例のパケット
においては、スイッチングノイズが効果的に低減され
る。
【0036】さらに、この実施例では、金属基板31の
下側面に放熱フィン37を設けたことから、放熱の効率
を高くすることができる。
【0037】図7および図8には、第3の実施例が示さ
れており、図7はパッケージを上側から見た平面図であ
り、図8は図7のC−C′に沿って切断して見たときの
断面図である。なお、図7においては、図8に示されて
いる封止樹脂81および金属蓋82を省略している。
【0038】この実施例のパッケージでは、金属基板6
1上に配線基板62を形成し、各リード63−1,63
−2を絶縁接着剤層64を介して配線基板62上に接着
し、リード63−3を配線基板62上に直接接合し、各
リード63−4,63−5を金属基板61上に直接接合
し、半導体装置65を金属基板61の中央に接着し、さ
らに複数の引き出し線66−1〜66−5によって結線
を行い、この後に金属蓋82を金属基板61に対向配置
し、金属蓋82の端と金属基板61の端間を封止樹脂8
1によって封止している。
【0039】金属基板61は、アルミニウム合金を厚さ
2(mm)に圧延した圧延板から形成されたものであ
る。
【0040】配線基板62は、絶縁薄膜67、配線薄膜
68および抵抗素子69からなる。絶縁薄膜67は、気
層蒸着法によって形成された厚さ5(μm)の酸化シリ
コン薄膜である。配線薄膜68は、電気メッキ法によっ
て形成された厚さ2.0(μm)のアルミニウム薄膜で
ある。抵抗素子68は、気層蒸着法によって形成された
窒化タンタル薄膜である。
【0041】なお、金属基板61、絶縁薄膜67、配線
薄膜68および抵抗素子69の仕様を図9の表に示して
おく。
【0042】各リード63−3,63−4,63−5
は、予めオフセット加工されたものであり、導電性接着
剤、半田、Au系合金の拡散等によって、配線基板62
の配線パターンおよび金属基板61上に直接接合され
る。
【0043】このような構成において、放熱性能を評価
したところ、無風状態で、熱抵抗θjaが22(摂氏度
/W)であった。これと比較するために、同一外形の合
成樹脂(QFP)について評価したところ、熱抵抗θj
aが38(摂氏度/W)であった。したがって、この実
施例によれば、放熱性が大幅に改善されたと言える。
【0044】また、抵抗素子69によって、リード63
−3を通じて入出力される信号のノイズが低減されるの
は、上記他の各実施例と同様である。
【0045】図10および図11には、第4の実施例が
示されており、図10はパッケージを上側から見た平面
図であり、図11は図10のD−D′に沿って切断して
見たときの断面図である。なお、図10においては、図
11に示されている封止樹脂111および金属蓋112
を省略している。
【0046】この実施例のパッケージでは、金属基板9
1上に配線基板92を形成し、各リード93−1〜93
−3を配線基板92上に直接接合し、半導体装置94を
金属基板91の中央に接着し、さらに複数の短絡切片9
5−1〜95−3によって結線を行い、この後に金属蓋
112を金属基板91に対向配置し、金属蓋112の端
と金属基板91の端間を封止樹脂111によって封止し
ている。
【0047】金属基板91は、アルミニウム合金を厚さ
2(mm)に圧延した圧延板から形成されたものであ
る。また、金属基板91の端、および金属蓋112の端
には、複数のロックホール97、および複数のロックホ
ール113が設けられており、これらのロックホールに
封止樹脂111の一部が流れ込むことにより、金属基板
91と封止樹脂111間、および金属蓋112と封止樹
脂111間の密着性が向上されている。
【0048】配線基板92は、絶縁薄膜98、配線薄膜
99、抵抗素子100および容量素子101からなる。
絶縁薄膜98は、ポリイミドを厚さ5(μm)に塗布し
て硬化させた薄膜である。配線薄膜99は、気層蒸着法
によって形成された厚さ2.0(μm)のアルミニウム
薄膜である。抵抗素子100は、気層蒸着法によって形
成された窒化タンタル薄膜である。容量素子101は、
気層蒸着法によって形成された酸化タンタル薄膜であ
る。
【0049】なお、金属基板91、絶縁薄膜98、配線
薄膜99、抵抗素子100および容量素子101の仕様
を図12の表に示しておく。
【0050】各リード93−1〜93−3は、導電性接
着剤、半田、Au系合金の拡散等によって、配線基板9
2の配線パターンに直接接合される。
【0051】各短絡切片95−1〜95−3は、TAB
(Tape Automated Bonding)方式によって装着されたも
のであり、各リード93−1〜93−3と半導体装置9
4間をそれぞれ接続している。
【0052】このような構成において、放熱性能を評価
したところ、先に述べた第3の実施例と同様に、熱抵抗
θjaが22(摂氏度/W)という結果が得られた。
【0053】また、配線薄膜99は、絶縁薄膜98上で
配線パターンを形成しており、この配線パターンに抵抗
素子100および容量素子101が組み込まれている。
この抵抗素子100によって、リード93−1に入出力
される信号のノイズが低減されるのは、上記他の各実施
例と同様である。
【0054】図13および図14には、第5の実施例が
示されており、図13はパッケージを上側から見た平面
図であり、図14は図13のE−E′に沿って切断して
見たときの断面図である。なお、図13においては、図
14に示されている封止樹脂141および金属蓋142
を省略している。
【0055】この実施例のパッケージでは、金属基板1
21の下側面に放熱フィン122を設け、この金属基板
121上に配線基板123を形成し、複数のリード12
4−1〜124−4を配設支持し、これらのリードのう
ちの各リード124−1,124−2を絶縁接着剤層1
25を介して配線基板123上に接着し、半導体装置1
26を金属基板121の中央に接着し、さらに複数の引
き出し線127−1〜127−7によって結線を行い、
この後に金属蓋142を金属基板121に対向配置し、
金属蓋142の端と金属基板121の端間を封止樹脂1
41によって封止している。
【0056】金属基板121は、銅合金を厚さ2(m
m)に圧延した圧延板から形成されたものである。
【0057】配線基板123は、絶縁薄膜128、抵抗
素子129を含む配線薄膜130を順次積層したもので
ある。絶縁薄膜128は、気層蒸着法によって形成され
た厚さ5(μm)の酸化アルミニウム薄膜である。配線
薄膜130は、気層蒸着法によって形成された厚さ2.
0(μm)の金薄膜である。抵抗素子129は、気層蒸
着法によって形成されたニッケルクロム薄膜である。
【0058】なお、金属基板121、絶縁薄膜128、
配線薄膜130および抵抗素子129の仕様を図15の
表に示しておく。
【0059】このような構成において、放熱性能を評価
したところ、無風状態で、熱抵抗θjaが14(摂氏度
/W)であり、先に述べた第3および第4の各実施例よ
りも、良好な結果を得た。これは、放熱フィン122の
効果が反映されたと言える。
【0060】また、抵抗素子129によって、リード1
24−2を通じて入出力される信号のノイズが低減され
るのは、上記他の各実施例と同様である。
【0061】このように上記各実施例では、金属基板上
に、半導体装置、および該半導体装置を囲む配線基板を
配設し、複数のリードのうちの少なくとも一部を配線基
板を介して半導体装置に接続している。したがって、ノ
イズを低減するための回路を配線基板に組み込めば、こ
の回路と半導体装置間のインダクタンスは無視できる程
度のものであることから、有効なノイズ対策を実現する
ことができる。また、金属基板の下側面は、露出してい
るので、この面から十分な放熱が行われる。さらに、安
価な合成樹脂によって、配線基板、半導体装置、リード
の端を金属基板上で封止しているので、コストの低減を
実現することができる。
【0062】なお、絶縁体としては、酸化アルミニウ
ム、酸化ケイ素、酸化マグネシウム、窒化ケイ素、ダイ
ヤモンド、酸化タンタル、チタン酸バリウム、ポリイミ
ド等があるので、適宜に選択して使用すれば良い。
【0063】
【効果】以上のように、この発明の半導体装置用パッケ
ージでは、金属基板上で、半導体装置、配線基板、各リ
ードの端を合成樹脂を用いて封止し、金属基板の下側面
を露出しているので、ここから十分な放熱が行われる。
また、半導体装置の近傍に配設された配線基板には、ノ
イズを低減するための適宜な回路を設けることができ
る。さらに、金属基板、配線基板、複数のリード、合成
樹脂という安価な材料を利用しているため、製造コスト
が低くて済む。
【0064】したがって、この発明は、入出力信号の多
様化、処理の高速化を実現した半導体装置に適格なパッ
ケージとして、安価なものを得ることができる。
【図面の簡単な説明】
【図1】この発明の半導体装置用パッケージの第1の実
施例を示す平面図
【図2】図1に示すパッケージの断面図
【図3】図1に示すパッケージにおける金属基板、絶縁
薄膜、配線薄膜および抵抗素子の仕様を示す表
【図4】この発明の半導体装置用パッケージの第2の実
施例を示す平面図
【図5】図4に示すパッケージの断面図
【図6】図4に示すパッケージにおける金属基板、絶縁
薄膜、配線薄膜および抵抗素子の仕様を示す表
【図7】この発明の半導体装置用パッケージの第3の実
施例を示す平面図
【図8】図7に示すパッケージの断面図
【図9】図8に示すパッケージにおける金属基板、絶縁
薄膜、配線薄膜および抵抗素子の仕様を示す表
【図10】この発明の半導体装置用パッケージの第4の
実施例を示す平面図
【図11】図10に示すパッケージの断面図
【図12】図10に示すパッケージにおける金属基板、
絶縁薄膜、配線薄膜、抵抗素子および容量素子の仕様を
示す表
【図13】この発明の半導体装置用パッケージの第5の
実施例を示す平面図
【図14】図13に示すパッケージの断面図
【図15】図13に示すパッケージにおける金属基板、
絶縁薄膜、配線薄膜、および抵抗素子の仕様を示す表
【図16】従来のセラミック積層パッケージを示す断面
【図17】従来の合成樹脂パッケージを示す断面図
【図18】従来の合成樹脂パッケージを利用する場合の
ノイズ対策を例示する図
【符号の説明】
1,31,61,91,121 金属基板 2,32,62,92,123 配線基板 3,34,64,125 絶縁接着剤層 4,33,63,93,124 リード 5,35,65,94,126 半導体装置 6,36,66,127 引き出し線 21,51,81,111,141 封止樹脂 37,122 放熱フィン 82,112,142 金属蓋 95 短絡切片
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年7月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】この発明の半導体装置用パッケージの第1の実
施例を示す平面図
【図2】図1に示すパッケージの断面図
【図3】図1に示すパッケージにおける金属基板、絶縁
薄膜、配線薄膜および抵抗素子の仕様を示す図表
【図4】この発明の半導体装置用パッケージの第2の実
施例を示す平面図
【図5】図4に示すパッケージの断面図
【図6】図4に示すパッケージにおける金属基板、絶縁
薄膜、配線薄膜および抵抗素子の仕様を示す図表
【図7】この発明の半導体装置用パッケージの第3の実
施例を示す平面図
【図8】図7に示すパッケージの断面図
【図9】図8に示すパッケージにおける金属基板、絶縁
薄膜、配線薄膜および抵抗素子の仕様を示す図表
【図10】この発明の半導体装置用パッケージの第4の
実施例を示す平面図
【図11】図10に示すパッケージの断面図
【図12】図10に示すパッケージにおける金属基板、
絶縁薄膜、配線薄膜、抵抗素子および容量素子の仕様を
示す図表
【図13】この発明の半導体装置用パッケージの第5の
実施例を示す平面図
【図14】図13に示すパッケージの断面図
【図15】図13に示すパッケージにおける金属基板、
絶縁薄膜、配線薄膜、および抵抗素子の仕様を示す図表
【図16】従来のセラミック積層パッケージを示す断面
【図17】従来の合成樹脂パッケージを示す断面図
【図18】従来の合成樹脂パッケージを利用する場合の
ノイズ対策を例示する図
【符号の説明】 1,31,61,91,121 金属基板 2,32,62,92,123 配線基板 3,34,64,125 絶縁接着剤層 4,33,63,93,124 リード 5,35,65,94,126 半導体装置 6,36,66,127 引き出し線 21,51,81,111,141 封止樹脂 37,122 放熱フィン 82,112,142 金属蓋 95 短絡切片
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 敬三 伊丹市昆陽北一丁目1番1号 住友電気工 業株式会社伊丹製作所内 (72)発明者 瀧川 貴稔 伊丹市昆陽北一丁目1番1号 住友電気工 業株式会社伊丹製作所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置が配置された金属基板と、 この金属基板上に配置され、前記半導体装置へとそれぞ
    れの経路を介して接続される複数のリードと、 絶縁薄膜および配線薄膜を前記金属基板上に積層してな
    り、前記各リードのうちの少なくとも一部を前記半導体
    装置へと中継接続する配線基板とを備え、 前記金属基板上で、前記半導体装置、前記配線基板、前
    記各リードの端を合成樹脂を用いて封止し、この金属基
    板の下側裏面を外部に露出してなる半導体装置用パッケ
    ージ。
  2. 【請求項2】 前記各リードのうちの少なくとも一部
    は、絶縁体を介して前記配線基板に固定され、この配線
    基板の配線薄膜を介して前記半導体装置に、前記金属基
    板を介して該半導体装置に、あるいは短絡線によって直
    ちに該半導体装置に接続される請求項1記載の半導体装
    置用パッケージ。
  3. 【請求項3】 前記各リードのうちの少なくとも一部
    は、前記配線基板の配線薄膜に直に接続されて固定さ
    れ、この配線薄膜を介して半導体装置に接続される請求
    項1記載の半導体装置用パッケージ。
  4. 【請求項4】 前記配線基板には、配線薄膜および受動
    素子からなる回路が形成される請求項1記載の半導体装
    置用パッケージ。
JP4302280A 1992-11-12 1992-11-12 半導体装置用パッケージ Pending JPH06151485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4302280A JPH06151485A (ja) 1992-11-12 1992-11-12 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4302280A JPH06151485A (ja) 1992-11-12 1992-11-12 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH06151485A true JPH06151485A (ja) 1994-05-31

Family

ID=17907108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4302280A Pending JPH06151485A (ja) 1992-11-12 1992-11-12 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH06151485A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0693779A3 (en) * 1994-07-13 1997-01-08 Seiko Epson Corp Resin-molded semiconductor component and its manufacturing process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0693779A3 (en) * 1994-07-13 1997-01-08 Seiko Epson Corp Resin-molded semiconductor component and its manufacturing process
US5633529A (en) * 1994-07-13 1997-05-27 Seiko Epson Corporation Resin sealing type semiconductor device and method of making the same

Similar Documents

Publication Publication Date Title
JP3186700B2 (ja) 半導体装置及びその製造方法
US7705450B2 (en) Decoupling capacitor closely coupled with integrated circuit
CN100380612C (zh) 半导体装置及其制造方法
US6043557A (en) Tape application platform and processes therefor
US5576934A (en) Mounting unit for a multilayer hybrid circuit having power components including a copper coated ceramic center board
JP2790640B2 (ja) 混成集積回路部品の構造
JPH01166543A (ja) Vlsiのパッケージ
JPH06151485A (ja) 半導体装置用パッケージ
JP3994381B2 (ja) パワーモジュール
JPH0613490A (ja) 半導体装置
JP2000021935A (ja) 電子部品実装体及びその製造方法
CN100440472C (zh) 半导体装置及其制造方法、电路基板和电子设备
JPH0735389Y2 (ja) 半導体装置
JPH06181268A (ja) 半導体装置
JPH0333071Y2 (ja)
JP3177934B2 (ja) マルチチップ半導体装置
JPH10308471A (ja) 混成集積回路装置およびその製造方法
JP2555993B2 (ja) 半導体装置
JP3902276B2 (ja) 混成集積回路装置
JPH0487361A (ja) 混成集積回路装置
KR100533762B1 (ko) 반도체패키지
JP2592869Y2 (ja) 混成ic装置
JP3198144B2 (ja) 半導体パッケージ
JPH07211851A (ja) リードフレーム
JPH09223719A (ja) 半導体装置