TW309649B - - Google Patents

Download PDF

Info

Publication number
TW309649B
TW309649B TW084113958A TW84113958A TW309649B TW 309649 B TW309649 B TW 309649B TW 084113958 A TW084113958 A TW 084113958A TW 84113958 A TW84113958 A TW 84113958A TW 309649 B TW309649 B TW 309649B
Authority
TW
Taiwan
Prior art keywords
thin
wire
resin
guide
encapsulated
Prior art date
Application number
TW084113958A
Other languages
English (en)
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW309649B publication Critical patent/TW309649B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

經濟部中央棣準局負工消費合作社印製 309649 A7 ___________B7_ 五、發明説明（l ) 〔產業上之利用領域〕 本發明係關於一種在導線構造具有特徽的半導體裝置 及其製造方法。 〔發明之背景〕 近幾年來，鼸著增大VLSI等之消耗電力，冀望以 低成本得到優異放熱性之进膠封裝之需求。對應於此，從 材料方面，檢时提髙導線框或封裝用樹脂之熱傳導性，而 從梅造方面，檢肘依導線框，設計之變更或吸熱設備，亦 即依散熱镰之附加所產生之散熱性的提高。尤其是，依散 熱體之附加所產生的封裝之歒熱性改替，係在耗電爲毎一 晶片約2W之LS I ，乃爲最正統之對策。 特別從上述之散熱之觀黏上，本案發明之發明人係已 創作有日本專利公報特開平6 - 5 3 3 9 0猇之發明。在 該發明中，係使用高熱傅導性之散热嫌，採用在該敝熱« 具有成爲小片焊接點替代之元件載置之功能的構造。此時 ，從支持內鐮之觀點上採用在散熱體上配置絕緣構件而藉 孩絕緣構件來支持導嫌之梅造。 又，在高邐輯VLSI等之積《度的半導體裝置中， 因半導臁晶片之输入输出用的電極及電源用《極之數置會 增多，因此，與道些電極連接之線及導線的配線成爲重要 0 作爲滅輕道種配繚設計上之負擔的技術之一種，有揭 示於日本專利公報特開平4 一 1 7 4 5 5 1號之半導體裝 本紙張尺度逋用中國國家標率（CNS ) A4規格（210X 297公釐）-4 - ---------「裝------訂------^ (請先閱讀背面之注+^項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 309649 A7 _ B7 ___五、發明説明（2 ) 置。該半導體裝置係具有：共用內繚經由絕緣性黏接材積 層在半導體晶片之電路形成面上，且在半導鱖晶片之外側 設有與胲半導體晶片之《路形成面上，且在半導體晶片之 外側設有與胲半導體晶片m氣式地連接的複數信猇用內嫌 ，而以共用內線所保持之型態用棋塑樹脂封裝有半導酱晶 片，爲其特徽。 依照該半導體裝置，具有由於未設置搭載有半導體晶 片之接頭，因此可防止接合線輿接頭之間的短路，藉將共 用內線使用作爲例如電源用導線，可容易資現導線插脚之 共用化等之優點。 爲了解決道些問鼉，本窠發明之發明人巳創作了發明 。該發明係將吸熱設備作爲元件載置梅件而安裝半導«晶 片，且經由絕緣性之導線支持部將導嫌安裝於該元件載置 構件者。又，除了省略接點之外，也可避免接合不良，成 爲可得到高可靠性之線接合。又，園繞半導體晶片以懸在 其上之狀態從元件載置構件設匿共用導鐮（框導嫌），使 導線之共用化成爲可能，又，作爲元件載置構件使用吸熱 設備，而可提高敝熱特性。 如此，實際實行製造，發現在實行樹脂封裝有如下問 亦即，如第1 3·所示，在實行樹脂封裝時，以棋具 2 0 0與下槙具2 0 2，夾住樹脂封裝前的半導臁裝匿 2 1 0之導線2 1 2 ，而藉上棋具2 0 0向導線支持部 2 1 4之方向推壓導線2 1 2。構成如此之理由，乃在於 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度通用中困國家樣準（CNS) A4规格（210X297公釐）· 5 · 經濟部中失搮準局貝工消费合作杜印製 A7 ___B7_ 五、發明説明（3) 將半導讎裝置2 1 0推壓密接於下棋具2 0 2，而在所定 之配置可鏽當地實行造棋。 但是，構成如此，則導繚212係只有以上棋具 2 0 0與下棋具2 0 2夾住之正內侧部分會彎曲較大，而 因更內側部分成爲直線狀，因此，與導線支持部214之 黏接部分會傾斜較大，而f黏f剝g之情卞。 如此，本案發明人經再加硏究，而創作解決該閜*的 半導鼉裝置及其製造方法。 又*上述問鼉，係起因於經由導嫌支持部而在元件載 置構件安裝導線之構成者，元件載匿構件成爲吸熱設備之 點及設置共用導嫌（框導鐮）之黏，並不是奩接成上述問 *之原因。 又，關於本發明之特徽之一的薄厚部，則在日本專利 公報特関昭6 3 — 1 7 9 5 5 7號，播示在導繚之一部分 形成薄厚部而形成容易被彎曲之構成。伹是，本發明係在 於解決製造新親之半導臁裝置時所產生之間厘，而形成薄 厚部者，與上述公報之技術在目的上有所不同。 〔發明之概要〕 本發明之目的係在於提供一種在經由導線支持部而在 元件載置構件安裝有導嫌之構成（亦即，省略接黏之構成 )的樹脂封裝型半導酱裝置中，在樹脂封裝時可逋當地設 定，可實行商可性之封裝的樹脂封裝型半導髗裝置及其 製造方法。 本紙張尺度適用中國國家操準（CNS ) A4規格（210X297公釐）.g _ --------「裝-------訂-------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾率局貝工消费合作社印氧 w A 7 ____B7__ 五、發明説明（4 ) 本發明之目的係在於提供一種藉得到導鎳之共用化 ，得到高配嫌m計之自由度的樹脂封裝型半導it裝置及其 ----------....... -. 製造方法。 本發明之其他目的係在提供一種具有高#熱隹的樹 脂封裝型半導鼉裝置及其製造方法。 本發明之樹脂封裝型半導鼉裝置，其特徽爲：包括半 導體元件，及具有安裝上述半導鳒元件之設置面的元件載 置構件，及在上述股置面上配設於避開上述半導«元件之 領域的絕緣性之導線支持部，及黏接於上述導嫌支持部而 被固定在上述元件載置構件的複數導線，及使用棋具，以 樹脂封裝上述元件載置構件與上述半導《元件及上述導線 之一部分的樹脂封裝部： 上述導鎳係至少一薄厚部形成在樹脂封裝之領域者。 依照本發明，在導線被樹脂封裝之領域形成有薄厚部 ，而該薄厚部成爲易彌性變形者。因此在實行樹脂封裝之 前，藉棋具推壓導線，而藉對導線之推壓力使被樹脂封裝 之構件，設定在逋當位置。如此，在適當之位置狀態可實 行樹脂封裝。又，構成如此，因對於導嫌之推壓力係被滅 弱而被傅至導線支持部，故可防止導綠輿導線支持部之黏 接被剝落之情亊。 具《而言，薄厚部係形成在從棋具之內側至與導嫌支 持部之黏接位置上爲止之範函的任何位置較理想，形成在 掛在對導繚支持部之黏接位置也可以，在比導嫌支持部更 向半導«元件之方向突出的位置，導線未形成薄壁部較理 本紙張尺度遑用中國國家橾準（CNS ) A4*lWft· ( 2丨0 X 297公釐）-7 - (請先閲讀背面之注f項再填寫本頁) •裝. 訂 經濟部中央橾準局員工消费合作社印«. A7 ___B7_ 五、發明説明（5 ) 想。在導嫌之胲位置，因實行練連接所用之接合，而不可 降低弹性較理想。 考«導嫌與導練支持部之黏接位置之誤差時，則在從 棋具內側至與導鐮支持部之黏接位置之範園的任何位置有 薄摩部，則將宽度較宽之薄厚部形成在導繚較理想。 但是，藉灘触刻形成道種宽度較宽之薄厚部時，因用 等方性触刻，而有薄厚部之一部分變過薄之情形。 如此，將複數之寬度狹窄之薄厚部形成在導線也可以 。依照此構成，因可將各薄厚部之厚度形成較厚*因此可 防止導線之變形，切断，扭曲等。 又，複數之薄厚部係由 形成在從上述棋具之內側至與上述導嫌支持部之黏接 位置之正前方爲止之任何位置的第一薄厚部，及 形成在與上述導線支持部之黏接位置之交接處的第二 薄厚部，及 形成在與上述導線支持部之黏接位置的第三薄厚部等 所構成者較理想。 依照該構成，因導線之黏接位置之誤差，即使第二薄 厚部從黏接位置之交接處偏離，也形成藉由第一或第三薄 厚部可對應之狀態。 以上之薄厚部，係僅由上述導線之其中一方之面的窪 下部所形成也可以，或是，形成複數之薄厚部時，至少一 薄厚部由上述導線之其中一方之面的窪下部所形成，而剩 下之薄厚部由上述導繚之另一面的窪下部所形成也可以。 本纸張尺度遑用中_ «家橾率（CNS > A4«L格（210X297公釐> -8 - ' (請先《讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明说明（6 ) 又，作爲元件載置構件使用高散热性構件俾提离半導 «元件之歆热性較理想。 又，若繞半導饑元件設置框導線，並將胲框導嫌使 用作爲例如共用之電濂用導嫌時，則藉較少條數之導線可 將所定之《懕穩定地供應至半導«元件之電極部，一面降 低《源噪音一面可遽成動作速度之高速化。如此，因相當 於藉框導鎳被共用化之導線的條數的導嫌係可使用作爲例 如信號用導鎳，因此可提高配線設計之自由度。 本發明的樹脂封裝型半導《裝置之製造方法，其特徴 爲：包括 在元件載置構件之股置面安裝半導嫌元件的過程，及 在上述設置面上位於避開上述半導《元件之領域配設 絕嫌性之導線支持部的過程，及 將複數導纊黏接於上述導線支持部上而固定在上述元 件載置構件的過程，及 藉嫌接合手段電氣方式地連接所定部位的過程，及 將藉上述過程所得到之中間構件配置於第一棋具上的 過程，及 將從上述中間構件之上述導線支持部向外側突出的上 述導嫌之一部分，藉第二棋具推壓向與上述支持部黏接面 方向推壓的過程，及 在上述第一及第二模具內，以樹脂封裝上述中閜構件 而形成樹脂封裝的過程等： 上述導線係至少在上述模具與上述黏接位置之間，形 本紙張尺度逋用中國國家橾準（CNSM4規格（ 210X297公釐）-9 · I 裝 訂 ^成 <請先閲讀背面之注#^項再填寫本頁) A7 B7 309649 五、發明説明（7) 成有薄厚部者。 (請先聞讀背面之注意事項再填寫本頁) 在此，從上述導繚支持部向外側突出的上述導線之一 部分係在從上述第一棋具以懸在其上之狀想配置在上述第 —棋具上，並藉上述第一模具推《者較理想。 如此，形成上述薄厚部之導嫌，係在從輿上述導線支 持部之黏接位置之外側向與胲導線支持部之黏接面方向彎 曲之狀態下封裝在上述樹脂封裝部。 〔發明最逋當實施例之說明〕 第1圖及第_係表示本發明之實施形態的半導體之製 造方法的圖式，第3園係表示第1圖的一部分放大圓。 首先，作爲脫明製造方法之前提，說明逋用本發明所 製造的半導饞裝置之梅成。 第4圚係以除去樹脂封裝之狀態棋式地表示逋用本發 明所製造之半導體裝置的平面圖，第5圆係棋式地表示沿 著第4屬之V—V線切剖之狀態的剖面圔。 經濟部中央樣準局員工消费合作社印装 半導體裝置1 0 0係具有：敝熱體1 0，及接合於孩 散熱體1 0之設置面1 2的半導體元件2 0，及經由導嫌 支持部5 0固定在敝熱髏1 0的複數導嫌3 0，及配設於 半導髏元件2 0之外側的框導嫌3 6等。 散熱體1 0係如第5圖所示，係由大徑部1 0 a，及 由該大徑部1 0 a突出的小徑部1 0 b所構成，剖面形狀 形成略凸狀。大徑部1 0 a之下面構成設置面1 2，而小 徑部1 0 b之上面係構成露出面1 4。 本紙張尺度遑用中國國家揉準（匚阳）八4規<格（2丨0父297公釐）-1〇- 經濟部中央樣準局負工消费合作杜印製 A7 _B7_五、發明説明（8 ) 在設置面1 2係如第4_所示，形成有：包括設有半 導镰元件2 0之領域而具有比孩領域較大表面稹的第1導 電層1 8 a，及在與孩第1導《層1 8 a隔著閜距之位置 形成有複數之點狀的第2導電層1 8 b。在除了道些之導 «層1 8 a，1 8 b之散熱體1 0之表面形成有蜒緣層 16 « 歆熱懷10係由高熱傅導係數且具有導鼉性的材料， 例如由網，鈷，銀或金等金屬或將道些之各金屬作爲主成 分的合金所構成較理想。考«經濟性則以銅較理想。 作爲導電屠1 8 a，1 8 b之材質並沒有特別限制， 惟可例示例如銀，金，鈀，鋁等，考慮導髦性及半導髗元 件2 0之閜的黏接性，尤其是銀較理想。道些之導《層 1 8 a，1 8 b係可藉由例如艘金，黏接等之方法所形成 。道些之導電層1 8 a，1 8 b係如下詳述，使用作爲接 地面。 又，絕緣層1 6係只要異有良好之絕緣性，其材質係 並未特別限制，惟例如將構成散熱》1 〇之金屬施以氧化 處理得到之金屬氧化膜較理想。例如，散热體1〇以網所 構成時，使用强鐮性之處理液將表面藉氣化處理而可得到 絕緣層1 6。因設置該絕緣層1 6 ，可防止導繚3 0及框 導嫌3 6及散热體1 0之間的短路。又，例如藉氧化鋼所 構成之絕緣層1 6係一般呈黑色或褐色等之暗色，因此， 不但在線接合之畫像認嫌不但成爲容易施行導嫌3 0之認 «，而且因構成樹牖封裝部6 0之樹脂之間的密接性蛟優 I 裝 訂 旅 {請先Μ讀背面之注意事項再填寫本I) 本紙張尺度逋用中«家標準（CNS)A4洗格（2丨0X297公釐）-I!- 經濟部中夬梂準局貝工消费合作杜印製 A7 _______B7_五、發明説明（9 ) 異，因此可提髙封裝之機械性强度。 半導體元件2 0係在形成於散熱體1 0之設置面1 2 的第1導電層1 8 a上，藉例如銀漿糲施以黏接固定。如 此，在半導體元件2 〇之表面，以所定配列形成有複數m 極焊接點2 2。 又，在設置面1 2，沿著其周緣藉黏接速績地固定導 嫌支持部5 0。胲導嫌支持部5 0係由具有絕緣性之樹脂 ，例如由聚醃亞胺樹脂，環ft樹脂等之熱硬化性樹脂等之 膂狀構件所構成。 導嫌支持部5 0配股成固定與散熱體1 0相對向之導 線3 0之一部分，惟也可配設於與散熱體1 0相對向之導 線3 0之全面。 構成導嫌3 0之一部分的內線3 2係放大如第6圔所 示，從其前端距所定距離L之位置藉黏接固定於導嫌支持 部5 0，因此，內線3 2係形成經由導嫌支持部5 0以前 端呈自由之狀態固定在散熱體1 0。內嫌3 2及半導體元 件2 0之電極焊接黏2 2係藉金，銀等之線4 2，4 4 a ，44b，46«氣方式地連接。 在本實施形態有特徵性，乃在於在導嫌3 0形成有薄 厚部3 0 a。孩薄摩部3 0 a係在半導體裝置1 0 0之製 造過程中實行樹脂封裝時，用以導繚3 0不會從導線支持 部5 0剝落所用者，其样細脫明與製造方法一起如下所述 0 將內線3 2及《極焊接點2 2之間的線接合之情形， 裝-------訂------ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度遑用中困國家檬率（〇郇）八4规格（2丨0父297公釐）-12- A7 B7 經濟部中央搮準局負工消费合作社印装 五、發明説明（10) 表示於第7圖及第8B，藉推臃具1 A，1B從上方推下 各內嫌3 2之前端部3 2 a時，則各內線3 2之前端部 3 2 a係以導線支持部5 0作爲支點向下方變形，播接於 設置面1 2。在胲狀態下，藉施行線捿合，可確實且穩定 地實行線4 0之連接。結束線接合之後*放W推線是1A ，1 B，如第8BI所示，各內線3 2.係藉其彌性恢復厫來 之水平狀態而加以支持。如此，藉絕緣性之導嫌支持部 5 0電氣式地絕緣各內嫌.3 2及敝熱«1 0。 考慮道種接合過程及內鐮之檐械性穩定性時，內嫌 3 2之前端部3 2 a係被要求在彈性變形之範內其端部 具有擋接於股置面1 2上充分之長度，以及具有在結束接 合之後完全可復歸成原來之水平狀態的檐械性强度。爲了 滿足道些條件，內鎳3 2之前端部3 2 a係設定其長度與 機械性强度即可以，而道些條件依裝置之尺寸，半導«元 件之設計事項及導蠊之强度等即可得到各種態樣者。又， 導嫌支持部5 0係被要求可將內線3 2穩定地支持，具有 可電氣式地絕緣內嫌3 2之前端部3 2 a與敝熱體1 0之 閜的距離的充分之厚度，以及在熱加工時少變形，變霣等 Ο 考慮以上各黏時，如第6蹁所示，將導綠支持部5 0 之宽度爲W，將導線支持部5 0之厚度爲T，將內嫌3 2 之前端部3 2 a之長度爲L，內線3 2之厚度爲t時，作 爲設計規則之一例子有以下之敷値。 --------^—^-- (請先W讀背面之注$項再填寫本頁) 訂
T 線 本紙張尺度逋用中國國家樣率（CNS ) A4規格（210 X 297公釐）-13 - 經濟部中央標準局負工消费合作杜印製 A7 __B7_五、發明説明（11) W i 0 . 5 〜2 m m T ： Ο . 025 〜0. 125mm t:0. 10 〜0. 30mm L ： 2 . 0 m m 以上 以下，對於接地用線之連接，一面參照第4圖及第6 圖一面加以說明。 散熱《1 0之導電層1 8 a及1 8 b，係作爲g地面 之功能。亦即，因藉由接地用線4 4 a將複數之接地用電 滙焊接黏2 2連接於一個第1導電層1 8 a之霣出面，因 此可將第1導電層1 8 a之霣出面共用化。又，因藉由接 地用嫌4 4 ba[接第2導電層1 8 b及內線3 2，因此可 將第2導電層1 8 b使用作爲導綠之接地面。如此導電層 1 8 a及1 8 b係分別功能作爲接地用電極焊接黏2 2及 內嫌3 2之個別或被共用化的接地面。結果，可將相當於 作爲接地用而被共用化之導線的條數之導嫌使用作爲例如 信號用導糠，而增加設計之自由度。 作爲依導鼇層1 8 a及1 8 b之接地的態樣有各種。 惟可例示例如以下之情形。 a.在沒有從半導體元件2 0之電極焊接點2 2接地 時，則從半導體元件2 0之背面經由歆熱饞1 0導通至導 電ϋΐ 8 a，1 8 b，至少將一個內嫌3 2速接於導電層 1 8 a，1 8 b。如此，可將半導«元件2 0背面之電位 與內線3 2之氰位形成相等電位。如此，若散热體1 〇爲 ---------------11------ (請先閱讀背面之注*-Ϋ項再填寫本頁) 本紙張尺度遑用中國國家梯舉（CNS)A4规格（ 210X297公釐）-14 - 309649 at B7 經濟部中央梂準局貝工消费合作杜印製 五、發明说明（l2) 接地電位，則半導體元件2 0背面之電位與內線3 2之電 位係成爲接地電位。 b. 將半導鼉元件2 0之多戴《極焊接黏2 2遑接於 導鼇層1 8 a，1 8 b，並將少數之內線3 2連接於導電 層1 8 a，1 8 b。若散熱體1 0爲接地電位，則電極焊 接點2 2及內嫌3 2之電位係成爲接地電位。構成如此， 以少數之內嫌3 2可得到來自半導體元件2 0之較多接地 .·" ——·*·· ~ - 、...· ........................—^ 點，且可f到穩定之接地電位。 〆 ......................— ·....·..... · - * c. 從半導《元件2 0背面經由敝熱饞1 0導通至導 電屠1 8 a · 1 8 b並將被接地之一內線3 2連接於導電 層1 8 a，1 8 b。若散熱體1 0爲接地電位，則半導體 元件2 0背面與電極焊接點2 2與內線3 2之電位係成爲 接地電位。構成如此，因可將半導體元件2 0之背面，半 導«元件2 0之«極焊接黏2 2及內線3 2股定成等電位 ，因此可穩定半導體元件2 0之電位而使動作穩定化。 框導鐮3 6係在半導體元件2 0與內線3 2之閜以與 兩者非接觸之狀態下設置，較理想爲爲了防止短路在從平 面上觀看偏離之位置設在導電層1 8 a，1 8 b。孩框導 糠3 6係藉4條支持導線3 8穂定地支持。支持導繚3 8 係分別藉導嫌支持部5 0固定其一部分。 又，如第4圓所示，在框導嫌3 6，有複數之認嫌用 突起3 6 a形成於所定位置。孩路識用突起3 6 a，係在 嫌接合時之接合位置的IB識成爲容易。 亦即，嫌接合係如下述地實行。首先，事先記慵半導 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐）-15- (請先S讀背面之注$項再填寫本頁) 經濟部中央揉準局Λ工消费合作社印製 A7 __B7__五、發明説明（l3) 體元件2 0上之電極焊接黏2 2的基準座檫，及框導線 3 6之接合位置的基準座標*然後*藉由畫像認識檢出實 際上接合之電極焊接點2 2及框導線3 6的各位置座標之 間的相差•依此爲準計算補正座標•之後，可自動地且連 績地施行在惟此，認裁用突起3 6 a係功能作爲依畫像認 識之接合位置之檢出時的標記· 該框導線3 6係使用作爲例如電濂電壓（Vc c )導 s ........... ...................................................... - -..................... . 線或基準電應（Vc C )導線·在將該框導線3 6使用作 爲例如V c c導線時，藉電源用線4 6分別連接複數之電 源用電極焊接黏2 2及少數之內線3 2以及框導線3 6 ’ 藉此可大幅度減少使用在電濂用之導線數•因此，可相對 ...............-........一.....— 地增加可使用作爲信號用導線的導線，可提高半導«元件 2 0之電極焊接點2 2及內線3 2之間的線配線之自由度 ，設計上成爲有利* 又，因具有框導線3 6，在半導«元件2 0之任何位 置之電極焊接黏2 2也可供應所定之電源電壓或基準《壓 *而在減低電源噪音之狀態下可得到動作速度之高速化。 因框導線3 6係位在半導髏元件2 0之外側，空間上 之限制較少，因此可充分增大框導線3 6之寬度。故，在 將框導線3 6使用作爲《源用導線時可減少其電阻，而在 、___________- 任何位置均n㉟1定色，顧。 又，將框導線3 6使用作爲電源用導線時•因導電層 1 8 a及導電層1 8 b相對向於框導線3 6，因此形成與 電容器同樣之狀態，可減少電源嗓音而且成爲可高速對應 ---：-------(ά------1Τ------ (請先《讀背面之注f項再填寫本頁) 本紙張尺度遠用中國國家橾率（CNS ) Μ规格（2丨0><297公釐） 經濟部中央樣準局員工消费合作社印製 A7 ___B7___五、發明説明（14) 0 整理本實施例之半導鼉裝置1 〇 0之主要功能或作用 ，則成爲如下。 ① 在該半導體裝置1 0 0中*在半導體元件2 0所產 生之熱係《由高熱傳導性之散熱體1 〇有效率地分散，而 且經由比樹脂封裝部6 0露出之露出部1 4向外部放出， 藉將散熱體1 0之形狀成剖面略凸狀之形狀*可增大散熱 髏1 0之表面稹，可。 又，藉將與搭載有半導體元件2 0之設置面1 2相反 側之面形成段差構造，可增大從露出面14至設匿面12 爲止之距離，而可抑制麥J外部之氣酱或水分f «入所產 生的元件特性之劣化。 又，因在馼熱體1 0之表面具有1緣層1 6，因此可 防止內線3 2及框導線3 6及散熱《1 0之閜的短路。又 y—一 -----' *··» · 因絕緣層1 6係呈暗色，因此不但容易施行嫌接合之導線 IS識，而且絕緣層1 6係具有提高與樹脂封裝部6 0之閭 的密接的效果。 ② 因在半導讎元件2 0及內嫌3 2之閜設置框導嫌 3 6，並將該框導》3 6使用作爲例如電免里曼赛（ Vc c或Vs s導線），因此，藉由較少之內線3 2可將 所定電壓穩定地供應於形成有半導觼元件2 0之任意位置 的電瀝用電極焊接黏2 2，而可哮低電湎嗓音，並可達成 動作速度之速化。 又，藉由榧導線3 6可辞复毋電《用導線，因可將該 本紙張尺度邋用中國«家橾隼（CNS ) A4洗格（210X297公釐> -17 - (請先閱讀背面之注f項再填寫本頁) -裝· 订
T A7 B7 經濟部中央揉準局男工消费合作杜印製 五、發明説明（15) 共有化之分量的導嫌使用作爲例如信號用導線，因此可提 高配線設計之自由度。 又，因在框導嫌3 6形成有1〇|用突起3 6 a，因此 可確實且容裊施行線接合時之畫像認識所產生的接合位置 之認戮。 ③因在散热體1 〇之設置面1 2，設置與具有導電性 之散熱«1 0之本儘電氣式地遑接之導電層1 8 a或 1 8 b，經由接地用線4 4 a，4 4 b分別連接半導臁元 件2 0之接地用電極焊接點2 2或內線3 2及導《厝 1 8 a或1 8 b，可將里％.皇.任―意1域羞行。結果，因可 銕少接地用之導線，因此，可將該分量之導嫌利用作爲例 -- —— ^ 如倌號用導嫌，由此黏也可提高導線之配嫌設計之自由度 〇 以下，說明半導酱裝置1 0 0之.製造方法。 首先，一面參照第9圖，一面脫明導嫌框1 0 0 0。 導線框1 0 0 0係例如在基板框7 0，以所定圔案一饞地 支持形成有內繚3 2及外線3 4所成之導嫌3 0，框導嫌 3 6及支持導線3 8。外嫌3 4係藉擋板部7 2互相連結 而施以增强。內線3 2係除了中央之所定領域（裝置孔） 之外從外綠3 4延設。在該領域內配設有框導線3 6，胲 框導嫌3 6之四《角係藉支持導嫌3 8所支持，各支持導 線3 8係連接於槽板部7 2。 又，框導線3 6係藉4條支持導線3 8所支持，惟支 持導嫌3 8係可穩定地支持框導線3 6即可以，例如在相 f彡 (請先閎讀背面之注意事項再填寫本頁) /] 本紙張尺度遴用中國國家標率（CMS ) A4規格（210X297公釐）-18- 經濟部中央樣準局貝工消费合作社印製 309649 A7 _B7_五、發明説明（16) 對向之位置僅配置兩條等，對於該條數或配置並不被限定 於此例。 如第4_及第5圓所示，敝熱體10係在大徑部 1 0 a與小徑部1 2 b所構成之本體的所定領域，藉例如 鏟銀形成有導電屠1 8 a，1 8 b。以掩蕺道些之導電層 1 8 a，1 8 b之狀想下將散熱髗1 0浸濟在例如美爾得 克斯股份有限公司所製之「葉保乃爾（商品名稱）」數秒 鏡而藉氧化處理表面以形成絕綠層1 6。如此所形成之絕 緣層1 6係具有例如2〜3 a m之膜厚，其《阻率爲 1 0 13fl cm以上，確認具有良好之絕緣性。 又，與上述之方法相反地，當然在形成絕緣屠1 6之 後形成導《層1 8 a，1 8 b也可以。 在如此所得到散熱體10之設置面12的所定位置使 用銀漿糊等之導亀性黏接劑來接合半導體元件2 0。然後 ，對位重叠散熱體1 0，導線支持部5 0及導嫌框 1 0 0 0，使用例如環氧樹脂等之黏接劑熱壓接三者而互 相固定。然後，依一般之方法，使用嫌接合裝置以所定圖 案接合信號用線4 2 ，接地用線4 4 a，4 4 b及髦源用 嫌4 6。 在該嫌接合中，實行例如接地用線4 4 b之接合，電 源用線4 6之接合，之後實行，信號嫌4 2之接合，而從 接合距_之較短部位實行接合，例如與鄰接之線之接觸可 在接合過程中防止，結果可實行確實之線接合。 然後，如第1圖所示，將設有半導雔元件2.0及導線 (請先閩讀背面之注f項再填寫本萸) f 裝· 訂 本紙張尺度逋用中國國家橾準（〇吣>八4規洛（2丨0><297公釐）-；19- 經濟部中央橾準局員工消费合作杜印製 A7 _B7_五、發明説明（I7) 3 0之散熱體1 0，配設於上棋具2 0 0及下棋具2 0 2 內，使用環氧系樹脂等而實行造棋過程，以形成樹脂封裝 部6 0 (參照第5躕）。此時，散熱All 0之霣出面1 4 係在從樹脂封裝部6 0露出之狀臁下實行棋較理想。 爲了此，爲了防止樹脂轉入至敝熱體1〇輿下棋具 2 0 2之Μ，散热體1 0係須密接地配設於下棋具2 0 2 0 如第2圖所示，藉由上棋具2 0 0將導鎳3 0向與導 線支持部5 0之黏接面方向推屋，並將散热髏1 〇密接於 下棋具2 0 2。又，作爲孩前鼉，如第1圖所示，導鐮 3 0係形成從下棋具2 0 2之夾持部2 0 2 a成爲以懸在 其上之狀態下須設計下棋具2 0 2。 更具«1而言，敝熱髏1 0之高度h與導線支持部5 0 之厚度t之相加値h + t，比下棋具2 0 2之深度h 1大 ，須設計成h + t>h 1。例如，下棋具2 0 2之深度 h 1 = 1 . 6mm，散熱《10 之高度 h=l. 6 3 5 mm，在h之誤差爲士 0 . 0 3 5mm時，導嫌支持部 5 0之厚度t = 0 . 1mm較理想。構成如此，即使h之 .誤差爲一 0. 0 3 5mm，成爲 h + t = l. 6 3 5 - 0. 0 3 5 + 0. 1 = 1. 7 m m > h 1 可維持h + t > h 1之關係。 (請先Μ讀背面之注f項再填寫本頁) # -裝. 訂 本紙張尺度適用中國固家樣準（CNS ) Μ规格（2丨OX 297公釐）-2〇 - 經濟部中央梂準局員工消费合作杜印製 A7 ___B7_ 五、發明説明（18). 如此，將導線3 0配置成從下棋具2 0 2懸在其上之 狀態下，從上模具2 0 0施加於導嫌3 0之外力，也施加 於敝熱體1 〇。之後，從上棋具2 0 0施加之外力，經由 導繚3 0連鑛地推入作用於敝熱flftl 0，結果，散熱體 1 0係也可固定成耐於樹脂流入懕力。 在本實施形想中作爲特徽爲，在導線3 0形成薄厚部 3 0 a。亦即，將導線3 0形成相同厚度時，如第1 3圓 所示，因從導線支持部5 0剝離導線3 0，因此形成薄厚 部3 0 a，容易彈性變形而可防止該剝離。又，放大該薄 厚部3 0 a之附近表示於第3圚。 更具藿而首，薄厚部3 0 a係在與導線3 0之導線支 持部5 0之黏接面成爲相反面，以濕式蝕刻所形成者。因 此，端部形成圚挖形狀之凹部，形成薄厚部3 0 a。如此 ;因薄厚部3 0 a係端部以圏凹部所形成，因此在彈性變 形時不容易進入缺口。 又，薄厚部3 0 a之形成領域係比藉上棋具2 0 0及 下棋具2 0 2夾住之位置約lmm從內側所形成。構成如 此，可避免藉上棋具2 0 0及下棋具2 0 2夾住薄厚部 3 0 a，使所注入之樹脂形成不會經薄摩部3 0 a流出。 又，胲薄厚部3 0 a係形成某程度地較長者而增多容 易彈性變形之領域較理想。如此，在本實施形態，至導嫌 支持部5 0之上方爲止之位置形成有薄摩部3 0 a。但是 ，實躲上，該薄厚部3 0 a之長度係成爲約1mm。 將此作爲導鐮框1 0 0 0 —體化之陛段（參照第9圈 本紙張尺度適用中國國家輮率（CNS > A4規《格（210X297公釐> -21 - (請先《讀背面之注Ϊ項再填寫本頁) -裝· 訂
J 泉 經濟部中央樣準局真工消費合作杜印製 _B7_五、發明説明（19) )表示，則在從播板部72至0. 2mm內側爲止，藉上 棋具2 0 0及下棋具2 0 2所夾持之領域，在隔1mm之 閜隔，以1mm之ft度形成有薄厚部3 0 a。 又，將導嫌3 0之厚度成爲約0. 151!1111，則薄厚 部3 0 3之厚度係形成其1/2之約0. 0 7 5mm。 道種薄厚部3 0 a也可形成在所有導繚，惟僅在依上 棋具2 0 0施加推壓力時，向從導嫌支持部5 0剝離方向 施加最大力置者才形成也可以。 具饞而言，在導線3 0之全部條數爲2 0 8條時，則 在矩形之導嫌框1 0 0 0有5 2條之導嫌3 0彤成在一邊 ，而在各邊之中央部分之約僅3 0條形成薄厚部3 0 a也 可以。 限定於該部分，因導線3 0係從各邊向中心方向形成 ，因此中央部分之導嫌3 0者比隅角部分之導線3 0短而 不易弹性變形，因而容易產生來自導婊支持部5 0之剝落 Ο 詳如作爲一部分放大圖表示於第9圖，可知將中央部 分的導鐮3 0之畏度1與隅角部分的導嫌3 0之長度1 ’ ，以任意之兩個一黏鍵線間的長度比較時，成爲1 < 1 * 。如此，中央部分的導線3 0之長度1部分係比隅角部分 的導嫌3 0之長度1 ’不易彈性變形，而形成容易自導線 支持部5 0剝落。 因此，若僅對於各邊之中央部分的所定條數在導線 3 0形成薄厚部3 0 a，則對於該部分之導線3 0可防止 (請先《讀背面之注意事項再填寫本頁) η裝· 訂 本紙張尺度逋用中國國家梯率（CNS ) Α4规格（210X297公釐）-22 - 經濟部中央樣準局負工消费合作社印*. A7 ___B7_ 五、發明説明（20) 來自導繚支持部5 0之剝落。又，對於W角部分之導線 3 0因原來導嫌就形成較長，較昜彌性變形，不一定須形 成薄厚部3 0 a。理所當然，對於所有導線3 0形成薄厚 部3 0 a者較簡單時，則對於所有導線3 0形成也可以。 如上所述，在導繚3 0事先形成薄厚部3 0 a。如此 ，在欲實行樹脂封裝時，將具備半導體元件2 0及導線 3 0等的散熱*1 0，如第1圔所示，配匿於下棋具2 2 內。此時，導線3 0係形成從下棋具2 0 2之夾持部 2 0 2 a懸在其上之狀態。 以下，如第2蹁所示，則上棋具2 0 0對於下棋具 2 0 2施以閉鎮，而且上棋異2 0 0之夾持部2 0 0 a推 壓導線3 0。構成如此，則導線3 0係尤其是在薄厚部 3 0 a之形成領域彈性變形，而藉其弹力，散热體1 〇係 密接於下棋具2 0 2之內面。 之後，在孩狀態下，實行如以往就賁行之造棋過程。 如此，防入樹脂進入散热體1 0之下方，逋當地霣出霣出 面14而可形成樹脂封裝部60 (參照第5圈）。 然後，基板框7 0 (參照第9圓）及播板部7 2被切 斷，又視需要可實行外線3 4之折曲成形。 以以上之過程，即可製造樹脂封裝型半導體裝置° 以下，第1 0圖係表示上述實施形想之變形例的半導 髏裝置之製造方法的圖式。在同圖所用的導繚3 0 0係具 有三個薄厚_0 3 0 0 a二JL a JLJt丄。此以外之 黏，在第1 0 所使用之構件係與在第1 _所使用之構件 ---------------1T------^,1 (請先Η讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家橾隼（CNS ) Α4规格（2丨0X297公釐）-23 - 309649 A7 B7 五、發明説明（21) 同樣，故附加相同記號而省略說明。又，第11 (A)〜 (B)圓係表示第1 〇麵之導線3 0 0與散熱《1 0之安 裝狀態的放大圓。 導線300之薄厚部300a，300b，300c 係形成較狹窄宽度之溝的形狀者，具體而言，係如第1 1 (A) 81所示，寬度爲〇. 1mm，而以0. 2mm閫隔 所形成。 藉濕蝕刻形成如第1圖所示之寬廣的薄厚部3 0 a時 ，因施以等方性蝕刻，因此考暈薄摩部3 0 a之一部分會 過薄。如此，在本實施形態，將三個宽度狹窄之薄厚部 300a，300b，300c形成在導嫌300。構成 如此，防止各薄厚部3 0 O.a，3 0 0 b，3 0 0 c之厚 度變過薄，可防止導線3 0 0之變形，切撕或扭曲。 又，如第11 (A)圚所示，在本實施形態中，設計 成第2個薄厚部3 0 0 b可掛在導線支持部5 0之外端。 如上所述，形成薄厚部之目的係在於防止導線3 0 0與導 請 it 閱 讀 背 面 之 注
t
装 訂 Η 旅 經 濟 部 中 央 搞 準 負 消 费 合 作 社 印 装 線支持部5 0之剝落。因此，如第11 (Α)圖所示，形 成較薄部使導線3 0 0從兩者之黏接位置之交接處《曲者 較理想。 又，在本資施形態中，成爲薄厚部3 0 0 a， 3 0 0 c形成在薄厚部3 0 0 b之兩邊。因此，即使偏離 導嫌3 0 0與導嫌支持部5 0之黏接位置，薄厚部 3 0 0 b配置於與導線支持部5 0之黏接位置上而不能發 揮功能，也可藉薄厚部3 0 0 a，3 0 0 c對應。 本紙張尺度遑用中國國家橾舉（〇奶>八4规格（210><297公釐）-24- A7 B7 經濟部中央樣率Λ貝工消费合作社印製 五、發明説明（22) 例如，如第11 (B)_所示，即使薄厚部3 0 0 b 向圓中右方向偏離，也形成在左邊導嫌支持部5 0之外端 配設有薄厚部3 0 0 a，而在右邊導線支持部5 0之外端 配設有薄厚部300c。 在此，將各薄ϋί部300a，300b，300c之 閜隔作爲0. 2mm，係假想導線300與導鎳支持部 50之黏接位置之誤差成爲土〇· 3mm之情形。亦即， 各薄厚部之宽度爲0.1mm，各薄厚部間之間隔爲 0. 2mrn，故自各薄厚部之中心至中心爲止之長度成爲 〇· 3mm，形成可對應於誤差在士0. 3mm所產生者 Ο 以下，第12·係表示於第11 (A)〜（B)圓之 導嫌3 0 0之變形例的圖式。 在第1 2圖中，在導嫌4 0 0，除了在其中一方之面 形成有薄厚部400a，400b，400c之外，而在 B 一面也形成有 部 400d，400e，400f。 具體而言，其中一方之面的薄厚部與另一面的薄厚部係互 相不同地配置。因此，將導線4 0 0安裝於導嫌支持部 5 0時，即使表背任何面均可作爲安裝面。但是，在背面 側之薄厚部4 0 0 f與導線支持部5 0之間形成有間嫌而 可脫在黏捿力上較差。 又，在上述實施形態中，在散熱镰1 0黏接半導體元 件2 0，惟並不被限定於此種，在散熱性低之單一元件載 置構件安裝半導《元件也可以。 ---------「裝------訂------ (請先閱讀背面之注$項再填寫本頁) 本紙張尺度逋用中國國家橾舉（CNS)A4规格（ 210X297公釐）-25 - 經濟部中央樣率局負工消费合作杜印装 A7 __B7_ 五、發明説明（23) 又，即使導繚沒有框導線3 6者，也可逋用本發明， 可速當地設定而施以樹脂封裝。 〔圖式之簡翠說明〕 第1園係表示本發明之實施形態的半導體裝置之製造 方法的園式。 第2圖係表示本發明之之資施形態的半導«裝置之製 造方法的圖式。 第3圓係表示放大第1圓之一部分的圖式。 第4圓係棋式地表示本發明之所製造的半導镰裝匿之 要部的平面。 第5·係棋式地表示沿著第4圈之V — V線所切剖之 狀態的剖面圖。 第6 _係將表示於第4圈之要部加以放大表示的剖面 圈。 第7圖係表示內嫌之線接合過程的說明圖。 第8讕係表示結束第7圓之綠接合之狀態的說明圓。 第9圚係表携式地表示在第4圓的半導«裝置之製造 所使用之導線框的平面圖。 第10_係表示本發明之實施例之變形例的半導體裝 置之製造方法的式。 ‘第1 1 (A)〜（B)圆係表示第1 0圖之導線與敝 熱體之安裝狀鳒的放大圓。 第1 2_係表示於第1 1 (A)〜（B)圓之導線之 I Γΐ (請先閲讀背面之注意事項再填寫本頁) 訂 ·1(" 本紙張尺度遑用中國國家揉率（CNS > Α4规格（210X297公釐）-26 - 309649 A7 B7 五、發明説明（24) 變形例的圖式。 第1 3圖係表示用以說明作爲本發明之前提之造棋技 式 圖 之 用 所 術 —--------裝-- (請先閲讀背面之注$項再填寫本頁) 訂 經濟部中央樣準局負工消费合作杜印裝 本紙張尺度遑用t國國家標隼（CNS)A4规格（ 210X297公釐）-27 -

Claims (1)

  1. 六、申請專利範圍 1 .—種樹脂封裝型半導鼉镟置，其特徽爲：包括 半導體元件，及 具有安裝上述半導體元件之股置面的元件載置構件* 及 在上述股置面上配設於避《上述半導體元件之領域的 絕緣性之導線支持部，及 黏接於上述導線支持部而被固定在上述元件載置構件 的複數導線，及 使用楔具，以樹脂封裝上述元件載置構件與上述半導 «元件及上述導線之一部分的樹脂封裝部： 上述導繚係至少一薄谭部形成在樹脂封裝之領域者。 ———一一 ’ 2. 如申餹專利範園第1項所述之樹脂封裝型半導饞 裝置，其中，上述薄》部係形成在從上述棋具之內側至與 上述導嫌支持部之黏接位置爲止之範願的任何位置者。 3. 如申猜專利範園第2項所述之樹脂封裝型半導饞 裝置，其中，上述薄厚部係形成在與上述導線支持部之黏 接位置的交接處者。 經濟部中央揉率局貝工消費合作社印策 (請先閩讀背面之注意事項再填寫本頁) 4. 如申請專利範園第1項所述之樹脂封裝型半導髗 裝置*其中， 上述複數之薄厚部係由 形成在從上述棋具之內側至與上述導繚支持部之黏接 位置之正前方爲止之任何位置的第一薄厚部，及 形成在與上述導線支持部之黏接位置之交接處的第二 薄摩部，及 本纸張尺度逋用中國國家檬舉（CNS)A4规格（210X297公釐）· 28 - 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 __ D8 六、申請專利範圍 形成在輿上述導嫌支持部之黏接位置的第三薄厚部等 所構成者。 5. 如申猜專利範園第2項所述之樹脂封裝型半導體 裝置，其中， 上述複數之薄厚部係由 形成在從上述棋具之內側至與上述導嫌支持部之黏接 位置之正前方爲止之任何位置的第一薄厚部，及 形成在與上述導線支持部之黏接位置之交接處的第二 薄厚部，及 形成在與上述導臃支持部之黏接位置的第三薄厚部等 所構成者。 6. 如申腈專利範園第1項所述之樹脂封裝型半導體 裝置，其中， 上述複數之薄厚部係由 形成在從上述棋具之內側至與上述導線支持部之黏接 位置之正前方爲止之任何位置的第一薄厚部，及 形成在與上述導嫌支持部之黏接位置之交接處的第二 薄厚部，及 形成在與上述導綠支持部之黏接位置的第三薄厚部等 所梅成者。 7. 如申請專利範第1項所述之樹脂封裝型半導體 裝置，其中，藉僅由上述導線之其中一方之面的窪下部形 成有上述薄厚部者。 8 .如申請專利範第1項所述之樹脂封裝型半導體 本紙張尺度逋用t國國家梂準（CNS ) A4*t格（210X297公釐29 _ ~ ---------《：裝------訂-----从减 (請先《讀背面之注意事項再填寫本筲) 309649 A8 B8 C8 D8 六、申請專利範圍 裝置，其中，藉僅由上述導線之其中一方之面的窪下部形 成有上薄厚部者。 (請先閱讀背面之注意事項再填寫本筲) 9.如申請專利範圓第6項所述之樹脂封裝型半導體 裝置，其中，藉僅由上述導嫌之其中一方之面的窪下部形 成有上述薄摩部者。 1 〇.如申請專利範園第1項所述之榭脂封裝型半導 镫裝置，其中，上述複數之薄厚部中之至少一薄厚部由上 述導線之其中一方之面的窪下部所形成，而剩下之上述薄 厚部由上述導線之另一面的窪下部所形成者。 1 1 .如申猜專利範園第4項所述之榭脂封裝型半導 «裝ft，其中，上述複數之薄厚部中之至少一薄厚部由上 述導嫌之其中一方之面的窪下部所形成，而刺下之上述薄 厚部由上述導線之另一面的窪下部所形成者。 1 2 .如申猜專利範画第6項所述之樹脂封裝型半導 體裝匿，其中，上述複數之薄厚部中之至少一薄厚部由上 述導嫌之其中一方之面的窪下部所形成，而剩下之上述薄 厚部由上述導繚之另一面的窪下部所形成者。 經濟部中央棣準局貝工消費合作社印製 1 3.如申請專利範第1項所述之樹脂封裝型半導 體裝置，其中，作爲上述元件載置構件使用高散热性構件 者0 1 4 .如申請專利範園第7項所述之樹脂封裝型半導 饞裝置，其中，作爲上述元件載置構件使用高散熱性梅件 者。 1 5.如申請專利範園第1 2項所述之樹脂封裝型半 表‘ft尺度遑用中國_家橾率（CNS ) A4«t格（210X297公釐）-3〇 - 309649 A8 B8 C8 D8 六、申請專利範園 導儀[裝置，其中，作爲上述元件載置構件使用离敝熱性構 件考。 . 16.如申請專利範圔第1項所述之樹脂封裝型半導 II裝置，其中，在繡上述半導儘元件而從上述股置面以 懸於其上之狀想下，設有作爲共用導線之框導線者。 17. 如申請專利範圔第12項所述之樹脂封裝型半 導體裝置，其中，在·繞上述半導酱元件而從上述設置面 以懸於其上之狀鰾下，設有作爲共用導綠之框導線者。者 0 18. 如申請專利範園第15項所述之榭脂封裝型半 導镰裝置，其中，在·繡上述半導酱元件而從上述設置面 以懸於其上之狀態下，設有作爲共用導嫌之框導練者。 19. 如申請專利範園第1項至第18項中任何一項 所述之樹脂封裝型半導饈裝置，其中，上述導線係在從與 上述導嫌支持部之黏接位置外側向與該導線支持部之黏接 面之方向彎曲之狀觴，封裝在上述樹脂封裝者。 2 0 . —種樹脂封裝型半導艚裝置之製造方法，其特 徴爲：包括 在元件載置構件之設置面安裝半導體元件的過程，及 在上述設置面上位於避開上述半導饞元件之領域配設 絕緣性之導鎳支持部的過程，及 將複數導線黏接於上述導線支持部上而面定在上述元 件載置構件的過程，及 藉蠊接合手段電氣方式地連接所定部位的遢程，及 本紙張尺度適用中國國家操率（CNS > A4规格（210X297公釐> -μ — ^-1裝 訂 | 咸 (請先S讀背面之注意事項再填寫本頁) 經濟部中央梂準局貞工消费合作社印裝 A8 B8 309649 六、申請專利範圍 將藉上述過程所得到之中間梅件配置於第一棋具上的 過程，及 將從上述中間構件之上述導繚支持部向外側突出的上 述導繚之一部分，藉第二棋具推屋向與上述支持部黏接面 方向推屋的過程，及 在上述第一及第二棋異內，以樹脂封裝上述中《構件 而形成樹脂封裝的過程等： 上述導線係至少在上述棋異與上述黏捿位置之閜，形 成有薄厚部者。 2 1 .如申請專利範園第2 0項所述之樹儺封裝型半 導镰裝置之製造方法，其中，從上述導綠支持部向外側突 出的上述導嫌之一部分，係在從上述第一棋具以懸在其上 之狀態配置在上述第一棋具上，並藉上述第一模具推彎者 {請先閲讀背面之注$項再填寫本頁) 裝 訂 線 經濟部中央搞準局貝工消費合作社印製 本紙張尺度逋用中國國家標準（匸阽）八4規格（2丨0><297公釐）-32-
TW084113958A 1995-03-17 1995-12-27 TW309649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8651695 1995-03-17
JP34532895A JP3309686B2 (ja) 1995-03-17 1995-12-07 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW309649B true TW309649B (zh) 1997-07-01

Family

ID=26427621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084113958A TW309649B (zh) 1995-03-17 1995-12-27

Country Status (9)

Country Link
US (1) US5777380A (zh)
EP (1) EP0732744B1 (zh)
JP (1) JP3309686B2 (zh)
KR (1) KR100359399B1 (zh)
CN (2) CN1288748C (zh)
DE (1) DE69628964T2 (zh)
HK (1) HK1013734A1 (zh)
SG (1) SG54260A1 (zh)
TW (1) TW309649B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US5981987A (en) 1997-12-02 1999-11-09 Nurlogic Design, Inc. Power ground metallization routing in a semiconductor device
US6570247B1 (en) * 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
SG102638A1 (en) * 2000-09-15 2004-03-26 Samsung Techwin Co Ltd Lead frame, semiconductor package having the same, and semiconductor package manufacturing method
JP3849978B2 (ja) * 2002-06-10 2006-11-22 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20100104590A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 리드 프레임 및 이를 갖는 반도체 패키지
JP6015963B2 (ja) * 2011-12-22 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体パッケージ、その製造方法及び金型
CN104508845B (zh) * 2012-07-30 2018-05-04 亮锐控股有限公司 经强化的led封装及为此的方法
CN104992934B (zh) * 2015-05-29 2018-01-09 株洲南车时代电气股份有限公司 功率半导体器件子模组
JP2017199803A (ja) 2016-04-27 2017-11-02 日立マクセル株式会社 三次元成形回路部品
JP6745442B2 (ja) * 2016-10-28 2020-08-26 パナソニックＩｐマネジメント株式会社 配線一体型樹脂パイプの製造方法
US10431526B2 (en) * 2017-10-09 2019-10-01 Cree, Inc. Rivetless lead fastening for a semiconductor package

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL280148A (zh) * 1961-06-26
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS54124678A (en) * 1978-03-20 1979-09-27 Nec Corp Lead frame
JPS56122134A (en) * 1980-02-29 1981-09-25 Toshiba Corp Resin-sealed type semiconductor device
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
DE3578830D1 (de) * 1984-06-14 1990-08-30 Advanced Micro Devices Inc Mehrschicht-waermesenkpackung fuer integrierte schaltung.
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US4684975A (en) * 1985-12-16 1987-08-04 National Semiconductor Corporation Molded semiconductor package having improved heat dissipation
JPS62254456A (ja) * 1986-04-26 1987-11-06 Yamada Seisakusho:Kk リ−ドフレ−ム
JPS63179557A (ja) * 1987-01-20 1988-07-23 Nec Corp 半導体装置用リ−ドフレ−ム
JPS63240053A (ja) * 1987-03-27 1988-10-05 Mitsubishi Electric Corp 半導体装置
US4942497A (en) * 1987-07-24 1990-07-17 Nec Corporation Cooling structure for heat generating electronic components mounted on a substrate
JPS6466351A (en) * 1987-09-07 1989-03-13 Naka Tech Lab Nonslip blank for building
JP2532041B2 (ja) * 1987-10-05 1996-09-11 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JPH01207939A (ja) * 1988-02-16 1989-08-21 Seiko Epson Corp 集積回路装置組立テープ
JPH0218955A (ja) * 1988-07-07 1990-01-23 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH0286155A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd リードフレーム
JPH0290662A (ja) * 1988-09-28 1990-03-30 Hitachi Cable Ltd リードフレームのインナーリード
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
JPH0719876B2 (ja) * 1989-12-04 1995-03-06 株式会社東芝 半導体装置
JP2528192B2 (ja) * 1990-01-12 1996-08-28 株式会社三井ハイテック 半導体装置
JP2517691B2 (ja) * 1990-01-29 1996-07-24 三菱電機株式会社 半導体装置及びその製造方法
JP2850462B2 (ja) * 1990-03-29 1999-01-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JPH0410558A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 放熱体付き半導体装置
JPH0411758A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置
JPH0427145A (ja) * 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
JP2983620B2 (ja) * 1990-07-20 1999-11-29 株式会社日立製作所 半導体装置及びその製造方法
JP3047986B2 (ja) * 1990-07-25 2000-06-05 株式会社日立製作所 半導体装置
JP2725448B2 (ja) * 1990-08-01 1998-03-11 三菱電機株式会社 半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
JPH04158556A (ja) * 1990-10-22 1992-06-01 Toshiba Corp 樹脂封止型半導体装置
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
JP2841854B2 (ja) * 1990-11-29 1998-12-24 セイコーエプソン株式会社 半導体装置
JP2777036B2 (ja) * 1993-01-14 1998-07-16 松下電工株式会社 プリント配線板への端子の接続方法
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JPH04316357A (ja) * 1991-04-15 1992-11-06 Sony Corp 樹脂封止型半導体装置
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JPH05109928A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp 樹脂封止型半導体装置用リードフレームおよびこれを用いた樹脂封止型半導体装置
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JPH05190719A (ja) * 1992-01-07 1993-07-30 Mitsui High Tec Inc 多ピンリードフレームの製造方法
JPH05211262A (ja) * 1992-01-08 1993-08-20 Nec Corp 樹脂封止型半導体装置
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH06224363A (ja) * 1993-01-21 1994-08-12 Mitsui High Tec Inc 半導体装置およびその製造方法
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge

Also Published As

Publication number Publication date
HK1013734A1 (en) 1999-09-03
EP0732744B1 (en) 2003-07-09
JP3309686B2 (ja) 2002-07-29
JPH08321521A (ja) 1996-12-03
CN1574312A (zh) 2005-02-02
US5777380A (en) 1998-07-07
CN1288748C (zh) 2006-12-06
KR960036007A (ko) 1996-10-28
KR100359399B1 (ko) 2003-01-10
EP0732744A3 (en) 1997-08-27
EP0732744A2 (en) 1996-09-18
DE69628964D1 (de) 2003-08-14
CN1138303C (zh) 2004-02-11
CN1140901A (zh) 1997-01-22
DE69628964T2 (de) 2004-05-27
SG54260A1 (en) 1998-11-16

Similar Documents

Publication Publication Date Title
TW309649B (zh)
US8159055B2 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
TW293940B (zh)
TWI381499B (zh) 具有增強型散熱特性之半導體封裝結構
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
JP3664766B2 (ja) プリント配線板装置
JP6665926B2 (ja) 半導体装置および半導体装置の製造方法
JPH06236946A (ja) ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス
TWI764526B (zh) 半導體封裝結構
TW417220B (en) Packaging structure and method of semiconductor chip
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
TWI227051B (en) Exposed pad module integrated a passive device therein
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
TW200416989A (en) Semiconductor device and method therefor
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN107305879A (zh) 半导体器件及相应的方法
JP3772744B2 (ja) リードフレーム組立体及びそれを使用した半導体装置
JP2004349300A (ja) 半導体装置及びその製造方法
JP3627949B2 (ja) 半導体装置およびその製造方法
US20030122224A1 (en) Lead frame with dual thin film coated on inner lead terminal
JP2663860B2 (ja) 樹脂封止型半導体装置
TW200511526A (en) Chip structure
TWI232706B (en) Manufacturing method of mounting substrate and manufacturing method of circuit device
TWI224839B (en) Semiconductor chip package and method of manufacturing lead frame therefor
JP3257464B2 (ja) 発光表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees