JP3627949B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3627949B2 JP3627949B2 JP07678097A JP7678097A JP3627949B2 JP 3627949 B2 JP3627949 B2 JP 3627949B2 JP 07678097 A JP07678097 A JP 07678097A JP 7678097 A JP7678097 A JP 7678097A JP 3627949 B2 JP3627949 B2 JP 3627949B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive tape
- insulating adhesive
- conductive
- electrode pads
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002390 adhesive tape Substances 0.000 claims description 108
- 239000000853 adhesive Substances 0.000 claims description 72
- 230000001070 adhesive effect Effects 0.000 claims description 72
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 4
- 239000011888 foil Substances 0.000 claims 3
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000011889 copper foil Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 229910052774 Proactinium Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 229910052745 lead Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 229920001169 thermoplastic Polymers 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 239000004416 thermosoftening plastic Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子上に配置される複数の電極パッドのうち共通の信号を取り扱うものを導通させる共通ラインを備えた半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
図6は従来例を説明する概略図(その1)である。この半導体装置はLOC(Lead On Chip)構造から成るものであり、チップ状の半導体素子1と、半導体素子1上に絶縁性テープTを介して接続される複数のリードLおよび共通ライン2a’、2b’と、半導体素子1上に設けられた複数の電極パッドとを備えている。
【0003】
また、複数の電極パッドのうち、電源供給用の電極パッドP1と共通ライン2a’とがボンディングワイヤーWにより接続され、また接地用の電極パッドP2と共通ライン2b’とがボンディングワイヤーWにより接続されている。この接続によって、共通ライン2a’は電源供給ライン、共通ライン2b’は接地ラインとなる。
【0004】
さらに、電極パッドPa、Pbは電源供給ラインである共通ライン2a’とボンディングワイヤーWによって接続され、また電極パッドPc、Pd、Pe、Pfは接地ラインである共通ライン2b’とボンディングワイヤーWによって接続されている。なお、その他の電極パッドはリードLと直接ボンディングワイヤーWによって接続されている。
【0005】
近年の半導体装置では、半導体素子1の微細化に伴い内部配線が非常に細くなってきている。このため、電源供給用の電極パッドP1や接地用の電極パッドP2との接続を半導体素子1内で行うと、電圧降下による特性劣化を招くため、共通ライン2a’、2b’を用いた電気的配線を行うようにしている。
【0006】
【発明が解決しようとする課題】
しかしながら、このような半導体装置には次のような問題がある。すなわち、図7(a)に示すように、電極パッドPとリードLとをボンディングワイヤーWにて配線する際、共通ライン2a’、2b’との接触を避けるため、十分な隙間Hを設けて引き回す必要がある。
【0007】
通常、共通ライン2a’、2b’はリードLと一体的なリードフレームとして形成されており、その厚さは約150μm程度となっている。このため、共通ライン2a’、2b’との接触を避けるためにボンディングワイヤーWのループ高さを400μm以上とる必要がある。
【0008】
このようにループを高くすると、図7(b)に示すような薄型のパッケージPKを形成しようとした場合、そのパッケージPKからボンディングワイヤーが露出してしまうという不都合が生じる。
【0009】
【課題を解決するための手段】
本発明はこのような課題を解決するために成された半導体装置およびその製造方法である。すなわち、本発明は、半導体素子上に設けられた複数の電極パッドと、それぞれ複数の電極パッドの対応するものとワイヤを介して接続される複数のリードと、半導体素子上に配置され、複数の電極パッドのうち対応するいくつかを電気的に接続させる共通ラインとを有する半導体装置であり、共通ラインとして、少なくとも表面に絶縁部材が設けられ、さらに電源用ラインと接地用ラインとを有し、電源用ラインと接地用ラインとがそれぞれ独立して構成されているとともに、最上層が絶縁層となるように導電層と絶縁層とが交互に配置された多層構造を有し、電源用ラインと接地用ラインとが互いに異なる層となる導電層を用いているものである。
【0010】
また、半導体素子上に設けられ複数の電極パッドを避けるよう第1の絶縁性接着テープを貼り付ける工程と、半導体素子における共通の信号を取り扱う電極パッドと導通する状態で第1の絶縁性接着テープ上に導電性接着剤を積層する工程と、導電性接着剤の表面を覆う状態で第2の絶縁性接着テープを積層する工程と、導電性接着剤および第2の絶縁性接着テープが積層されていない電極パッドから外部との信号入出力を行うリードとをボンディングワイヤーで接続するにあたり、第2の絶縁性接着テープをまたぐとともに第2の絶縁性接着テープと接触する状態で引き回して接続する工程とを備えている半導体装置の製造方法でもある。
【0011】
本発明の半導体装置では、半導体素子上に配置された複数の電極パッドのうち共通の信号を取り扱うものを導通させる共通ラインとして、少なくとも表面に絶縁部材が設けられ、さらに電源用ラインと接地用ラインとを有し、電源用ラインと接地用ラインとがそれぞれ独立して構成されているとともに、最上層が絶縁層となるように導電層と絶縁層とが交互に配置された多層構造を有し、電源用ラインと接地用ラインとが互いに異なる層となる導電層を用いているため、共通ラインをまたぐ状態で配線されるボンディングワイヤーが接触しても最上層の絶縁層によって電気的な接続が成されないことになる。つまり、ボンディングワイヤーと共通ラインとの電気的な接触を考慮する必要がなくなり、ボンディングワイヤーのループを低くできるようになる。
【0012】
また、本発明の半導体装置の製造方法では、半導体素子上の複数の電極パッドを避けるように貼り付けた第1の絶縁性接着テープの上に共通の信号を取り扱う電極パッドと導通する状態で導電性接着剤を積層し、その導電性接着剤の表面を覆う状態で第2の絶縁性接着テープを積層していることから、絶縁部材で挟まれた導電性接着剤を共通ラインとして使用できるようになる。さらに、この第2の絶縁性接着テープをまたぐとともに第2の絶縁性接着テープと接触する状態でボンディングワイヤーを引き回すことにより、ボンディングワイヤーを第2の絶縁性接着テープによって支えることができるようになる。
【0013】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法における実施の形態を図に基づいて説明する。図1は第1実施形態を説明する概略図である。すなわち、図1(a)の概略平面図に示すように、第1実施形態における半導体装置は、LOC構造から成るものであり、チップ上の半導体素子1と、半導体素子1の基板1a上に絶縁性テープTを介して接続される複数のリードLと、基板1a上に設けられた複数の電極パッドのうち共通の信号を取り扱うものを導通する共通ライン2a、2bと、電極パッドとリードLとを配線するボンディングワイヤーWとを備えている。
【0014】
この半導体装置では、共通ライン2aが電源供給用のパッドP1と導通して電源供給ラインとなり、共通ライン2bが接地用の電極パッドP2と導通して接地ラインとなっている。
【0015】
また、この共通ライン2aは、電源の供給を受ける電極パッドPa、Pbとも導通し、共通ライン2bは、接地となる電極パッドPc、Pd、Pe、Pfとも導通している。なお、他の電極パッドは共通ライン2a、2bをまたぐボンディングワイヤーWによってリードLと接続されている。
【0016】
図1(b)は図1(a)におけるA部拡大図、図1(c)は図1(b)におけるB−B線矢視断面図である。このように、第1実施形態における共通ライン2a、2bは3層構造となっている。すなわち、最下層として第1絶縁性接着テープ21、中間層として導電性接着剤22、最上層として第2絶縁性接着テープ23が積層されている。なお、図1(b)では、最下層の第1絶縁性接着テープ21上に導電性接着剤22が形成された状態のみを示している。
【0017】
第1絶縁性接着テープ21は、熱可塑性接着剤の付されたテープであり、基板1a上において共通ライン2a、2bとして接触を得る電極パッド上に孔が開けられた形状で貼り付けられている。また、導電性接着剤22は熱硬化性の接着剤であり、第1絶縁性接着テープ21の孔に入って電極パッドとの接触が成されている。また、第2絶縁性接着テープ23は少なくとも導電性接着剤22の表面を覆う状態で貼り付けられており、第1絶縁性接着テープ21と同様に、熱可塑性接着剤の付されたテープである。
【0018】
例えば、電源供給用となる共通ライン2aでは、下層の第1絶縁性接着テープ21における電極パッドP1、電極パッドPa、Pbの上に孔が形成されており、導電性接着剤22がこの孔に入り込むとともに第1絶縁性接着テープ21上に塗布されることで電源を得るための導通ラインを構成している。また、この導電性接着剤22の少なくとも表面に第2絶縁性接着テープが被着することで、導電性接着剤22とボンディングワイヤーWとの絶縁を図っている。
【0019】
また、接地用となる共通ライン2bでは、下層の第1絶縁性接着テープ21における電極パッドP2、電極パッドPc、Pd、Pe、Pfの上に孔が形成されており、導電性接着剤22がこの孔に入り込むとともに第1絶縁性接着テープ21上に塗布されることで接地を得るための導通ラインを構成している。この導電性接着剤22の少なくとも表面に第2絶縁性接着テープが被着することで、導電性接着剤22とボンディングワイヤーWとの絶縁を図っている。
【0020】
各共通ライン2a、2bの厚さは45〜50μm程度(第1絶縁性接着テープ21、第2絶縁性接着テープ23が約20μm厚、導電性接着剤22が約5μm厚)であり、このような厚さによって上をまたぐボンディングワイヤーWのループ高さを従来よりも低くできるとともに、ボンディングワイヤーWが共通ライン2a、2bと接触しても、表面に形成された第2絶縁性接着テープ23によって短絡しないようになっている。
【0021】
次に、この半導体装置の製造方法を説明する。先ず、半導体素子1の電源信号を取り扱う電極パッドP1、Pa、Pbの上に孔を開けた状態で第1絶縁性接着テープ21を加熱および加圧によって接着し、接地信号を取り扱う電極パッドP2、Pc、Pd、Pe、Pfの上に孔を開けた状態で第1絶縁性接着テープ21を加熱および加圧によって接着した後、各々の第1絶縁性接着テープ21上でその孔に入り込むように導電性接着剤22を塗布する。この際、導電性接着剤22は第1絶縁性接着テープ21より細い幅で塗布する。
【0022】
図2は導電性接着剤の塗布を説明する概略断面図である。図2(a)はディスペンサDを使用する例であり、半導体素子1上の第1絶縁性接着テープ(図示せず)の上にディスペンサDの先端から導電性接着剤22を吐出させながら移動することで所望位置へ塗布していく。
【0023】
図2(b)はスタンパSTを用いる例であり、スタンパSTの下面に取り付けられた所定形状の導電性接着剤22をスタンピングによって半導体素子1の第1絶縁性接着テープ(図示せず)上へ積層する。
【0024】
また、図2(c)はスクリーン印刷による例であり、半導体素子1上にスクリーンSKを配置し、その上に塗布した導電性接着剤22をスキージKによって延ばすことでスクリーンSKに設けた所定形状の孔から半導体素子1の第1絶縁性接着テープ(図示せず)上へ導電性接着剤22を積層できるようになる。
【0025】
いずれかの方法によって導電性接着剤22を塗布した後は、この導電性接着剤22が十分隠れるように第2絶縁性接着テープを貼り付ける。その後、所定の温度に加熱することによって導電性接着剤22を熱硬化させ、3層構造の共通ライン2a、2bを形成する。
【0026】
次に、共通ライン2a、2bが接続されていない電極パッドとリードLとをボンディングワイヤーWによって配線する。この際、ボンディングワイヤーWは共通ライン2a、2bをまたぐとともに共通ライン2a、2bの表面にある第2絶縁性接着テープ23に接触して支えられる状態となる。これによってボンディングワイヤーWの低ループ化とともに十分な形状保持性を得ることになる。
【0027】
このボンディングワイヤーWの接続を行った後は、半導体素子1の全体をモールド樹脂(図示せず)によって封止し、パッケージ化を図る。本実施形態では、ボンディングワイヤーWのループを従来より低くできることから、モールド樹脂の厚さも薄くすることができようになる。
【0028】
なお、上記製造方法において、第1絶縁性接着テープ21を半導体素子1の形成後(分割後)に行うよう説明したが、半導体素子1への分割前にウエハ状態において予め貼り付けておいてもよい。
【0029】
次に本発明の第2実施形態を説明する。図2は第2実施形態を説明する概略図であり、(a)は概略平面図、(b)は(a)のA部拡大図、(c)は(b)のB’−B’線矢視断面図である。
【0030】
すなわち、図2(a)に示すように、第2実施形態における半導体装置は、LOC構造から成るものであり、チップ上の半導体素子1と、半導体素子1の基板1a上に絶縁性テープTを介して接続される複数のリードLと、基板1a上に設けられた複数の電極パッドのうち共通の信号を取り扱うものを導通する共通ライン2a、2bと、電極パッドとリードLとを配線するボンディングワイヤーWとを備えている。
【0031】
また、第2実施形態では、電源の供給を受ける電極パッドPa、Pbと導通する共通ライン2aおよび接地となる電極パッドPc、Pd、Pe、Pfと導通する共通ライン2bとが、各々3層構造(第1絶縁性接着テープ21、銅箔22a、第2絶縁性接着テープ22)となっており、その銅箔22aと電極パッドとが金属バンプBPを介して接続されている(図2(a)、(b)参照)。なお、図2(b)では、最下層の第1絶縁性接着テープ21上に銅箔22aが形成された状態のみを示している。
【0032】
第1絶縁性接着テープ21は、熱硬化性接着剤の付されたテープであり、基板1a上において共通ライン2a、2bとして接触を得る電極パッド上に孔が開けられた形状で貼り付けられている。また、この第1絶縁性接着テープ21の上には、その孔に配置された金属バンプBPを介して銅箔22aが積層されている。また、第2絶縁性接着テープ23は少なくとも銅箔22aの表面を覆う状態で貼り付けられており、第1絶縁性接着テープ21と同様に、熱硬化性接着剤の付されたテープである。
【0033】
この電源供給用となる共通ライン2aでは、下層の第1絶縁性接着テープ21における電極パッドP1、電極パッドPa、Pbの上に孔が形成されており、この孔に配置された金属バンプBPを介して銅箔22aが貼り付けられて電源を得るための導通ラインを構成している。また、この銅箔22aの少なくとも表面に第2絶縁性接着テープが被着することで、銅箔22aとボンディングワイヤーWとの絶縁を図っている。
【0034】
また、接地用となる共通ライン2bでは、下層の第1絶縁性接着テープ21における電極パッドP2、電極パッドPc、Pd、Pe、Pfの上に孔が形成されており、この孔に配置された金属バンプBPを介して銅箔22aが貼り付けられて接地を得るための導通ラインを構成している。この銅箔22aの少なくとも表面に第2導電性接着テープが被着することで、銅箔22aとボンディングワイヤーWとの絶縁を図っている。
【0035】
各共通ライン2a、2bの厚さは45〜50μm程度(第1絶縁性接着テープ21、第2絶縁性接着テープ23が約20μm厚、銅箔22aが約5μm厚)であり、この厚さによって上をまたぐボンディングワイヤーWのループ高さを従来よりも低くできるとともに、ボンディングワイヤーWが共通ライン2a、2bと接触しても、表面に形成された第2絶縁性接着テープ23によって短絡しないようになっている。
【0036】
次に、この半導体装置の製造方法を説明する。先ず、熱硬化性接着剤がその上面、下面に付された第1絶縁性接着テープ21を基板1a上に加熱および加圧によって貼り付ける。共通ライン2aの場合には、電源信号を取り扱う電極パッドP1、Pa、Pbの上に孔を開けた形状、共通ライン2bの場合には、接地信号を取り扱う電極パッドP2、Pc、Pd、Pe、Pfの上に孔を開けた形状の第1絶縁性接着テープ21を被着する。なお、この孔内における各電極パッド上には金属バンプBPが配置されているものとする。
【0037】
次に、この第1絶縁性接着テープ21の上に銅箔22aを加圧によって接着し、この銅箔22aの上に、下面に熱硬化性接着剤の付された第2絶縁性接着テープ23を加圧によって接着する。銅箔22aは第1絶縁性接着テープ21および第2絶縁性接着テープ23の幅より細い幅のものを接着する。
【0038】
その後、第2絶縁性接着テープ23の上から加熱および加圧を加える。これによって、銅箔22aと金属バンプBPとが接触する状態となる。そして、この状態で半導体素子1を加熱する。この加熱によって第1絶縁性接着テープ21および第2絶縁性接着テープ23に付された熱硬化性接着剤が硬化収縮し、銅箔22aと金属バンプBPとが互いに強い力で接触するようになる。
【0039】
次に、共通ライン2a、2bが接続されていない電極パッドとリードLとをボンディングワイヤーWによって配線する。この際、ボンディングワイヤーWは共通ライン2a、2bをまたぐとともに共通ライン2a、2bの表面にある第2絶縁性接着テープ23に接触して支えられる状態となる。これによってボンディングワイヤーWの低ループ化とともに十分な形状保持性を得ることになる。
【0040】
このボンディングワイヤーWの接続を行った後は、半導体素子1の全体をモールド樹脂(図示せず)によって封止し、パッケージ化を図る。本実施形態では、ボンディングワイヤーWのループを従来より低くできることから、モールド樹脂の厚さも薄くすることができようになる。
【0041】
さらに、第2実施形態では、共通ライン2a、2bの導通部分として銅箔22aを使用していることから、低抵抗な導通ラインを構成して電気的特性の向上を図ることが可能となる。
【0042】
次に本発明の第3実施形態を説明する。図4は第3実施形態を説明する概略図(その1)であり、(a)は概略平面図、(b)は(a)のC部拡大図である。また、図5は第3実施形態を説明する概略図(その2)であり、(a)は第1導電性接着剤の形状、(b)は図4(b)におけるD−D線矢視断面図、(c)はパッケージ状態を示す概略断面図である。
【0043】
すなわち、図4(a)に示すように、第3実施形態における半導体装置は、LOC構造から成るものであり、チップ上の半導体素子1と、半導体素子1の基板1a上に絶縁性テープTを介して接続される複数のリードLと、基板1a上に設けられた複数の電極パッドのうち共通の信号を取り扱うものを導通する共通ライン2a、2bと、電極パッドとリードLとを配線するボンディングワイヤーWとを備えている。
【0044】
特に、第3実施形態では、電源の供給を受ける電極パッドPa、Pbと導通する導通ラインおよび接地となる電極パッドPc、Pd、Pe、Pfと導通する導通ラインが5層構造で構成されている点に特徴がある。
【0045】
図4(b)および図5(b)に示すように、5層構造としては、最下層の第1絶縁性接着テープ21、下層側の第1導電性接着剤22、中間層となる第2絶縁性接着テープ23、上層側の第2導電性接着剤24、最上層の第3絶縁性接着テープ25の順に積層された構成となっている。
【0046】
第1絶縁性接着テープ21は熱可塑性接着剤の付されたテープであり、電源供給のための電極パッド(その電極パッドと導通する他の電極パッドも含む。以下同様。)および接地用の電極パッド(その電極パッドと導通する他の電極パッドも含む。以下同様。)の上に各々孔が開けられた形状で貼り付けられている。
【0047】
また、第1導電性接着剤22は、電源供給のための電極パッド(例えば、電極パッドPa)の位置に設けられた第1絶縁性接着テープ21の孔に入り込むとともに、その他の電極パッドPの位置を避けるように塗布されている(図5(a)参照)。
【0048】
また、第2絶縁性接着テープ23は、熱可塑性接着剤の付されたテープであり、第1導電性接着剤22の表面を覆う状態で貼り付けられている。なお、この第2絶縁性接着テープ23における接地用の電極パッドおよびその他(電源供給用でも接地用でもない電極パッド)と対応する部分には孔が形成されている。
【0049】
第2導電性接着剤24は、接地用の電極パッド(例えば、電極パッドPa)の位置に設けられた第2絶縁性接着テープ23の孔に入り込むとともに、その他(電源供給用でも接地用でもない電極パッド)の電極パッドPの位置を避けるように塗布されている。
【0050】
また、第3絶縁性接着テープ25は、熱可塑性接着剤の付されたテープであり、第2導電性接着剤24の表面を覆う状態で貼り付けられている。この第3絶縁性接着テープ23における電源供給用でも接地用でもない電極パッドと対応する部分には孔が形成されている。
【0051】
したがって、この5層の共通ラインにおいては、下層側となる第1導電性接着剤22によって電源供給用の導通ラインが構成され、上層側となる第2導電性接着剤24によって接地用の導通ラインが構成されている。また、第1導電性接着剤22と第2導電性接着剤24とが積層構造となっていることで、各々電極パッドの両側を通過する形状となっている。
【0052】
また、共通ライン2における電源供給用でも接地用でもない電極パッドの上方には孔が形成されることになり、この孔においてボンディングワイヤーWを接続し、リードLとの配線を行うようにしている。
【0053】
この共通ライン2の表面に第3絶縁性接着テープ25が貼り付けられていることで、ボンディングワイヤーWが接触しても第1導電性接着剤22および第2導電性接着剤24との短絡を避けることが可能となる。
【0054】
次に、この半導体装置の製造方法を説明する。先ず、各電極パッドの上に孔を開けた形状の第1絶縁性接着テープ21を加熱および加圧によって接着する。
【0055】
次に、この第1絶縁性接着テープ21の上に第1導電性接着剤22を塗布する。第1導電性接着剤22は、電源信号を取り扱う電極パッドP1、Pa、Pbの上の孔にのみ入り込むとともに、各電極パッドの両脇を通過する形状(図5(a)参照)で塗布する。第1導電性接着剤22の塗布は、第1実施形態と同様、図2(a)〜(c)に示すいずれがの方法を用いる。
【0056】
次いで、第1導電性接着剤22の上に第2絶縁性接着テープ23を加熱および加圧によって接着する。なお、この第2絶縁性接着テープ23における接地用の電極パッドP2、Pc、Pd、Pe、Pfおよびそれ以外の電極パッド(電源供給用でも接地用でもない電極パッド)の上には孔が設けられている。
【0057】
次に、第2絶縁性接着テープ23の上に第2導電性接着剤24を塗布する。第2導電性接着剤24は、接地信号を取り扱う電極パッドP2、Pc、Pd、Pe、Pfの上の孔にのみ入り込むとともに、各電極パッドの両脇を通過する形状で塗布する。第2導電性接着剤24の塗布は、第1導電性接着剤22と同様、図2(a)〜(c)に示すいずれがの方法を用いる。
【0058】
第2導電性接着剤24を塗布した後は、その上に第3絶縁性接着テープ25を加熱および加圧によって接着する。第3絶縁性接着テープ25は第2導電性接着剤24を覆う状態となる。なお、第3導電性接着テープ25における電源供給用でも接地用でもない電極パッドの上には孔が開けられている。
【0059】
5層構造の共通ライン2を積層形成した後は、半導体素子1を加熱する。この加熱によって熱可塑性接着剤が硬化し、各層が接合する状態となる。
【0060】
次に、共通ライン2の接続されていない電極パッドとリードLとをボンディングワイヤーWによって配線する。この際、ボンディングワイヤーWは共通ライン2をまたぐとともに共通ライン2の表面にある第3絶縁性接着テープ25に接触して支えられる状態となる。これによってボンディングワイヤーWの低ループ化とともに十分な形状保持性を備えることになる。
【0061】
このボンディングワイヤーWの接続を行った後は、図5(c)に示すように、半導体素子1の全体をモールド樹脂によって封止し、パッケージPKを構成する。本実施形態では、ボンディングワイヤーWのループを従来より低くできることから、パッケージPKの厚さを図中二点鎖線で示す厚さまで薄くすることができようになる。
【0062】
第3実施形態では、共通ライン2を5層構造とすることによって、独立した導通ラインを各々電極パッドの両脇を通過する形状にすることができ、全体の幅(接着面積)を大きくすることができる。これによって、各層の接合力を大きくでき信頼性の向上を図ることが可能となる。特に、この効果は各電極パッドのピッチがた小さくなればなるほど顕著に現れることになる。
【0063】
なお、上記説明したいずれの実施形態でも、共通ラインとして電源供給のための電源用ライン、接地用の接地用ラインを例にしたが、本発明はこれに限定されず、共通の信号を取り扱う複数の電極パッドを導通するためのラインを共通ラインとしてもよい。すなわち、半導体素子1の内部にあるアルミニウム配線等をこの共通ラインとして適用することも可能である。
【0064】
また、共通ラインとボンディングワイヤーWとを接触させるにあたり、ンディングワイヤーWを多角形的(例えば、台形)に引回し、その上辺と対応する略水平となった部分において共通ラインとの線接触を図るようにすれば、的確な支持を行うことが可能となる。
【0065】
【発明の効果】
以上説明したように、本発明の半導体装置およびその製造方法によれば次のような効果がある。すなわち、共通ラインをまたぐ状態でボンディングワイヤーを接続する場合にも、共通ラインとボンディングワイヤーとの電気的な接触を考慮する必要がなくなり、ボンディングワイヤーのループを低くすることが可能となる。これによって、半導体装置のパッケージを薄型化することが可能となる。
【0066】
また、ボンディングワイヤーを引き回す際に共通ラインの表面に被着した絶縁性接着テープと接触させることで、ボンディングワイヤーを支持することが可能となり、ボンディングワイヤーの倒れや変形を抑制して信頼性の高い半導体装置を提供できるようになる。
【図面の簡単な説明】
【図1】第1実施形態を説明する概略図である。
【図2】導電性接着剤の塗布を説明する概略断面図である。
【図3】第2実施形態を説明する概略図である。
【図4】第3実施形態を説明する概略図(その1)である。
【図5】第3実施形態を説明する概略図(その2)である。
【図6】従来例を説明する概略図(その1)である。
【図7】従来例を説明する概略図(その2)である。
【符号の説明】
1 半導体素子
2a、2b 共通ライン
21 第1絶縁性接着テープ
22 第1導電性接着剤
22a 銅箔
23 第2絶縁性接着テープ
24 第2導電性接着剤
25 第3絶縁性接着テープ
BP 金属バンプ
L リード
P 電極パッド
T 絶縁性テープ
W ボンディングワイヤー
Claims (10)
- 半導体素子上に設けられた複数の電極パッドと、それぞれ該複数の電極パッドの対応するものとワイヤを介して接続される複数のリードと、前記半導体素子上に配置され、前記複数の電極パッドのうち対応するいくつかを電気的に接続させる共通ラインとを有する半導体装置において、
前記共通ラインは、少なくとも表面に絶縁部材が設けられ、さらに電源用ラインと接地用ラインとを有し、該電源用ラインと該接地用ラインとがそれぞれ独立して構成されているとともに、最上層が絶縁層となるように導電層と絶縁層とが交互に配置された多層構造を有し、前記電源用ラインと前記接地用ラインとが互いに異なる層となる前記導電層を用いている
ことを特徴とする半導体装置。 - 前記接地ラインに用いられる導電層は前記電源用ラインに用いられる導電層より上層に位置する
ことを特徴とする請求項1記載の半導体装置。 - 前記絶縁層は絶縁性の接着テープで構成されている
ことを特徴とする請求項1または2に記載の半導体装置。 - 前記導電層は銅から構成されるものである
ことを特徴とする請求項1〜3のうちいずれか1つに記載の半導体装置。 - 前記複数の電極パッドは前記共通ラインに並行して配置され、前記共通ラインは、該共通ラインと接続される電極パッド上を覆う突出部を有する
ことを特徴とする請求項1〜4のいずれか1つに記載の半導体装置。 - 前記複数の電極パッドは整列配置され、前記共通ラインは、前記複数の電極パッドのうち前記リードとワイヤにて接続される電極パッドが露出するように孔が設けられ、該整列配置された複数の電極パッドの両脇を通過するように配置されている
ことを特徴とする請求項1〜5のいずれか1つに記載の半導体装置。 - 前記電極パッドの対応するいくつかと前記共通ラインとの電気的な接続として金属バンプを用いる
ことを特徴とする請求項1〜6のいずれか1つに記載の半導体装置。 - 半導体素子上に設けられ複数の電極パッドを避けるよう第1の絶縁性接着テープを貼り付ける工程と、
前記半導体素子における共通の信号を取り扱う電極パッドと導通する状態で前記第1の絶縁性接着テープ上に導電性接着剤を積層する工程と、
前記導電性接着剤の表面を覆う状態で第2の絶縁性接着テープを積層する工程と、
前記導電性接着剤および前記第2の絶縁性接着テープが積層されていない電極パッドから外部との信号入出力を行うリードとをボンディングワイヤーで接続するにあたり、該第2の絶縁性接着テープをまたぐとともに該第2の絶縁性接着テープと接触する状態で引き回して接続する工程と
を備えていることを特徴とする半導体装置の製造方法。 - 半導体素子上に設けられ複数の電極パッドを避けるよう第1の絶縁性接着テープを貼り付ける工程と、
前記半導体素子における電源信号を取り扱う電極パッドと導通する状態で前記第1の絶縁性接着テープ上に第1の導電性接着剤を積層する工程と、
前記第1の導電性接着剤の表面を覆う状態で第2の絶縁性接着テープを積層する工程と、
前記半導体素子における接地レベルとなる電極パッドと導通する状態で第2の絶縁性接着テープ上に第2の導電性接着剤を積層する工程と、
前記第2の導電性接着剤の表面を覆う状態で第3の絶縁性接着テープを積層する工程と、
前記第1の導電性接着剤、前記第2の導電性接着剤、前記第2の絶縁性接着テープおよび前記第3の絶縁性接着テープが積層されていない電極パッドから外部との信号入出力を行うリードとをボンディングワイヤーで接続するにあたり、該第3の絶縁性接着テープをまたぐとともに該第3の絶縁性接着テープと接触する状態で引き回して接続する工程と
を備えていることを特徴とする半導体装置の製造方法。 - 半導体素子上に設けられ複数の電極パッドを避けるよう第1の絶縁性接着テープを貼り付ける工程と、
前記半導体素子における共通の信号を取り扱う電極パッド上の金属バンプと導通する状態で前記第1の絶縁性接着テープ上に金属箔を積層する工程と、
前記金属箔の表面を覆う状態で第2の絶縁性接着テープを積層する工程と、
前記金属箔および前記第2の絶縁性接着テープが積層されていない電極パッドから外部との信号入出力を行うリードとをボンディングワイヤーで接続するにあたり、該第2の絶縁性接着テープをまたぐとともに該第2の絶縁性接着テープと接触する状態で引き回して接続する工程と
を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07678097A JP3627949B2 (ja) | 1997-03-28 | 1997-03-28 | 半導体装置およびその製造方法 |
TW086115366A TW392260B (en) | 1997-03-28 | 1997-10-18 | Semiconductor device and manufacture method thereof |
EP97308718A EP0867938A3 (en) | 1997-03-28 | 1997-10-30 | Semiconductor device comprising electrode pads and leads |
CNB971141134A CN1147931C (zh) | 1997-03-28 | 1997-11-28 | 半导体器件及其制造方法 |
US08/984,049 US6137166A (en) | 1997-03-28 | 1997-12-03 | Semiconductor device |
KR1019970068290A KR100366114B1 (ko) | 1997-03-28 | 1997-12-12 | 반도체장치와그의제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07678097A JP3627949B2 (ja) | 1997-03-28 | 1997-03-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10270491A JPH10270491A (ja) | 1998-10-09 |
JP3627949B2 true JP3627949B2 (ja) | 2005-03-09 |
Family
ID=13615121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07678097A Expired - Fee Related JP3627949B2 (ja) | 1997-03-28 | 1997-03-28 | 半導体装置およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6137166A (ja) |
EP (1) | EP0867938A3 (ja) |
JP (1) | JP3627949B2 (ja) |
KR (1) | KR100366114B1 (ja) |
CN (1) | CN1147931C (ja) |
TW (1) | TW392260B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100561549B1 (ko) * | 1999-10-07 | 2006-03-17 | 삼성전자주식회사 | 패드 온 칩형 반도체 패키지 |
DE10025774A1 (de) * | 2000-05-26 | 2001-12-06 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement mit Oberflächenmetallisierung |
US7626262B2 (en) * | 2006-06-14 | 2009-12-01 | Infineon Technologies Ag | Electrically conductive connection, electronic component and method for their production |
TW201205098A (en) * | 2010-07-16 | 2012-02-01 | Chroma Ate Inc | Inspection fixture for semiconductor die test maintaining flatness of carrier portion |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04348045A (ja) * | 1990-05-20 | 1992-12-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
US5227232A (en) * | 1991-01-23 | 1993-07-13 | Lim Thiam B | Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution |
JPH05114622A (ja) * | 1991-10-23 | 1993-05-07 | Hitachi Ltd | 半導体装置 |
JPH06283659A (ja) * | 1993-03-25 | 1994-10-07 | Mitsubishi Electric Corp | 半導体装置 |
JPH06286659A (ja) | 1993-03-31 | 1994-10-11 | Suzuki Motor Corp | ペダルブラケットの構造 |
-
1997
- 1997-03-28 JP JP07678097A patent/JP3627949B2/ja not_active Expired - Fee Related
- 1997-10-18 TW TW086115366A patent/TW392260B/zh not_active IP Right Cessation
- 1997-10-30 EP EP97308718A patent/EP0867938A3/en not_active Withdrawn
- 1997-11-28 CN CNB971141134A patent/CN1147931C/zh not_active Expired - Fee Related
- 1997-12-03 US US08/984,049 patent/US6137166A/en not_active Expired - Fee Related
- 1997-12-12 KR KR1019970068290A patent/KR100366114B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH10270491A (ja) | 1998-10-09 |
CN1195191A (zh) | 1998-10-07 |
EP0867938A2 (en) | 1998-09-30 |
KR100366114B1 (ko) | 2003-02-19 |
EP0867938A3 (en) | 1999-03-10 |
KR19980079528A (ko) | 1998-11-25 |
US6137166A (en) | 2000-10-24 |
TW392260B (en) | 2000-06-01 |
CN1147931C (zh) | 2004-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
US6016013A (en) | Semiconductor device mounting structure | |
JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
JPH06302653A (ja) | 半導体装置 | |
JPH0669275A (ja) | 半導体装置 | |
JP3627949B2 (ja) | 半導体装置およびその製造方法 | |
JP3684434B2 (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
JP4046568B2 (ja) | 半導体装置、積層型半導体装置およびそれらの製造方法 | |
JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
JP3251810B2 (ja) | 集積回路装置の実装方法 | |
JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
JPH08264706A (ja) | 半導体装置およびその製造方法 | |
JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
JP4619104B2 (ja) | 半導体装置 | |
JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
JP2766361B2 (ja) | 半導体装置 | |
KR100604327B1 (ko) | 다층형 tbga 반도체 팩키지 및, 그 제조방법 | |
JPH1022329A (ja) | 半導体装置 | |
JPH11163253A (ja) | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 | |
JP2536439B2 (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置 | |
JP2883065B2 (ja) | 半導体装置 | |
JPH0487359A (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |