JPH10270491A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10270491A
JPH10270491A JP9076780A JP7678097A JPH10270491A JP H10270491 A JPH10270491 A JP H10270491A JP 9076780 A JP9076780 A JP 9076780A JP 7678097 A JP7678097 A JP 7678097A JP H10270491 A JPH10270491 A JP H10270491A
Authority
JP
Japan
Prior art keywords
adhesive tape
insulating adhesive
conductive
insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9076780A
Other languages
English (en)
Other versions
JP3627949B2 (ja
Inventor
Yasufumi Uchida
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP07678097A priority Critical patent/JP3627949B2/ja
Priority to TW086115366A priority patent/TW392260B/zh
Priority to EP97308718A priority patent/EP0867938A3/en
Priority to CNB971141134A priority patent/CN1147931C/zh
Priority to US08/984,049 priority patent/US6137166A/en
Priority to KR1019970068290A priority patent/KR100366114B1/ko
Publication of JPH10270491A publication Critical patent/JPH10270491A/ja
Application granted granted Critical
Publication of JP3627949B2 publication Critical patent/JP3627949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ボンディングワイヤーのループを低くしてパ
ッケージの薄型化を図ること。 【解決手段】 本発明は、半導体素子１上に設けられた
複数の電極パッドと、この電極パッドとボンディングワ
イヤーＷを介して接続されるリードＬと、半導体素子１
上に配置され複数の電極パッドのうち共通の信号を取り
扱うものを導通させる共通ライン２ａ、２ｂとを備えて
いる半導体装置であり、この共通ライン２ａ、２ｂの少
なくとも表面に絶縁部材である第２絶縁性接着テープが
被着しているものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子上に配
置される複数の電極パッドのうち共通の信号を取り扱う
ものを導通させる共通ラインを備えた半導体装置および
その製造方法に関する。
【０００２】
【従来の技術】図６は従来例を説明する概略図（その
１）である。この半導体装置はＬＯＣ（Lead On Chip）
構造から成るものであり、チップ状の半導体素子１と、
半導体素子１上に絶縁性テープＴを介して接続される複
数のリードＬおよび共通ライン２ａ’、２ｂ’と、半導
体素子１上に設けられた複数の電極パッドとを備えてい
る。
【０００３】また、複数の電極パッドのうち、電源供給
用の電極パッドＰ１と共通ライン２ａ’とがボンディン
グワイヤーＷにより接続され、また接地用の電極パッド
Ｐ２と共通ライン２ｂ’とがボンディングワイヤーＷに
より接続されている。この接続によって、共通ライン２
ａ’は電源供給ライン、共通ライン２ｂ’は接地ライン
となる。
【０００４】さらに、電極パッドＰａ、Ｐｂは電源供給
ラインである共通ライン２ａ’とボンディングワイヤー
Ｗによって接続され、また電極パッドＰｃ、Ｐｄ、Ｐ
ｅ、Ｐｆは接地ラインである共通ライン２ｂ’とボンデ
ィングワイヤーＷによって接続されている。なお、その
他の電極パッドはリードＬと直接ボンディングワイヤー
Ｗによって接続されている。
【０００５】近年の半導体装置では、半導体素子１の微
細化に伴い内部配線が非常に細くなってきている。この
ため、電源供給用の電極パッドＰ１や接地用の電極パッ
ドＰ２との接続を半導体素子１内で行うと、電圧降下に
よる特性劣化を招くため、共通ライン２ａ’、２ｂ’を
用いた電気的配線を行うようにしている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置には次のような問題がある。すなわち、
図７（ａ）に示すように、電極パッドＰとリードＬとを
ボンディングワイヤーＷにて配線する際、共通ライン２
ａ’、２ｂ’との接触を避けるため、十分な隙間Ｈを設
けて引き回す必要がある。
【０００７】通常、共通ライン２ａ’、２ｂ’はリード
Ｌと一体的なリードフレームとして形成されており、そ
の厚さは約１５０μｍ程度となっている。このため、共
通ライン２ａ’、２ｂ’との接触を避けるためにボンデ
ィングワイヤーＷのループ高さを４００μｍ以上とる必
要がある。
【０００８】このようにループを高くすると、図７
（ｂ）に示すような薄型のパッケージＰＫを形成しよう
とした場合、そのパッケージＰＫからボンディングワイ
ヤーが露出してしまうという不都合が生じる。
【０００９】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された半導体装置およびその製造方
法である。すなわち、本発明は、半導体素子上に設けら
れた複数の電極パッドと、この電極パッドとボンディン
グワイヤーを介して接続されるリードと、半導体素子上
に配置され複数の電極パッドのうち共通の信号を取り扱
うものを導通させる共通ラインとを備えている半導体装
置であり、この共通ラインの少なくとも表面に絶縁部材
が被着しているものである。
【００１０】また、半導体素子上に設けられ複数の電極
パッドを避けるよう第１の絶縁性接着テープを貼り付け
る工程と、半導体素子における共通の信号を取り扱う電
極パッドと導通する状態で第１の絶縁性接着テープ上に
導電性接着剤を積層する工程と、導電性接着剤の表面を
覆う状態で第２の絶縁性接着テープを積層する工程と、
導電性接着剤および第２の絶縁性接着テープが積層され
ていない電極パッドから外部との信号入出力を行うリー
ドとをボンディングワイヤーで接続するにあたり、第２
の絶縁性接着テープをまたぐとともに第２の絶縁性接着
テープと接触する状態で引き回して接続する工程とを備
えている半導体装置の製造方法でもある。
【００１１】本発明の半導体装置では、半導体素子上に
配置され複数の電極パッドのうち共通の信号を取り扱う
ものを導通させる共通ラインの少なくとも表面に絶縁部
材が被着していることから、この共通ラインをまたぐ状
態で配線させるボンディングワイヤーが接触しても絶縁
部材によって電気的な接続が成されないことになる。つ
まり、ボンディングワイヤーと共通ラインとの電気的な
接触を考慮する必要がなくなり、ボンディングワイヤー
のループを低くできるようになる。
【００１２】また、本発明の半導体装置の製造方法で
は、半導体素子上の複数の電極パッドを避けるように貼
り付けた第１の絶縁性接着テープの上に共通の信号を取
り扱う電極パッドと導通する状態で導電性接着剤を積層
し、その導電性接着剤の表面を覆う状態で第２の絶縁性
接着テープを積層していることから、絶縁部材で挟まれ
た導電性接着剤を共通ラインとして使用できるようにな
る。さらに、この第２の絶縁性接着テープをまたぐとと
もに第２の絶縁性接着テープと接触する状態でボンディ
ングワイヤーを引き回すことにより、ボンディングワイ
ヤーを第２の絶縁性接着テープによって支えることがで
きるようになる。
【００１３】
【発明の実施の形態】以下に、本発明の半導体装置およ
びその製造方法における実施の形態を図に基づいて説明
する。図１は第１実施形態を説明する概略図である。す
なわち、図１（ａ）の概略平面図に示すように、第１実
施形態における半導体装置は、ＬＯＣ構造から成るもの
であり、チップ上の半導体素子１と、半導体素子１の基
板１ａ上に絶縁性テープＴを介して接続される複数のリ
ードＬと、基板１ａ上に設けられた複数の電極パッドの
うち共通の信号を取り扱うものを導通する共通ライン２
ａ、２ｂと、電極パッドとリードＬとを配線するボンデ
ィングワイヤーＷとを備えている。
【００１４】この半導体装置では、共通ライン２ａが電
源供給用のパッドＰ１と導通して電源供給ラインとな
り、共通ライン２ｂが接地用の電極パッドＰ２と導通し
て接地ラインとなっている。
【００１５】また、この共通ライン２ａは、電源の供給
を受ける電極パッドＰａ、Ｐｂとも導通し、共通ライン
２ｂは、接地となる電極パッドＰｃ、Ｐｄ、Ｐｅ、Ｐｆ
とも導通している。なお、他の電極パッドは共通ライン
２ａ、２ｂをまたぐボンディングワイヤーＷによってリ
ードＬと接続されている。
【００１６】図１（ｂ）は図１（ａ）におけるＡ部拡大
図、図１（ｃ）は図１（ｂ）におけるＢ−Ｂ線矢視断面
図である。このように、第１実施形態における共通ライ
ン２ａ、２ｂは３層構造となっている。すなわち、最下
層として第１絶縁性接着テープ２１、中間層として導電
性接着剤２２、最上層として第２絶縁性接着テープ２３
が積層されている。なお、図１（ｂ）では、最下層の第
１絶縁性接着テープ２１上に導電性接着剤２２が形成さ
れた状態のみを示している。
【００１７】第１絶縁性接着テープ２１は、熱可塑性接
着剤の付されたテープであり、基板１ａ上において共通
ライン２ａ、２ｂとして接触を得る電極パッド上に孔が
開けられた形状で貼り付けられている。また、導電性接
着剤２２は熱硬化性の接着剤であり、第１絶縁性接着テ
ープ２１の孔に入って電極パッドとの接触が成されてい
る。また、第２絶縁性接着テープ２３は少なくとも導電
性接着剤２２の表面を覆う状態で貼り付けられており、
第１絶縁性接着テープ２１と同様に、熱可塑性接着剤の
付されたテープである。
【００１８】例えば、電源供給用となる共通ライン２ａ
では、下層の第１絶縁性接着テープ２１における電極パ
ッドＰ１、電極パッドＰａ、Ｐｂの上に孔が形成されて
おり、導電性接着剤２２がこの孔に入り込むとともに第
１絶縁性接着テープ２１上に塗布されることで電源を得
るための導通ラインを構成している。また、この導電性
接着剤２２の少なくとも表面に第２絶縁性接着テープが
被着することで、導電性接着剤２２とボンディングワイ
ヤーＷとの絶縁を図っている。
【００１９】また、接地用となる共通ライン２ｂでは、
下層の第１絶縁性接着テープ２１における電極パッドＰ
２、電極パッドＰｃ、Ｐｄ、Ｐｅ、Ｐｆの上に孔が形成
されており、導電性接着剤２２がこの孔に入り込むとと
もに第１絶縁性接着テープ２１上に塗布されることで接
地を得るための導通ラインを構成している。この導電性
接着剤２２の少なくとも表面に第２絶縁性接着テープが
被着することで、導電性接着剤２２とボンディングワイ
ヤーＷとの絶縁を図っている。
【００２０】各共通ライン２ａ、２ｂの厚さは４５〜５
０μｍ程度（第１絶縁性接着テープ２１、第２絶縁性接
着テープ２３が約２０μｍ厚、導電性接着剤２２が約５
μｍ厚）であり、このような厚さによって上をまたぐボ
ンディングワイヤーＷのループ高さを従来よりも低くで
きるとともに、ボンディングワイヤーＷが共通ライン２
ａ、２ｂと接触しても、表面に形成された第２絶縁性接
着テープ２３によって短絡しないようになっている。
【００２１】次に、この半導体装置の製造方法を説明す
る。先ず、半導体素子１の電源信号を取り扱う電極パッ
ドＰ１、Ｐａ、Ｐｂの上に孔を開けた状態で第１絶縁性
接着テープ２１を加熱および加圧によって接着し、接地
信号を取り扱う電極パッドＰ２、Ｐｃ、Ｐｄ、Ｐｅ、Ｐ
ｆの上に孔を開けた状態で第１絶縁性接着テープ２１を
加熱および加圧によって接着した後、各々の第１絶縁性
接着テープ２１上でその孔に入り込むように導電性接着
剤２２を塗布する。この際、導電性接着剤２２は第１絶
縁性接着テープ２１より細い幅で塗布する。
【００２２】図２は導電性接着剤の塗布を説明する概略
断面図である。図２（ａ）はディスペンサＤを使用する
例であり、半導体素子１上の第１絶縁性接着テープ（図
示せず）の上にディスペンサＤの先端から導電性接着剤
２２を吐出させながら移動することで所望位置へ塗布し
ていく。
【００２３】図２（ｂ）はスタンパＳＴを用いる例であ
り、スタンパＳＴの下面に取り付けられた所定形状の導
電性接着剤２２をスタンピングによって半導体素子１の
第１絶縁性接着テープ（図示せず）上へ積層する。
【００２４】また、図２（ｃ）はスクリーン印刷による
例であり、半導体素子１上にスクリーンＳＫを配置し、
その上に塗布した導電性接着剤２２をスキージＫによっ
て延ばすことでスクリーンＳＫに設けた所定形状の孔か
ら半導体素子１の第１絶縁性接着テープ（図示せず）上
へ導電性接着剤２２を積層できるようになる。
【００２５】いずれかの方法によって導電性接着剤２２
を塗布した後は、この導電性接着剤２２が十分隠れるよ
うに第２絶縁性接着テープを貼り付ける。その後、所定
の温度に加熱することによって導電性接着剤２２を熱硬
化させ、３層構造の共通ライン２ａ、２ｂを形成する。
【００２６】次に、共通ライン２ａ、２ｂが接続されて
いない電極パッドとリードＬとをボンディングワイヤー
Ｗによって配線する。この際、ボンディングワイヤーＷ
は共通ライン２ａ、２ｂをまたぐとともに共通ライン２
ａ、２ｂの表面にある第２絶縁性接着テープ２３に接触
して支えられる状態となる。これによってボンディング
ワイヤーＷの低ループ化とともに十分な形状保持性を得
ることになる。
【００２７】このボンディングワイヤーＷの接続を行っ
た後は、半導体素子１の全体をモールド樹脂（図示せ
ず）によって封止し、パッケージ化を図る。本実施形態
では、ボンディングワイヤーＷのループを従来より低く
できることから、モールド樹脂の厚さも薄くすることが
できようになる。
【００２８】なお、上記製造方法において、第１絶縁性
接着テープ２１を半導体素子１の形成後（分割後）に行
うよう説明したが、半導体素子１への分割前にウエハ状
態において予め貼り付けておいてもよい。
【００２９】次に本発明の第２実施形態を説明する。図
２は第２実施形態を説明する概略図であり、（ａ）は概
略平面図、（ｂ）は（ａ）のＡ部拡大図、（ｃ）は
（ｂ）のＢ’−Ｂ’線矢視断面図である。
【００３０】すなわち、図２（ａ）に示すように、第２
実施形態における半導体装置は、ＬＯＣ構造から成るも
のであり、チップ上の半導体素子１と、半導体素子１の
基板１ａ上に絶縁性テープＴを介して接続される複数の
リードＬと、基板１ａ上に設けられた複数の電極パッド
のうち共通の信号を取り扱うものを導通する共通ライン
２ａ、２ｂと、電極パッドとリードＬとを配線するボン
ディングワイヤーＷとを備えている。
【００３１】また、第２実施形態では、電源の供給を受
ける電極パッドＰａ、Ｐｂと導通する共通ライン２ａお
よび接地となる電極パッドＰｃ、Ｐｄ、Ｐｅ、Ｐｆと導
通する共通ライン２ｂとが、各々３層構造（第１絶縁性
接着テープ２１、銅箔２２ａ、第２絶縁性接着テープ２
２）となっており、その銅箔２２ａと電極パッドとが金
属バンプＢＰを介して接続されている（図２（ａ）、
（ｂ）参照）。なお、図２（ｂ）では、最下層の第１絶
縁性接着テープ２１上に銅箔２２ａが形成された状態の
みを示している。
【００３２】第１絶縁性接着テープ２１は、熱硬化性接
着剤の付されたテープであり、基板１ａ上において共通
ライン２ａ、２ｂとして接触を得る電極パッド上に孔が
開けられた形状で貼り付けられている。また、この第１
絶縁性接着テープ２１の上には、その孔に配置された金
属バンプＢＰを介して銅箔２２ａが積層されている。ま
た、第２絶縁性接着テープ２３は少なくとも銅箔２２ａ
の表面を覆う状態で貼り付けられており、第１絶縁性接
着テープ２１と同様に、熱硬化性接着剤の付されたテー
プである。
【００３３】この電源供給用となる共通ライン２ａで
は、下層の第１絶縁性接着テープ２１における電極パッ
ドＰ１、電極パッドＰａ、Ｐｂの上に孔が形成されてお
り、この孔に配置された金属バンプＢＰを介して銅箔２
２ａが貼り付けられて電源を得るための導通ラインを構
成している。また、この銅箔２２ａの少なくとも表面に
第２絶縁性接着テープが被着することで、銅箔２２ａと
ボンディングワイヤーＷとの絶縁を図っている。
【００３４】また、接地用となる共通ライン２ｂでは、
下層の第１絶縁性接着テープ２１における電極パッドＰ
２、電極パッドＰｃ、Ｐｄ、Ｐｅ、Ｐｆの上に孔が形成
されており、この孔に配置された金属バンプＢＰを介し
て銅箔２２ａが貼り付けられて接地を得るための導通ラ
インを構成している。この銅箔２２ａの少なくとも表面
に第２導電性接着テープが被着することで、銅箔２２ａ
とボンディングワイヤーＷとの絶縁を図っている。
【００３５】各共通ライン２ａ、２ｂの厚さは４５〜５
０μｍ程度（第１絶縁性接着テープ２１、第２絶縁性接
着テープ２３が約２０μｍ厚、銅箔２２ａが約５μｍ
厚）であり、この厚さによって上をまたぐボンディング
ワイヤーＷのループ高さを従来よりも低くできるととも
に、ボンディングワイヤーＷが共通ライン２ａ、２ｂと
接触しても、表面に形成された第２絶縁性接着テープ２
３によって短絡しないようになっている。
【００３６】次に、この半導体装置の製造方法を説明す
る。先ず、熱硬化性接着剤がその上面、下面に付された
第１絶縁性接着テープ２１を基板１ａ上に加熱および加
圧によって貼り付ける。共通ライン２ａの場合には、電
源信号を取り扱う電極パッドＰ１、Ｐａ、Ｐｂの上に孔
を開けた形状、共通ライン２ｂの場合には、接地信号を
取り扱う電極パッドＰ２、Ｐｃ、Ｐｄ、Ｐｅ、Ｐｆの上
に孔を開けた形状の第１絶縁性接着テープ２１を被着す
る。なお、この孔内における各電極パッド上には金属バ
ンプＢＰが配置されているものとする。
【００３７】次に、この第１絶縁性接着テープ２１の上
に銅箔２２ａを加圧によって接着し、この銅箔２２ａの
上に、下面に熱硬化性接着剤の付された第２絶縁性接着
テープ２３を加圧によって接着する。銅箔２２ａは第１
絶縁性接着テープ２１および第２絶縁性接着テープ２３
の幅より細い幅のものを接着する。
【００３８】その後、第２絶縁性接着テープ２３の上か
ら加熱および加圧を加える。これによって、銅箔２２ａ
と金属バンプＢＰとが接触する状態となる。そして、こ
の状態で半導体素子１を加熱する。この加熱によって第
１絶縁性接着テープ２１および第２絶縁性接着テープ２
３に付された熱硬化性接着剤が硬化収縮し、銅箔２２ａ
と金属バンプＢＰとが互いに強い力で接触するようにな
る。
【００３９】次に、共通ライン２ａ、２ｂが接続されて
いない電極パッドとリードＬとをボンディングワイヤー
Ｗによって配線する。この際、ボンディングワイヤーＷ
は共通ライン２ａ、２ｂをまたぐとともに共通ライン２
ａ、２ｂの表面にある第２絶縁性接着テープ２３に接触
して支えられる状態となる。これによってボンディング
ワイヤーＷの低ループ化とともに十分な形状保持性を得
ることになる。
【００４０】このボンディングワイヤーＷの接続を行っ
た後は、半導体素子１の全体をモールド樹脂（図示せ
ず）によって封止し、パッケージ化を図る。本実施形態
では、ボンディングワイヤーＷのループを従来より低く
できることから、モールド樹脂の厚さも薄くすることが
できようになる。
【００４１】さらに、第２実施形態では、共通ライン２
ａ、２ｂの導通部分として銅箔２２ａを使用しているこ
とから、低抵抗な導通ラインを構成して電気的特性の向
上を図ることが可能となる。
【００４２】次に本発明の第３実施形態を説明する。図
４は第３実施形態を説明する概略図（その１）であり、
（ａ）は概略平面図、（ｂ）は（ａ）のＣ部拡大図であ
る。また、図５は第３実施形態を説明する概略図（その
２）であり、（ａ）は第１導電性接着剤の形状、（ｂ）
は図４（ｂ）におけるＤ−Ｄ線矢視断面図、（ｃ）はパ
ッケージ状態を示す概略断面図である。
【００４３】すなわち、図４（ａ）に示すように、第３
実施形態における半導体装置は、ＬＯＣ構造から成るも
のであり、チップ上の半導体素子１と、半導体素子１の
基板１ａ上に絶縁性テープＴを介して接続される複数の
リードＬと、基板１ａ上に設けられた複数の電極パッド
のうち共通の信号を取り扱うものを導通する共通ライン
２ａ、２ｂと、電極パッドとリードＬとを配線するボン
ディングワイヤーＷとを備えている。
【００４４】特に、第３実施形態では、電源の供給を受
ける電極パッドＰａ、Ｐｂと導通する導通ラインおよび
接地となる電極パッドＰｃ、Ｐｄ、Ｐｅ、Ｐｆと導通す
る導通ラインが５層構造で構成されている点に特徴があ
る。
【００４５】図４（ｂ）および図５（ｂ）に示すよう
に、５層構造としては、最下層の第１絶縁性接着テープ
２１、下層側の第１導電性接着剤２２、中間層となる第
２絶縁性接着テープ２３、上層側の第２導電性接着剤２
４、最上層の第３絶縁性接着テープ２５の順に積層され
た構成となっている。
【００４６】第１絶縁性接着テープ２１は熱可塑性接着
剤の付されたテープであり、電源供給のための電極パッ
ド（その電極パッドと導通する他の電極パッドも含む。
以下同様。）および接地用の電極パッド（その電極パッ
ドと導通する他の電極パッドも含む。以下同様。）の上
に各々孔が開けられた形状で貼り付けられている。
【００４７】また、第１導電性接着剤２２は、電源供給
のための電極パッド（例えば、電極パッドＰａ）の位置
に設けられた第１絶縁性接着テープ２１の孔に入り込む
とともに、その他の電極パッドＰの位置を避けるように
塗布されている（図５（ａ）参照）。
【００４８】また、第２絶縁性接着テープ２３は、熱可
塑性接着剤の付されたテープであり、第１導電性接着剤
２２の表面を覆う状態で貼り付けられている。なお、こ
の第２絶縁性接着テープ２３における接地用の電極パッ
ドおよびその他（電源供給用でも接地用でもない電極パ
ッド）と対応する部分には孔が形成されている。
【００４９】第２導電性接着剤２４は、接地用の電極パ
ッド（例えば、電極パッドＰａ）の位置に設けられた第
２絶縁性接着テープ２３の孔に入り込むとともに、その
他（電源供給用でも接地用でもない電極パッド）の電極
パッドＰの位置を避けるように塗布されている。
【００５０】また、第３絶縁性接着テープ２５は、熱可
塑性接着剤の付されたテープであり、第２導電性接着剤
２４の表面を覆う状態で貼り付けられている。この第３
絶縁性接着テープ２３における電源供給用でも接地用で
もない電極パッドと対応する部分には孔が形成されてい
る。
【００５１】したがって、この５層の共通ラインにおい
ては、下層側となる第１導電性接着剤２２によって電源
供給用の導通ラインが構成され、上層側となる第２導電
性接着剤２４によって接地用の導通ラインが構成されて
いる。また、第１導電性接着剤２２と第２導電性接着剤
２４とが積層構造となっていることで、各々電極パッド
の両側を通過する形状となっている。
【００５２】また、共通ライン２における電源供給用で
も接地用でもない電極パッドの上方には孔が形成される
ことになり、この孔においてボンディングワイヤーＷを
接続し、リードＬとの配線を行うようにしている。
【００５３】この共通ライン２の表面に第３絶縁性接着
テープ２５が貼り付けられていることで、ボンディング
ワイヤーＷが接触しても第１導電性接着剤２２および第
２導電性接着剤２４との短絡を避けることが可能とな
る。
【００５４】次に、この半導体装置の製造方法を説明す
る。先ず、各電極パッドの上に孔を開けた形状の第１絶
縁性接着テープ２１を加熱および加圧によって接着す
る。
【００５５】次に、この第１絶縁性接着テープ２１の上
に第１導電性接着剤２２を塗布する。第１導電性接着剤
２２は、電源信号を取り扱う電極パッドＰ１、Ｐａ、Ｐ
ｂの上の孔にのみ入り込むとともに、各電極パッドの両
脇を通過する形状（図５（ａ）参照）で塗布する。第１
導電性接着剤２２の塗布は、第１実施形態と同様、図２
（ａ）〜（ｃ）に示すいずれがの方法を用いる。
【００５６】次いで、第１導電性接着剤２２の上に第２
絶縁性接着テープ２３を加熱および加圧によって接着す
る。なお、この第２絶縁性接着テープ２３における接地
用の電極パッドＰ２、Ｐｃ、Ｐｄ、Ｐｅ、Ｐｆおよびそ
れ以外の電極パッド（電源供給用でも接地用でもない電
極パッド）の上には孔が設けられている。
【００５７】次に、第２絶縁性接着テープ２３の上に第
２導電性接着剤２４を塗布する。第２導電性接着剤２４
は、接地信号を取り扱う電極パッドＰ２、Ｐｃ、Ｐｄ、
Ｐｅ、Ｐｆの上の孔にのみ入り込むとともに、各電極パ
ッドの両脇を通過する形状で塗布する。第２導電性接着
剤２４の塗布は、第１導電性接着剤２２と同様、図２
（ａ）〜（ｃ）に示すいずれがの方法を用いる。
【００５８】第２導電性接着剤２４を塗布した後は、そ
の上に第３絶縁性接着テープ２５を加熱および加圧によ
って接着する。第３絶縁性接着テープ２５は第２導電性
接着剤２４を覆う状態となる。なお、第３導電性接着テ
ープ２５における電源供給用でも接地用でもない電極パ
ッドの上には孔が開けられている。
【００５９】５層構造の共通ライン２を積層形成した後
は、半導体素子１を加熱する。この加熱によって熱可塑
性接着剤が硬化し、各層が接合する状態となる。
【００６０】次に、共通ライン２の接続されていない電
極パッドとリードＬとをボンディングワイヤーＷによっ
て配線する。この際、ボンディングワイヤーＷは共通ラ
イン２をまたぐとともに共通ライン２の表面にある第３
絶縁性接着テープ２５に接触して支えられる状態とな
る。これによってボンディングワイヤーＷの低ループ化
とともに十分な形状保持性を備えることになる。
【００６１】このボンディングワイヤーＷの接続を行っ
た後は、図５（ｃ）に示すように、半導体素子１の全体
をモールド樹脂によって封止し、パッケージＰＫを構成
する。本実施形態では、ボンディングワイヤーＷのルー
プを従来より低くできることから、パッケージＰＫの厚
さを図中二点鎖線で示す厚さまで薄くすることができよ
うになる。
【００６２】第３実施形態では、共通ライン２を５層構
造とすることによって、独立した導通ラインを各々電極
パッドの両脇を通過する形状にすることができ、全体の
幅（接着面積）を大きくすることができる。これによっ
て、各層の接合力を大きくでき信頼性の向上を図ること
が可能となる。特に、この効果は各電極パッドのピッチ
がた小さくなればなるほど顕著に現れることになる。
【００６３】なお、上記説明したいずれの実施形態で
も、共通ラインとして電源供給のための電源用ライン、
接地用の接地用ラインを例にしたが、本発明はこれに限
定されず、共通の信号を取り扱う複数の電極パッドを導
通するためのラインを共通ラインとしてもよい。すなわ
ち、半導体素子１の内部にあるアルミニウム配線等をこ
の共通ラインとして適用することも可能である。
【００６４】また、共通ラインとボンディングワイヤー
Ｗとを接触させるにあたり、ンディングワイヤーＷを多
角形的（例えば、台形）に引回し、その上辺と対応する
略水平となった部分において共通ラインとの線接触を図
るようにすれば、的確な支持を行うことが可能となる。
【００６５】
【発明の効果】以上説明したように、本発明の半導体装
置およびその製造方法によれば次のような効果がある。
すなわち、共通ラインをまたぐ状態でボンディングワイ
ヤーを接続する場合にも、共通ラインとボンディングワ
イヤーとの電気的な接触を考慮する必要がなくなり、ボ
ンディングワイヤーのループを低くすることが可能とな
る。これによって、半導体装置のパッケージを薄型化す
ることが可能となる。
【００６６】また、ボンディングワイヤーを引き回す際
に共通ラインの表面に被着した絶縁性接着テープと接触
させることで、ボンディングワイヤーを支持することが
可能となり、ボンディングワイヤーの倒れや変形を抑制
して信頼性の高い半導体装置を提供できるようになる。
【図面の簡単な説明】
【図１】第１実施形態を説明する概略図である。
【図２】導電性接着剤の塗布を説明する概略断面図であ
る。
【図３】第２実施形態を説明する概略図である。
【図４】第３実施形態を説明する概略図（その１）であ
る。
【図５】第３実施形態を説明する概略図（その２）であ
る。
【図６】従来例を説明する概略図（その１）である。
【図７】従来例を説明する概略図（その２）である。
【符号の説明】
１ 半導体素子 ２ａ、２ｂ 共通ライン ２１ 第１絶縁性接着テープ ２２ 第１導電性接着剤 ２２ａ 銅箔 ２３ 第２絶縁性接着テープ ２４ 第２導電性接着剤 ２５ 第３絶縁性接着テープ ＢＰ 金属バンプ Ｌ リード Ｐ 電極パッド Ｔ 絶縁性テープ Ｗ ボンディングワイヤー

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子上に設けられた複数の電極パ
    ッドと、該電極パッドとボンディングワイヤーを介して
    接続されるリードと、該半導体素子上に配置され該複数
    の電極パッドのうち共通の信号を取り扱うものを導通さ
    せる共通ラインとを備えている半導体装置において、 前記共通ラインの少なくとも表面には絶縁部材が被着し
    ていることを特徴とする半導体装置。
  2. 【請求項２】 前記共通ラインとして、前記半導体素子
    における電源共通ラインと接地ラインとが各々独立して
    構成されていることを特徴とする請求項１記載の半導体
    装置。
  3. 【請求項３】 前記ボンディングワイヤーは、前記共通
    ラインをまたぐとともに該共通ラインの表面に被着して
    いる前記絶縁部材と接触する状態で引き回されているこ
    とを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記共通ラインは、前記半導体素子と接
    着する第１の絶縁性接着テープと、該第１の絶縁性接着
    テープ上に積層する導電性部材と、該導電性部材上に積
    層する第２の絶縁性接着テープとから構成されているこ
    とを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記共通ラインは、前記半導体素子上に
    おいて絶縁性接着テープと導電性接着剤とが交互に積層
    され、その最上層に絶縁性接着テープが配置された構成
    となっていることを特徴とする請求項１記載の半導体装
    置。
  6. 【請求項６】 前記第１の絶縁性接着テープの前記共通
    の信号を取り扱う各電極パッドと対応する部分には孔が
    設けられ、該孔に埋め込まれた導電性部材および前記導
    電性部材を介して前記各電極パッドが導通していること
    を特徴とする請求項４記載の半導体装置。
  7. 【請求項７】 前記導電性部材は導電性接着剤から成る
    ことを特徴とする請求項４記載の半導体装置。
  8. 【請求項８】 前記導電性部材は金属箔から成ることを
    特徴とする請求項４記載の半導体装置。
  9. 【請求項９】 前記共通ラインは、前記半導体素子上と
    接着する第１の絶縁性接着テープと、該第１の絶縁性接
    着テープ上に積層する第１の導電性接着剤と、該第１の
    導電性接着剤上に積層する第２の絶縁性接着テープと、
    該第２の絶縁性接着テープ上に積層する第２の導電性接
    着剤と、該第２の導電性接着剤上に積層する第３の絶縁
    性接着テープとから構成されていることを特徴とする請
    求項５記載の半導体装置。
  10. 【請求項１０】 前記共通ラインは、前記共通の信号を
    取り扱う各電極パッド以外の電極パッドと対応する部分
    の両脇を通過する形状となっていることを特徴とする請
    求項５記載の半導体装置。
  11. 【請求項１１】 前記第１の導電性接着剤または前記第
    ２の導電性接着剤は、前記半導体素子における電源供給
    ラインを構成し、該第２の導電性接着剤または該第１の
    導電性接着剤は、該半導体素子における接地ラインを構
    成することを特徴とする請求項５記載の半導体装置。
  12. 【請求項１２】 前記第１の絶縁性接着テープの前記共
    通の信号を取り扱う各電極パッドと対応する部分には孔
    が設けられ、該孔内に配置された金属バンプおよび前記
    金属箔を介して前記各電極パッドが導通していることを
    特徴とする請求項８記載の半導体装置。
  13. 【請求項１３】 半導体素子上に設けられ複数の電極パ
    ッドを避けるよう第１の絶縁性接着テープを貼り付ける
    工程と、 前記半導体素子における共通の信号を取り扱う電極パッ
    ドと導通する状態で前記第１の絶縁性接着テープ上に導
    電性接着剤を積層する工程と、 前記導電性接着剤の表面を覆う状態で第２の絶縁性接着
    テープを積層する工程と、 前記導電性接着剤および前記第２の絶縁性接着テープが
    積層されていない電極パッドから外部との信号入出力を
    行うリードとをボンディングワイヤーで接続するにあた
    り、該第２の絶縁性接着テープをまたぐとともに該第２
    の絶縁性接着テープと接触する状態で引き回して接続す
    る工程とを備えていることを特徴とする半導体装置の製
    造方法。
  14. 【請求項１４】 半導体素子上に設けられ複数の電極パ
    ッドを避けるよう第１の絶縁性接着テープを貼り付ける
    工程と、 前記半導体素子における電源信号を取り扱う電極パッド
    と導通する状態で前記第１の絶縁性接着テープ上に第１
    の導電性接着剤を積層する工程と、 前記第１の導電性接着剤の表面を覆う状態で第２の絶縁
    性接着テープを積層する工程と、 前記半導体素子における接地レベルとなる電極パッドと
    導通する状態で第２の絶縁性接着テープ上に第２の導電
    性接着剤を積層する工程と、 前記第２の導電性接着剤の表面を覆う状態で第３の絶縁
    性接着テープを積層する工程と、 前記第１の導電性接着剤、前記第２の導電性接着剤、前
    記第２の絶縁性接着テープおよび前記第３の絶縁性接着
    テープが積層されていない電極パッドから外部との信号
    入出力を行うリードとをボンディングワイヤーで接続す
    るにあたり、該第３の絶縁性接着テープをまたぐととも
    に該第３の絶縁性接着テープと接触する状態で引き回し
    て接続する工程とを備えていることを特徴とする半導体
    装置の製造方法。
  15. 【請求項１５】 半導体素子上に設けられ複数の電極パ
    ッドを避けるよう第１の絶縁性接着テープを貼り付ける
    工程と、 前記半導体素子における共通の信号を取り扱う電極パッ
    ド上の金属バンプと導通する状態で前記第１の絶縁性接
    着テープ上に金属箔を積層する工程と、 前記金属箔の表面を覆う状態で第２の絶縁性接着テープ
    を積層する工程と、 前記金属箔および前記第２の絶縁性接着テープが積層さ
    れていない電極パッドから外部との信号入出力を行うリ
    ードとをボンディングワイヤーで接続するにあたり、該
    第２の絶縁性接着テープをまたぐとともに該第２の絶縁
    性接着テープと接触する状態で引き回して接続する工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
JP07678097A 1997-03-28 1997-03-28 半導体装置およびその製造方法 Expired - Fee Related JP3627949B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP07678097A JP3627949B2 (ja) 1997-03-28 1997-03-28 半導体装置およびその製造方法
TW086115366A TW392260B (en) 1997-03-28 1997-10-18 Semiconductor device and manufacture method thereof
EP97308718A EP0867938A3 (en) 1997-03-28 1997-10-30 Semiconductor device comprising electrode pads and leads
CNB971141134A CN1147931C (zh) 1997-03-28 1997-11-28 半导体器件及其制造方法
US08/984,049 US6137166A (en) 1997-03-28 1997-12-03 Semiconductor device
KR1019970068290A KR100366114B1 (ko) 1997-03-28 1997-12-12 반도체장치와그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07678097A JP3627949B2 (ja) 1997-03-28 1997-03-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10270491A true JPH10270491A (ja) 1998-10-09
JP3627949B2 JP3627949B2 (ja) 2005-03-09

Family

ID=13615121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07678097A Expired - Fee Related JP3627949B2 (ja) 1997-03-28 1997-03-28 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US6137166A (ja)
EP (1) EP0867938A3 (ja)
JP (1) JP3627949B2 (ja)
KR (1) KR100366114B1 (ja)
CN (1) CN1147931C (ja)
TW (1) TW392260B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561549B1 (ko) * 1999-10-07 2006-03-17 삼성전자주식회사 패드 온 칩형 반도체 패키지
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
TW201205098A (en) * 2010-07-16 2012-02-01 Chroma Ate Inc Inspection fixture for semiconductor die test maintaining flatness of carrier portion

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348045A (ja) * 1990-05-20 1992-12-03 Hitachi Ltd 半導体装置及びその製造方法
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JPH05114622A (ja) * 1991-10-23 1993-05-07 Hitachi Ltd 半導体装置
JPH06283659A (ja) * 1993-03-25 1994-10-07 Mitsubishi Electric Corp 半導体装置
JPH06286659A (ja) 1993-03-31 1994-10-11 Suzuki Motor Corp ペダルブラケットの構造

Also Published As

Publication number Publication date
US6137166A (en) 2000-10-24
KR100366114B1 (ko) 2003-02-19
TW392260B (en) 2000-06-01
JP3627949B2 (ja) 2005-03-09
EP0867938A2 (en) 1998-09-30
CN1147931C (zh) 2004-04-28
EP0867938A3 (en) 1999-03-10
KR19980079528A (ko) 1998-11-25
CN1195191A (zh) 1998-10-07

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP2825083B2 (ja) 半導体素子の実装構造
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US20200388547A1 (en) Semiconductor memory device
JPH06302653A (ja) 半導体装置
JP2000101016A (ja) 半導体集積回路装置
JP3627949B2 (ja) 半導体装置およびその製造方法
JP3684434B2 (ja) チップサイズ半導体パッケージ及びその製造方法
JPH10303249A (ja) 半導体装置
US20010042592A1 (en) Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging
JP2879629B2 (ja) リードフレームおよびその製造方法
JPH08264706A (ja) 半導体装置およびその製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2004031649A (ja) 半導体装置およびその製造方法
JP3147189B2 (ja) リードフレームおよびその製造方法
JP4619104B2 (ja) 半導体装置
JP2986661B2 (ja) 半導体装置の製造方法
JP2570968B2 (ja) 半導体装置用リードフレーム
JP3251810B2 (ja) 集積回路装置の実装方法
JP2009141229A (ja) 半導体装置およびその製造方法
TWI286456B (en) Multi-layer circuit board integrated with electronic elements and method for fabricating the same
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JP2005327755A (ja) 半導体装置及びその製造方法
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP5014969B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees