JP2570968B2 - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JP2570968B2 JP2570968B2 JP5173265A JP17326593A JP2570968B2 JP 2570968 B2 JP2570968 B2 JP 2570968B2 JP 5173265 A JP5173265 A JP 5173265A JP 17326593 A JP17326593 A JP 17326593A JP 2570968 B2 JP2570968 B2 JP 2570968B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- power supply
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用リードフ
レームに関する。
レームに関する。
【０００２】
【従来の技術】従来、インダクタンスの低減など電気特
性を改善する半導体装置用リードフレームとして、例え
ば特開昭６３−２４６８５１号公報に記載されたものが
知られている。これについて図面を参照して説明する。
性を改善する半導体装置用リードフレームとして、例え
ば特開昭６３−２４６８５１号公報に記載されたものが
知られている。これについて図面を参照して説明する。
【０００３】図６は従来の半導体装置用リードフレーム
の構成部材を説明するための図、図７は図６に示したリ
ードフレームを用いた半導体装置用パッケージの部分断
面図、図８は従来の半導体装置用リードフレームと、半
導体素子とのボンディング状態を示す平面図である。
尚、図８において、説明の便宜上、内部リードのうち約
９０％を占める信号系リードは省略している。
の構成部材を説明するための図、図７は図６に示したリ
ードフレームを用いた半導体装置用パッケージの部分断
面図、図８は従来の半導体装置用リードフレームと、半
導体素子とのボンディング状態を示す平面図である。
尚、図８において、説明の便宜上、内部リードのうち約
９０％を占める信号系リードは省略している。
【０００４】インダクタンスの低減を図る、従来の半導
体装置用リードフレームは、図６に示すように、半導体
素子搭載台部が形成されていないリードフレーム１０１
の内部リード１０６の下面に、環状の絶縁性テープ１０
２、電源層となる金属板１０３、絶縁性テープ１０２、
および接地層となる金属板１０４をこの順で積層し、電
源層となる金属板１０３の外周縁に形成されているタブ
１０３ａ、および接地層となる金属板１０４の外周縁に
形成されているタブ１０４ａを、内部リード１０６内の
所定の電源リードおよび接地リードにそれぞれ電気溶接
により接合して形成されている。
体装置用リードフレームは、図６に示すように、半導体
素子搭載台部が形成されていないリードフレーム１０１
の内部リード１０６の下面に、環状の絶縁性テープ１０
２、電源層となる金属板１０３、絶縁性テープ１０２、
および接地層となる金属板１０４をこの順で積層し、電
源層となる金属板１０３の外周縁に形成されているタブ
１０３ａ、および接地層となる金属板１０４の外周縁に
形成されているタブ１０４ａを、内部リード１０６内の
所定の電源リードおよび接地リードにそれぞれ電気溶接
により接合して形成されている。
【０００５】そして、図７に示すように、接地層となる
金属板１０４の上面に半導体素子１０５が搭載され、後
述するような所定箇所にボンディングが施された後、半
導体素子１０５および内部リード１０６が樹脂によって
被覆されることにより、半導体装置用パッケージが形成
される。図７に示すボンディングワイヤは、図８に示す
ように半導体素子１０５上面の電源系電極から電源層と
なる金属板１０３に施されることで電源リード１０６と
電気的に結合され、また、半導体素子１０５の上面の接
地系電極から接地層となる金属板１０４に施されること
で接地リード１０６ｂと電気的に結合されている。
金属板１０４の上面に半導体素子１０５が搭載され、後
述するような所定箇所にボンディングが施された後、半
導体素子１０５および内部リード１０６が樹脂によって
被覆されることにより、半導体装置用パッケージが形成
される。図７に示すボンディングワイヤは、図８に示す
ように半導体素子１０５上面の電源系電極から電源層と
なる金属板１０３に施されることで電源リード１０６と
電気的に結合され、また、半導体素子１０５の上面の接
地系電極から接地層となる金属板１０４に施されること
で接地リード１０６ｂと電気的に結合されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置用リードフレームは、半導体素子搭載台部の
ないリードフレームの下面に、電源層となる金属板、接
地層となる金属板、および絶縁性テープを備えた多層構
造となっており、このため、コストが通常のリードフレ
ームを用いたものに比べ数倍かかり、安価に製造するこ
とが困難であった。
半導体装置用リードフレームは、半導体素子搭載台部の
ないリードフレームの下面に、電源層となる金属板、接
地層となる金属板、および絶縁性テープを備えた多層構
造となっており、このため、コストが通常のリードフレ
ームを用いたものに比べ数倍かかり、安価に製造するこ
とが困難であった。
【０００７】また、前記電源層となる金属板、および接
地層となる金属板には、それぞれ外周縁にタブが形成さ
れ、このタブによって所定の電源リードおよび接地リー
ドと電気溶接などの方法で接合しているので、接合時に
は高度な加工技術が必要となり、この結果、コスト高の
原因にもなる。
地層となる金属板には、それぞれ外周縁にタブが形成さ
れ、このタブによって所定の電源リードおよび接地リー
ドと電気溶接などの方法で接合しているので、接合時に
は高度な加工技術が必要となり、この結果、コスト高の
原因にもなる。
【０００８】本発明は上記実情に鑑みてなされたもので
あって、少ないコストアップでインダクタンスの低減な
どの電気特性の改善が図れる半導体装置用リードフレー
ムを提供することを目的とする。
あって、少ないコストアップでインダクタンスの低減な
どの電気特性の改善が図れる半導体装置用リードフレー
ムを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明における半導体装置用リードフレームは、半導
体素子が搭載される半導体素子搭載部と、前記半導体素
子搭載部に先端が近接して設けられた少なくとも電源リ
ードおよび接地リードを含む内部リードと、前記内部リ
ード上に貼り付けられた、金属層を主体とする、電源系
および接地系の環状部材とを備え、前記半導体素子の電
源系電極と前記電源リードの先端とが電気的に接続さ
れ、かつ電源系の環状部材と前記電源リードとが電気的
に接続され、さらに前記半導体素子の接地系電極と前記
接地リードの先端とが電気的に接続され、かつ接地系の
環状部材と前記接地リードとが電気的に接続されること
を特徴とする。また、前記環状部材は、一面に金属箔が
被覆され、他面に接着材が被覆された環状のポリイミド
フィルムや、前記内部リードと同様の金属層に絶縁性接
着材が被覆されたものでもよい。
の本発明における半導体装置用リードフレームは、半導
体素子が搭載される半導体素子搭載部と、前記半導体素
子搭載部に先端が近接して設けられた少なくとも電源リ
ードおよび接地リードを含む内部リードと、前記内部リ
ード上に貼り付けられた、金属層を主体とする、電源系
および接地系の環状部材とを備え、前記半導体素子の電
源系電極と前記電源リードの先端とが電気的に接続さ
れ、かつ電源系の環状部材と前記電源リードとが電気的
に接続され、さらに前記半導体素子の接地系電極と前記
接地リードの先端とが電気的に接続され、かつ接地系の
環状部材と前記接地リードとが電気的に接続されること
を特徴とする。また、前記環状部材は、一面に金属箔が
被覆され、他面に接着材が被覆された環状のポリイミド
フィルムや、前記内部リードと同様の金属層に絶縁性接
着材が被覆されたものでもよい。
【００１０】
【作用】上記構成のとおりの本発明では、金属層を主体
とする電源系および接地系の環状部材を内部リード上に
通常内部リードの固定の目的で行なわれる絶縁性テープ
の貼り付け加工と同じ要領で貼り付けることにより、特
に高度な加工技術が必要なく、本発明の目的が達成され
る。
とする電源系および接地系の環状部材を内部リード上に
通常内部リードの固定の目的で行なわれる絶縁性テープ
の貼り付け加工と同じ要領で貼り付けることにより、特
に高度な加工技術が必要なく、本発明の目的が達成され
る。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】（第１の実施例）図１は本発明の半導体装
置用リードフレームの第１の実施例の構成部材を説明す
るための図、図２は図１に示した半導体装置用リードフ
レームを用いた半導体装置用パッケージの部分断面図、
図３は第１の実施例における半導体装置用リードフレー
ムと、半導体素子とのボンディング状態を示す平面図で
ある。尚、図３において、説明の便宜上、内部リード３
のうち約９０％を占める信号系リードは省略している。
置用リードフレームの第１の実施例の構成部材を説明す
るための図、図２は図１に示した半導体装置用リードフ
レームを用いた半導体装置用パッケージの部分断面図、
図３は第１の実施例における半導体装置用リードフレー
ムと、半導体素子とのボンディング状態を示す平面図で
ある。尚、図３において、説明の便宜上、内部リード３
のうち約９０％を占める信号系リードは省略している。
【００１３】本実施例における半導体装置用リードフレ
ームは、図１に示すように半導体素子を搭載するための
半導体素子搭載部２と内部リード３とを有するリードフ
レーム１と、この内部リード３の上面に半導体素子搭載
部２を囲むようにして二連に貼り付けられる、銅などの
金属箔層を有する環状部材４とから構成されている。環
状部材４は、一面に数十μｍ厚の銅などの金属箔がラミ
ネートされ、他面に接着剤が被覆された数十μｍ厚の環
状のポリイミドフィルムや、あるいはリードフレームと
同様の厚さの金属層に絶縁性接着剤が被覆されたものか
らなる。
ームは、図１に示すように半導体素子を搭載するための
半導体素子搭載部２と内部リード３とを有するリードフ
レーム１と、この内部リード３の上面に半導体素子搭載
部２を囲むようにして二連に貼り付けられる、銅などの
金属箔層を有する環状部材４とから構成されている。環
状部材４は、一面に数十μｍ厚の銅などの金属箔がラミ
ネートされ、他面に接着剤が被覆された数十μｍ厚の環
状のポリイミドフィルムや、あるいはリードフレームと
同様の厚さの金属層に絶縁性接着剤が被覆されたものか
らなる。
【００１４】そして、図２に示すように、半導体素子搭
載部２の上面に半導体素子５が搭載され、後述する所定
箇所にボンディングワイヤが施された後、半導体素子５
および内部リード３が樹脂にて被覆されることにより、
半導体装置用パッケージが形成されている。
載部２の上面に半導体素子５が搭載され、後述する所定
箇所にボンディングワイヤが施された後、半導体素子５
および内部リード３が樹脂にて被覆されることにより、
半導体装置用パッケージが形成されている。
【００１５】図２に示すボンディングワイヤは、詳しく
は、図３に示すように半導体素子５上面の電源系電極か
ら半導体素子搭載部２に近接している電源リード３ａの
一端へ施され、かつ電源系環状部材４ａから電源リード
３ａの半導体素子搭載部２側およびその反対側へそれぞ
れ施されている。同様に、半導体素子５上面の接地系電
極からは半導体素子搭載部２に近接している接地リード
３ｂの一端へボンディングワイヤが施され、かつ接地系
環状部材４ｂから接地リード３ｂの半導体素子搭載部２
側およびその反対側へそれぞれ施されている。
は、図３に示すように半導体素子５上面の電源系電極か
ら半導体素子搭載部２に近接している電源リード３ａの
一端へ施され、かつ電源系環状部材４ａから電源リード
３ａの半導体素子搭載部２側およびその反対側へそれぞ
れ施されている。同様に、半導体素子５上面の接地系電
極からは半導体素子搭載部２に近接している接地リード
３ｂの一端へボンディングワイヤが施され、かつ接地系
環状部材４ｂから接地リード３ｂの半導体素子搭載部２
側およびその反対側へそれぞれ施されている。
【００１６】上記構成のように、金属層を主体とする２
つの環状部材を接地系および電源系として内部リード上
面に貼り付ける加工のみで、インダクタンスが低減など
の電気特性に優れた半導体装置用リードフレームが製造
される。
つの環状部材を接地系および電源系として内部リード上
面に貼り付ける加工のみで、インダクタンスが低減など
の電気特性に優れた半導体装置用リードフレームが製造
される。
【００１７】（第２の実施例）図４は本発明の半導体装
置用リードフレームの第２の実施例を用いた半導体装置
用パッケージの断面図、図５は第２の実施例における半
導体装置用リードフレームと、半導体素子とのボンディ
ング状態を示す平面図である。尚、図５において、説明
の便宜上、内部リード３のうち約９０％を占める信号系
リードは省略している。
置用リードフレームの第２の実施例を用いた半導体装置
用パッケージの断面図、図５は第２の実施例における半
導体装置用リードフレームと、半導体素子とのボンディ
ング状態を示す平面図である。尚、図５において、説明
の便宜上、内部リード３のうち約９０％を占める信号系
リードは省略している。
【００１８】本実施例における半導体装置用リードフレ
ームは、内部リード３上に、第１の実施例と同様な金属
箔層を有する電源系環状部材６ａおよび接地系環状部材
６ｂが二層に重ねて貼り付けられたものである。
ームは、内部リード３上に、第１の実施例と同様な金属
箔層を有する電源系環状部材６ａおよび接地系環状部材
６ｂが二層に重ねて貼り付けられたものである。
【００１９】そして、図４に示すように、半導体素子搭
載部２の上面に半導体素子５が搭載され、後述する所定
箇所にボンディングワイヤが施された後、半導体素子５
および内部リード３が樹脂にて被覆されることにより、
半導体装置用パッケージが形成されている。
載部２の上面に半導体素子５が搭載され、後述する所定
箇所にボンディングワイヤが施された後、半導体素子５
および内部リード３が樹脂にて被覆されることにより、
半導体装置用パッケージが形成されている。
【００２０】図４に示すボンディングワイヤは、詳しく
は、図５に示すように半導体素子５上面の電源系電極か
ら半導体素子搭載部２に近接している電源リード３ａの
一端へ施され、かつ電源系環状部材６ａから接地系環状
部材６ｂをまたいで電源リード３ａの半導体素子搭載部
２側およびその反対側へそれぞれ施されている。同様
に、半導体素子５上面の接地系電極から半導体素子搭載
部２に近接している接地リード３ｂの一端へボンディン
グワイヤが施され、かつ接地系環状部材４ｂから接地リ
ード３ｂの半導体素子搭載部２側およびその反対側へそ
れぞれ施されている。
は、図５に示すように半導体素子５上面の電源系電極か
ら半導体素子搭載部２に近接している電源リード３ａの
一端へ施され、かつ電源系環状部材６ａから接地系環状
部材６ｂをまたいで電源リード３ａの半導体素子搭載部
２側およびその反対側へそれぞれ施されている。同様
に、半導体素子５上面の接地系電極から半導体素子搭載
部２に近接している接地リード３ｂの一端へボンディン
グワイヤが施され、かつ接地系環状部材４ｂから接地リ
ード３ｂの半導体素子搭載部２側およびその反対側へそ
れぞれ施されている。
【００２１】上記のように構成することで、電源系、接
地系となるそれぞれの金属層の面積を大きくとることが
でき、第１の実施例に比べより電気特性を向上させるこ
とができる。
地系となるそれぞれの金属層の面積を大きくとることが
でき、第１の実施例に比べより電気特性を向上させるこ
とができる。
【００２２】上述した第１および第２の実施例を通じ
て、金属層の面積および厚さは大きい程良好な結果が得
られ、またワイヤボンディングを容易に行うために金属
層表面には Ａｇなどのメッキを施しておくとよい。ま
た、この金属層を主体とする環状部材は、一般的な電子
部品用の材料として安価に入手することが可能であり、
その中から最も適当な材料を選択すると良い。
て、金属層の面積および厚さは大きい程良好な結果が得
られ、またワイヤボンディングを容易に行うために金属
層表面には Ａｇなどのメッキを施しておくとよい。ま
た、この金属層を主体とする環状部材は、一般的な電子
部品用の材料として安価に入手することが可能であり、
その中から最も適当な材料を選択すると良い。
【００２３】
【発明の効果】以上説明したように本発明は、電気特性
を改善する方法として、電源系および接地系の環状部材
を内部リード上に貼り付けた構造としたので、材料およ
び加工コストが極めて安く、その目的を達成することが
できる。つまり、環状部材は一般的な電子部品材料とし
て安価に入手でき、また貼り付けの加工は通常内部リー
ドの固定の目的で行われる絶縁性テープの貼り付け加工
と同じ要領で行えば良く、特に高度な加工技術を必要と
しない。また、電気特性の改善として、電源系、接地系
のインダクタンスを通常のリードフレームに比べ１／２
程度にすることが可能である。
を改善する方法として、電源系および接地系の環状部材
を内部リード上に貼り付けた構造としたので、材料およ
び加工コストが極めて安く、その目的を達成することが
できる。つまり、環状部材は一般的な電子部品材料とし
て安価に入手でき、また貼り付けの加工は通常内部リー
ドの固定の目的で行われる絶縁性テープの貼り付け加工
と同じ要領で行えば良く、特に高度な加工技術を必要と
しない。また、電気特性の改善として、電源系、接地系
のインダクタンスを通常のリードフレームに比べ１／２
程度にすることが可能である。
【図１】本発明の半導体装置用リードフレームの第１の
実施例の構成部材を説明するための図である。
実施例の構成部材を説明するための図である。
【図２】図１に示した半導体装置用リードフレームを用
いた半導体装置用パッケージの部分断面図である。
いた半導体装置用パッケージの部分断面図である。
【図３】第１の実施例における半導体装置用リードフレ
ームと、半導体素子とのボンディング状態を示す平面図
である。
ームと、半導体素子とのボンディング状態を示す平面図
である。
【図４】本発明の半導体装置用リードフレームの第２の
実施例を用いた半導体装置用パッケージの断面図であ
る。
実施例を用いた半導体装置用パッケージの断面図であ
る。
【図５】第２の実施例における半導体装置用リードフレ
ームと、半導体素子とのボンディング状態を示す平面図
である。
ームと、半導体素子とのボンディング状態を示す平面図
である。
【図６】従来の半導体装置用リードフレームの構成部材
を説明するための図である。
を説明するための図である。
【図７】図６に示したリードフレームを用いた半導体装
置用パッケージの部分断面図である。
置用パッケージの部分断面図である。
【図８】従来の半導体装置用リードフレームと、半導体
素子とのボンディング状態を示す平面図である。
素子とのボンディング状態を示す平面図である。
１ リードフレーム ２ 半導体素子搭載部 ３ 内部リード ３ａ 電源リード ３ｂ 接地リード ４ 環状部材 ４ａ，６ａ 電源系環状部材 ４ｂ，６ｂ 接地系環状部材 ５ 半導体素子
Claims (3)
- 【請求項１】 半導体素子が搭載される半導体素子搭載
部と、 前記半導体素子搭載部に先端が近接して設けられた少な
くとも電源リードおよび接地リードを含む内部リード
と、 前記内部リード上に貼り付けられた、金属層を主体とす
る、電源系および接地系の環状部材とを備え、 前記半導体素子の電源系電極と前記電源リードの先端と
が電気的に接続され、かつ電源系の環状部材と前記電源
リードとが電気的に接続され、さらに前記半導体素子の
接地系電極と前記接地リードの先端とが電気的に接続さ
れ、かつ接地系の環状部材と前記接地リードとが電気的
に接続されることを特徴とする半導体装置用リードフレ
ーム。 - 【請求項２】 前記環状部材は、一面に金属箔が被覆さ
れ、他面に接着剤が被覆された環状のポリイミドフィル
ムからなることを特徴とする請求項１記載の半導体装置
用リードフレーム。 - 【請求項３】 前記環状部材は、前記内部リードと同様
の金属層に絶縁性接着剤が被覆されたものからなること
を特徴とする請求項１記載の半導体装置用リードフレー
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173265A JP2570968B2 (ja) | 1993-07-13 | 1993-07-13 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173265A JP2570968B2 (ja) | 1993-07-13 | 1993-07-13 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0730053A JPH0730053A (ja) | 1995-01-31 |
| JP2570968B2 true JP2570968B2 (ja) | 1997-01-16 |
Family
ID=15957247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5173265A Expired - Lifetime JP2570968B2 (ja) | 1993-07-13 | 1993-07-13 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6533666B2 (ja) * | 2015-02-10 | 2019-06-19 | 日本電子材料株式会社 | プローブユニット |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2527507B2 (ja) * | 1991-05-30 | 1996-08-28 | 株式会社三井ハイテック | リ―ドフレ―ムおよびこれを用いた半導体装置 |
-
1993
- 1993-07-13 JP JP5173265A patent/JP2570968B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0730053A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JP2937713B2 (ja) | 半導体装置 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JPH03283646A (ja) | 半導体装置 | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| JPS62260343A (ja) | 半導体装置 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPH10270491A (ja) | 半導体装置およびその製造方法 | |
| JP2632761B2 (ja) | 半導体素子搭載用基板及び半導体素子搭載用基板の製造方法 | |
| JP2596399B2 (ja) | 半導体装置 | |
| JPH05129515A (ja) | 半導体装置 | |
| JPH08264706A (ja) | 半導体装置およびその製造方法 | |
| JPH065771A (ja) | 多層リードフレーム及び半導体装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 | |
| JPH09232365A (ja) | 半導体装置およびその製造方法 | |
| JP3356341B2 (ja) | Ｔａｂテープ及びその製造方法並びに半導体装置 | |
| JPH0758270A (ja) | 多層リードフレーム | |
| JPH07169795A (ja) | 半導体装置 |