JP2527507B2 - リ―ドフレ―ムおよびこれを用いた半導体装置 - Google Patents

リ―ドフレ―ムおよびこれを用いた半導体装置

Info

Publication number
JP2527507B2
JP2527507B2 JP12785691A JP12785691A JP2527507B2 JP 2527507 B2 JP2527507 B2 JP 2527507B2 JP 12785691 A JP12785691 A JP 12785691A JP 12785691 A JP12785691 A JP 12785691A JP 2527507 B2 JP2527507 B2 JP 2527507B2
Authority
JP
Japan
Prior art keywords
lead
conductor film
lead frame
film pattern
insulating tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12785691A
Other languages
English (en)
Other versions
JPH04352463A (ja
Inventor
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP12785691A priority Critical patent/JP2527507B2/ja
Publication of JPH04352463A publication Critical patent/JPH04352463A/ja
Application granted granted Critical
Publication of JP2527507B2 publication Critical patent/JP2527507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームおよび
これを用いた半導体装置に係り、特に半導体集積回路チ
ップを実装するリードフレーム構造の改良に関する。
【０００２】
【従来の技術】半導体集積回路の微細化および高集積化
は進む一方であり、これを実装するリードフレームにつ
いてもリードの本数は増大し、リード間隔は小さくなる
一方である。
【０００３】しかしながら、リードフレーム設計上、リ
ード本数とアウターリードのピッチが決定されると自か
ら、外形寸法も決まることになり、スペース的に余剰領
域が発生していた。
【０００４】また、インナーリードと半導体チップのボ
ンディングパッドとの接続においても、１つ１つ、微細
幅のインナーリード先端にワイヤボンディングを行うの
は極めて困難であるという問題があった。
【０００５】このような状況において、リードの本数を
低減する目的から、複数のパッドから接地ラインに落と
すような場合、接地用のプレートを設けこれにすべて接
続するという方法が有力となってきている。
【０００６】また、高出力型半導体集積回路の分野で
は、高いパワーを用いるために、電流供給のためのリー
ドはワイヤとの接続部におけるインダクタンスの増大を
防ぐために、ボンディングワイヤに代えてパワープレー
トを介してチップのボンディングパッドに接続するとい
う方法が取られることが多い。
【０００７】さらにまた、発熱量も大きいため、ダイパ
ッドに代えて放熱性の良好な金属からなる大きな放熱板
を必要とする傾向にある。
【０００８】このようなパワーデバイスでは、一例を図
７に示すように、通常、接地用のグランドプレート２２
とパワープレート２４とがリードフレーム本体２５に対
して各々舌片を介して溶接により電気的に接続されリー
ドフレーム構体を構成している。ここで２３は相互の電
気的絶縁のために介在する絶縁膜である。
【０００９】このため、舌片の折り曲げ精度や、溶接位
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。
【００１０】また、これらグランドプレート２２、パワ
ープレート２４の厚さ分だけ厚くなりパッケージ寸法が
大きくなるという問題があった。
【００１１】さらにまた、これらグランドプレート２
２、パワープレート２４、リードフレーム本体２５の素
材としては、通常銅もしくは銅合金が用いられており、
銅同志では電気抵抗が低いため、電気溶接を用いる場合
には溶接自体が困難であるのみならず溶接強度も弱く確
実な溶接が困難であるという問題があった。
【００１２】
【発明が解決しようとする課題】このように、従来の半
導体装置では、インナーリードと半導体チップのボンデ
ィングパッドとの接続においても、微細化が進むにつれ
て、微細幅のインナーリード先端に１つ１つワイヤボン
ディングを行うのは極めて困難であった。
【００１３】さらに、高集積化に伴うリード本数の増大
に対応して、接地用のグランドプレートやパワープレー
トなどを用いる方法が提案され、リード本数の低減およ
びインナーリードとのボンディング数の低減により、実
装が容易となった。
【００１４】しかしながら、このような半導体装置で
は、グランドプレートやパワープレートの重ね合わせに
よりパッケージの厚さ寸法が増大する上、グランドプレ
ートやパワープレート等とリードフレーム本体との確実
な溶接が困難であり、また接続不良や変形を生じ易く、
これがデバイスとしての信頼性低下の原因となってい
た。 本発明は、前記実情に鑑みてなされたもので、実
装が容易でかつ信頼性の高い半導体装置を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】そこで本発明の第１のリ
ードフレームでは、インナーリード表面の所定の位置に
該インナーリードと交差する方向に帯状をなすように、
絶縁性のテープを介して導体膜パターンを形成してい
る。すなわち、半導体素子搭載部の周りに所定の間隔を
おいて配列された複数のインナーリードと、該インナー
リードそれぞれに連続して形成されたアウターリードと
を具備してなるリードフレームにおいて、前記インナー
リード先端を露呈せしめるようにインナーリード表面の
所定の位置に少なくとも隣接する２本のインナーリード
を連結するように貼着された絶縁性のテープと、前記絶
縁性のテープの表面に、前記インナーリードと交差する
方向に伸長する少なくとも１条の導体膜パターンとを具
備し、前記インナーリードの少なくとも１本が前記導体
膜パターンに接続されるとともに、前記インナーリード
に接続されたアウターリードを介して外部回路に接続さ
れるように構成されており、前記導体膜パターンは前記
半導体素子搭載部に搭載される半導体素子に接続される
ように構成されている。
【００１６】望ましくは、導体膜パターンは、前記半導
体素子搭載部を囲むように、リング状をなして、前記絶
縁性のテープ上に形成されるとともに、前記インナーリ
ードおよびアウターリードを介して電源に接続されるか
または接地され電源線または接地線を構成する。また、
望ましくは、導体膜パターンを、リング状に形成した２
本のパターンで構成し、各パターンをそれぞれ電源線お
よび接地線としている。
【００１７】望ましくは、この導体膜パターンは、その
少なくとも一か所でインナーリードにワイヤを介して接
続する。
【００１８】望ましくは、導体膜パターンとインナーリ
ードとの接続を、絶縁性のテープに形成されたスルーホ
ールを介して行うようにしている。
【００１９】本発明の第２では、インナーリード表面の
所定の位置に帯状をなすように貼着される絶縁性のテー
プの表面に導体膜パターンを形成すると共にこの導体膜
パターンを、インナーリードの少なくとも１つに電気的
に接続し、半導体チップのボンディングパッドの少なく
とも１つと、導体膜パターンが電気的に接続されるよう
にしている。
【００２０】望ましくは、この導体膜パターンを、リン
グ状に形成した２本のパターンからなり、各パターンは
それぞれ電源線および接地線を構成し、電源線および接
地線にはそれぞれ複数のボンディングパッドを接続して
いる。
【００２１】望ましくは、前記インナーリードの先端に
絶縁部材を介して放熱板の端部を固着し、この放熱板の
上に半導体チップを搭載している。
【００２２】
【作用】前述したように本発明は、リード本数が増大す
るにつれて、リードフレーム設計上、余剰領域となって
いたインナーリード表面上の領域を回路として用いる点
に着目してなされたものである。
【００２３】上記第１のリードフレームによれば、本来
使用されていないインナーリード上の領域に、絶縁性テ
ープを貼着し、この上に導体膜パターンからなる回路を
形成しているため、半導体チップ側の配線の引き回しが
不要となり、本来の位置に設けられたボンディングパッ
ドから最短位置にあるこの導体膜パターンの上に接続す
るようにすればよいため、実装が容易で信頼性も高いも
のとなる。
【００２４】また絶縁性テープ上に形成された導体膜パ
ターンを用いているため、歪みや剥がれを生じたりする
ことなく良好にリードとの接続を達成する事ができるう
え、低抵抗であるため、インダクタンスの低減をはかる
ことができる。従って、この導体膜パターンを電源線や
接地線に用いる場合には、ノイズの低減をはかることが
できる。また、マイクロ波集積回路に用いる場合にも、
インピーダンス整合を行うように線幅等を決定して導体
膜パターンを形成しておくようにすればよいため、設計
が容易である。
【００２５】また絶縁性のテープを、半導体チップ搭載
部の各辺に沿って形成するようにすれば、導体パターン
も各辺に沿って形成することができ、チップからのボン
ディングが導体パターン上の最短位置に行う事が可能と
なる。
【００２６】また、絶縁性のテープを、リング状をなす
ように一体的に形成すれば、さらにボンディングワイヤ
の引き回しは低減される。
【００２７】さらに望ましくはこのリング状の絶縁性テ
ープ上の、導体膜パターンをも、リング状に形成し、電
源線または接地線を構成するようにすれば、電源線ある
いは接地線に接続するボンディングパッドは多いため、
最短位置に複数個のボンディングを行うようにすればよ
くボンディングが容易となるうえ、その分だけリード本
数を低減することができる。
【００２８】また、導体膜パターンを、リング状に形成
した２本のパターンで構成し、各パターンをそれぞれ電
源線および接地線とすることによりさらにリード数の低
減をはかることができる。
【００２９】そして、この導体膜パターンとインナーリ
ードとの接続は、一か所で行えばよく、ワイヤを介して
接続してもよいし、絶縁性のテープに形成されたスルー
ホールを介して行うようにしてもよく、後者の方がより
信頼性が向上する。
【００３０】さらに、端部が前記インナーリードの先端
に絶縁部材を介して固着された放熱板を用い、この放熱
板の上に半導体チップを搭載するようにすれば、実装が
極めて容易となる。
【００３１】また、従来、パワープレートは放熱板を兼
ねることが多かったが、この構造によれば、パワープレ
ートと放熱板とを分離することができるため、設計も自
由となる上製造の合理化をはかることができる。
【００３２】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
【００３３】図１は、本発明実施例のリードフレームを
示す図である。
【００３４】このリードフレーム１は、インナーリード
２上に、幅２mmのリング状に成形したポリイミドフィル
ムからなる絶縁性テープ５を貼着し、この絶縁性テープ
５の表面に銅箔のパターンからなり、このテープの長手
方向に沿って平行に形成されたそれぞれ幅０．３mmの電
源線６Ｐおよび接地線６Ｇを形成し、これらを共通電源
線および共通接地線として用いるようにしたことを特徴
とするものである。
【００３５】他の部分は通常のリードフレームと全く同
様に形成されており、アロイ４２と指称されている帯状
材料を用い、順送り金型を用いてインナーリード２やア
ウターリード３を形成し、インナーリード２先端にワイ
ヤボンディングに必要とされる平坦幅を確保するための
コイニング領域Ｋを形成したものである。そして、また
インナーリード先端にはＰｔなどの貴金属めっき層が形
成されている。
【００３６】このリードフレームは通常の方法でインナ
ーリード、アウターリード等を具備したリードフレーム
本体を形成した後、あらかじめ電源線６Ｐおよび接地線
６Ｇの形成されたポリイミドテープ５を所定の位置に貼
着して形成される。
【００３７】この絶縁性テープは、通常のポリイミドテ
ープに銅箔を直接接合したのち、フォトリソグラフィに
より所望の幅のレジストパターンを形成し、エッチング
により不要部の銅を除去する等の方法で容易に高精度の
パターンを形成することができる。
【００３８】次にこのようなリードフレームを用いて実
装された半導体装置について説明する。
【００３９】図２はこのリードフレームを用いた半導体
装置である。
【００４０】この半導体装置は、銅板からなるヒートス
プレッダー１１上に半導体チップ１０を搭載し、この状
態で図１に示したリードフレームのインナーリード２の
裏面に絶縁性接着剤Ｉを介して固着し、ボンディングワ
イヤ７，８，９ｐ，９ｇを用いて、インナーリードとボ
ンディングパッド、電源線または接地線とボンディング
パッド、およびインナーリードと電源線または接地線の
接続を行い、外側を樹脂パッケージ１２で覆うようにし
たものである。
【００４１】ここで、ボンディングワイヤ７によって半
導体チップ１０の通常のボンディングパッドとインナー
リード２との個々の接続が行われ、ボンディングワイヤ
８によって半導体チップ１０の電源線および接地線に接
続するためのボンディングパッドと、前記テープ上の電
源線６ｐおよび接地線６ｇとの接続が行われ、電源線６
ｐおよび接地線６ｇはそれぞれ一か所でボンディングワ
イヤ９ｐ，９ｇによってインナーリード２に接続されて
いる。
【００４２】このようにして得られた半導体装置によれ
ば、リード数を低減することができる上、本来使用され
ていないインナーリード上の領域に、絶縁性テープを貼
着し、この上に導体膜パターンからなる回路を形成して
いるため、パッケージ自体を何等大きくすること無く、
高性能化をはかることができる。
【００４３】また、チップ上での配線の引き回しが不要
となり、本来の位置に設けられたボンディングパッドか
ら最短位置にあるこの導体膜パターンの上にワイヤボン
ディングを行うようにすればよいため、実装が容易で信
頼性も高いものとなる。
【００４４】また絶縁性テープ上に形成された導体膜パ
ターンを用いているため、歪みや剥がれを生じたりする
こと無く良好にリードとの接続を達成する事ができるう
え、低抵抗であるため、インダクタンスの低減をはかる
ことができ、ノイズの低減をはかることができる。ま
た、マイクロ波集積回路に用いる場合にも、インピーダ
ンス整合を行うように線幅等を決定して導体膜パターン
を形成しておくようにすればよいため、設計が極めて容
易となる。
【００４５】さらに、パワープレートと放熱板とを分離
することができるため、設計も自由となり、製造の合理
化をはかることができる。
【００４６】加えて、この絶縁性テープはインナーリー
ド相互間の固定の役割をもはたし、インナーリード先端
の位置ずれを防ぐことができる。
【００４７】なお、前記実施例では、電源線６ｐおよび
接地線６ｇとインナーリード２との接続はそれぞれボン
ディングワイヤ９ｐ，９ｇを介して行うようにしたが、
本発明の第２の実施例として図３に示すように、絶縁性
のテープ５に形成されたスルーホールｈ１およびｈ２を
介して行うようにしてもよい。この場合はボンディング
ワイヤ数を少なくすることができ、信頼性をさらに向上
することができる。
【００４８】また、通常のダイパッド付きのリードフレ
ームにも適用可能であることはいうまでもない。
【００４９】また本発明の第３の実施例として図４に示
すように、ヒートスプレッダーを電源用として用いても
良い。この場合は図２に示した前記第１の実施例におい
てインナーリードの一部を短くし、直接インナーリード
からヒートスプレッダー兼電源プレート２１にボンディ
ングワイヤ９ｘを用いて接続してもよい。
【００５０】また、導体パターンは１本でもよいし、２
本の導体パターンのうち１本を共通接続用の配線パター
ンとして用いても良いし、３本の導体パターンを設けて
もよい。
【００５１】さらに前記実施例では、絶縁性フィルムの
形状をリング状としたが、変形例として図５および図６
に示すように、２方向または４方向に分割して形成して
もよい。
【００５２】
【発明の効果】以上説明してきたように、本発明によれ
ば、インナーリード表面の所定の位置に帯状をなすよう
に、導体膜パターンの形成された絶縁性のテープを貼着
し、この導体膜パターンを、インナーリードの少なくと
も１つに電気的に接続するようにしているため、配線の
引き回しが不要となり、実装が容易で信頼性の高い半導
体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明実施例のリードフレームを示す図
【図２】本発明実施例のリードフレームの用いた半導体
装置を示す図
【図３】本発明の他の実施例の半導体装置を示す図
【図４】本発明の他の実施例の半導体装置を示す図
【図５】本発明の他の実施例のリードフレームを示す図
【図６】本発明の他の実施例のリードフレームを示す図
【図７】従来例の半導体装置を示す図
【符号の説明】
１ リードフレーム ２ インナーリード ３ アウターリード Ｋ コイニング領域 ５ 絶縁性テープ ６ｐ 電源線 ６ｇ 接地線 ７ ボンディングワイヤ ８ ボンディングワイヤ ９ ボンディングワイヤ １０ 半導体チップ １１ ヒートスプレッダー １２ 樹脂パッケージ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子搭載部の周りに所定の間隔を
    おいて配列された複数のインナーリードと、該インナー
    リードそれぞれに連続して形成されたアウターリードと
    を具備してなるリードフレームにおいて、前記インナーリード先端を露呈せしめるようにインナー
    リード表面の所定の位置に少なくとも隣接する２本のイ
    ンナーリードを連結するように 貼着された絶縁性のテー
    プと、 前記絶縁性のテープの表面に形成され、前記インナーリ
    ードと交差する方向に伸長する少なくとも１条の導体膜
    パターンとを具備し、前記インナーリードの少なくとも１本が前記導体膜パタ
    ーンに接続されるとともに、前記インナーリードに接続
    されたアウターリードを介して 、外部回路に接続される
    ように構成されており、 前記導体膜パターンは前記半導体素子搭載部に搭載され
    る半導体素子に接続されるように構成されていることを
    特徴とするリードフレーム。
  2. 【請求項２】 前記導体膜パターンは、前記半導体素子
    搭載部を囲むように、リング状をなして、前記絶縁性の
    テープ上に形成されるとともに、前記インナーリードお
    よびアウターリードを介して電源に接続されるかまたは
    接地され、電源線または接地線を構成していることを特
    徴とする請求項１に記載のリードフレーム。
  3. 【請求項３】前記導体膜パターンは、リング状に形成さ
    れた２本のパターンからなり、各パターンはそれぞれ電
    源線および接地線を構成していることを特徴とする請求
    項(2) に記載のリードフレーム。
  4. 【請求項４】前記導体膜パターンは、その少なくとも一
    か所でインナーリードにワイヤを介して接続されている
    ことを特徴とする請求項(1) に記載のリードフレーム。
  5. 【請求項５】前記導体膜パターンは、その少なくとも一
    か所で、絶縁性のテープに形成されたスルーホールを介
    してインナーリードに接続されていることを特徴とする
    請求項(1) に記載のリードフレーム。
  6. 【請求項６】半導体素子搭載部の周りに所定の間隔をお
    いて配列された複数のインナーリードを具備してなるリ
    ードフレーム本体と、前記インナーリード表面の所定の
    位置に帯状をなすように貼着される絶縁性のテープと、
    前記絶縁性のテープの表面に形成され、前記インナーリ
    ードと交差する方向に伸長する少なくとも１条の導体膜
    パターンとを有するリードフレームと、 前記半導体素子搭載部に搭載された半導体チップとを具
    備し、 前記半導体チップのボンディングパッドの少なくとも１
    つと、前記導体膜パターンとがボンディングワイヤを介
    して接続され、 かつ前記導体膜パターンが、前記インナーリードの少な
    くとも１つと電気的に接続されていることを特徴とする
    半導体装置。
  7. 【請求項７】前記導体膜パターンは、リング状に形成さ
    れた２本のパターンからなり、各パターンはそれぞれ電
    源線および接地線を構成し、前記電源線および接地線に
    はそれぞれ複数の前記ボンディングパッドが接続されて
    いることを特徴とする請求項(6) 記載の半導体装置。
  8. 【請求項８】前記半導体チップは、放熱板上に搭載され
    ており、前記放熱板の端部は絶縁部材を介して前記イン
    ナーリードの先端に固着されていることを特徴とする請
    求項(6) 記載の半導体装置。
JP12785691A 1991-05-30 1991-05-30 リ―ドフレ―ムおよびこれを用いた半導体装置 Expired - Fee Related JP2527507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12785691A JP2527507B2 (ja) 1991-05-30 1991-05-30 リ―ドフレ―ムおよびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12785691A JP2527507B2 (ja) 1991-05-30 1991-05-30 リ―ドフレ―ムおよびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH04352463A JPH04352463A (ja) 1992-12-07
JP2527507B2 true JP2527507B2 (ja) 1996-08-28

Family

ID=14970360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12785691A Expired - Fee Related JP2527507B2 (ja) 1991-05-30 1991-05-30 リ―ドフレ―ムおよびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2527507B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
JP2570968B2 (ja) * 1993-07-13 1997-01-16 日本電気株式会社 半導体装置用リードフレーム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222850A (ja) * 1988-07-11 1990-01-25 Hitachi Cable Ltd 半導体装置用のリードフレーム
JPH02298059A (ja) * 1989-05-12 1990-12-10 Dainippon Printing Co Ltd 半導体素子用リードフレーム

Also Published As

Publication number Publication date
JPH04352463A (ja) 1992-12-07

Similar Documents

Publication Publication Date Title
JP2817717B2 (ja) 半導体装置およびその製造方法
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
JPH05109802A (ja) 半導体装置
JP3031323B2 (ja) 半導体装置とその製造方法
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JP2527507B2 (ja) リ―ドフレ―ムおよびこれを用いた半導体装置
JP2803656B2 (ja) 半導体装置
JPH104167A (ja) 半導体装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
WO1999013509A1 (en) Semiconductor device
JP3096536B2 (ja) 混成集積回路
JPH07114251B2 (ja) 半導体装置
JPH10321670A (ja) 半導体装置
JP2555993B2 (ja) 半導体装置
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
JP3147189B2 (ja) リードフレームおよびその製造方法
JPH10150065A (ja) チップサイズパッケージ
JPH05211274A (ja) リードフレーム及び半導体装置
JP3054249B2 (ja) リードフレーム組立体
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH03142862A (ja) リードフレーム
JPH05129514A (ja) リードフレームおよびその製造方法
JPH04364064A (ja) 半導体装置
JPH04111460A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees