JP2777036B2 - プリント配線板への端子の接続方法 - Google Patents

プリント配線板への端子の接続方法

Info

Publication number
JP2777036B2
JP2777036B2 JP5004586A JP458693A JP2777036B2 JP 2777036 B2 JP2777036 B2 JP 2777036B2 JP 5004586 A JP5004586 A JP 5004586A JP 458693 A JP458693 A JP 458693A JP 2777036 B2 JP2777036 B2 JP 2777036B2
Authority
JP
Japan
Prior art keywords
terminal
printed wiring
conductor circuit
wiring board
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5004586A
Other languages
English (en)
Other versions
JPH06216505A (ja
Inventor
利正 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP5004586A priority Critical patent/JP2777036B2/ja
Priority to US08/063,059 priority patent/US5403785A/en
Publication of JPH06216505A publication Critical patent/JPH06216505A/ja
Application granted granted Critical
Publication of JP2777036B2 publication Critical patent/JP2777036B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジなどに用いられるプリント配線板への端子の接続方法
に関するものである。
【0002】
【従来の技術】プリント配線板に形成される金属の導体
回路に金属で形成される外部接続用の端子を接続するに
あたっては、半田や銀ろうなどのろう材を用いてろう付
けすることによっておこなうのが一般的である。しかし
このようにろう付けすることによって接続をおこなう
と、溶融させたろう材の高熱がプリント配線板に作用し
てプリント配線板に劣化が発生するおそれがある等の問
題がある。
【0003】そこで、本出願人によって超音波振動を与
えることによる金属拡散接合でプリント配線板1の導体
回路2に外部接続用の端子3を接続するようにした技術
が特願平3−50043号や特願平3−50044号な
どで提供されている。すなわち、図4に示すように、プ
リント配線板1の導体回路2の表面に端子3の先端部を
重ねて密着させ、超音波伝導子の伝達ツール(加圧子)
9を用いて端子3を導体回路2に加圧しながら超音波振
動を与えることによって、導体回路2と端子3とを金属
拡散接合させて接続するようにしたものである。
【0004】
【発明が解決しようとする課題】しかし図4のように超
音波伝導子の伝達ツール9を用いて超音波振動を与える
場合、超音波振動は端子3の全体に伝播し、特に端子3
の基部の方向に伝播して、金属拡散接合をおこなう接合
部以外の部位に超音波振動のエネルギーが消費されるも
のであった。従って端子3を金属拡散接合するにあたっ
て大きな超音波振動のエネルギーが必要になるという問
題があった。また、伝達ツール9で端子3を加圧するに
あたって、加圧力が端子3の接合部3a以外にも分散さ
れてしまうおそれがあり、大きな加圧力を伝達ツール9
に与えて端子3の接合をおこなう必要があるという問題
があった。このために、大きな超音波振動エネルギーと
加圧力を与えることができる設備を設けることが必要に
なるものであった。
【0005】本発明は上記の点に鑑みてなされたもので
あり、小さな超音波振動のエネルギーで、また小さな加
圧力で、端子の接合をおこなうことができるプリント配
線板への端子の接続法を提供することを目的とするもの
である。
【0006】
【課題を解決するための手段】本発明に係るプリント配
線板への端子の接続方法は、プリント配線板1の導体回
路2の表面に端子3の先部を密着させて加圧しつつ超音
波振動を与えることによって、端子3を導体回路2に金
属拡散接合させるにあたって、端子3の先部の平坦な接
合部3aと平坦な導体回路2とを密着させ、端子3の
合部3aの近傍においてその基部寄りの表面に凹部4を
凹設し、接合部3aにおいて端子3の上面から超音波を
印加することを特徴とするものである。
【0007】
【作用】端子3の接合部3aの近傍においてその基部寄
りの表面に凹部4を凹設してあるために、端子3に与え
た超音波振動は凹部4によって減衰されて端子3の接合
部3aから基部へと伝播することを防ぐことができ、接
合部3a以外の部位に超音波振動のエネルギーが消費さ
れることを低減することができる。
【0008】
【実施例】以下本発明を実施例によって詳述する。プリ
ント配線板1としては、ガラス布基材エポキシ樹脂積層
板やガラス布基材ポリイミド樹脂積層板、ガラス布基材
フッ素樹脂積層板、ガラス布基材ポリフェニレンオキサ
イド樹脂積層板などの樹脂積層板で絶縁基板1aを作成
すると共に、その表面に導体回路2を、銅箔やアルミニ
ウム箔などの金属箔をサブトラクティブ法で加工して設
けたり、アディティブ法でメッキして設けたりして形成
されるプラスチック基板のものや、あるいはセラミック
板で絶縁基板1aを作成すると共にその表面に金属導体
ペースト等で導体回路2を設けたセラミック基板のもの
など、任意のものを使用することができる。
【0009】また、外部接続用の端子3としては、例え
ば銅や銅合金、42アロイ、鉄、鉄合金、アルミニウム
などで作成されたリードフレームや、短冊状リード、端
子ピンなどを用いることができる。この端子3の先端部
の接合部3aの近傍にはその基部寄りの部分に凹部4が
設けてある。凹部4は接合部3aから2mm以内の範囲
の近傍に設けるのが好ましく、深さは0.05mm程度
が好ましい。図2(a)の実施例では端子3の上面の両
側縁に端子3の長手方向と平行に凹部4を設けるように
してあり、図2(b)の実施例では端子3の下面の両側
縁に端子3の長手方向と平行に凹部4を設けるようにし
てある。また図2(c)の実施例では凹部4は端子3の
上面に設けるようにしてあり、図2(d)の実施例では
凹部4を丸穴として形成して端子3の上面及び側面に設
けるようにしてある。さらに図2(e)の実施例では、
凹部4を断面V字形の溝状に形成して端子3の上面に設
けるようにしてある。このように凹部4の形成箇所、個
数、断面形状等は特に制限されるものではなく、用途等
に応じて設定することができるものである。また凹部4
を形成するにあたっては、パンチング加工、絞り加工、
刻印等の機械加工や、エッチング等の化学加工など任意
の方法でおこなうことができる。
【0010】そして、図1に示すように、プリント配線
板1の導体回路2の平坦な表面に端子3の先端部の平坦
接合部3aを密着させ、接合部3aにおいて端子3の
上面に超音波伝導子の振動伝達ツール9を圧接させるこ
とによって、端子3を導体回路2に加圧しつつ超音波を
印加して端子3と導体回路2の接触面に超音波振動を作
用させると共に必要に応じて加熱し、導体回路2の金属
と端子3の金属をその密着部分において金属拡散現象に
基づく結合をおこなわせ、導体回路2に端子3を接合一
体化して接続することができるものである。
【0011】このように加圧しつつ超音波振動を与える
ことによって導体回路2に端子3を金属拡散接合させる
にあたって、端子3の先部の平坦な接合部3aと平坦な
導体回路2とを密着させたため、接合部3aと導体回路
2との接触面積を大きくして、接合強度を高めることが
できるものである。また端子3には接合部3aよりも基
部寄りの位置において凹部4が設けてあるために、接合
部3aに与えられた超音波振動は端子3に沿ってその基
部側へ伝播する際に凹部4によって減衰され、凹部4よ
りも基部側へ伝播することを防ぐことができるものであ
り、従って金属拡散接合をおこなう接合部3a以外の部
位に超音波振動のエネルギーが余分に消費されることを
低減することができ、大きな超音波振動エネルギーを必
要とすることなく端子3の接合をおこなうことができる
ものである。また、凹部4によって振動伝達ツール9に
よる加圧力が分散することを防いで接合部3aに集中さ
せることができ、大きな加圧力を必要とすることなく端
子3の接合をおこなうことができるものである。
【0012】上記のようにして導体回路2に端子3を接
合した後に、プリント配線板1にIC等の半導体チップ
10を搭載して半導体チップ10の電極とプリント配線
板1の導体回路2とを金線等のワイヤーボンディング1
1で接続し、半導体チップ10を覆うように封止樹脂1
2で被覆することによって、端子1が外部出力端子とな
りプリント配線板1がパッケージ基板となったQFP等
の半導体装置を作成することができるものである。図3
(a)は端子1を外側に折り曲げて半導体装置を作成し
たもの、図3(b)は端子1を内側に折り曲げて半導体
装置を作成したもの、図3(c)はプリント配線板1の
一方の端部から突出させるように端子3を取り付けて縦
型に半導体装置を作成したもの、図3(d)は端子3を
倒L型に折曲して半導体装置を作成したものである。
【0013】
【発明の効果】上記のように本発明は、プリント配線板
の導体回路の表面に端子の先部を密着させて加圧しつつ
超音波振動を与えることによって、端子を導体回路に金
属拡散接合させるにあたって、端子の先部の平坦な接合
部と平坦な導体回路とを密着させたため、接合部と導体
回路との接触面積を大きくして、接合強度を高めること
ができるものである。また端子の接合部の近傍において
その基部寄りの表面に凹部を凹設し、接合部において端
子の上面から超音波を印加するようにしたので、端子に
与えた超音波振動は凹部によって減衰されて端子の接合
部から基部側へと伝播することを防ぐことができ、接合
部以外に部位に超音波振動のエネルギーが消費されるこ
とを低減することができるものであって、小さな超音波
振動のエネルギーで端子の接合をおこなうことができる
ものであり、しかも凹部によって加圧力が分散すること
を防いで接合部に集中させることができ、大きな加圧力
を必要とすることなく端子の接合をおこなうことができ
るものである。
【図面の簡単な説明】
【図1】本発明の一実施例の概略図である。
【図2】同上の端子を示すものであり、(a),
(b),(c),(d),(e)はそれぞれ一部の拡大
した斜視図である。
【図3】端子を接合したプリント配線板をパッケージ基
板とする半導体装置を示すものであり、(a),
(b),(c),(d)はそれぞれ概略断面図である。
【図4】従来例の概略図である。
【符号の説明】
1 プリント配線板 2 導体回路 3 端子3a 接合部 4 凹部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 プリント配線板の導体回路の表面に端子
    の先部を密着させて加圧しつつ超音波振動を与えること
    によって、端子を導体回路に金属拡散接合させるにあた
    って、端子の先部の平坦な接合部と平坦な導体回路とを
    密着させ、端子の接合部の近傍においてその基部寄りの
    表面に凹部を凹設し、接合部において端子の上面から超
    音波を印加することを特徴とするプリント配線板への端
    子の接続方法。
JP5004586A 1991-03-03 1993-01-14 プリント配線板への端子の接続方法 Expired - Lifetime JP2777036B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5004586A JP2777036B2 (ja) 1993-01-14 1993-01-14 プリント配線板への端子の接続方法
US08/063,059 US5403785A (en) 1991-03-03 1993-05-19 Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5004586A JP2777036B2 (ja) 1993-01-14 1993-01-14 プリント配線板への端子の接続方法

Publications (2)

Publication Number Publication Date
JPH06216505A JPH06216505A (ja) 1994-08-05
JP2777036B2 true JP2777036B2 (ja) 1998-07-16

Family

ID=11588147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5004586A Expired - Lifetime JP2777036B2 (ja) 1991-03-03 1993-01-14 プリント配線板への端子の接続方法

Country Status (1)

Country Link
JP (1) JP2777036B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
EP1271672A4 (en) 2000-03-14 2007-09-05 Matsushita Electric Ind Co Ltd SECONDARY CELL AND CORRESPONDING WIRE FASTENING METHOD, AND BATTERY TYPE ELECTRICAL POWER SUPPLY
JP2002164461A (ja) * 2000-11-24 2002-06-07 Kyocera Corp セラミック回路基板
JP4537370B2 (ja) * 2006-12-04 2010-09-01 日立オートモティブシステムズ株式会社 電子装置
JP2011086717A (ja) * 2009-10-14 2011-04-28 Koito Mfg Co Ltd 回路装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527238B2 (ja) * 1989-05-30 1996-08-21 株式会社小糸製作所 超音波溶着方法および超音波ホ―ンならびに超音波溶着体
JPH0338033A (ja) * 1989-07-05 1991-02-19 Sony Corp 低温エッチング装置

Also Published As

Publication number Publication date
JPH06216505A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
JPH0636852A (ja) プリント配線板への端子の接続法
JP2012039018A (ja) 電子機器とその製造方法
JP2777036B2 (ja) プリント配線板への端子の接続方法
JP2777035B2 (ja) プリント配線板への端子の接続方法
JP5755601B2 (ja) パワーモジュールおよびその製造方法
JPH04212277A (ja) プリント配線板への端子の接続法
JPH08279674A (ja) 金属ベース回路基板と外部リード線との接続装置
JP2905610B2 (ja) プリント配線板への端子の接続法
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JPH10284821A (ja) プリント配線板
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JPH08125092A (ja) 半導体装置およびその製造方法
JP3141682B2 (ja) 複合リードフレーム
JPH0617317Y2 (ja) 混成集積回路の接続構造
JP2669478B2 (ja) プリント配線板への端子の接続法
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JPH0714966A (ja) 多端子複合リードフレームとその製造方法
JPH05235117A (ja) 半導体装置の製造方法
JPH04287355A (ja) 電子部品搭載装置
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH06120637A (ja) 可撓性配線板付きリジッド回路基板
JPS6341054A (ja) 混成集積回路の接着方法
JPH1154882A (ja) 電子部品搭載用基板
JPH05235234A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980414