JPH03211761A - リードフレーム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分舒］ 本発明は、半導体素子のプラスチックパッケージに用い
て好適なリードフレームに関し、特に多数の接続用ビン
を備えた半導体素子の組立用リードフレームに関するも
のである。

［従来の技術］ 現在、半導体素子のパッケージはプラスチックパッケー
ジが主流となってきている。これは半導体素子−のパッ
シベーション技術が発達したことと、封止用樹脂の改良
が進んだこととにより、プラスチックパッケージ化が普
及し、低価格化をもたらしたことによる。第１２図に示
すようにこのプラスチックパッケージは、半導体素子１
０１をダイパッド１０２に搭載し、かつ半導体素子１０
１からインナーリード１０３ヘワイヤボンデイング１０
４さ托　プラスチック１０５により封止したものである
。

このようなプラスチックパッケージにおいて、半導体装
置の組立用部材として用いられるリードフレーム１０６
としては、第１３図に示すような平面形状を有しており
、半導体素子を取り付けるためのダイパッド１０２と、
その周辺に配設され上記半導体素子との結線を行うため
のインナーリード１０３と、このインナーリード１０３
に連続するアウターリード１０７とを備えている。そし
て、このようなリードフレームは、通常、　４２合金、
銅系合金等の導電性にすぐね　しかも強度が高い金属板
をフォトエツチング法やスタンピング法などにより、上
記ダイパッド１０２、インナーリード１０３及びアウタ
ーリード１０７を一体に有する形状に加工することによ
り製造される。しかしながら、このタイプは放熱性が悪
く、消費電力は最大で０．６Ｗクラスである。

このように、プラスチックパッケージにおいては、高速
性、放熱性などに問題があるばかりでなく、そのの改善
が難しく、このため高速・多ビンデバイス向けのパッケ
ージは、主に第１４図に示すようなセラミックＰＧＡ（
ｐｉｎ　　ｇｒｉｄａｒｒｅｙ）がこれまで使われてい
る。このセラミックパッケージは半導体素子１０１をダ
イパッド１０２上に搭載すると共に、半導体素子１０１
からインナーリード（不図示）へワイヤボンディング１
０４さ瓢　セラミック１０５により封止したものである
。

しかしながら、このセラミックパッケージは高速性、放
熱性には優れているが、反面、プラスチッパッケージに
比べて非常に高価であり、このため用途が限定されてし
まう。

一方、近年半導体素子の高機能・高集積化により、入出
力（１１０）端子の数が増加するとともに、半導体素子
のサイズが増大しているが、一方では、電子機器の小型
化及び軽量化への要求が強く、そのために半導体用パッ
ケージのより一層の小型化ならびに同一サイズ内での多
ビン化が進行している。このために、　リードフレーム
に対しても加工サイズの微細化が求められている。

しかしながら、フォトエツチング法及びスタンピング法
による加工には限界が存在し、微小ピッチの加工が無制
限にできるというわけではない。

現在のフォトエツチング法の技術では板厚の８０％程度
の幅が、またスタンピング法では当該板厚程度の幅がそ
れぞれスリット加工の限界となっている。

また、半導体装置の組立においては、ワイヤボンディン
グ法による電気的接続が主に行われているが、インナー
リード１０３へのボンディングにあたっては、そのワイ
ヤ１０４の長さが制限されてしまう。つまり、ワイヤボ
ンディングされたリードフレームをレジンによりモール
ドする際、ワイヤ１０４が長すぎるとレジンによりワイ
ヤ１０４が流されてしまい、このワイヤ１０４の流れに
より、隣合うワイヤ１０４どうじが接触して電極どうし
がショートしてしまうことがある。このため、ワイヤ１
０４の長さをショートしないような長さに厳格に制限す
る必要がある。

更に、インナーリード１０３のビン数を増大させるため
には、上記のようにスリット加工に限界があることから
、ビン数が増加するとそれに応じてインナーリード１０
３をダイパッド１０２から所定距離だけ離してインナー
リード形成可能領域を中心部から外側へ拡大しなければ
ならない、しかしながら、インナーリード形成可能な領
域を拡大すると、必然的にボンディングワイヤの長さを
長くしなければならなく、ここにおいても上述したショ
ートの問題が不可避的に生じることとなる。

このように、インナーリード形成可能領域の大きさは、
搭載する半導体素子及びダイパッドのサイズによって制
限され、　従って各々の加工法による加工限界ピッチか
ら、インナーリードに形成され得る最大加工ビン数も自
ずと制限される。したがって、従来のリードフレームに
おいては、多ビン化は一定限度に制限されている。

［発明が解決しようとする課題］ これまで高速で放熱性に優れたパッケージを必要とした
場合、第１４図のセラミックＰＧＡに頼るしかなかった
が、このため前述のように部品コスト・組立コストが高
価であることが余儀なくされていた。

また、ＬＳＩの高集積化が進んでくると、　１個の半導
体素子１０１に配置されるポンディングパッドの数は増
えてくる。従来のプラスチックパッケージにおいては、
第１２図に示すように半導体素子１０１上の１つのポン
ディングパッドから１本のインナーリード１０３にワイ
ヤボンディング１０４されるため、電源及び接地用配線
においては、半導体素子１０１のポンディングパッドの
数とその位置に対応したインナーリード１０３を配設し
なければならなく、電源及び接地用ビン数の増加を余儀
なくされている。しかしながら、電源及び接地用ビン数
が増加すると、前述のような半導体素子の高機能・高集
積化の要求に十分に応えることができないという問題が
生じる。

更に、　リードフレームのフォトエツチング法及びスタ
ンピング法による加工には限界があるため、多ビン化に
対応していくにはリードフレームの板厚を薄くする必要
がある。しかし、　リードフレームの板厚を薄くすると
、インナーリードの強度が弱くなり、インナーリードの
変形、ワイヤボンディングにおけるボンダビリティ−の
低下などの問題点があった。

本発明は、このような問題に鑑みてなされたものであっ
て、その目的は半導体素子に配設されるポンディングパ
ッドの数が増えても確実に対応して形成することができ
るようにして、半導体装置の高機能・高集積化の要求に
十分に応えることのできるリードフレームを提供するこ
とである。

また本発明の他の目的は、インナーリードの強度を大き
くしてワイヤボンディングにおけるボンダビリティ−を
向上させることができる安価なリードフレームを提供す
ることである。

［課題を解決するための手段］ 前述の問題を解決するために、本発明は、インナーリー
ドの先端によって囲まれる空間内に、搭載される半導体
素子が配設されるようになっているリードフレームにお
いて、前記空間の大きさが、前記インナーリードの内側
先端と前記半導体素子との間に所定の間隔が形成される
ように前記半導体素子の大きさよりも大きく設定されて
おり、前記間隔内に枠状導電板が配設さ瓢　この枠状導
電板に所定数の独立電極及び枠状共通電極がこの枠状導
電板と一体となすように設けられていることを特徴とし
ている。

ｒ　Ｉｋ：　　Ｒ１”１ このような構成をした本発明によれば、インナーリード
の先端によって囲まれる空間内に枠状導電板が配設さ托
　この枠状導電板に所定数の独立電極及び枠状共通電極
が設けられているので、枠状共通電極を電源用電極また
は接地用電極として用いることにより、電源または接地
の接続は半導体素子上の任意のポンディングパッド（電
極）から前記枠状共通電極の任意の場所へワイヤーボン
ディングできるようになる。したがって、リードを電源
・接地にとられれた配置にする必要はなく、電源・接地
用のリードをそれぞれ最低１本任意の場所に配設すれば
よいようになる。また、これにより高集積化が進んで半
導体素子上における電源・接地用のポンディングパッド
の数が増えても、それに合わせてリードの数を増やす必
要はなくなる。このため、必要な電源・接地ピンのわり
には少ないビン数のリードフレームをポンディングパッ
ドの数の増加した半導体素子に対して使うことができる
ようになり、半導体素子の超多ビン化に膣？　！、Ｐ　
ｋ　ｒｉｊ＋スーレ、１１１（−会スト＾Ｌｒ？−ス［
実施例］ 以下、図面を用いて本発明の詳細な説明する。

第１図は１本発明のリードフレームの一実施例を示す平
面図５　第２図は第１図における■−■線に沿う断面図
である。図中、　１はリードフレーム、２は金属フレー
ム、３は半導体素子搭載用プレーン、４は電源用プレー
ン、５は独立電極用絶縁体フィルム、６はインナーリー
ド、７はアウターリードである。

第１図及び第２図に示すように、　リードフレーム１は
、金属フレーム２と、この金属フレーム２に固定された
半導体素子搭載用プレーン３と、この半導体素子搭載用
プレーン３の上に固定されるとともに金属フレーム２に
連結された電源用プレーン４と、この電源用プレーン４
の上に固定された独立電極用絶縁体フィルム５とから構
成されている。

第３図に示すように、金属フレーム２は従来と同様にほ
ぼ矩形状に配設された多数のインナーリード６．６．・
・・とこれらのインナーリード６．６゜・・・に接続さ
れた多数のアウターリード７．７．・・・とを有してい
る。更に金属フレーム２は、インナーリード６．６．・
・・の４角にそれぞれ電源用プレーン４が連結される連
結部８，８．・・・が形成されている。このような金属
フレーム２は、従来と同様に例えば４２合金、銅合金な
どの導電性の高い一連の金属からフォトエツチング法お
よびスタンピング法等によって加工製造される。

第４図に示すように、電源用プレーン４は矩形の本体部
９とこの本体部９の４角から延出する連結部１０，１０
．　　・・・とからなっている、また本体部９の中央部
には、搭載される半導体素子２０（第９図に図示）より
も大きく、かつその半導体素子２０を囲むように短形状
の孔１１が形成されている。このような電源プレーン４
も、金属フレーム２と同様に４２合金、銅合金などの導
電性の高い一連の金属からフォトエツチングもしくはス
タンピングなどの方法によって製造される。

第５図に示すようぬ　独立電極用絶縁体フィルム５は矩
形状の絶縁フィルム１２から形成されており、その大き
さは電源用プレーン４上に載置したときその電源用プレ
ーン４上の周縁部にワイヤボンディングの可能な頭板　
すなわち枠状の電極４ａが形成されるような大きさに設
定されている。

絶縁フィルム１２の上面には、その周縁部から中心部へ
向けて、インナーリードのビン数と同数の独立した電極
１３ａ、１３ａ、　　・・・からなる電極パターン１３
が形成されているとともに、かつその電極パターン１３
の内側に枠状の接地用共通ライン１４が絶縁フィルム１
２上に形成されてしする。

更に接地用共通ライン１４の内側で絶縁フィルム１２の
中央部分には矩形の孔１５が形成されており、この孔１
５の大きさは電源用プレーン４の孔１１よりも大きく設
定されている。したがって、電源用プレーン４の上に独
立電源用絶縁体フィルム５を載置したとき、第２図に示
すように電源用プレーン４が、内周縁も外周縁もともに
独立電源用絶縁体フィルム５の内周縁および外周縁より
飛び出した形となる。

−＾％−工Ｊ−紬＾楊にｍ値蝿汁１ノ市ｌ、ζ息子　鯖
縁フィルム１２上に銅箔をラミネートし、その後製版・
フォトエツチングで電極パターン１３を形成することに
より、製造される。

第６図に示すように、半導体素子搭載用プレーン３は半
導体素子を搭載するためのものであり、その形状は矩形
状に形成されているとともに、その大きさは金属フレー
ム２と重ねた場合、インナーリード６の先端部に重なる
大きさとされている。

この半導体素子搭載用プレーン３は銅合金などの導電性
の高いベタ状の金属板から形成されており、半導体素子
から発生する熱を効果的に放熱する。

また、半導体素子搭載用プレーン３は接地用プレートと
しても用いられる。

そして、第７図に示すように独立電極用絶縁体フィルム
５を電源用プレーン４の上にＩｌｌ、Ｉｆｆフィルム１
６（第２図に図示）で貼付して一体にする。

この接着フィルム１６は第８図に示すようにほぼ矩形の
平板状に形成されており、その中央部には矩形の孔１７
が穿設されている。孔１７は独立型≦ｍ仏量属片１　ノ
　ｉｌ−１、ζ　Ｖ泌虚セｈ−伽ＪＩＳ　　と同シ大き
さとなっている。すなわち、この接着フィルム１６の形
状は独立電極用絶縁体フィルム５の形状と同じ形状とな
っている。

また、独立電極絶縁体フィルム５と一体になった電源用
プレーン４を接着フィルム１８により半導体素子搭載用
プレーン３の上に貼付するとともに、その電源用プレー
ン４の連結部１０を金属フレーム２の連結部８に溶接、
熱圧着などの方法で接合する。この接着フィルム１８は
第９図に示すように４角が面取りされたほぼ矩形の平板
状に形成されており、その外形寸法は接着フィルム１６
の外形寸法より大きく設定されている。そして、同様に
接着フィルム１８の中央部には矩形の孔１９が穿設され
ていて、この孔１９は電源用プレーン４に形成された孔
１１と同じ大きさに設定されており、接着フィルム１６
の孔１７の形状寸法よりも小さな寸法となっている。す
なわち、この接着フィルム１８の形状は半導体素子搭載
用プレーン３の形状と同じ形状となっている。更に、半
導体素子搭載用プレーン３を同じ接着フィルム１８によ
りインナーリード６の先端下面に貼付する。

接着フィルム１６．１８はポリイミド系樹脂から形成さ
れており、耐熱性および絶縁性を有している。

このようにして第１図に示すような本実施例のリードフ
レーム１が形成される。

次に、このようなリードフレーム１を用いて半導体素子
をパッケージングして半導体装置を組み立てる方法につ
いて説明する。

第１０図および第１１図に示すように、まず半導体素子
２０を電源用プレーン４の孔１１および接着フィルム１
８の孔１９内に位置させて半導体素子搭載用プレーン３
の上面に固定する。次に半導体素子２０上の信号用の電
極パッド２０ａと独立電極用絶縁体フィルム５上の電極
パターン１３の内側先端部との間でワイヤーボンディン
グ２１を行うとともに、電極パターン１３の他端部とイ
ンナーリード６との間でワイヤーボンディング２１を行
うことにより、インナーリード６と半導体素子２０との
信号系の電気的接続を行う。

次いで、半導体素子２０の電源用の電極パッド２０ｂと
電源用プレーン４の内周縁側の突出した部分との間でワ
イヤーボンディング２２を行うとともに、電源用プレー
ン４の外周縁側の突出した部分と少なくとも１本のイン
ナーリード６との間でワイヤーボンディング２２を行う
ことにより、インナーリード６と半導体素子２０との電
源系の電気的接続を行う。

次に半導体素子２０の接地用の電極パッド２０Ｃと独立
電極用絶縁体フィルム５との接地用共通ライン１４との
間でワイヤーボンディング２３を行うとともに、接地用
共通ライン１４と少なくとも１本のインナーリード６と
の間でワイヤーボンディング２３を行う。更に半導体素
子２０の接地用の電極パッド２０ｃと半導体素子搭載用
プレーン３との間で、また接地用共通ライン１４と半導
体素子搭載用プレーン３との間でそれぞれワイヤーボン
ディング２３を行うことにより接地系の電気的接続を行
う。

独立電極用絶縁体フィルム５上の電極パターン１３およ
び接地用共通ライン１４により、ワイヤーボンディング
の中継点が形成される。

このように必要な電気的接続を行った後、封止樹脂によ
るモールドでパッケージングを行うことにより、半導体
装置が形成される。

このように構成されたこの実施例においては、枠状導電
板である電源プレーン４に、半導体素子搭載用プレーン
３と独立電極用絶縁体フィルム５とを一体的に貼付し、
電源プレーン４には枠状の電源用電極４ａが形成さ札　
また半導体素子搭載用プレーン３と独立電極用絶縁体フ
ィルム５とにそれぞれ枠状の接地用電極１４，３ａが形
成されている。したがって、電源の接続は半導体素子２
０上の任意の電極からそれぞれ電源プレーン４」二の枠
状電源用電極４ａの任意の場所へワイヤーボンディング
できるようになる。また、同様に接地の接続は半導体素
子２０上の任意の電極から半導体素子搭載用プレーン３
上の枠状接地用電極３ａと独立電極用絶縁体フィルム５
上の枠状接地用電極１４の任意の場所へワイヤーボンデ
ィングできるようになる。したがって、　リードを電源
・接地にとられれた配置にする必要はなく、電源・接地
用のリードをそれぞれ最低１本任意の場所に配設すれば
よいようになる。

また、これらの電源用および接地用の電極４ａ。

３ａ、１４が枠状に形成されることにより、高集積化が
進み、半導体素子２０上における電源・接地用のポンデ
ィングパッドの数が増えても、それに併せてリードの数
を増やす必要はなくなる。このため、必要な電源ビンの
数が多いわりには少ないビン数のリードフレームを使用
することができるようになり、半導体素子の超多ピン化
に確実に対応することができる。

更に、電源用プレーン４の枠状電極４ａ、３ａ。

により、パッケージ内の半導体素子２００周辺にわたっ
て電源バスを回した構造が形成されるので、電流を均等
配分することができるようになる。

更に、半導体素子搭載用プレーン３が大きいベタの金属
板であるため、リードフレーム１は放熱性に優れている
。

更に、半導体素子２０の少なくとも１個の接地用電極パ
ッドから半導体素子搭載用プレーン３ヘボンデイングす
ることにより、半導体素子搭載用プレーン３は接地層と
しても使用可能となる。そして、この接地層はプレーン
のベタ状であり、かつ電源用プレーン４のラインが太い
ため、電源から接地へ通り抜けるパッケージ内の電源系
のインダクタンスは小さくなる。しかも、電源プレーン
４により形成される電源層と半導体素子搭載用プレーン
３により形成される接地層との間は、ポリイミド系の絶
縁層１８が介在しているので、この絶縁層１８を介して
小容量ながらデカップリングコンデンサが形成される。

したがって、このデカップリングコンデンサにより、電
源雑音を吸収することができので、電源バウンスによる
半導体素子２０の誤動作を防止することができる。

更に独立電極用絶縁体フィルム５を用いることによりボ
ンディングの中継点が形成されるので、半導体素子２０
の大きさが半導体素子搭載用プレーン３上へのボンディ
ング可能領域分だけ、電源プレーン４の中央部の短形状
の孔１１よりも小さい範囲内で、かつ半導体素子２０の
電極パッドの数が電極パターン１３の電極パッド１３ａ
数以下であれば、どのようなサイズの半導体素子２０で
も本実施例の同一のリードフレーム１を使用することが
可能である。

更に、半導体素子搭載用プレーン３を金属フレーム２へ
貼り合わせるための接着フィルム１８の外形は金属フレ
ーム２のインナーリード６の先端部に重なる大きさに設
定されているため、接着フィルム１８をインナーリード
６の裏面に貼り合わすことにより、インナーリード６の
強度を高めてインナーリード６の変形を防止す□ること
ができる。

また、電源用プレーン４が金属フレーム２とは別体に形
成されるため、フォトエツチング法及びスタンピング法
における加工限界に関係なく金属フレーム２の板厚を決
めることができ５　インナーリード６の強度を更に一層
高めることができる。

したがって、インナーリード６の変形によるボンダビリ
ティの低下を防止することができる。

［発明の効果］ 以上の説明から明らかなように１本発明によれば、イン
ナーリードの先端によって囲まれる空間内に枠状導電板
が配設さ札　この枠状導電板に所定数の独立電極及び枠
状共通電極が設けられているので、枠状共通電極を電源
用電極または接地用電極として用いることにより、前記
枠状共通電極の任意の場所で電源または接地の接続を行
うことができるようになる。したがって、電源・接地用
のインナーリードをそれぞれ最低１本任意の場所に配設
すればよく、この結果半導体素子の必要な電源・接地用
電極の数に対して少ない数のインナーリードのリードフ
レームを用いてパッケージすることができる。しかも、
インナーリードの数を少なくすることができるので、リ
ードフレームを更に一層小さく形成することができる。

これにより、本発明のリードフレームは、今後ますます
要求される半導体装置の高機能・高集積化に確実に対応
することができるようになる。

またインナーリードの数を少なくできるので、フォトエ
ツチング法及びスタンピング法を用いて加工限界に関係
なく所望の板厚にリードフレームを形成することができ
る。したがって、インナーリードの強度が向上してワイ
ヤーのボンダビリティが向上し、プラスチックパッケー
ジを簡単に形成することができる。この結果、パッケー
ジの製造コストが低減する。

【図面の簡単な説明】

第１図は本発明の半導体素子用リードフレームの一実施
例の平面図、第２図は第１図における■−■線に沿う断
面図、第３図は半導体素子用リードフレームで使用する
金属フィルムの平面図、第４図は電源用プレーンの平面
図、第５図は独立電極用絶縁体フィルムの平面図、第６
図は半導体素子搭載用プレーンの平面図、第７図は電源
用プレーンに独立電極用絶縁体フィルムを組み込まれた
平面図、第８図および第９図は電源プレーンに独立電極
絶縁体フィルムを貼り合わせるための接着フィルムおよ
び電源プレーンの組み込まれた金属フレームに半導体素
子搭載用プレーンを貼り合わせるだめの接着フィルムの
平面図、第１０図はこの実施例のリードフレームを用い
て半導体装置を組み立てた状態を示す平面図、第１１図
は第１０図のＸ、Ｉ−ＸＩ線に沿う断面図、第１２図は
従来のプラスチックＱＦＰの平面図、第１３図は従来の
リードフレームの平面図、第１４図は従来のセラミック
ＰＧＡの斜視図である。

Claims (6)

【特許請求の範囲】
1. （１）インナーリードの先端によって囲まれる空間内に
   、搭載される半導体素子が配設されるようになっている
   リードフレームにおいて、 前記空間の大きさが、前記インナーリードの内側先端と
   前記半導体素子との間に所定の間隔が形成されるように
   前記半導体素子の大きさよりも大きく設定されており、
   前記間隔内に枠状導電板が配設され、この枠状導電板に
   所定数の独立電極及び枠状の共通電極がこの枠状導電板
   と一体となすように設けられていることを特徴とするリ
   ードフレーム。
2. （２）前記枠状導電板は金属板から形成されていること
   を特徴とする請求項１記載のリードフレーム。
3. （３）前記独立電極及び共通電極は前記枠状導電板に絶
   縁性接着層を介して設けられていることを特徴とする請
   求項１または２記載のリードフレーム。
4. （４）前記独立電極及び共通電極は枠状導電板に枠状に
   形成されており、この枠状電極板、前記枠状導電板及び
   半導体素子搭載用板のそれぞれの外形寸法が、これらの
   順に大きく設定されていることを特徴とする請求項１〜
   ３のいずれか１記載のリードフレーム。
5. （５）前記半導体素子用搭載板の外形寸法は、前記イン
   ナーリード先端に重なる大きさに設定されており、その
   半導体素子用搭載板に絶縁性接着層により前記インナー
   リードが固定されていることを特徴とする請求項４記載
   のリードフレーム。
6. （６）前記絶縁性接着層はポリイミド系樹脂で形成され
   ていることを特徴とする請求項５記載のリードフレーム
   。