KR19980069914A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR19980069914A
KR19980069914A KR1019970043182A KR19970043182A KR19980069914A KR 19980069914 A KR19980069914 A KR 19980069914A KR 1019970043182 A KR1019970043182 A KR 1019970043182A KR 19970043182 A KR19970043182 A KR 19970043182A KR 19980069914 A KR19980069914 A KR 19980069914A
Authority
KR
South Korea
Prior art keywords
copper sheet
organic substrate
semiconductor device
bonding
semiconductor chip
Prior art date
Application number
KR1019970043182A
Other languages
English (en)
Other versions
KR100369879B1 (ko
Inventor
데루이마꼬또
Original Assignee
사와무라시꼬
오끼덴끼고오교가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라시꼬, 오끼덴끼고오교가부시끼가이샤 filed Critical 사와무라시꼬
Publication of KR19980069914A publication Critical patent/KR19980069914A/ko
Application granted granted Critical
Publication of KR100369879B1 publication Critical patent/KR100369879B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

반도체 칩 (4) 과 그의 본딩 전선 (5) 를 세척하기 위해 본딩 영역에서 내부에 구멍이 제공된 구리시트 (6) 는 구리박 배선 (2) 의 패턴이 밀폐면상에 형성된 유기 기판 (1) 의 밀폐면에 접착제에 의해 본딩된다. 구리시트 (6) 는 종래의 레지스트보다 밀폐수지 (7) 에 접착력이 높다. 본 발명에 따른 결과적인 반도체 장치는 밀폐 또는 재흐름 프로세스시 열적 히스테리에 기인한 인터페이스에서 밀폐수지의 분리를 방지하고 물의 유입을 막아서 습기에 대한 저항력의 감소를 최소화한다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로 특히, 플라스틱 볼 그리드 어레이 패키지의 구조 (여기서, P-BGA 로 언급됨) 에 관한 것이다.
통상적인 P-BGA 의 구조는 관련 도면을 참조로 설명된다.
도 11 은 P-BGA 의 단면도이며, 도 11 의 영역 A를 도시한 확대도이다.
유기 기판 (1) 과, 구리박 배선 패턴 (2) 과, 반도체 칩 (4) 과, 본딩전선 (5) 과, 레지스트 (8) 와, 접지층 (9) 및, 땜납 페이스트 볼 (12) 이 도시되어 있다.
P-BGA 구조의 형성을 위해, 일반적인 단계는 예를 들면 비스말레 트리아진 수지로 만들어지고, 10에서 40 마이크로미터 두께의 구리박 배선 패턴 (2) 이 형성되어 있는 유기 기판 (1)을 본딩 전선이 접속되지 않은 배선 패턴 (2) 의 대부분의 영역을 보호하기 위해 레지스트 (8) 로 코팅하고, 전도성 페이스트로 기판 (1) 상에 반도체 칩 (4)을 위치시키고, 반도체 칩 (4) 의 전극을 본딩 전선 (5) 에 의해 유기 기판 (1) 상의 배선 패턴 (2) 에 접속시키고, 반도체 칩 (4) 이 위치되어 있는 기판 (1) 의 한측을 밀폐수지 (7) 로 밀폐시키고, 기판 (1) 의 다른면상에 그리드 형태의 볼 (12)을 설치하는 것이다.
그러나, 종래의 P-BGA 는 밀폐수지 (7) 에 접착하기에 바람직하지 않은 실리콘 성분을 포함하는 레지스트 (8) 가 밀폐수지 (7) 로 밀폐되는 유기 기판 (1) 의 대부분의 영역을 덮는다. 특정 형태의 밀폐수지 (7) 는 모체 보드에 설치하는 동안 밀폐 또는 재흐름 프로세스에서 열적 히스테리에 의해 트리거될 때 레지스트 (8) 가 그의 실리콘 성분을 방출하게 하여 차후에 인터페이스에서 밀폐수지로부터 분리하도록 하여, 습기에 대한 저항력이 떨어지게 한다.
본 발명의 주 목적은 종래의 반도체 장치의 전술한 단점면에서, 밀폐 또는 재흐름 프로세스에서 열적 히스테리에 기인한 인터페이스에서 밀폐 수지의 분리를 방지하고 물의 유입을 막아서 습기에 대한 저항력의 감소를 최소화시킬 수 있는 새로운 개선된 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 기판에 본딩된 구리시트가 반도체 칩에 의해 발생된 열을 방출하기 위한 방열 통로를 설치하기 위해 반도체 기판을 지지하도록 위에 필수적으로 형성된 다이패드를 가지므로, 고전력 소비형의 반도체 칩이 효과적으로 사용될 수 있는 새로운 개선된 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 구리 시트가 유기 기판내에 제공된 접지층에 전기 접속되어 스트립선로 구조를 가지며, 신호선에서 인덕턴스가 감소되며, 특성 임피던스와 요구되는 결합을 갖기 위해 단순화되고, 접지의 밀폐 효과로 인하여 그 사이에 혼선의 발생이 최소화되는 새로운 개선된 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 유기 기판의 측면 가장자리가 구리 시트로 덮여서 측면 방향으로부터 물의 유입을 방지하여 습기에 대한 저항력이 증가된 새로운 개선된 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 볼 설치 영역에서 접지 단자의 수가 최소화되어 I/O 단자의 수가 증가되고 패키지당 단자의 사용이 최적화되는 새로운 개선된 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 신호 본딩 단자가 본딩 전선의 길이를 최소화시키기 위해 안쪽에 위치되어 있어서, 신호선에서 인덕턴스가 억제되고 노이즈의 발생이 감소되는 새로운 개선된 반도체 장치를 제공하는 것이다.
도 1 은 본 발명의 실시예 1 에 따른 P-BGA 의 단면도.
도 2 는 도 1 의 영역 B를 도시한 확대도.
도 3 은 기판 밀폐면으로부터 본 실시예 1 의 P-BGA 의 평면도.
도 4 는 본 발명의 실시예 2 에 따른 P-BGA 의 단면도.
도 5 는 기판 밀폐면으로부터 본 실시예 2 의 P-BGA 의 평면도.
도 6 은 본 발명의 실시예 3 에 따른 P-BGA 의 단면도.
도 7 은 기판 밀폐면으로부터 본 실시예 3 의 P-BGA 의 평면도.
도 8 은 본 발명의 실시예 4 에 따른 P-BGA 의 단면도.
도 9 는 본 발명의 실시예 5 에 따른 P-BGA 의 단면도.
도 10 는 실시예 5 의 P-BGA 의 이점을 도시한 설명도.
도 11 은 종래의 P-BGA 의 단면도.
도 12 는 도 11의 영역 A를 도시한 확대도.
*도면의 주요부분에 대한 부호의 설명*
1 : 유기 기판 2 : 구리박 배선 패턴
3 : 접착제 4 : 반도체 칩
5 : 본딩 전선 6 : 구리시트
6A: 구멍 6B : 다이패드
6C : 열방사 통로 7 : 밀폐수지
8 : 레지스트 9 : 접지층
10 : 신호선 11 : 관통홀
12, 12A : 땜납 페이스트 볼 13 : 마찰 단자
14 : 소오스 본딩 단자 15 : 신호 본딩 단자
16 : 니켈/금 합금
전술한 목적을 성취하기 위해, 본 발명의 제 1 양상은 반도체 칩과 그의 본딩 전선을 세척하기 위해 내부에 구멍이 제공된 구리 시트가 유기 기판의 밀폐면에 본딩되는 플라스틱 볼 그리드 어레이 패키지의 형태로 구현된다.
본 발명의 제 2 양상은 반도체 칩을 지지하기 위해 위에 필수적으로 형성된 다이패드를 가진 구리 시트가 유기 기판의 밀폐면에 접착제에 의해 본딩되는 플라스틱 볼 그리드 어레이 패키지의 형태로 구현된다.
본 발명의 제 3 양상은 구리시트가 유기 기판의 밀폐면에 접착제에 의해 본딩되고 유기 기판내에 제공된 접지층에 관통홀에 의해 전기접속된 플라스틱 볼 그리드 어레이 패키지의 형태로 구현된다.
본 발명의 제 4 양상은 구리시트가 유기 기판의 밀폐면에 접착제로 본딩되고, 유기 기판의 측면 가장자리를 덮도록 유기 기판의 후면쪽을 향해 아래로 4 개의 측단부에서 기계적으로 접혀지며, 유기 기판내의 접지층에 관통홀에 의해 전기 접속되며, 니켈/금 합금의 도금에 의해 땜납 페이스트 볼이 상기 접혀진 단부에 설치되는 플라스틱 볼 그리드 어레이 패키지의 형태로 구현된다.
본 발명의 제 5 양상은 내부에 구멍을 가진 구리 시트가 유기 기판의 밀폐면에 접착제로 본딩되고, 관통홀에 의해 유기 기판내의 접지층에 전기 접속되며, 접지 단자로 사용하는 점모양의 니켈/금 도금이 구멍에 제공되는 플라스틱 볼 그리드 어레이 패키지의 형태로 구현된다.
본 발명의 바람직한 실시예는 첨부된 도면을 참조로 한 반도체 장치의 형태로 더 상세히 설명된다. 설명을 쉽게 하기 위해, 구성과 기능이 서로 동일한 소자에는 동일한 참조번호를 표시하고 반복하여 설명하지 않는다.
도 1 은 본 발명의 실시예 1을 도시한 P-BGA (도 3 의 선 A-A를 따라 절단한) 의 단면도이다. 도 2 는 도 1 의 영역 B 의 확대도이다. 도 3 은 기판 밀폐면으로부터 본 실시예 1 의 P-BGA 의 평면도이다.
도시된 바와 같이, P-BGA 는 유기 기판 (1)의 한면상에 구리박 배선 패턴을 형성하고, 반도체 칩 (4) 과 본딩 전선 (5)을 세척하기 위해 구멍 (6A)을 가진 0.1에서 0.4 mm 두께의 구리시트를 유기 기판 (1) 의 밀폐면에 접착제 (3) 로 본딩함으로써 제조된다.
P-BGA 의 유기 기판 (1) 의 밀폐면은 일반적인 레지스트보다 밀폐수지 (7) 에 접착성이 높은 구리 시트 (6) 로 덮여서, 재흐름 프로세스가 방지된후에 밀폐수지 (7) 의 분리가 방지되고 습기에 대한 저항력의 감소가 최소화된다.
실시예 1 에 따라서, 유기 기판 (1) 의 밀폐면상에 본딩된 구리시트 (6) 는 일반적인 레지스트 (8) 와 비교하여 밀폐수지 (7) 에 접착성이 좋다. 이는 밀폐 또는 재흐름 프로세스에서 열적 히스테리로 인한 밀폐수지 (7) 의 분리를 방지하여, 물의 유입을 막아서 습기에 대한 저향력의 감소를 최소화한다.
부가적으로, (전도성 재료로된) 구리 시트 (6) 는 패턴의 신호선상에 위치되어 신호의 인덕턴스를 감쇠시킨다.
본 발명의 실시예 2 가 이제 설명된다.
도 4 는 실시예 2를 도시한 P-BGA (도 5 의 B-B 선으로 절단된) 의 단면도이다. 도 5 는 기판 밀폐면으로부터 본 실시예 2 의 P-BGA 의 평면도이다.
실시예 2 는 기판 (1) 의 밀폐면에 본딩된 구리시트 (6) 가 반도체 칩 (4) 과 그의 본딩 전선 (5) 의 본딩 영역을 제공하기 위해 내부에 구멍 (6A)을 가지며, 구멍들은 본딩 전선만을 세척하기 위해 형성되며, 반도체 칩 (4) 이 위에 설치되는 다이패드 (6B) 가 구리 시트 (6) 에 필수적으로 형성되어 있다는 사실에 의해 실시예 1 과 구별된다.
반도체 칩 (4)을 지지하기 위해 위에 필수적으로 형성된 다이패드 (6B)를 가진 구리 시트 (6) 는 P-BGA 의 유기 기판 (1) 의 밀폐면상에 본딩되기 때문에, 밀폐수지 (7) 에 대한 높은 접착성은 밀폐 또는 재흐름 프로세스후에 밀폐수지 (7) 로부터 분리를 방지하고, 습기에 대한 저항력의 감소를 최소화한다.
또한, 반도체 칩 (4) 이 위에 설치된 다이패드 (6B) 가 필수적으로 형성된 구리시트 (6) 는 반도체 칩 (4) 에 의해 발생된 열을 방출시키기 위해 위에 방열 통로를 가지고 있어서 열 저항력을 감소시킨다.
실시예 2 에 따라서, 유기 기판 (1) 의 밀폐면상에 본딩된 구리 시트 (6) 는 일반적인 레지스트와 비교하여 밀폐수지 (7) 에 접착시키는 데에 바람직하다. 이는 밀폐 또는 재흐름 프로세스시 열적 히스테리에 기인한 밀폐수지 (7) 의 분리를 방지하고, 물의 유입을 막아서 습기에 대한 저항력의 감소를 최소화한다.
부가적으로, 구리시트 (6) 가 반도체 칩 (4)을 지지하기 위해 위에 필수적으로 형성된 다이패드 (6B)를 가지면, 반도체 칩 (4) 에 의해 발생된 열은 다이패드 (6B)를 따라 분산될 수 있어서, 구리시트 (6) 로의 열 방사 통로 (6C) 는 열 방사 효율을 개선시키고, 고전력 소비형의 반도체 칩 (4) 이 사용되게 한다. 한편, 본딩 단자는 2A 로 표시된다.
본 발명의 실시예 3 이 설명된다.
도 6 은 실시예 3을 도시한 P-BGA (도 7 의 C-C 선으로 절단한) 의 단면도이다. 도 7 은 기판 밀폐면으로부터 본 실시예 3 의 P-BGA 의 평면도이다.
도시된 바와 같이, 0.1에서 0.4 mm 두께의 구리시트 (6) 는 구리박으로 만들어진 신호선 (10) 의 패턴이 유기 기판 (1) 의 밀폐면상에 형성된후에 유기 기판 (1) 의 밀폐면에 접착제 (3) 로 본딩된다.
또한, 구리시트 (6) 는 유기 기판 (1) 내에 제공된 접지층 (9) 에 관통홀 (11) 에 의해 전기접속된다.
P-BGA 의 유기 기판 (1) 의 밀폐면은 일반적인 레지스트보다 밀폐 수지 (7) 에 접착력이 높은 구리시트 (6) 로 덮여서, 재흐름 프로세스후에 밀폐수지 (7) 의 분리가 방지되고 습기에 대한 저항력의 감소가 최소화된다.
구리시트 (6) 는 유기 기판 (1)내에 제공된 접지층 (9) 에 관통홀에 의해 전기접속되기 때문에, 구리 시트 (6) 와 접지층 (9) 사이의 신호선 (10) 은 접지 전위가 되어 전기 특성을 향상시킨다. 도 6을 참조로, 본딩 단자는 10A 로 표시되어 있다.
실시예 3 에 따라서, 유기 기판 (1) 의 밀폐면상에 본딩된 구리시트 (6) 는 일반적인 레지스트 (8) 와 비교하여 밀폐수지 (7) 에 접착력이 좋다. 이는 밀폐 또는 재흐름 프로세스시 열적 히스테리에 기인한 밀폐수지 (7) 의 분리를 방지하고 물의 유입을 막아서 습기에 대한 저항력의 감소를 최소화한다.
유기 기판 (1) 내에 제공된 접지층 (7) 에 관통홀 (11) 에 의해 전기접속된 구리시트 (6) 는 구리시트 (6) 와 접지층 (9) 사이의 신호선 (10) 이 접지전위가 되게 한다. (스트립선로 구조에서) 결과적으로, 신호선 (10) 은 인덕턴스가 감소되고, 특성 임피던스와 요구되는 결합을 갖기 위해 단순화되고, 접지 전위의 밀폐 효과로 인하여 신호선사이에 혼선이 발생하는 것을 최소화한다.
본 발명의 실시예 4 가 설명된다.
도 8 은 본 발명의 실시예 4를 도시한 P-BGA 의 단면도이다.
이 실시예에서, 0.1에서 0.4 mm 두께의 구리 시트가 구리박 배선 (2) 의 패턴이 유기 기판 (1) 의 밀폐면상에 위치된후에, 유기 기판 (1) 의 밀폐면에 접착제 (3) 로 본딩된다. 그후에, 구리 시트 (6) 는 유기 기판 (1) 의 측면 가장자리를 덮도록 유기 기판 (1) 의 후면쪽을 향해 아래로 4 개의 측면 단부에서 접혀진다.
또한, 구리 시트 (6) 는 유기 기판 (1) 내에 제공된 접지층 (9) 에 관통홀 (11) 에 의해 전기 접속된다. 유기 기판 (1) 의 후면의 가장자리에서 구리 시트 (6) 의 4 개의 접혀진 단부는 니켈/금 합금으로 도금되고 땜납 페이스트 볼 (12A) 이 설치된다.
실시예 4 에 따라서, 유기 기판 (1) 의 밀폐면상에 본딩된 구리시트 (6) 는 일반적인 레지스트 (8) 와 비교하여 밀폐수지 (7) 에 접착성이 좋다. 이는 밀폐 또는 재흐름 프로세스시 열적 히스테리에 기인한 밀폐수지 (7) 의 분리를 방지하고 물의 유입을 막아서 습기에 대한 저항력의 감소를 최소화한다.
기판 (1) 의 측면 가장자리는 구리시트 (6) 로 덮이므로 측면 방향으로부터 물의 유입을 막아서 습기에 대한 저항력을 증가시킨다.
또한, 땜납 페이스트 볼 (12) 은 유기 기판 (1) 내에 제공된 접지층 (9) 에 관통홀을 통해 전기접속되는 구리시트 (6) 의 접혀진 단부상에 설치되어 종래의 반도체 장치와 비교하여 볼 설치 영역에서 마찰 단자의 수를 최소로 한다. 이는 I/O 단자의 더 많은 설치를 가능하게 하여 패키지당 단자의 사용은 최적화될 수 있다.
본 발명의 실시예 5 가 이제 설명된다.
도 9 는 본 발명의 실시예 5를 도시한 P-BGA 의 단면도이며, 도 10 은 P-BGA 의 이점을 설명하는 도면이다.
이 실시예에서, 실시예 3 또는 5 에 설명된 유기 기판에 본딩된 구리시트 (6) 는 구멍부근 (가장자리로부터 0.5에서 1.0 mm) 의 특정점에서 니켈/금 합금 (16) 으로 도금된다. 도금된 점 (16) 은 마찰 포트로 사용하고 반도체 칩 (4) 의 마찰 단자에 본딩 전선 (5) 에 의해 접속된다.
고속 장치에서, 신호 본딩 전선 (5s) 은 소오스 본딩 단자 (14) 와 마찰단자 (13) 의 바깥에 위치되어 있는 신호 본딩 단자 (15) 까지 뻗어있으며, 도 10(a) 에 도시된 바와 같이, 그 길이는 길어진다.
도 10(b)를 참조로, 실시예 5 는 소오스 본딩 단자 (14) 와 신호 본딩 단자 (1) 가 안쪽에 위치하도록, 니켈/금 도금된 점 (16) 을 유기 기판 (1) 상의 구리시트 (6) 상에 형성하여 접지단자로 사용한다. 결과적으로, 신호 본딩 단자 (15) 로부터 연장되어 있는 본딩 전선 (5s) 은 길이가 짧아진다.
실시예 5에 따라서, 실시예 3 및 4 의 이점에 더하여, 신호 본딩 단자 (15) 는 종래의 반도체 장치와 비교하여 더 안쪽에 위치되어, 길이가 최소로 되므로, 신호선은 인덕턴스가 억제되고 노이즈 발생이 감소된다.
본 발명의 바람직한 실시예는 반도체 장치의 형태로 설명되었지만, 이들로 제한되는 것은 아니다. 본 발명의 많은 수정 및 변경이 첨부된 청구항에 기재된 본 발명의 이론과 범위내에서 관련기술 분야의 당업자들에 의해 수행될 수 있는 것으로 명백히 이해되어야 한다.
상기 설명된 바와 같이, 본 발명은 하기의 이점을 제공한다.
본 발명의 제 1 양상에 따라서, 유기 기판의 밀폐면에 본딩된 구리시트는 종래의 레지스트보다 밀폐수지에 접착성이 높다. 이는 밀폐 또는 재흐름 프로세스시 열적 히스테리에 기인한 인터페이스에서 밀폐수지의 분리를 방지하고 물의 유입을 막아서 습기에 대한 저항력의 감소를 최소화한다.
본 발명의 제 1 양상에 따라서, 유기 기판상의 구리시트에는 위에 반도체 칩이 설치되는 다이패드가 필수적으로 형성되어 반도체 칩에 의해 발생된 열이 고효율로 분산되도록 한다. 열 방사 효율이 증가되면, 고전력 소비형의 반도체 칩이 설치될 수 있다.
본 발명의 제 3 양상에 따라서, 유기 기판상의 구리시트는 구리시트와 접지 층사이의 신호선이 접지전위가 되는 스트립선로 구조를 구성하는 원래 기판내에 제공된 접지층에 관통홀에 의해 전기접속된다. 결과적으로, 신호선은 인덕턴스가 감소되고, 특성 임피던스와 요구되는 결합을 갖기 위해 단순화되고, 접지 전위의 밀폐 효과로 인하여 내부에 혼선이 발생하는 것을 최소화한다.
본 발명의 제 4 양상에 따라서, 유기 기판의 측면 가장자리는 구리시트로 덮여지고 측면 방향으로부터 물의 유입을 막아서 습기에 대한 저항력을 증가시킨다. 부가적으로, 땜납 페이스트 볼은 유기 기판내의 접지층에 관통홀에 의해 전기 접속된 구리시트의 접혀진 단부상에 설치되어 종래의 반도체 장치와 비교하여 볼 설치 영역에서 마찰 단자의 수를 최소화한다. 이는 I/O 단자의 더 많은 설치를 허용하여, 패키지당 단자의 사용은 최적화될 수 있다.
본 발명의 실시예 5 에 따라서, 신호 본딩 단자가 안쪽에 위치되도록 유기 기판에 본딩된 구리시트의 접혀진 단부상에 마찰단자가 형성되어, 본딩 전선은 길이가 감소된다.
결과적으로, 신호선은 인덕턴스가 효과적으로 억제되고 노이즈의 발생이 감소된다.
명세서, 도면 및 요약서를 포함하여 1997년 2월 12 일에 출원된 일본 특개평 제 9-27425 호가 전체적으로 참조를 위해 여기에 통합되어 있다.
상기 설명된 바와 같이, 본 발명에 따라서, 본 발명의 반도체 장치는 밀폐 또는 재흐름 프로세스시 열적 히스테리에 기인한 인터페이스에서 밀폐 저항의 분리가 방지되고 물의 유입이 방지되므로, 습기에 대한 저항력의 감소가 최소화된다.

Claims (16)

  1. 반도체 장치에 있어서,
    유기 기판과,
    상기 유기 기판의 소정 위치상에 설치된 반도체 칩과,
    반도체 칩과 그의 본딩 전선을 세척하기 위해 본딩 영역에서 그 내부에 구멍이 제공된 구리시트 및,
    유기 기판의 밀폐면에 구리시트를 본딩하는 접착층을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 유기 기판의 밀폐면상에 제공된 회로군 배선의 패턴은 접착층에 의해 구리시트와 절연되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 반도체 칩과 그의 본딩 전선에 대한 최소한의 본딩 영역을 밀폐하는 밀폐수지를 더 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 구리 시트는 유기 기판내에 제공된 접지층에 관통홀에 의해 전기접속되는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서, 상기 구리시트는 접지를 위해 점모양의 접속단자가 구리시트의 구멍부근에 제공되는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서, 상기 구리시트는 유기 기판의 측면을 덮도록 유기 기판의 후면쪽을 향해 아래로 기계적으로 접혀진 주변 연장부를 갖는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서, 상기 구리시트는 상기 유기 기판내에 제공된 접지층에 관통홀에 의해 전기접속되는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 구리시트의 상기 접혀진 주변 연장부에는 접속단자가 제공되는 것을 특징으로 하는 반도체 장치.
  9. 반도체 장치에 있어서,
    유기 기판과,
    상기 유기 기판의 소정 위치상에 설치된 반도체 칩과,
    상기 반도체 칩에 접속된 본딩 전선을 세척하기 위해 본딩 전선 영역에서 내부에 구멍이 제공되어 있으며, 상기 반도체 칩을 지지하기 위해 위에 필수적으로 형성되어 있는 다이패드를 가진 구리시트와,
    상기 유기 기판의 밀폐측에 구리시트를 본딩하는 제 1 접착층 및,
    반도체 칩을 다이패드에 본딩하는 제 2 접착층을 구비하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서, 유기 기판의 밀폐면상에 제공된 회로군 배선의 패턴은 제 1 접착층에 의해 구리시트로부터 절연되는 것을 특징으로 하는 반도체 장치.
  11. 제 9 항에 있어서, 상기 반도체 칩과, 본딩 전선을 위한 전선 본딩 영역을 최소한 밀폐시키는 밀폐수지를 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 9 항에 있어서, 상기 구리시트는 상기 유기 기판내에 제공된 접지층에 관통홀에 의해 전기접속되는 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서, 상기 구리시트는 접지를 위해 점모양의 접속 단자가 구리시트의 구멍부근에 제공되는 것을 특징으로 하는 반도체 장치.
  14. 제 9 항에 있어서, 상기 구리시트는 상기 유기 기판의 측면 가장자리를 덮도록 유기 기판의 후면쪽을 향해 아래로 기계적으로 접혀져있는 주변 연장부를 갖는 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서, 상기 구리시트는 원래의 기판내에 제공된 접지층에 관통홀에 의해 전기 접속되는 것을 특징으로 하는 반도체 장치.
  16. 제 15 항에 있어서, 상기 구리시트의 접혀진 주변 연장부에는 접속단자가 제공되는 것을 특징으로 하는 반도체 장치.
KR1019970043182A 1997-02-12 1997-08-29 반도체장치 KR100369879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02742597A JP3483720B2 (ja) 1997-02-12 1997-02-12 半導体装置
JP97-027425 1997-02-12

Publications (2)

Publication Number Publication Date
KR19980069914A true KR19980069914A (ko) 1998-10-26
KR100369879B1 KR100369879B1 (ko) 2003-06-18

Family

ID=12220764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970043182A KR100369879B1 (ko) 1997-02-12 1997-08-29 반도체장치

Country Status (6)

Country Link
US (1) US6060774A (ko)
EP (1) EP0863549B1 (ko)
JP (1) JP3483720B2 (ko)
KR (1) KR100369879B1 (ko)
CN (1) CN1124649C (ko)
DE (1) DE69733193T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
SG75154A1 (en) 1999-02-23 2000-09-19 Inst Of Microelectronics Plastic ball grid array package
US6268650B1 (en) * 1999-05-25 2001-07-31 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6773965B2 (en) 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US6686652B1 (en) 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
US6399415B1 (en) 2000-03-20 2002-06-04 National Semiconductor Corporation Electrical isolation in panels of leadless IC packages
US6372539B1 (en) 2000-03-20 2002-04-16 National Semiconductor Corporation Leadless packaging process using a conductive substrate
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6750536B2 (en) * 2001-12-14 2004-06-15 Intel Corporation Current supply and support system for a thin package
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
SG114561A1 (en) * 2002-08-02 2005-09-28 Micron Technology Inc Integrated circuit and method of fabricating an integrated circuit that includes a frame carrier interposer
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP4027820B2 (ja) * 2003-03-06 2007-12-26 シャープ株式会社 半導体装置及びその製造方法
JP4096831B2 (ja) * 2003-07-09 2008-06-04 日産自動車株式会社 半導体装置の実装構造
US7145249B2 (en) * 2004-03-29 2006-12-05 Intel Corporation Semiconducting device with folded interposer
US7378725B2 (en) * 2004-03-31 2008-05-27 Intel Corporation Semiconducting device with stacked dice
US20050285254A1 (en) * 2004-06-23 2005-12-29 Buot Joan R V Semiconducting device having stacked dice
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
US20080073778A1 (en) * 2006-09-27 2008-03-27 Texas Instruments Incorporated Two-way heat extraction from packaged semiconductor chips
TWI315095B (en) * 2006-10-12 2009-09-21 Advanced Semiconductor Eng Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
MY165522A (en) * 2011-01-06 2018-04-02 Carsem M Sdn Bhd Leadframe packagewith die mounted on pedetal that isolates leads
US10748830B2 (en) * 2016-09-20 2020-08-18 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
JPH08250827A (ja) * 1995-03-08 1996-09-27 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法並びに半導体装置
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure

Also Published As

Publication number Publication date
EP0863549B1 (en) 2005-05-04
US6060774A (en) 2000-05-09
CN1211073A (zh) 1999-03-17
JPH10223672A (ja) 1998-08-21
EP0863549A2 (en) 1998-09-09
DE69733193D1 (de) 2005-06-09
EP0863549A3 (en) 1999-02-24
DE69733193T2 (de) 2006-03-02
JP3483720B2 (ja) 2004-01-06
CN1124649C (zh) 2003-10-15
KR100369879B1 (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
KR19980069914A (ko) 반도체 장치
US4943843A (en) Semiconductor device
US6373131B1 (en) TBGA semiconductor package
KR100386052B1 (ko) 수지봉지형반도체장치및그제조방법
EP1187202A3 (en) Semiconductor package
KR960705357A (ko) 반도체 장치
US6323065B1 (en) Methods for manufacturing ball grid array assembly semiconductor packages
JPH09260550A (ja) 半導体装置
KR100359399B1 (ko) 수지밀폐형 반도체 장치 및 그 제조 방법
US7157292B2 (en) Leadframe for a multi-chip package and method for manufacturing the same
KR100649878B1 (ko) 반도체 패키지
JP2727435B2 (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
US20050087864A1 (en) Cavity-down semiconductor package with heat spreader
JP3797761B2 (ja) 半導体装置
JPH06326236A (ja) 樹脂封止型半導体装置
JPS618959A (ja) 半導体装置
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR100251889B1 (ko) 반도체 패키지
JP3216702B2 (ja) 樹脂封止型電子回路装置
JPH03116856A (ja) 半導体装置
KR920018913A (ko) 반도체 장치 및 그의 제조 방법
KR100369501B1 (ko) 반도체패키지
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
KR19990026853U (ko) 볼 그리드 어레이 패키지
JPH0536868A (ja) 薄型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060110

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee