JPH0536868A - 薄型半導体装置 - Google Patents
薄型半導体装置Info
- Publication number
- JPH0536868A JPH0536868A JP3188460A JP18846091A JPH0536868A JP H0536868 A JPH0536868 A JP H0536868A JP 3188460 A JP3188460 A JP 3188460A JP 18846091 A JP18846091 A JP 18846091A JP H0536868 A JPH0536868 A JP H0536868A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- element surface
- thickness
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
変動を抑えて薄型化することができる薄型半導体装置を
得ることを目的とする。 【構成】 半導体チップ1の表面層である素子面1aに
は、素子および電極パッドが形成されている。リード7
は、フィルムキャリアテープ上に接着された銅箔がパタ
ーニングされて形成されている。素子面1aの電極パッ
ドとリード7とは接合され、電気的に接続されている。
半導体チップ1は、素子面1aが実装面側になるように
樹脂封止されている。
Description
し、特にトランスファーモールド法によって製造される
樹脂封止型の薄型半導体装置に関するものである。
line Package)と呼ばれる薄型半導体装置を示す断面図
である。図において、1は半導体チップ、1aはこの半
導体チップ1の表層に素子および電極パッド(図示せ
ず)が形成された素子面1aであり、この半導体チップ
1はダイボンド材2を介してダイパッド3に接合されて
いる。4はガルウィング形状に形成されたリードであ
り、このリード4は半導体チップ1の電極パッドと金属
細線5でワイヤーボンドされ、半導体チップ1の電極パ
ッドと金属細線5を介して電気的に接続されている。6
はトランスファーモールド法により半導体チップ1を包
み込むように樹脂封止した封止樹脂部、6aは素子面側
封止樹脂部である。ここで、素子面1aは、薄型半導体
装置の非実装面側の半導体チップ1表面に形成されてい
る。
半導体チップ1の厚みが約0.25〜0.4mm、ダイ
パッド3の厚みが約0.125〜0.15mmで、樹脂
封止後の本体の厚みを約1mmとする薄型半導体装置が
得られている。また、半導体チップ1の封止樹脂部6内
での厚み方向の位置は、樹脂封止後の本体のソリやはん
だ付けの際の樹脂クラックの発生を防止する目的から、
ほぼ中央に位置することが望まれる。そこで、素子面側
封止樹脂部6aの厚みは、ダイボンド材2の厚みを無視
しても約0.22〜0.31mmとなっている。
の薄型化を目的として、TAB(Tape Automated Bondi
ng)法を用いた薄型半導体装置がある。図6は従来のT
AB法を用いた薄型半導体装置を示す断面図である。図
において、7はポリイミド等のフィルムキャリアテープ
上に接着されている銅箔をパターン形成し、ガルウィン
グ形状に形成されたリード、8はフィルムキャリアテー
プのサポート部、9は半導体チップ1の素子面1aの電
極パッド上に金等で形成された突起電極であり、リード
7が突起電極9を介して半導体チップ1の電極パッドと
電気的に接続されている。
TSOPの薄型半導体装置に比べさらに薄くすることが
でき、樹脂封止後の本体厚みを約0.5mmとすること
が可能である。半導体チップ1の厚みは、薄くすること
により組み立て工程等でのワレ不良が増加することから
約0.2mm程度とすることが望まれる。また、半導体
チップ1の封止樹脂部6内での厚み方向の位置は、樹脂
封止後の本体のソリやはんだ付けの際の樹脂クラックの
発生を防止する目的から、ほぼ中央に位置することが望
まれる。そこで、素子面側封止樹脂部6aの厚みは、約
0.15mm程度となる。
樹脂封止後の本体の厚みを1mm未満にしようとする
と、素子面側封止樹脂部6aの厚みが0.2mm以下と
なることが多くなる。
て説明する。半導体チップ1の表面に素子面1aが形成
されており、半導体装置を回路基板等に実装した場合に
は、半導体チップ1の素子面1aが半導体装置の受光面
側に位置することになる。この素子面1aは素子面側封
止樹脂部6aによって受光光から保護されている。しか
し、素子は光に対して敏感であり、素子面側封止樹脂部
6aの厚みが薄くなり遮光作用が低下すると、受光光が
素子面1aに到達し、素子のリーク電流が増加する等の
電気特性に影響が与えられる。
の励起が起こり、キャリアが増加するためPN接合部の
リーク電流が増加することになる。このことにより、例
えばスタンバイ電流が増加し、電池寿命を短くする等の
影響がある。さらに、受光時の素子の電気特性の変動が
大きい場合には、誤動作することもある。上記TSOP
の薄型半導体装置では、素子面側封止樹脂部6aの厚み
が約0.2mm確保されているので、通常の使用に際し
ては受光時の影響は小さいものと考えられる。
気特性、特にインダクンスについて説明する。高集積
化、大チップ化にともない半導体チップ1内の配線は細
く、長くなっている。インダクタンスは、配線が細くな
るほど、また長くなるほど大きくなり、インダクタンス
が大きくなるほど電気特性、特に信号のスイッチング時
に発生する電源雑音が大きくなる。
は以上のように構成されているので、半導体装置を薄型
化、例えば本体厚みを1mm未満にしようとすると、素
子面側封止樹脂部6aの厚みが0.2mm以下となり、
素子面側封止樹脂部6aの遮光作用が低下し、受光時に
半導体チップ1の素子面1aに受光光が到達し、例えば
素子のリーク電流が増加してしまう等電気特性が変動す
るという課題があった。
aで引き回され外周部の電極パッドまで配線されてお
り、配線が細く長くなって配線のインダクタンスを大き
くし、信号のスイッチング時に電源雑音を発生させてし
まうという課題もあった。
上記のような課題を解決するためになされたもので、受
光時の電気特性の変動を防止することができる薄型半導
体装置を得ることを目的とする。
光時の電気特性の変動を防止するとともに、信号のスイ
ッチング時に発生する電源雑音を低減することができる
薄型半導体装置を得ることを目的とする。
発明に係る薄型半導体装置は、実装面側の半導体チップ
表面に素子面を形成するものである。
導体装置は、半導体チップの素子面側の封止樹脂部表面
に金属膜を形成するものである。
導体装置は、半導体チップの素子面上に金属膜を形成す
るものである。
導体装置は、半導体チップの素子面上に金属膜を形成
し、さらにこの金属膜を少なくとも1つのリードと電気
的に接続するものである。
実装面側の半導体チップ表面に形成されているので、実
装状態では素子面が受光面とならず、受光光による素子
の電気特性の変動が防止される。
チップの素子面側の封止樹脂部表面、あるいは半導体チ
ップの素子面上に形成された金属膜が、その金属膜の遮
光作用により、素子面への受光光の到達を防止するよう
に働く。
リードに電気的に接続されるように、半導体チップの素
子面上に形成された金属膜が、受光光を遮光するととも
に、配線のインダクタンスを低減するように働く。
る。 実施例1.図1はこの発明における第1の発明の一実施
例を示す薄型半導体装置の断面図であり、図において図
5および図6に示した従来の薄型半導体装置と同一また
は相当部分には同一符号を付し、その説明を省略する。
置の実装面側の半導体チップ1表面に形成するものであ
り、またTAB法を用いているので、図6に示した従来
の薄型半導体装置と同様に、本体の厚みは約0.5mm
とした。ここで、半導体チップ1の封止樹脂部6内での
厚み方向の位置は、樹脂封止後の本体のソリやはんだ付
け時の樹脂クラックの発生を抑えることを目的とし、ほ
ぼ中央に位置することが望まれ、かつ、組み立て工程等
でのワレ不良を低減するために半導体チップ1が約0.
2mmの厚みを必要としても、素子面側封止樹脂部6a
および素子面と反対側の封止樹脂部の厚みはそれぞれ約
0.15mm程度となる。
体装置を実装基板(図示せず)に実装すると、素子面1
aは実装基板に対向して実装され、素子面1aは受光面
とはならない。また、封止樹脂部6の受光面側の封止樹
脂部が約0.15mmの厚みを有し、半導体チップ1が
約0.2mmの厚みを有しているので、受光光は仮に受
光面側の封止樹脂部を透過しても、半導体チップ1によ
って遮光され、素子面1aまで到達できず、素子のリー
ク電流の増加等がなく、受光光による電気特性の変動が
防止されることになる。
を実装面側の半導体チップ1表面に形成しているので、
封止樹脂部6の厚みを薄くしても、受光光による電気特
性の変動を防止でき、本体の厚みを1mm未満とする薄
型半導体装置が得られる。
用いた薄型半導体装置であるが、この実施例2では、素
子面1aが実装面側の半導体チップ1表面に形成された
TSOPの薄型半導体装置とするものである。上記実施
例2では、実装基板に実装された場合に素子面1aが受
光面とならないので、上記実施例1と同様に、封止樹脂
部6の厚みを薄くしても受光光は素子面1aに到達でき
ず、受光光による素子の電気特性の変動が防止でき、本
体の厚みを1mm未満とする薄型半導体装置が得られ
る。
発明の一実施例を示す薄型半導体装置の断面図である。
図において10は金属膜としての0.035mm厚の銅
箔であって、この銅箔10は0.02mm厚のエポキシ
系接着剤11によって素子面1a側の封止樹脂部6表面
に貼り付けられている。上記実施例3は、素子面1aを
半導体装置の受光面側の半導体チップ1表面に形成し、
受光面側の封止樹脂部6表面に銅箔10を配設するもの
であり、またTAB法を用いているので、図6に示した
従来の薄型半導体装置と同様に、本体の厚みは約0.5
mmとした。
素子面1aが受光面側に形成されているが、受光光は銅
箔10によって遮光され、素子面1aに到達できず、受
光光による素子の電気特性の変動が防止される。したが
って、銅箔10の遮光作用により、封止樹脂部6の厚み
を薄くでき、本体の厚みが1mm未満の薄型半導体装置
が得られる。
の写真製版工程で使用されるガラスマスク上のクロム膜
の厚みが約0.1μmで、フォトレジスト膜へのパター
ン形成が可能であることから、金属や半金属の非透過性
物質の厚みが約0.1μm以上であれば十分な遮光作用
が得られる。また、銅箔10の厚みが0.1mmを越え
ると、銅箔10の切断、貼り付け時の作業性が著しく低
下し、さらにコスト的にも高価となる。このことから、
銅箔10等の金属箔を用いた金属膜の厚みは、0.1μ
m〜0.1mmであることが望ましい。さらに、上記実
施例3では、銅箔10とエポクシ系接着剤11とを別体
とし、銅箔10をエポキシ系接着剤11で封止樹脂部6
表面に貼り付けているが、銅箔10とエポキシ系接着剤
11とが一体となったものを使用してもよい。
ての銅箔10を素子面1a側の封止樹脂部6の表面に貼
り付けるものとしているが、この実施例4では金属膜と
してのクロム、銅等の金属薄膜を素子面1a側の封止樹
脂部6の表面に被覆するとするものとし、同様の効果を
奏する。
の写真製版工程で使用されるガラスマスク上のクロム膜
の厚みが約0.1μmで、フォトレジスト膜へのパター
ン形成が可能であることから、金属や半金属の非透過性
物質の厚みが約0.1μm以上であれば十分な遮光作用
が得られる。また、クロム、銅等の金属薄膜を封止樹脂
部6の表面に被覆する場合には、蒸着、スパッタ、イオ
ンプレーティング等の薄膜形成法が用いられ、厚みが約
10μmを越えると膜形成時間がかかるとともに密着性
が低下する。このことから、金属膜として用いる金属薄
膜の厚みは、0.1μm〜10μmであることが望まし
い。
発明の一実施例を示す薄型半導体装置の断面図である。
上記実施例5では、素子面1aを半導体装置の受光面側
の半導体チップ1表面に形成し、半導体チップ1の素子
面1a上に金属膜としての0.035mm厚の銅箔10
を素子面1aの所定領域を覆うように20μm厚のエポ
キシ系接着剤11で貼り付けた後、トランスファーモー
ルド法により樹脂封止して構成され、またTAB法を用
いているので、図6に示した従来の薄型半導体装置と同
様に、本体の厚みは約0.5mmとした。
エポキシ系接着剤11が銅箔10と素子面1aの素子と
を電気的に絶縁して素子間の短絡を防止し、素子面1a
が受光面側に形成されているが、受光光は銅箔10によ
って遮光され、素子面1aに到達できず、受光光による
素子の電気特性の変動が防止される。したがって、銅箔
10の遮光作用により、封止樹脂部6の厚みを薄くで
き、本体の厚みが1mm未満の薄型半導体装置が得られ
る。また、上記実施例3と同様に、銅箔10等の金属箔
を用いた金属膜の厚みは、0.1μm〜0.1mmであ
ることが望ましく、銅箔10と接着剤とが一体となった
ものを用いることができる。
る銅箔10を素子面1a上に形成しているが、この実施
例6では、素子面1a上に絶縁膜を介してクロム、銅等
の金属薄膜を被覆するものとし、同様の効果を奏する。
体チップ1の素子面1a上にはSiO2膜やリンガラス
等のパッシベーション膜が形成されるので、絶縁性を有
するこのパッシベーション膜上に金属薄膜を被覆形成す
ればよい。また、半導体チップ1上に突起電極9をめっ
き法で形成する場合には、半導体チップ1の電極パッド
部を開口としたパッシベーション膜上に、めっき電極と
しての金属薄膜が0.1μm以上の厚みで素子面1a全
面に形成されており、この金属薄膜を突起電極9形成後
に所定部分のみ残して金属膜としてもよい。なお、金属
薄膜の厚みは、上記実施例4と同様に、0.1μm〜1
0μmであることが望ましい。
発明の一実施例を示す薄型半導体装置の断面図であり、
図において10aは金属膜としての銅箔10とリード7
との接続部である。上記実施例7では、フィルムキャリ
アテープ上に形成された銅箔をパターニングしてリード
7を形成する際に、少なくとも1つのリード7に接続部
10aで連結された所望の大きさの銅箔10を同時に形
成し、リード7および銅箔10が形成されたフィルムキ
ャリアテープをTAB法によって、リード7のそれぞれ
を素子面1a上に形成された突起電極9のそれぞれに接
合した後、トランスファーモールド法で樹脂封止して、
半導体チップ1の素子面1a上に金属膜である銅箔10
が素子面1aの所定領域を覆うように配設され、この銅
箔10と少なくとも1つのリード7とが接続部10aで
連結され、本体の厚みが約0.5mmの薄型半導体装置
を作製している。ここでは、銅箔10は、素子のグラン
ド電極に接続されるリード7と接続部10aで連結して
いる。
面側に形成されているが、受光光は銅箔10で遮光され
て素子面1aに到達せず、受光光による素子の電気特性
の変動が防止される。そこで、銅箔10の遮光作用によ
り、封止樹脂部6の厚みが減少でき、本体の厚みが1m
m未満の薄型半導体装置が得られる。
ランド電極が複数あり、しかも、半導体チップ1の相対
する辺に位置しているが、上記実施例7では、グランド
電極に接続されるリード7が銅箔10に連結されている
ので、グランド電極に接続されるリード7同士が銅箔1
0を介して電気的に接続され、半導体チップ1の素子面
1a内でグランド配線を引き回すのに比べ、配線長、配
線巾においてインダクタンスを低減でき、信号のスイッ
チング時に発生する電源雑音を著しく低減している。
の金属箔を用いた金属膜の厚みは、0.1μm〜0.1
mmであることが望ましい。
てフィルムキャリアテープ上の銅箔をパターニングした
銅箔10を用いているが、この実施例8では、半導体チ
ップ1の素子面1a上に突起電極9をめっき法で形成す
る際に、半導体チップ1の電極パッド部を開口としたパ
ッシベーション膜上に、めっき電極としてのクロムある
いは銅の金属薄膜が0.1μm以上の厚みで素子面1a
全面に形成されており、突起電極9形成後に、この金属
薄膜をパターニングして、素子面1aの所定領域を覆う
部分およびこの所定領域を覆う部分とグランド電極に接
続された突起電極9とを連結する部分を残し、さらにリ
ード7を突起電極9に接合し、トランスファーモールド
法により樹脂封止して薄型半導体装置を作製するもので
あり、同様の効果を奏する。
と同様に、0.1μm〜10μmであることが望まし
い。
形状をガルウィング形状として説明しているが、この発
明はこれに限定されるものではなく、例えばJ字形、バ
ット形であっても同様の効果を奏する。
て銅箔10を用いて説明しているが、この発明はこれに
限定するものではなく、例えばアルミ箔、ステンレス箔
でも同様の効果を奏する。
ーモールド法により樹脂封止しているが、ポッティング
法により樹脂封止しても同様の効果を奏する。
れているので、以下に記載されるような効果を奏する
面が実装面側に設けられているので、実装状態では素子
面が受光面とならず、受光光による素子の電気特性の変
動が防止でき、薄型化が図れる。
ップの素子面側の封止樹脂部表面、あるいは半導体チッ
プの素子面上に金属膜が形成されているので、金属膜の
遮光作用により受光光の素子面への到達が阻止され、受
光光による素子の電気特性の変動が防止でき、薄型化が
図れる。
面上に金属膜が形成され、この金属膜が少なくとも1つ
のリードに電気的に接続されているので、金属膜の遮光
作用により受光光の素子面への到達が阻止され、受光光
による素子の電気特性の変動が防止でき、薄型化が図れ
るとともに、インダクタンスが低減され、信号のスイッ
チング時に発生する電源雑音を低減できる。
導体装置の断面図である。
導体装置の断面図である。
導体装置の断面図である。
導体装置の断面図である。
る。
ある。
Claims (4)
- 【請求項1】 素子および電極パッドが形成された素子
面を有する半導体チップと、前記半導体チップを樹脂封
止した封止樹脂部と、一端が前記電極パッドに電気的に
接続され、前記封止樹脂部の側面から引き出された複数
のリードとを備えた薄型半導体装置において、実装面側
の前記半導体チップ表面に前記素子面が形成されている
ことを特徴とする薄型半導体装置。 - 【請求項2】 素子および電極パッドが形成された素子
面を有する半導体チップと、前記半導体チップを樹脂封
止した封止樹脂部と、一端が前記電極パッドに電気的に
接続され、前記封止樹脂部の側面から引き出された複数
のリードとを備えた薄型半導体装置において、前記素子
面側の前記封止樹脂部表面に金属膜が形成されているこ
とを特徴とする薄型半導体装置。 - 【請求項3】 素子および電極パッドが形成された素子
面を有する半導体チップと、前記半導体チップを樹脂封
止した封止樹脂部と、一端が前記電極パッドに電気的に
接続され、前記封止樹脂部の側面から引き出された複数
のリードとを備えた薄型半導体装置において、前記半導
体チップの前記素子面上に金属膜が形成されていること
を特徴とする薄型半導体装置。 - 【請求項4】 素子および電極パッドが形成された素子
面を有する半導体チップと、前記半導体チップを樹脂封
止した封止樹脂部と、一端が前記電極パッドに電気的に
接続され、前記封止樹脂部の側面から引き出された複数
のリードとを備えた薄型半導体装置において、前記半導
体チップの前記素子面上に金属膜が形成され、かつ、前
記金属膜は少なくとも1つの前記リードに電気的に接続
されていることを特徴とする薄型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3188460A JP2843173B2 (ja) | 1991-07-29 | 1991-07-29 | 薄型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3188460A JP2843173B2 (ja) | 1991-07-29 | 1991-07-29 | 薄型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0536868A true JPH0536868A (ja) | 1993-02-12 |
JP2843173B2 JP2843173B2 (ja) | 1999-01-06 |
Family
ID=16224098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3188460A Expired - Lifetime JP2843173B2 (ja) | 1991-07-29 | 1991-07-29 | 薄型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2843173B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918404A (en) * | 1995-12-31 | 1999-07-06 | Ohba Building Maintenance Co., Ltd. | Apparatus for inhibitively preventing birds from gathering |
WO2009029804A2 (en) * | 2007-08-31 | 2009-03-05 | Reactive Nanotechnologies, Inc. | Method for low temperature bonding of electronic components |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5887355U (ja) * | 1981-12-09 | 1983-06-14 | 日本電気株式会社 | 半導体装置 |
JPS60223146A (ja) * | 1984-04-19 | 1985-11-07 | Nec Corp | 半導体装置 |
JPS6439100A (en) * | 1987-08-05 | 1989-02-09 | Seiko Epson Corp | Packaging method of semiconductor integrated circuit |
JPS6489600A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Semiconductor device |
JPH01146531U (ja) * | 1988-03-31 | 1989-10-09 | ||
JPH01257319A (ja) * | 1988-04-07 | 1989-10-13 | Fuji Electric Co Ltd | 半導体集積回路装置 |
JPH0247061U (ja) * | 1988-09-26 | 1990-03-30 |
-
1991
- 1991-07-29 JP JP3188460A patent/JP2843173B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5887355U (ja) * | 1981-12-09 | 1983-06-14 | 日本電気株式会社 | 半導体装置 |
JPS60223146A (ja) * | 1984-04-19 | 1985-11-07 | Nec Corp | 半導体装置 |
JPS6439100A (en) * | 1987-08-05 | 1989-02-09 | Seiko Epson Corp | Packaging method of semiconductor integrated circuit |
JPS6489600A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Semiconductor device |
JPH01146531U (ja) * | 1988-03-31 | 1989-10-09 | ||
JPH01257319A (ja) * | 1988-04-07 | 1989-10-13 | Fuji Electric Co Ltd | 半導体集積回路装置 |
JPH0247061U (ja) * | 1988-09-26 | 1990-03-30 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918404A (en) * | 1995-12-31 | 1999-07-06 | Ohba Building Maintenance Co., Ltd. | Apparatus for inhibitively preventing birds from gathering |
WO2009029804A2 (en) * | 2007-08-31 | 2009-03-05 | Reactive Nanotechnologies, Inc. | Method for low temperature bonding of electronic components |
WO2009029804A3 (en) * | 2007-08-31 | 2009-04-30 | Reactive Nanotechnologies Inc | Method for low temperature bonding of electronic components |
US8882301B2 (en) | 2007-08-31 | 2014-11-11 | Nanofoil Corporation | Method for low temperature bonding of electronic components |
Also Published As
Publication number | Publication date |
---|---|
JP2843173B2 (ja) | 1999-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7190071B2 (en) | Semiconductor package and method for fabricating the same | |
US6441475B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
US5304844A (en) | Semiconductor device and method of producing the same | |
KR100241476B1 (ko) | 집적 회로용 절연 리드 프레임 및 그의 제조 방법 | |
JP3480950B2 (ja) | 半導体装置と半導体装置用フイルムキャリア | |
US20020102831A1 (en) | Method for fabricating BOC semiconductor package | |
JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
JPH1074795A (ja) | 半導体装置およびその製造方法 | |
US6020626A (en) | Semiconductor device | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
TW538485B (en) | Semiconductor package | |
JP2843173B2 (ja) | 薄型半導体装置 | |
TW201214650A (en) | Chip package having fully covering shield connected to GND ball | |
KR100401497B1 (ko) | 적층형 멀티 칩 패키지 및 그 제조방법 | |
KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
KR100257404B1 (ko) | 반도체 패키지 및 반도체 패키지의 입출력선 형성방법 | |
JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2917932B2 (ja) | 半導体パッケージ | |
KR20020029251A (ko) | 반도체패키지 및 그 제조 방법 | |
JPH0750315A (ja) | 半導体装置の実装方法 | |
KR19990035577A (ko) | 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와그 제조방법 | |
JPH0685102A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |