JP2843173B2 - 薄型半導体装置 - Google Patents

薄型半導体装置

Info

Publication number
JP2843173B2
JP2843173B2 JP3188460A JP18846091A JP2843173B2 JP 2843173 B2 JP2843173 B2 JP 2843173B2 JP 3188460 A JP3188460 A JP 3188460A JP 18846091 A JP18846091 A JP 18846091A JP 2843173 B2 JP2843173 B2 JP 2843173B2
Authority
JP
Japan
Prior art keywords
semiconductor device
thickness
semiconductor chip
element surface
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3188460A
Other languages
English (en)
Other versions
JPH0536868A (ja
Inventor
博司 関
英也 御秡如
光弥 橋井
晴夫 島本
透 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3188460A priority Critical patent/JP2843173B2/ja
Publication of JPH0536868A publication Critical patent/JPH0536868A/ja
Application granted granted Critical
Publication of JP2843173B2 publication Critical patent/JP2843173B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、薄型半導体装置に関
し、特にトランスファーモールド法によって製造される
樹脂封止型の薄型半導体装置に関するものである。
【０００２】
【従来の技術】図２は従来のＴＳＯＰ（Thin Small Out
line Package)と呼ばれる薄型半導体装置を示す断面図
である。図において、１は半導体チップ、１ａはこの半
導体チップ１の表層に素子および電極パッド（図示せ
ず）が形成された素子面１ａであり、この半導体チップ
１はダイボンド材２を介してダイパッド３に接合されて
いる。４はガルウィング形状に形成されたリードであ
り、このリード４は半導体チップ１の電極パッドと金属
細線５でワイヤーボンドされ、半導体チップ１の電極パ
ッドと金属細線５を介して電気的に接続されている。６
はトランスファーモールド法により半導体チップ１を包
み込むように樹脂封止した封止樹脂部、６ａは素子面側
封止樹脂部である。ここで、素子面１ａは、薄型半導体
装置の非実装面側の半導体チップ１表面に形成されてい
る。
【０００３】上記従来のＴＳＯＰの薄型半導体装置は、
半導体チップ１の厚みが約０．２５〜０．４ｍｍ、ダイ
パッド３の厚みが約０．１２５〜０．１５ｍｍで、樹脂
封止後の本体の厚みを約１ｍｍとする薄型半導体装置が
得られている。また、半導体チップ１の封止樹脂部６内
での厚み方向の位置は、樹脂封止後の本体のソリやはん
だ付けの際の樹脂クラックの発生を防止する目的から、
ほぼ中央に位置することが望まれる。そこで、素子面側
封止樹脂部６ａの厚みは、ダイボンド材２の厚みを無視
しても約０．２２〜０．３１ｍｍとなっている。
【０００４】さらに、図２に示す従来の薄型半導体装置
の薄型化を目的として、ＴＡＢ（Tape Automated Bondi
ng)法を用いた薄型半導体装置がある。図３は従来のＴ
ＡＢ法を用いた薄型半導体装置を示す断面図である。図
において、７はポリイミド等のフィルムキャリアテープ
上に接着されている銅箔をパターン形成し、ガルウィン
グ形状に形成されたリード、８はフィルムキャリアテー
プのサポート部、９は半導体チップ１の素子面１ａの電
極パッド上に金等で形成された突起電極であり、リード
７が突起電極９を介して半導体チップ１の電極パッドと
電気的に接続されている。
【０００５】上記ＴＡＢ法を用いた薄型半導体装置は、
ＴＳＯＰの薄型半導体装置に比べさらに薄くすることが
でき、樹脂封止後の本体厚みを約０．５ｍｍとすること
が可能である。半導体チップ１の厚みは、薄くすること
により組み立て工程等でのワレ不良が増加することから
約０．２ｍｍ程度とすることが望まれる。また、半導体
チップ１の封止樹脂部６内での厚み方向の位置は、樹脂
封止後の本体のソリやはんだ付けの際の樹脂クラックの
発生を防止する目的から、ほぼ中央に位置することが望
まれる。そこで、素子面側封止樹脂部６ａの厚みは、約
０．１５ｍｍ程度となる。
【０００６】このように、従来の薄型半導体装置では、
樹脂封止後の本体の厚みを１ｍｍ未満にしようとする
と、素子面側封止樹脂部６ａの厚みが０．２ｍｍ以下と
なることが多くなる。
【０００７】ここで、半導体装置の受光時の影響につい
て説明する。半導体チップ１の表面に素子面１ａが形成
されており、半導体装置を回路基板等に実装した場合に
は、半導体チップ１の素子面１ａが半導体装置の受光面
側に位置することになる。この素子面１ａは素子面側封
止樹脂部６ａによって受光光から保護されている。しか
し、素子は光に対して敏感であり、素子面側封止樹脂部
６ａの厚みが薄くなり遮光作用が低下すると、受光光が
素子面１ａに到達し、素子のリーク電流が増加する等の
電気特性に影響が与えられる。
【０００８】例えば、ＰＮ接合素子は受光すると、電子
の励起が起こり、キャリアが増加するためＰＮ接合部の
リーク電流が増加することになる。このことにより、例
えばスタンバイ電流が増加し、電池寿命を短くする等の
影響がある。さらに、受光時の素子の電気特性の変動が
大きい場合には、誤動作することもある。上記ＴＳＯＰ
の薄型半導体装置では、素子面側封止樹脂部６ａの厚み
が約０．２ｍｍ確保されているので、通常の使用に際し
ては受光時の影響は小さいものと考えられる。
【０００９】つぎに、半導体チップ１内の配線による電
気特性、特にインダクンスについて説明する。高集積
化、大チップ化にともない半導体チップ１内の配線は細
く、長くなっている。インダクタンスは、配線が細くな
るほど、また長くなるほど大きくなり、インダクタンス
が大きくなるほど電気特性、特に信号のスイッチング時
に発生する電源雑音が大きくなる。
【００１０】
【発明が解決しようとする課題】従来の薄型半導体装置
は以上のように構成されているので、半導体装置を薄型
化、例えば本体厚みを１ｍｍ未満にしようとすると、素
子面側封止樹脂部６ａの厚みが０．２ｍｍ以下となり、
素子面側封止樹脂部６ａの遮光作用が低下し、受光時に
半導体チップ１の素子面１ａに受光光が到達し、例えば
素子のリーク電流が増加してしまう等電気特性が変動す
るという課題があった。
【００１１】また、半導体チップ１内の配線は素子面１
ａで引き回され外周部の電極パッドまで配線されてお
り、配線が細く長くなって配線のインダクタンスを大き
くし、信号のスイッチング時に電源雑音を発生させてし
まうという課題もあった。
【００１２】この発明は、上記のような課題を解決する
ためになされたもので、受光時の電気特性の変動を防止
するとともに、信号のスイッチング時に発生する電源雑
音を低減することができる薄型半導体装置を得ることを
目的とする。
【００１３】
【課題を解決するための手段】この発明に係る薄型半導
体装置は、半導体チップの素子面上に金属膜を形成し、
さらにこの金属膜を少なくとも１つのリードと電気的に
接続するものである。
【００１４】
【作用】この発明においては、少なくとも１つのリード
に電気的に接続されるように、半導体チップの素子面上
に形成された金属膜が、受光光を遮光するとともに、配
線のインダクタンスを低減するように働く。
【００１５】
【実施例】以下、この発明の実施例を図について説明す
る。 実施例１． 図１はこの発明の一実施例を示す薄型半導体装置の断面
図であり、図において１０は金属膜としての０．０３５
ｍｍ厚の銅箔であって、この銅箔１０は２０μｍ厚のエ
ポキシ系接着剤１１によって素子面１ａの所定領域を覆
うように貼り付けられている。また、この銅箔１０は接
続部１０ａを介してリード７と電気的に接続されてい
る。上記実施例１では、フィルムキャリアテープ上に形
成された銅箔をパターニングしてリード７を形成する際
に、少なくとも１つのリード７に接続部１０ａで連結さ
れた所望の大きさの銅箔１０を同時に形成し、リード７
および銅箔１０が形成されたフィルムキャリアテープを
ＴＡＢ法によって、リード７のそれぞれを素子面１ａ上
に形成された突起電極９のそれぞれに接合した後、トラ
ンスファーモールド法で樹脂封止して、半導体チップ１
の素子面１ａ上に金属膜である銅箔１０が素子面１ａの
所定領域を覆うように配設され、この銅箔１０と少なく
とも１つのリード７とが接続部１０ａで連結され、本体
の厚みが約０．５ｍｍの薄型半導体装置を作製してい
る。ここでは、銅箔１０は、素子のグランド電極に接続
されるリード７と接続部１０ａで連結している。
【００１６】上記実施例１によれば、素子面１ａが受光
面側に形成されているが、受光光は銅箔１０で遮光され
て素子面１ａに到達せず、受光光による素子の電気特性
の変動が防止される。そこで、銅箔１０の遮光作用によ
り、封止樹脂部６の厚みが減少でき、本体の厚みが１ｍ
ｍ未満の薄型半導体装置が得られる。
【００１７】さらに、多ピンの半導体装置では、通常グ
ランド電極が複数あり、しかも、半導体チップ１の相対
する辺に位置しているが、上記実施例１では、グランド
電極に接続されるリード７が銅箔１０に連結されている
ので、グランド電極に接続されるリード７同士が銅箔１
０を介して電気的に接続され、半導体チップ１の素子面
１ａ内でグランド配線を引き回すのに比べ、配線長、配
線巾においてインダクタンスを低減でき、信号のスイッ
チング時に発生する電源雑音を著しく低減している。
【００１８】ここで、例えば半導体装置の素子製造工程
の写真製版工程で使用されるガラスマスク上のクロム膜
の厚みが約０．１μｍで、フォトレジスト膜へのパター
ン形成が可能であることから、金属や半金属の非透過性
物質の厚みが約０．１μｍ以上であれば十分な遮光作用
が得られる。また、銅箔１０の厚みが０．１ｍｍを越え
ると、銅箔１０の切断、貼り付け時の作業性が著しく低
下し、さらにコスト的にも高価となる。このことから、
銅箔１０等の金属箔を用いた金属膜の厚みは、０．１μ
ｍ〜０．１ｍｍであることが望ましい。
【００１９】実施例２． 上記実施例１では、金属膜としてフィルムキャリアテー
プ上の銅箔をパターニングした銅箔１０を用いている
が、この実施例２では、半導体チップ１の素子面１ａ上
に突起電極９をめっき法で形成する際に、半導体チップ
１の電極パッド部を開口としたパッシベーション膜上
に、めっき電極としてのクロムあるいは銅の金属薄膜が
０．１μｍ以上の厚みで素子面１ａ全面に形成されてお
り、突起電極９形成後に、この金属薄膜をパターニング
して、素子面１ａの所定領域を覆う部分およびこの所定
領域を覆う部分とグランド電極に接続された突起電極９
とを連結する部分を残し、さらにリード７を突起電極９
に接合し、トランスファーモールド法により樹脂封止し
て薄型半導体装置を作製するものであり、同様の効果を
奏する。
【００２０】ここで、例えば半導体装置の素子製造工程
の写真製版工程で使用されるガラスマスク上のクロム膜
の厚みが約０．１μｍで、フォトレジスト膜へのパター
ン形成が可能であることから、金属や半金属の非透過性
物質の厚みが約０．１μｍ以上であれば十分な遮光作用
が得られる。また、クロム、銅等の金属薄膜を半導体チ
ップ１の素子面１ａに被覆する場合には、蒸着、スパッ
タ、イオンプレーティング等の薄膜形成法が用いられ、
厚みが約１０μｍを越えると膜形成時間がかかるととも
に密着性が低下する。このことから、金属膜として用い
る金属薄膜の厚みは、０．１μｍ〜１０μｍであること
が望ましい。
【００２１】なお、上記各実施例では、リード７の形状
をガルウィング形状として説明しているが、この発明は
これに限定されるものではなく、例えばＪ字形、バット
形であっても同様の効果を奏する。
【００２２】また、上記実施例１では、金属膜として銅
箔１０を用いて説明しているが、この発明はこれに限定
するものではなく、例えばアルミ箔、ステンレス箔でも
同様の効果を奏する。
【００２３】さらに、上記各実施例では、トランスファ
ーモールド法により樹脂封止しているが、ポッティング
法により樹脂封止しても同様の効果を奏する。
【００２４】
【発明の効果】この発明は、以上説明したように、半導
体チップの素子面上に金属膜が形成され、この金属膜が
少なくとも１つのリードに電気的に接続されているの
で、金属膜の遮光作用により受光光の素子面への到達が
阻止され、受光光による素子の電気特性の変動が防止で
き、薄型化が図れるとともに、インダクタンスが低減さ
れ、信号のスイッチング時に発生する電源雑音を低減で
きる。
【図面の簡単な説明】
【図１】 この発明の一実施例を示す薄型半導体装置の
断面図である。
【図２】 従来の薄型半導体装置の一例を示す断面図で
ある。
【図３】 従来の薄型半導体装置の他の例を示す断面図
である。
【符号の説明】
１ 半導体チップ、１ａ 素子面、４ リード、６ 封
止樹脂部、７ リード、１０ 銅箔（金属膜）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋井 光弥 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (72)発明者 島本 晴夫 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (72)発明者 立川 透 伊丹市瑞原４丁目１番地 三菱電機株式 会社 北伊丹製作所内 (56)参考文献 特開 平１−241872（ＪＰ，Ａ) 特開 昭60−223146（ＪＰ，Ａ) 特開 平１−257319（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/30,21/56

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 素子および電極パッドが形成された素子
    面を有する半導体チップと、前記半導体チップを樹脂封
    止した封止樹脂部と、一端が前記電極パッドに電気的に
    接続され、前記封止樹脂部の側面から引き出された複数
    のリードとを備えた薄型半導体装置において、前記半導
    体チップの前記素子面上に金属膜が形成され、かつ、前
    記金属膜は少なくとも１つの前記リードに電気的に接続
    されていることを特徴とする薄型半導体装置。
JP3188460A 1991-07-29 1991-07-29 薄型半導体装置 Expired - Lifetime JP2843173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3188460A JP2843173B2 (ja) 1991-07-29 1991-07-29 薄型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3188460A JP2843173B2 (ja) 1991-07-29 1991-07-29 薄型半導体装置

Publications (2)

Publication Number Publication Date
JPH0536868A JPH0536868A (ja) 1993-02-12
JP2843173B2 true JP2843173B2 (ja) 1999-01-06

Family

ID=16224098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3188460A Expired - Lifetime JP2843173B2 (ja) 1991-07-29 1991-07-29 薄型半導体装置

Country Status (1)

Country Link
JP (1) JP2843173B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029485U (ja) * 1995-12-31 1996-10-01 大庭ビルメインテナンス株式会社 鳥類忌避装置
JP2010538473A (ja) * 2007-08-31 2010-12-09 リアクティブ ナノテクノロジーズ，インク． 電子部品の低温ボンディング法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887355U (ja) * 1981-12-09 1983-06-14 日本電気株式会社 半導体装置
JPS60223146A (ja) * 1984-04-19 1985-11-07 Nec Corp 半導体装置
JPS6439100A (en) * 1987-08-05 1989-02-09 Seiko Epson Corp Packaging method of semiconductor integrated circuit
JPS6489600A (en) * 1987-09-30 1989-04-04 Nec Corp Semiconductor device
JPH01146531U (ja) * 1988-03-31 1989-10-09
JPH01257319A (ja) * 1988-04-07 1989-10-13 Fuji Electric Co Ltd 半導体集積回路装置
JPH0247061U (ja) * 1988-09-26 1990-03-30

Also Published As

Publication number Publication date
JPH0536868A (ja) 1993-02-12

Similar Documents

Publication Publication Date Title
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
KR100241476B1 (ko) 집적 회로용 절연 리드 프레임 및 그의 제조 방법
US6060774A (en) Semiconductor device
JP3480950B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JP2546195B2 (ja) 樹脂封止型半導体装置
JP2848682B2 (ja) 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
KR20000042664A (ko) 멀티-칩 패키지
JPH11233683A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
US7157292B2 (en) Leadframe for a multi-chip package and method for manufacturing the same
US6020626A (en) Semiconductor device
US6740978B2 (en) Chip package capable of reducing moisture penetration
JP2843173B2 (ja) 薄型半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
KR100401497B1 (ko) 적층형 멀티 칩 패키지 및 그 제조방법
KR100257404B1 (ko) 반도체 패키지 및 반도체 패키지의 입출력선 형성방법
JPH10284633A (ja) 半導体集積回路装置およびその製造方法
JP2917932B2 (ja) 半導体パッケージ
JPH05114685A (ja) 半導体装置
JPH04322435A (ja) 半導体装置およびその製造方法
JP3193788B2 (ja) 電子部品搭載用基板
JP3177934B2 (ja) マルチチップ半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
KR19990035577A (ko) 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와그 제조방법

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071023

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13