JPH11233683A - 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法

Info

Publication number
JPH11233683A
JPH11233683A JP4466398A JP4466398A JPH11233683A JP H11233683 A JPH11233683 A JP H11233683A JP 4466398 A JP4466398 A JP 4466398A JP 4466398 A JP4466398 A JP 4466398A JP H11233683 A JPH11233683 A JP H11233683A
Authority
JP
Japan
Prior art keywords
terminal
die pad
terminals
resin
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4466398A
Other languages
English (en)
Other versions
JP3947292B2 (ja
Inventor
Yutaka Yagi
裕 八木
Kazuyoshi Togashi
和義 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP4466398A priority Critical patent/JP3947292B2/ja
Priority to US09/111,374 priority patent/US6025640A/en
Priority to KR1019980027517A priority patent/KR100300665B1/ko
Publication of JPH11233683A publication Critical patent/JPH11233683A/ja
Application granted granted Critical
Publication of JP3947292B2 publication Critical patent/JP3947292B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子の占有率が高く小型化が可能で、
回路基板への実装密度を向上させることができ、さら
に、多ピン化への対応が可能で、かつ、高放熱特性、低
インダクタンスを兼ね備えた高速化対応が可能な樹脂封
止型半導体装置と、これに用いられる回路部材、およ
び、樹脂封止型半導体装置の製造方法を提供する。 【解決手段】 表面側に内部端子を裏面側に外部端子を
表裏一体的に有し内部端子面が略一平面上に位置するよ
うに電気的に独立して配設された複数の端子部と、複数
個の前記端子部を二次元的に配置する平面の略中央部
に、表面に複数の内部端子を裏面に複数の外部端子を一
体的に備え電気的に独立して配置されたダイパッドと、
ダイパッドの表面に電気的に絶縁して搭載された半導体
素子と、端子部の内部端子と半導体素子の端子とを電気
的に接続するワイヤとを有し、各端子部の外部端子の一
部を外部に露出させるように全体を樹脂封止して樹脂封
止型半導体装置とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載し
た樹脂封止型の半導体装置とそれに用いられる回路部材
および樹脂封止型半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化や小型化
技術の進歩、電気機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化が進んできている。このよ
うに高集積化、高機能化された半導体装置においては、
信号の高速処理を行うために、チップの発熱、および、
パッケージ内のインダクタンスが無視できない状況にな
ってきている。このため、サーマルビアを配設してチッ
プの熱をパッケージ外に逃がしたり、電源、グランドの
接続端子数を多くして実質的なインダクタンスを下げ、
パッケージ内のインダクタンスを低減することで対応が
なされている。このように、半導体装置の高集積化、高
機能化は、外部端子（ピン）の総和の増加を来すととも
に、更なる多端子（ピン）化が要請されている。
【０００３】上記のような多端子（ピン）化の要請に応
えるものとして、多端子（ピン）ＩＣ、特にゲートアレ
イやスタンダードセルに体表されるＡＳＩＣ、あるい
は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃ
ｅｓｓｏｒ）等の半導体装置の製造においてリードフレ
ームを用いたものがある。具体的には、ＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型パッケ
ージがあり、ＱＦＰでは、３００ピンクラスのものまで
実用化されている。
【０００４】しかし、近年の半導体素子の信号処理の高
速化および高性能（機能）化は、更に多くの端子を必要
としている。ＱＦＰでは、外部端子ピッチを狭めること
により更なる多端子化に対応できるが、外部端子を狭ピ
ッチ化した場合、外部端子自体の幅も狭める必要があ
り、外部端子強度の低下を来すことになる。その結果、
端子形成（ガルウイング化）の位置精度あるいは平坦精
度において問題を生じることになる。また、ＱＦＰで
は、外部端子のピッチが０．３〜０．４ｍｍへと更に狭
くなるにつれて、実装工程が難しくなり、高度なボード
実装技術を実現する必要がある等の障害（問題）を生じ
ている。
【０００５】また、リードフレームを用いた封止型の半
導体装置に対する小型化・薄型化の要請から、その開発
のトレンドが、ＱＦＰやＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌ
ｉｎｅ Ｊ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）のような
表面実装型のパッケージを経て、ＴＳＯＰ（Ｔｈｉｎ
Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）の開発
による薄型化を主軸としたパッケージの小型化へ、さら
にはパッケージ内部の３次元化によるチップ収納効率向
上を目的としたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）の
構造へと進展してきた。
【０００６】
【発明が解決しようとする課題】しかし、上記従来のパ
ッケージにおいても半導体素子外周部分のリードの引き
回しがあるため、パッケージの小型化に限界が見えてき
た。また、ＴＳＯＰ等の小型パッケージにおいては、リ
ードの引き回し、ピンピッチの点で、多ピン化に対して
も限界が見えてきた。一方で、リードフレームを用いた
樹脂封止型の半導体装置パッケージには、より高集積
化、高機能化が求められており、これに伴い更なる多ピ
ン化、薄型化、小型化に加え、パッケージの高放熱特
性、パッケージ内のリードインダクタンスの低減が求め
られている。
【０００７】本発明は、上記のような事情に鑑みてなさ
れたものであり、半導体素子の占有率が高く小型化が可
能で、回路基板への実装密度を向上させることができ、
さらに、多ピン化への対応が可能で、かつ、高放熱特
性、低インダクタンスを兼ね備えた高速化対応が可能な
樹脂封止型半導体装置と、これに用いられる回路部材、
および、樹脂封止型半導体装置の製造方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、樹脂封止型半導体装置の第１の発明は、表面
側に内部端子と裏面側に外部端子を表裏一体的に有する
複数の端子部を略一平面内に二次元的に互いに電気的に
独立して配置し、端子部の内部端子と半導体素子の端子
とをワイヤにて電気的に接続し、各端子部の外部端子の
一部を外部に露出させるように全体を樹脂封止した樹脂
封止型半導体装置において、複数個の前記端子部を二次
元的に配置する平面の略中央部に、表面に複数の内部端
子を裏面に複数の外部端子を一体的に備えたダイパッド
が電気的に独立して配置され、前記半導体素子が該ダイ
パッドの表面に電気的に絶縁して搭載されたような構成
とした。
【０００９】また、樹脂封止型半導体装置の第２の発明
は、表面側に内部端子と裏面側に外部端子を表裏一体的
に有する複数の端子部を略一平面内に二次元的に互いに
電気的に独立して配置し、端子部の内部端子と半導体素
子の端子とをワイヤにて電気的に接続し、端子部の外部
端子の一部を外部に露出させるように全体を樹脂封止し
た樹脂封止型半導体装置において、複数個の前記端子部
を二次元的に配置する平面の略中央部に電気的に独立し
て配置されたダイパッドを有し、該ダイパッドは電気的
に独立して配置された複数のダイパッド小片からなり、
各ダイパッド小片は表面に内部端子を裏面に外部端子を
一体的に備え、前記半導体素子が前記ダイパッドの表面
に電気的に絶縁して搭載されたような構成とした。
【００１０】そして、上記の樹脂封止型半導体装置にお
いて、外部に露出した外部端子面に半田からなる外部電
極を備えるような構成とした。
【００１１】樹脂封止型半導体装置用の回路部材の第１
の発明は、外枠部材と、該外枠部材から各々接続リード
を介して相互に独立して配設された複数の端子部と、前
記外枠部材から接続リードを介して配設されたダイパッ
ドとを備え、各端子部は表面側に内部端子を裏面側に外
部端子を表裏一体的に有するとともに、各端子部の内部
端子面は略一平面上に位置し、前記ダイパッドは表面に
複数の内部端子を裏面に複数の外部端子を一体的に備え
るような構成とした。
【００１２】また、樹脂封止型半導体装置用の回路部材
の第２の発明は、外枠部材と、該外枠部材から各々接続
リードを介して相互に独立して配設された複数の端子部
と、前記外枠部材から接続リードを介して配設されたダ
イパッドとを備え、各端子部は表面側に内部端子を裏面
側に外部端子を表裏一体的に有するとともに、各端子部
の内部端子面は略一平面上に位置し、前記ダイパッドは
それぞれ接続リードを介して外枠部材に配設された複数
のダイパッド小片が相互に離間して同一平面上に配置さ
れてなり、各ダイパッド小片は表面に内部端子を裏面に
外部端子を一体的に備えるような構成とした。
【００１３】樹脂封止型半導体装置の製造方法の第１の
発明は、表面側に内部端子と裏面側に外部端子を表裏一
体的に有する複数の端子部を略一平面内に二次元的に互
いに電気的に独立して配置し、端子部の内部端子と半導
体素子の端子とをワイヤにて電気的に接続し、端子部の
外部端子の一部を外部に露出させるように全体を樹脂封
止した樹脂封止型半導体装置の製造方法において、
（Ａ）導電性基板をエッチングして、表面側に内部端子
を裏面側に外部端子を表裏一体的に有する複数の端子部
と、表面に複数の内部端子を裏面に複数の外部端子を一
体的に備えるダイパッドと、前記各端子部が相互に独立
して接続リードを介して一体的に連結され、かつ、前記
ダイパッドが接続リードを介して一体的に連結された外
枠部材と、を備えた回路部材を作成する回路部材作成工
程と、（Ｂ）ダイパッドに半導体素子を電気的に絶縁し
て固着することにより搭載する半導体素子搭載工程と、
（Ｃ）半導体素子の端子と回路部材の内部端子とをワイ
ヤで電気的に接続するワイヤボンディング工程と、
（Ｄ）各外部端子の一部を外部に露出させるように全体
を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接
続リードを切断し、外枠部材を除去する外枠部材分離除
去工程と、を備えるような構成とした。
【００１４】また、樹脂封止型半導体装置の製造方法の
第２の発明は、表面側に内部端子と裏面側に外部端子を
表裏一体的に有する複数の端子部を略一平面内に二次元
的に互いに電気的に独立して配置し、端子部の内部端子
と半導体素子の端子とをワイヤにて電気的に接続し、端
子部の外部端子の一部を外部に露出させるように全体を
樹脂封止した樹脂封止型半導体装置の製造方法におい
て、（Ａ）導電性基板をエッチングして、表面側に内部
端子を裏面側に外部端子を表裏一体的に有する複数の端
子部と、表面に内部端子を裏面に外部端子を一体的に備
えた複数のダイパッド小片が相互に離間して配置された
ダイパッドと、前記各端子部が相互に独立して接続リー
ドを介して一体的に連結され、かつ、各ダイパッド小片
が相互に独立して接続リードを介して一体的に連結され
た外枠部材と、を備えた回路部材を作成する回路部材作
成工程と、（Ｂ）ダイパッドに半導体素子を電気的に絶
縁して固着することにより搭載する半導体素子搭載工程
と、（Ｃ）半導体素子の端子と回路部材の内部端子とを
ワイヤで電気的に接続するワイヤボンディング工程と、
（Ｄ）各外部端子の一部を外部に露出させるように全体
を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接
続リードを切断し、外枠部材を除去する外枠部材分離除
去工程と、を備えるような構成とした。
【００１５】そして、上記の樹脂封止型半導体装置の製
造方法において、外部に露出した外部端子面に半田から
なる外部電極を形成する半田外部電極形成工程を有する
ような構成とした。
【００１６】このような本発明では、ダイパッドの裏面
に一体的に設けられた外部端子が、半導体素子の回路形
成面で発生した熱を外部に逃がす放熱経路としての作
用、および、グランド用端子の作用をなし、また、ダイ
パッドが複数のダイパッド小片に分割されている場合、
各ダイパッド小片の裏面に一体的に設けられた外部端子
が、上記の作用に加えて電源用端子の作用をなし、さら
に、外部端子に外部電極を形成することにより、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装
置が可能となり取扱性、ショート防止性が向上する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。樹脂封止型半導体装置の第１の発明 図１は樹脂封止型半導体装置の第１の発明の一実施形態
を示す斜視図、図２は図１に示される半導体装置のＡ−
Ａ線における縦断面図、図３は図１に示される半導体装
置の裏面側からの斜視図である。尚、半導体装置の構成
を理解しやすくするために、図１および図３では後述す
る封止部材９を省略し、図２では封止部材９を仮想線
（２点鎖線）で示している。また、図２の断面形状は、
実際のエッチング特性を考慮した形状となっている。
【００１８】図１乃至図３において、本発明の樹脂封止
型半導体装置１は、表面形状が長方形であるダイパッド
２の表面側に電気絶縁性の両面接着テープ７を介して半
導体素子６がその端子面と反対の面を固着され搭載され
ている。搭載される半導体素子６の端子６ａは、半導体
素子６の端子面の一対の辺の略中心部線（図１に示され
る鎖線Ｌ）上に沿って配置されている。また、ダイパッ
ド２の長辺方向に沿ってダイパッドを挟むように、複数
の端子部４が略一平面内に二次元的に互いに電気的に独
立して配設されている。すなわち、端子部４は、半導体
素子６の端子面の上記中心部線（Ｌ）を挟むように対向
する上記一対の各辺に沿って配設されている。
【００１９】ダイパッド２は、表面（半導体素子６の搭
載面）に複数の内部端子３Ａを一体的に備え、また、裏
面に複数の外部端子３Ｂを一体的に備えている。図示例
では、内部端子３Ａ上に銀めっき層５が設けられてい
る。尚、図示例では、ダイパッド２の裏面に一体的に設
けられた外部端子３Ｂは２行、２列の計４個であるが、
これに限定されるものではない。
【００２０】端子部４は、表面側に内部端子４Ａを裏面
側に外部端子４Ｂを表裏一体的に有している。図示例で
は、内部端子４Ａ上に銀めっき層５が設けられており、
各内部端子４Ａ面は、ダイパッド２の内部端子３Ａ面を
含めて、略一平面上に位置している。
【００２１】また、ダイパッド２に搭載されている半導
体素子６の各端子６ａは、ダイパッド２の内部端子３Ａ
（銀めっき層５）および端子部４の内部端子４Ａ（銀め
っき層５）に、ワイヤ８によって接続されている。
【００２２】そして、各外部端子４Ｂの一部を外部に露
出させるように、ダイパッド２、端子部４、半導体素子
６およびワイヤ８が封止部材９により封止されている。
封止部材９は、封止型半導体装置に使用されている公知
の樹脂材料を用いて形成することができる。図２に示さ
れる例では、外部に露出している外部端子４Ｂに、半田
からなる外部電極１０が設けられている。これにより、
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半
導体装置となっている。
【００２３】このような半導体装置１では、半導体素子
６で発生した熱は熱伝導率の高いダイパッド２へ伝わ
り、その後、ダイパッド２の外部端子３Ｂから効率よく
除去されるので、半導体装置１は放熱性が極めて良好な
ものとなる。また、ダイパッド２が複数の外部端子３Ｂ
を備えるので、グランドの接続端子数を増やすことがで
き、半導体装置１のリードインダクタンスの低減が可能
となる。
【００２４】尚、上述の樹脂封止型半導体装置１におけ
る端子数、端子配列等は例示であり、本発明がこれに限
定されないことは勿論である。例えば、半導体素子６の
端子６ａを、その四辺に沿って二次元的に配置し、か
つ、端子部４を半導体素子６（ダイパッド２）の周囲に
沿って二次元的に配置することにより、樹脂封止型半導
体装置１の更なる多ピン化が可能となる。樹脂封止型半導体装置の第２の発明 図４は樹脂封止型半導体装置の第２の発明の一実施形態
を示す斜視図、図５は図４に示される半導体装置のＢ−
Ｂ線における縦断面図、図６は図４に示される半導体装
置の裏面側からの斜視図である。尚、半導体装置の構成
を理解しやすくするために、図４および図６では後述す
る封止部材１９を省略し、図５では封止部材１９を仮想
線（２点鎖線）で示している。また、図５の断面形状
は、実際のエッチング特性を考慮した形状となってい
る。
【００２５】図４乃至図６において、本発明の樹脂封止
型半導体装置１１は、表面形状が長方形である複数（図
示例では４個）のダイパッド小片１２ａが電気的に独立
して配設されたダイパッド１２の表面側に電気絶縁性の
両面接着テープ１７を介して半導体素子１６がその端子
面と反対の面を固着され搭載されている。搭載される半
導体素子１６の端子１６ａは、半導体素子１６の端子面
の一対の辺の略中心部線（図４に示される鎖線Ｌ）上に
沿って配置されている。また、ダイパッド１２の長辺方
向に沿ってダイパッドを挟むように、複数の端子部１４
が略一平面内に二次元的に互いに電気的に独立して配設
されている。すなわち、端子部１４は、半導体素子１６
の端子面の上記中心部線（Ｌ）を挟むように対向する上
記一対の各辺に沿って配設されている。
【００２６】ダイパッド１２を構成する各ダイパッド小
片１２ａは、表面（半導体素子１６の搭載面）に内部端
子１３Ａを一体的に備え、また、裏面に外部端子１３Ｂ
を一体的に備えている。図示例では、内部端子１３Ａ上
に銀めっき層１５が設けられている。尚、図示例では、
ダイパッド１２を構成する各ダイパッド小片１２ａは２
行、２列の計４個であるが、これに限定されるものでは
ない。
【００２７】端子部１４は、表面側に内部端子１４Ａを
裏面側に外部端子１４Ｂを表裏一体的に有している。図
示例では、内部端子１４Ａ上に銀めっき層１５が設けら
れており、各内部端子１４Ａ面は、ダイパッド１２の内
部端子１３Ａ面を含めて、略一平面上に位置している。
【００２８】また、ダイパッド１２に搭載されている半
導体素子１６の各端子１６ａは、ダイパッド小片１２ａ
の内部端子１３Ａ（銀めっき層１５）および端子部１４
の内部端子１４Ａ（銀めっき層１５）に、ワイヤ１８に
よって接続されている。
【００２９】そして、各外部端子１４Ｂの一部を外部に
露出させるように、ダイパッド１２、端子部１４、半導
体素子１６およびワイヤ１８が封止部材１９により封止
されている。封止部材１９は、封止型半導体装置に使用
されている公知の樹脂材料を用いて形成することができ
る。図５に示される例では、外部に露出している外部端
子１４Ｂに、半田からなる外部電極２０が設けられてい
る。これにより、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒ
ａｙ）タイプの半導体装置となっている。
【００３０】このような半導体装置１１では、半導体素
子１６で発生した熱は熱伝導率の高い各ダイパッド小片
１２ａへ伝わり、その後、ダイパッド小片１２ａの外部
端子１３Ｂから効率よく除去されるので、半導体装置１
１は放熱性が極めて良好なものとなる。また、ダイパッ
ド１２が複数の外部端子１３Ｂを備えるので、グランド
および電源の接続端子数を増やすことができ、半導体装
置１１の高速化への対応が可能となる。
【００３１】尚、上述の樹脂封止型半導体装置１１にお
ける端子数、端子配列等は例示であり、本発明がこれに
限定されないことは勿論である。例えば、半導体素子１
６の端子１６ａを、その四辺に沿って二次元的に配置
し、かつ、端子部１４を半導体素子１６（ダイパッド１
２）の周囲に沿って二次元的に配置することにより、樹
脂封止型半導体装置１１の更なる多ピン化が可能とな
る。回路部材の第１の発明 図７は回路部材の第１の発明の一実施形態を示す平面
図、図８は図７に示される回路部材の裏面側を示す平面
図、図９は図７に示される回路部材のＣ−Ｃ線における
縦断面図である。尚、図７および図８中の鎖線で囲まれ
た領域は、半導体装置の製造に用いられる回路部材の領
域を示している。
【００３２】図７乃至図９において、本発明の回路部材
２１は、外枠部材２２と、この外枠部材２２から接続リ
ード２３を介して相互に独立して配設された複数の端子
部２４と、外枠部材２２から接続リード２５を介して配
設されたダイパッド２６とを備えるものである。
【００３３】外枠部材２２は、外形形状および内側開口
形状が矩形であり、各接続リード２３は外枠部材２２の
内側開口の対向する一対の辺から同一平面内に突設され
ている。また、外枠部材２２の内側開口の対向する他の
一対の辺からは、接続リード２５が同一平面内に突設さ
れている。
【００３４】端子部２４は、接続リード２３の先端に設
けられ、表面側に内部端子２４Ａを裏面側に外部端子２
４Ｂを表裏一体的に有している。図示例では、内部端子
２４Ａ上に銀めっき層２９が設けられており、各内部端
子２４Ａ面は同一平面上に位置している。
【００３５】ダイパッド２６は、外枠部材２２の内側開
口の対向する一対の辺から延設された２本の接続リード
２５に支持されている。そして、このダイパッド２６は
表面側に内部端子２７Ａを裏面側に外部端子２７Ｂを一
体的に有している。図示例では、内部端子２７Ａ上に銀
めっき層２９が設けられており、各内部端子２７Ａ面
は、上記の内部端子２４Ａ面がなす平面と同じ平面上に
位置している。
【００３６】このような回路部材２１の材質は、４２合
金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等とすること
ができる。
【００３７】また、本発明の回路部材２１は、ダイパッ
ド２６の表面側に電気絶縁性の両面接着テープを設けた
ものであってもよい。使用する両面接着テープとして
は、電気絶縁性のベースフィルムの両面に接着剤層を備
えたもの、例えば、ユーピレックス（宇部興産（株）製
の電気絶縁性のベースフィルム）の両面にＲＸＦ
（（株）巴川製紙所製の接着剤）層を備えたＵＸＩＷ
（（株）巴川製紙所製）のような両面接着テープを挙げ
ることができる。
【００３８】上記のような回路部材２１は、後述する本
発明の樹脂封止型半導体装置の製造方法において使用す
ることにより、上述の樹脂封止型半導体装置１を製造す
ることができる。
【００３９】尚、上述の回路部材２１における端子数、
端子配列等は例示であり、本発明がこれに限定されない
ことは勿論である。回路部材の第２の発明 図１０は回路部材の第２の発明の一実施形態を示す平面
図、図１１は図１０に示される回路部材の裏面側を示す
平面図、図１２は図１０に示される回路部材のＤ−Ｄ線
における縦断面図である。尚、図１０および図１１中の
鎖線で囲まれた領域は、半導体装置の製造に用いられる
回路部材の領域を示している。
【００４０】図１０乃至図１２において、本発明の回路
部材３１は、外枠部材３２と、この外枠部材３２から接
続リード３３を介して相互に独立して配設された複数の
端子部３４と、外枠部材３２から接続リード３５を介し
て相互に離間して配設された複数のダイパッド小片３６
ａからなるダイパッド３６とを備えるものである。
【００４１】外枠部材３２は、外形形状および内側開口
形状が矩形であり、各接続リード３３は外枠部材３２の
内側開口の対向する一対の辺から同一平面内に突設され
ている。また、外枠部材３２の内側開口の対向する他の
一対の辺からは、接続リード３５が同一平面内に突設さ
れている。
【００４２】端子部３４は、接続リード３３の先端に設
けられ、表面側に内部端子３４Ａを裏面側に外部端子３
４Ｂを表裏一体的に有している。図示例では、内部端子
３４Ａ上に銀めっき層３９が設けられており、各内部端
子３４Ａ面は同一平面上に位置している。
【００４３】ダイパッド３６は、外枠部材３２の内側開
口の対向する一対の辺から延設された４本の接続リード
２５の各々に支持された４個のダイパッド小片３６ａか
らなっている。そして、各ダイパッド小片３６ａは表面
側に内部端子３７Ａを裏面側に外部端子３７Ｂを一体的
に有している。図示例では、内部端子３７Ａ上に銀めっ
き層３９が設けられており、各内部端子３７Ａ面は、上
記の内部端子３４Ａ面がなす平面と同じ平面上に位置し
ている。
【００４４】このような回路部材３１の材質は、４２合
金（Ｎｉ４２％のＦｅ合金）、銅、銅合金等とすること
ができる。
【００４５】また、本発明の回路部材３１は、ダイパッ
ド３６を構成する各ダイパッド小片３６ａの表面側に電
気絶縁性の両面接着テープを設けたものであってもよ
い。使用する両面接着テープとしては、電気絶縁性のベ
ースフィルムの両面に接着剤層を備えたもの、例えば、
ユーピレックス（宇部興産（株）製の電気絶縁性のベー
スフィルム）の両面にＲＸＦ（（株）巴川製紙所製の接
着剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のよ
うな両面接着テープを挙げることができる。
【００４６】上記のような回路部材３１は、後述する本
発明の樹脂封止型半導体装置の製造方法において使用す
ることにより、上述の樹脂封止型半導体装置１１を製造
することができる。
【００４７】尚、上述の回路部材３１における端子数、
端子配列等は例示であり、本発明がこれに限定されない
ことは勿論である。樹脂封止型半導体装置の製造方法の第１の発明 次に、本発明の樹脂封止型半導体装置の製造方法につい
て説明する。
【００４８】図１３および図１４は、図１乃至図３に示
される樹脂封止型半導体装置１を例とした本発明の樹脂
封止型半導体装置の製造方法の一実施形態を示す工程図
である。各工程は、上記の図２に対応する樹脂封止型半
導体装置の縦断面図で示してある。
【００４９】まず、導電性基板４１の表裏に感光性レジ
ストを塗布、乾燥して感光性レジスト層４２を形成し
（図１３（Ａ））、これを所望のフォトマスクを介して
露光した後、現像してレジストパターン４２Ａ，４２Ｂ
を形成する（図１３（Ｂ））。導電性基板４１として
は、上述のように４２合金（Ｎｉ４２％のＦｅ合金）、
銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を
使用することができ、この導電性基板４１は、両面を脱
脂等を行い洗浄処理を施したものを使用することが好ま
しい。また、感光性レジストとしては、従来公知のもの
を使用することができる。
【００５０】次に、レジストパターン４２Ａ，４２Ｂを
耐腐蝕膜として導電性基板４１に腐蝕液でエッチングを
行う（図１３（Ｃ））。腐蝕液は、通常、塩化第二鉄水
溶液を使用し、導電性基板４１の両面からスプレーエッ
チングにて行う。このエッチング工程におけるエッチン
グ量を加減することにより、薄肉部４１ａの厚さを調整
することができる。
【００５１】次いで、レジストパターン４２Ａ，４２Ｂ
を剥離して除去することにより、端子部２４とダイパッ
ド２６がそれぞれ接続リード２３と接続リード２５（図
示せず）により外枠部材２２に一体的に連結された本発
明の回路部材２１が得られる（図１３（Ｄ））。この回
路部材２１では、図から明らかなように、端子部２４の
内部端子２４Ａ面とダイパッド２６の内部端子２７Ａ面
とは、同一平面内にある。
【００５２】次に、上述のように製造した本発明の回路
部材２１の端子部２４の内部端子２４Ａの位置、およ
び、ダイパッド２６の内部端子２７Ａの位置に、銀めっ
き層２９（５）を形成し、さらに、ダイパッド２６の表
面側に電気絶縁性の両面接着テープ７を貼付する（図１
４（Ａ））。
【００５３】次いで、ダイパッド２６の表面側に、半導
体素子６の回路形成面と反対側を電気絶縁性の両面接着
テープ７を介して固着することにより、半導体素子６を
搭載する。そして、搭載した半導体素子６の端子６ａ
と、回路部材２１の端子部２４の内部端子２４Ａの銀め
っき層２９（５）、および、ダイパッド２６の内部端子
２７Ａの銀めっき層２９（５）とを、ワイヤ８で電気的
に接続する（図１４（Ｂ））。
【００５４】次いで、外部端子２４Ｂおよび外部端子２
７Ｂの一部を外部に露出させるようにして、端子部２
４、ダイパッド２６、半導体素子６およびワイヤ８を封
止部材９で封止する（図１４（Ｃ））。
【００５５】次に、回路部材２１の各接続リードを切断
し外枠部材２２を除去して、本発明の半導体装置１とす
る（図１４（Ｄ））。また、外部に露出している外部端
子４Ｂおよび外部端子３Ｂに半田からなる外部電極１０
を形成することができる。樹脂封止型半導体装置の製造方法の第２の発明 図１５および図１６は、図４乃至図６に示される樹脂封
止型半導体装置１１を例とした本発明の樹脂封止型半導
体装置の製造方法の一実施形態を示す工程図である。各
工程は、上記の図５に対応する樹脂封止型半導体装置の
縦断面図で示してある。
【００５６】まず、導電性基板５１の表裏に感光性レジ
ストを塗布、乾燥して感光性レジスト層５２を形成し
（図１５（Ａ））、これを所望のフォトマスクを介して
露光した後、現像してレジストパターン５２Ａ，５２Ｂ
を形成する（図１５（Ｂ））。導電性基板５１として
は、上述のように４２合金（Ｎｉ４２％のＦｅ合金）、
銅、銅合金等の金属基板（厚み１００〜２５０μｍ）を
使用することができ、この導電性基板５１は、両面を脱
脂等を行い洗浄処理を施したものを使用することが好ま
しい。また、感光性レジストとしては、従来公知のもの
を使用することができる。
【００５７】次に、レジストパターン５２Ａ，５２Ｂを
耐腐蝕膜として導電性基板５１に腐蝕液でエッチングを
行う（図１５（Ｃ））。腐蝕液は、通常、塩化第二鉄水
溶液を使用し、導電性基板５１の両面からスプレーエッ
チングにて行う。このエッチング工程におけるエッチン
グ量を加減することにより、薄肉部５１ａの厚さを調整
することができる。
【００５８】次いで、レジストパターン５２Ａ，５２Ｂ
を剥離して除去することにより、端子部３４とダイパッ
ド３６がそれぞれ接続リード３３と接続リード３５（図
示せず）により外枠部材３２に一体的に連結された本発
明の回路部材３１が得られる（図１５（Ｄ））。この回
路部材３１では、ダイパッド３６は、外枠部材３２から
接続リード３５を介して相互に離間して配設された複数
のダイパッド小片３６ａからなる。そして、端子部３４
の内部端子３４Ａ面と各ダイパッド小片３６ａの内部端
子３７Ａ面とは、同一平面内にある。
【００５９】次に、上述のように製造した本発明の回路
部材３１の端子部３４の内部端子３４Ａの位置、およ
び、ダイパッド３６を構成するダイパッド３６ａの内部
端子３７Ａの位置に、銀めっき層３９（１５）を形成
し、さらに、各ダイパッド小片３６ａの表面側に電気絶
縁性の両面接着テープ１７を貼付する（図１６
（Ａ））。
【００６０】次いで、ダイパッド３６の表面側に、半導
体素子１６の回路形成面と反対側を電気絶縁性の両面接
着テープ１７を介して固着することにより、半導体素子
１６を搭載する。そして、搭載した半導体素子１６の端
子１６ａと、回路部材３１の端子部３４の内部端子３４
Ａの銀めっき層３９（１５）、および、ダイパッド３６
の内部端子３７Ａの銀めっき層３９（１５）とを、ワイ
ヤ１８で電気的に接続する（図１６（Ｂ））。
【００６１】次いで、外部端子３４Ｂおよび外部端子３
７Ｂの一部を外部に露出させるようにして、端子部３
４、ダイパッド３６、半導体素子１６およびワイヤ１８
を封止部材１９で封止する（図１６（Ｃ））。
【００６２】次に、回路部材３１の各接続リードを切断
し外枠部材３２を除去して、本発明の半導体装置３１と
する（図１６（Ｄ））。また、外部に露出している外部
端子１４Ｂおよび１３Ｂに半田からなる外部電極２０を
形成することができる。
【００６３】
【実施例】次に、具体的な実施例を挙げて本発明を更に
詳細に説明する。 （回路部材の作製）導電性基板として厚み０．１５ｍｍ
の銅板（古河電気工業（株）製ＥＦＴＥＣ６４Ｔ−１／
２Ｈ）を準備し、脱脂処理、洗浄処理を行った後、この
銅板の両面に紫外線硬化型レジスト（東京応化工業
（株）製ＯＦＰＲ１３０５）を掛け流し法により塗布し
て乾燥した。次いで、表面側および裏面側のレジスト層
をそれぞれ所定のフォトマスクを介して露光した後、現
像してレジストパターンを形成した。その後、銅板の両
面から塩化第二鉄水溶液を使用してスプレーエッチング
を行い、洗浄後、有機アルカリ溶液を用いてレジストパ
ターンを剥離除去した。これにより、ダイパッドの裏面
に４個の外部端子が一体的に設けられた回路部材が得ら
れた。
【００６４】次に、ダイパッドの内部端子面および端子
部の内部端子面とに、銀めっき層（厚み約５μｍ）を形
成した後、このダイパッドの表面側の所定部位に電気絶
縁性の両面接着テープ（巴川製紙所（株）製ＵＨ１Ｗ）
を貼り付けた。 （半導体装置の作製）上記の回路部材のダイパッド表面
側の両面接着テープに半導体素子（厚み約０．２５ｍ
ｍ）の回路形成面の反対側を圧着して加熱（１４０℃）
することにより固着して半導体素子を搭載した。次い
で、回路部材のダイパッドの内部端子上の銀めっき層、
および、端子部の内部端子上の銀めっき層と、搭載した
半導体素子の端子とを金線により結線した。その後、外
部端子の一部を外部に露出させるようにして、端子部、
ダイパッド、半導体素子および金線を樹脂材料（日東電
工（株）製ＭＰ−７４００）で封止した。
【００６５】次に、回路部材の各接続リードを切断して
外枠部材を除去し、外部に露出している外部端子に半田
からなるボールを接着して外部電極を形成した。
【００６６】このようにして作製した樹脂封止型半導体
装置は外部端子数が４８ピン（内、ダイパッド裏面の外
部端子数は４ピン）であり、その外形寸法は６ｍｍ四方
と小型であり、かつ、厚みが０．８ｍｍであり非常に薄
いものであった。また、この樹脂封止型半導体装置のリ
ードインダクタンスは５〜７ｎＨであった。
【００６７】比較として、ダイパッドの裏面に外部端子
を備えていない回路部材を、上記の回路部材と同様にし
て作製し、この回路部材を用いて外部端子数が４４ピン
の樹脂封止型半導体装置を作製した。この樹脂封止型半
導体装置のリードインダクタンスを測定した結果、７〜
９ｎＨであり、上記の本発明の樹脂封止型半導体装置に
比べ大きなものであった。
【００６８】
【発明の効果】以上詳述したように、本発明によれば半
導体素子の占有率が高くなり小型化が可能となって回路
基板への実装密度を向上させることができ、また、ダイ
パッドの裏面に一体的に設けられた外部端子が放熱経路
として作用するので半導体装置の放熱性が極めて良好な
ものとなり、かつ、上記の外部端子によりグランドの接
続端子数を増やせるのでパッケージ内のリードインダク
タンスの低減が可能となり、さらに、ダイパッドが複数
のダイパッド小片に分割されている場合、各ダイパッド
小片の裏面に一体的に設けられた外部端子により電源の
接続端子数も増やせるので高速化への対応が可能とな
る。また、外部端子に半田電極を形成することにより、
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半
導体装置が可能となり、実装作業性、ショート防止性が
向上するとともにさらに、多ピン化への対応が可能とな
り、本発明の回路部材を使用することにより、上記のよ
うな効果を奏する樹脂封止型半導体装置を容易に作製す
ることができ、このような樹脂封止型半導体装置は、本
発明の製造方法により簡便に製造することができる。
【図面の簡単な説明】
【図１】樹脂封止型半導体装置の第１の発明の一実施形
態を示す斜視図である。
【図２】図１に示される樹脂封止型半導体装置のＡ−Ａ
線における縦断面図である。
【図３】図１に示される樹脂封止型半導体装置の裏面側
からの斜視図である。
【図４】樹脂封止型半導体装置の第２の発明の一実施形
態を示す斜視図である。
【図５】図４に示される樹脂封止型半導体装置のＢ−Ｂ
線における縦断面図である。
【図６】図４に示される樹脂封止型半導体装置の裏面側
からの斜視図である。
【図７】回路部材の第１の発明の一実施形態を示す平面
図である。
【図８】図７に示される回路部材の裏面側を示す平面図
である。
【図９】図７に示される回路部材のＣ−Ｃ線における縦
断面図である。
【図１０】回路部材の第２の発明の一実施形態を示す平
面図である。
【図１１】図１０に示される回路部材の裏面側を示す平
面図である。
【図１２】図１０に示される回路部材のＤ−Ｄ線におけ
る縦断面図である。
【図１３】樹脂封止型半導体装置の製造方法の第１の発
明の一実施形態を示す工程図である。
【図１４】樹脂封止型半導体装置の製造方法の第１の発
明の一実施形態を示す工程図である。
【図１５】樹脂封止型半導体装置の製造方法の第２の発
明の一実施形態を示す工程図である。
【図１６】樹脂封止型半導体装置の製造方法の第２の発
明の一実施形態を示す工程図である。
【符号の説明】
１，１１…樹脂封止型半導体装置 ２，１２…ダイパッド １２ａ…ダイパッド小片 ３Ａ，１３Ａ…内部端子 ３Ｂ，１３Ｂ…外部端子 ４，１４…端子部 ４Ａ，１４Ａ…内部端子 ４Ｂ，１４Ｂ…外部端子 ６，１６…半導体素子 ６ａ，１６ａ…端子 ８，１８…ワイヤ ９，１９…封止部材 １０，２０…外部電極 ２１，３１…回路部材 ２２，３２…外枠部材 ２３，２５，３３，３５…接続リード ２４，３４…端子部 ２４Ａ，３４Ａ…内部端子 ２４Ｂ，３４Ｂ…外部端子 ２６，３６…ダイパッド ３６ａ…ダイパッド小片 ２７Ａ，３７Ａ…内部端子 ２７Ｂ，３７Ｂ…外部端子 ４１，５１…導電性基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表面側に内部端子と裏面側に外部端子を
    表裏一体的に有する複数の端子部を略一平面内に二次元
    的に互いに電気的に独立して配置し、端子部の内部端子
    と半導体素子の端子とをワイヤにて電気的に接続し、各
    端子部の外部端子の一部を外部に露出させるように全体
    を樹脂封止した樹脂封止型半導体装置において、 複数個の前記端子部を二次元的に配置する平面の略中央
    部に、表面に複数の内部端子を裏面に複数の外部端子を
    一体的に備えたダイパッドが電気的に独立して配置さ
    れ、前記半導体素子が該ダイパッドの表面に電気的に絶
    縁して搭載されたことを特徴とする樹脂封止型半導体装
    置。
  2. 【請求項２】 表面側に内部端子と裏面側に外部端子を
    表裏一体的に有する複数の端子部を略一平面内に二次元
    的に互いに電気的に独立して配置し、端子部の内部端子
    と半導体素子の端子とをワイヤにて電気的に接続し、各
    端子部の外部端子の一部を外部に露出させるように全体
    を樹脂封止した樹脂封止型半導体装置において、 複数個の前記端子部を二次元的に配置する平面の略中央
    部に電気的に独立して配置されたダイパッドを有し、該
    ダイパッドは電気的に独立して配置された複数のダイパ
    ッド小片からなり、各ダイパッド小片は表面に内部端子
    を裏面に外部端子を一体的に備え、前記半導体素子が前
    記ダイパッドの表面に電気的に絶縁して搭載されたこと
    を特徴とする樹脂封止型半導体装置。
  3. 【請求項３】 外部に露出した外部端子面に半田からな
    る外部電極を備えることを特徴とする請求項１または請
    求項２に記載の樹脂封止型半導体装置。
  4. 【請求項４】 樹脂封止型半導体装置用の回路部材にお
    いて、 外枠部材と、該外枠部材から各々接続リードを介して相
    互に独立して配設された複数の端子部と、前記外枠部材
    から接続リードを介して配設されたダイパッドとを備
    え、各端子部は表面側に内部端子を裏面側に外部端子を
    表裏一体的に有するとともに、各端子部の内部端子面は
    略一平面上に位置し、前記ダイパッドは表面に複数の内
    部端子を裏面に複数の外部端子を一体的に備えることを
    特徴とする回路部材。
  5. 【請求項５】 樹脂封止型半導体装置用の回路部材にお
    いて、 外枠部材と、該外枠部材から各々接続リードを介して相
    互に独立して配設された複数の端子部と、前記外枠部材
    から接続リードを介して配設されたダイパッドとを備
    え、各端子部は表面側に内部端子を裏面側に外部端子を
    表裏一体的に有するとともに、各端子部の内部端子面は
    略一平面上に位置し、前記ダイパッドはそれぞれ接続リ
    ードを介して外枠部材に配設された複数のダイパッド小
    片が相互に離間して同一平面上に配置されてなり、各ダ
    イパッド小片は表面に内部端子を裏面に外部端子を一体
    的に備えることを特徴とする回路部材。
  6. 【請求項６】 表面側に内部端子と裏面側に外部端子を
    表裏一体的に有する複数の端子部を略一平面内に二次元
    的に互いに電気的に独立して配置し、端子部の内部端子
    と半導体素子の端子とをワイヤにて電気的に接続し、各
    端子部の外部端子の一部を外部に露出させるように全体
    を樹脂封止した樹脂封止型半導体装置の製造方法におい
    て、 （Ａ）導電性基板をエッチングして、表面側に内部端子
    を裏面側に外部端子を表裏一体的に有する複数の端子部
    と、表面に複数の内部端子を裏面に複数の外部端子を一
    体的に備えるダイパッドと、前記各端子部が相互に独立
    して接続リードを介して一体的に連結され、かつ、前記
    ダイパッドが接続リードを介して一体的に連結された外
    枠部材と、を備えた回路部材を作成する回路部材作成工
    程と、（Ｂ）ダイパッドに半導体素子を電気的に絶縁し
    て固着することにより搭載する半導体素子搭載工程と、
    （Ｃ）半導体素子の端子と回路部材の内部端子とをワイ
    ヤで電気的に接続するワイヤボンディング工程と、
    （Ｄ）各外部端子の一部を外部に露出させるように全体
    を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接
    続リードを切断し、外枠部材を除去する外枠部材分離除
    去工程と、を備えることを特徴とする樹脂封止型半導体
    装置の製造方法。
  7. 【請求項７】 表面側に内部端子と裏面側に外部端子を
    表裏一体的に有する複数の端子部を略一平面内に二次元
    的に互いに電気的に独立して配置し、端子部の内部端子
    と半導体素子の端子とをワイヤにて電気的に接続し、各
    端子部の外部端子の一部を外部に露出させるように全体
    を樹脂封止した樹脂封止型半導体装置の製造方法におい
    て、 （Ａ）導電性基板をエッチングして、表面側に内部端子
    を裏面側に外部端子を表裏一体的に有する複数の端子部
    と、表面に内部端子を裏面に外部端子を一体的に備えた
    複数のダイパッド小片が相互に離間して配置されたダイ
    パッドと、前記各端子部が相互に独立して接続リードを
    介して一体的に連結され、かつ、各ダイパッド小片が相
    互に独立して接続リードを介して一体的に連結された外
    枠部材と、を備えた回路部材を作成する回路部材作成工
    程と、（Ｂ）ダイパッドに半導体素子を電気的に絶縁し
    て固着することにより搭載する半導体素子搭載工程と、
    （Ｃ）半導体素子の端子と回路部材の内部端子とをワイ
    ヤで電気的に接続するワイヤボンディング工程と、
    （Ｄ）各外部端子の一部を外部に露出させるように全体
    を樹脂封止する樹脂封止工程と、（Ｅ）回路部材の各接
    続リードを切断し、外枠部材を除去する外枠部材分離除
    去工程と、を備えることを特徴とする樹脂封止型半導体
    装置の製造方法。
  8. 【請求項８】 外部に露出した外部端子面に半田からな
    る外部電極を形成する半田外部電極形成工程を有するこ
    とを特徴とする請求項６または請求項７に記載の樹脂封
    止型半導体装置の製造方法。
JP4466398A 1997-07-16 1998-02-10 樹脂封止型半導体装置の製造方法 Expired - Lifetime JP3947292B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4466398A JP3947292B2 (ja) 1998-02-10 1998-02-10 樹脂封止型半導体装置の製造方法
US09/111,374 US6025640A (en) 1997-07-16 1998-07-07 Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
KR1019980027517A KR100300665B1 (ko) 1997-07-16 1998-07-08 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4466398A JP3947292B2 (ja) 1998-02-10 1998-02-10 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11233683A true JPH11233683A (ja) 1999-08-27
JP3947292B2 JP3947292B2 (ja) 2007-07-18

Family

ID=12697699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4466398A Expired - Lifetime JP3947292B2 (ja) 1997-07-16 1998-02-10 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3947292B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332648A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
WO2002069402A1 (fr) * 2001-02-28 2002-09-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
JP2002314024A (ja) * 2001-04-13 2002-10-25 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2003031753A (ja) * 2001-07-19 2003-01-31 Sony Corp 半導体装置及びその製造方法
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
JP2004228169A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置
JP2005294871A (ja) * 2005-07-05 2005-10-20 Renesas Technology Corp 半導体装置
JPWO2004010497A1 (ja) * 2002-07-24 2005-11-17 三菱電機株式会社 半導体装置
JP2006032989A (ja) * 2005-10-07 2006-02-02 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2006147908A (ja) * 2004-11-22 2006-06-08 Sony Corp 半導体装置及びその製造方法、並びにリードフレーム
JP2007013219A (ja) * 2006-10-20 2007-01-18 Sanyo Electric Co Ltd 半導体装置
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2009502045A (ja) * 2005-07-18 2009-01-22 クゥアルコム・インコーポレイテッド 集積回路の実装
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
WO2009113507A1 (ja) * 2008-03-10 2009-09-17 吉川工業株式会社 半導体装置とこれを備えた通信機器及び電子機器
JP2010103577A (ja) * 2010-02-09 2010-05-06 Rohm Co Ltd 半導体装置
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2012165029A (ja) * 2000-03-13 2012-08-30 Dainippon Printing Co Ltd 回路部材の製造方法
JP2013524552A (ja) * 2010-04-12 2013-06-17 日本テキサス・インスツルメンツ株式会社 ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
WO2013094101A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子
JP2013168669A (ja) * 2013-04-18 2013-08-29 Agere Systems Inc 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP2013179246A (ja) * 2012-02-08 2013-09-09 Mitsumi Electric Co Ltd 電子部品モジュール及び製造方法
JP2015153876A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 リードフレーム、および半導体装置
TWI618201B (zh) * 2013-03-09 2018-03-11 創研騰智權信託有限公司 低厚度引線半導體封裝
JP2018125530A (ja) * 2018-01-25 2018-08-09 株式会社加藤電器製作所 電子デバイス
CN110364493A (zh) * 2018-04-11 2019-10-22 日月光半导体制造股份有限公司 半导体装置封装及其制造方法
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165029A (ja) * 2000-03-13 2012-08-30 Dainippon Printing Co Ltd 回路部材の製造方法
JP2001332648A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
WO2002069402A1 (fr) * 2001-02-28 2002-09-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
US7170149B2 (en) 2001-04-13 2007-01-30 Yamaha Corporation Semiconductor device and package, and method of manufacture therefor
JP2002314024A (ja) * 2001-04-13 2002-10-25 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
US7554182B2 (en) 2001-04-13 2009-06-30 Yamaha Corporation Semiconductor device and package, and method of manufacturer therefor
KR100836303B1 (ko) * 2001-04-13 2008-06-09 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
KR100831818B1 (ko) * 2001-04-13 2008-05-28 야마하 가부시키가이샤 반도체 패키지
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP2003031753A (ja) * 2001-07-19 2003-01-31 Sony Corp 半導体装置及びその製造方法
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JPWO2004010497A1 (ja) * 2002-07-24 2005-11-17 三菱電機株式会社 半導体装置
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
JP2004228169A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置
JP2006147908A (ja) * 2004-11-22 2006-06-08 Sony Corp 半導体装置及びその製造方法、並びにリードフレーム
JP2005294871A (ja) * 2005-07-05 2005-10-20 Renesas Technology Corp 半導体装置
JP2009502045A (ja) * 2005-07-18 2009-01-22 クゥアルコム・インコーポレイテッド 集積回路の実装
JP4847525B2 (ja) * 2005-07-18 2011-12-28 クゥアルコム・インコーポレイテッド 集積回路の実装
JP2006032989A (ja) * 2005-10-07 2006-02-02 Yamaha Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP2007013219A (ja) * 2006-10-20 2007-01-18 Sanyo Electric Co Ltd 半導体装置
JP2009164594A (ja) * 2007-12-11 2009-07-23 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2012231176A (ja) * 2007-12-11 2012-11-22 Dainippon Printing Co Ltd 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
WO2009113507A1 (ja) * 2008-03-10 2009-09-17 吉川工業株式会社 半導体装置とこれを備えた通信機器及び電子機器
CN101971486A (zh) * 2008-03-10 2011-02-09 吉川工业株式会社 半导体器件和具备该半导体器件的通信设备以及电子设备
JP2009218804A (ja) * 2008-03-10 2009-09-24 Yoshikawa Kogyo Co Ltd 半導体装置とこれを備えた通信機器及び電子機器
US8384202B2 (en) 2008-03-10 2013-02-26 Yoshikawa Kogyo Co., Ltd. Semiconductor device, and communication apparatus and electronic apparatus having the same
JP4551461B2 (ja) * 2008-03-10 2010-09-29 吉川工業株式会社 半導体装置とこれを備えた通信機器及び電子機器
JP2010141175A (ja) * 2008-12-12 2010-06-24 Toyota Motor Corp 半導体装置
JP2010103577A (ja) * 2010-02-09 2010-05-06 Rohm Co Ltd 半導体装置
JP2013524552A (ja) * 2010-04-12 2013-06-17 日本テキサス・インスツルメンツ株式会社 ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
US8937374B2 (en) 2011-12-22 2015-01-20 Panasonic Corporation Semiconductor package, method and mold for producing same, input and output terminals of semiconductor package
WO2013094101A1 (ja) * 2011-12-22 2013-06-27 パナソニック株式会社 半導体パッケージ、その製造方法及び金型、半導体パッケージの入出力端子
JP2013179246A (ja) * 2012-02-08 2013-09-09 Mitsumi Electric Co Ltd 電子部品モジュール及び製造方法
TWI618201B (zh) * 2013-03-09 2018-03-11 創研騰智權信託有限公司 低厚度引線半導體封裝
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package
JP2013168669A (ja) * 2013-04-18 2013-08-29 Agere Systems Inc 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP2015153876A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 リードフレーム、および半導体装置
JP2018125530A (ja) * 2018-01-25 2018-08-09 株式会社加藤電器製作所 電子デバイス
CN110364493A (zh) * 2018-04-11 2019-10-22 日月光半导体制造股份有限公司 半导体装置封装及其制造方法

Also Published As

Publication number Publication date
JP3947292B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
KR100300665B1 (ko) 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
KR100277308B1 (ko) 반도체장치
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JPH098206A (ja) リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP3983930B2 (ja) 回路部材の製造方法
JP2000332162A (ja) 樹脂封止型半導体装置
JP2010161320A (ja) 半導体装置及びその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001077228A (ja) 半導体パッケージ用プリント配線板およびその製造方法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JPH1070211A (ja) テープキャリア及びその製造方法
JP2533011B2 (ja) 表面実装型半導体装置
JP2000340732A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JPH08139259A (ja) リードフレームとリードフレーム部材、およびそれらを用いた表面実装型半導体装置
JPH10200010A (ja) 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

EXPY Cancellation because of completion of term