JPS5870562A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPS5870562A
JPS5870562A JP56134089A JP13408981A JPS5870562A JP S5870562 A JPS5870562 A JP S5870562A JP 56134089 A JP56134089 A JP 56134089A JP 13408981 A JP13408981 A JP 13408981A JP S5870562 A JPS5870562 A JP S5870562A
Authority
JP
Japan
Prior art keywords
frame
tab
lead
lead frame
coining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56134089A
Other languages
English (en)
Other versions
JPS644347B2 (ja
Inventor
Kazuo Shimizu
一男 清水
Toshiaki Matsubara
松原　俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56134089A priority Critical patent/JPS5870562A/ja
Publication of JPS5870562A publication Critical patent/JPS5870562A/ja
Publication of JPS644347B2 publication Critical patent/JPS644347B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の組立に用いるリードフレームの製
造方法に関する。
レジンモールＶ型子導体装置の組立には、＃１図で示す
ようなリードフレームが用いられる。このリードフレー
ム１は金属薄板をエツチングあるいは打ち抜き（スタン
ピング）Ｋよって部分的に除去して形成する。リードフ
レームＩＦ！矩形枠からなるフレーム枠２を有し、この
フレーム枠２の略中央に回路素子を取シ付ける矩形のタ
ブ３ｔ−有している。タブ３はフレーム枠２の１対の内
壁中央からフレーム枠２の中心に向かって砥びる２本の
タブリード４でそれぞれ両端を支持される。また、フレ
ーム枠２の内壁からは多数の細いリードか前記タブ３に
向かつて延在している。このり一ト°フレーム１はデエ
アルインライン形の半導体装を用のリードフレームであ
ることから、対面する１対のフレーム粋内壁部分からリ
ード５ｆＩＸ延在しているか、フレーム枠２の内壁４辺
からＩＪ−Ｖ５か延在する構造もめる。また、各リード
５はレジンモールド時にレジンの流出を防止するダム片
６で支持もれている。仁のダム片６ｔｊ補強部材ともな
っている。
このようなリードフレームＩＫ６つでは、タブ３上に回
路素子７を固定した後、回路素子７の各電極（図示せず
）とこれら電極に対応するリード５の内端とをワイヤ８
で接続し、その後、ダム片６の内側のモールド領域９を
レジンでモールドシてレジンパッケージ１０で回路素子
７１ワイヤ８．。
リード内端ヲ被う。さらに１不要となるダム片６および
フレーム枠２を切断除去するとともＫ、レジンパッケー
ジ１０から突出するリード５の外端Ｗｋヲ下方に折り曲
げて、デエアルインライン形のレジンモールド型半導体
装置を製造する〇ところで、製品によっては、タブリー
ド４上にもワイヤを接続するものがある。仁の場合、ス
タンピングによってリードフレーム１ｔ−製造したも（
ＤＫＴｏっては、特にワイヤボンディング領域を確保し
ていないため、第２図に示すように、タブリード４の側
縁がスタンピングによってブレが生じ、タブリード４０
表面が丸みｌｌ’を帯びてしまう傾向が強い。特に銅系
のリードフレームでかつ比較釣上の厚さか厚い場合、た
とえば０．５■厚の場合は顕著である。このため、タブ
リード４のワイヤボンディング領域の表面か丸みを帯び
ていると、ワイヤの圧着か不充分となり、接続不良を生
じる。
そこで、タブリードのワイヤボンディング領域をコイニ
ング処理して押し潰して、タブリート°表面を部分的に
平坦化する方法も考えられる。しかし、このよう表刃法
では、押し潰し変形に伴なってタブが浮きよかったりし
て、回路素子、ワイヤの接続上好ましく表い。また、リ
ードフレームパターンによっては、インナーリードがタ
ブリードを兼ねる場合があるが、この場合には、コイニ
ングによるリードフレームのリードの寸法の安定性に悪
影響を及ぼすこと４予想される。
したかつて、本発明の目的はタブリードのワイヤボンデ
ィング領域の＊ｍが平坦となるリードフレームの製造方
法を提供することにある。
このような目的を達成するために本発明は、金属薄板を
部分的に打ち抜いて、フレーム枠と、このフレーム枠Ｏ
中央に位置しかつ回路素子を取り付ける矩形のタブと、
フレーム枠から延び前記タブの両ａｔ支える２本のタブ
リードと、フレーム枠から延びタブの周辺（内端を臨ま
せる複数のリードと、ｔ−Ｗするリードフレームを製造
する方法において、リードフレームパターン打抜き後に
１タブリードのワイヤ接続領域の周辺部表面Ｋ１１１ｍ
端かタブリードの側縁に違するｖｒｔ−形成した後に、
前記ワイヤ接続領域をコイニングして押し潰して表面を
平坦化するものであって、以下実施＠により本発明１＊
明する。
第３図は本発明の方法によって製造場れたリードフレー
ムを示す平面図である。このリードフレームは第１図に
示すリードフレームにおけるタブリードの一部に新にワ
イヤボンディング領域會設けた構造となっている。した
がって、各部の殻間は省略し、名称、符号はそのｔｔａ
用する。仁のり−ド７レームｌは薄い金属板（たとえば
銅系金属）ｔスタンピングしてパターン化する。その後
、タブリード４のワイヤボンディング領域１２【形成す
る。すなわち、ＳＳ図（旬に示すように、タブリード４
のワイヤボンディング領域１２０−趨儒、換言すれば、
タブリード４の長手力向儒にその幅員方向に延在するＶ
字断面のＶＳｔ−コイニングによって設ける。その後、
同図１ｂｌＫ示すように、これら１対のＶ＃間に挾まれ
るワイヤボングイング領域１２′ｔ−コイニングによっ
て部分的に押し潰して平坦面１３を形成する。コイニン
グによる変形分１４は第５同図に）およびｆａ４図＋ａ
＞　、　ｔｂ＋に示すようＩＩＣＶ溝１５溝中５Ｗ６に
盛り上かって外み出すため、タプリーＦの下部母材には
コイニングによる変形は発生しない。この場合、逆に母
材に変形が生じない程度にコイニングあるいはＶ溝１５
の深場を規定する必要がある。したかって、タブ１３−
ド４が反り返ったシ、捩れた９等の変形はしない。
このようなリードフレーム１は、タブリード４のワイヤ
ボンディング領域１２はコイニングによって平坦化され
るため、銅系金属Ｋ特に顕著に現われるリードフレーム
形成時のスタンピングによるタブリード表面の丸みは解
消される。したかって、第４図ｔｂ＋に示すようにワイ
ヤボンディングも確実に行なわれ、七の接合の信頼性も
良好となる。
このため、このリードフレーム１を用いた半導体装置に
あっては、ワイヤボンディングの歩ＷＩが向上するとと
４に、信頼性も向上する。
なお、大発明は前記実施ｆｌＫ限定ちれない。丁々わち
、ワイヤボンディング領域１２のコイニング時の材料変
形吸収用の溝はＶ字断面溝Ｋｐｊｉらない。また、タブ
リード４に各１個ずつあるいは複数のワイヤボンディン
グ領域１２ｔ−設けてもよく、リードフレーム形状も他
のパターンであってもよい。
以上のように、本発明によれば、タブリードのワイヤボ
ンディング領域の表面が平坦となるリードフレームを提
供することができる。
図面の簡！！＃１に説明 ＃！１図は従来のリードフレームを示ｆ平面図、第２図
は同じくタブリードの拡大断面図、第３図は本発明の一
実施例によるリードフレームの平面図、第４図（輔、（
ＩＩＩは同じくタブリードの一部を示す拡大平面図シよ
び拡大縦断面図、總５ｇ１ｍ１．１Ｍは同じくタブリー
ドのコイニング方法を示す拡大図である。
１・・・リードフレーム、４＝・タブリード、７・・・
回ボンディング領琥、１３・・・平坦面、１４・・・変
形分、１５・・・溝。

Claims (1)

  1. 【特許請求の範囲】 １、金属薄板を部分的に打ち抜いて、フレーム枠と、こ
    のフレーム枠の中央に位置しかつ回路素子を取シ付ける
    矩形のタブと、フレーム枠から延び前記タブの両端を支
    える２本のタブリードと、フレーム枠から延びタブの周
    辺に内端を臨ませる複数のり一ト°と、を有するリード
    フレームを製造する方法において、リードフレームパタ
    ーン打抜き後に、タブリードのワイヤ接続領域の周辺部
    表面に両ｌ１１ｍがタブリードの側縁に達する溝を形成
    した後に１前記ワイヤ接続領域をコイニングして押し潰
    して表面を平坦化すること１４Ｉ徴とするリート。 フレームの製造方法。
JP56134089A 1981-08-28 1981-08-28 リ−ドフレ−ムの製造方法 Granted JPS5870562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56134089A JPS5870562A (ja) 1981-08-28 1981-08-28 リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56134089A JPS5870562A (ja) 1981-08-28 1981-08-28 リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS5870562A true JPS5870562A (ja) 1983-04-27
JPS644347B2 JPS644347B2 (ja) 1989-01-25

Family

ID=15120158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56134089A Granted JPS5870562A (ja) 1981-08-28 1981-08-28 リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS5870562A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210893A (ja) * 2010-03-29 2011-10-20 Fujitsu Semiconductor Ltd 半導体装置及びリードフレーム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666061A (en) * 1979-11-05 1981-06-04 Hitachi Ltd Lead frame

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666061A (en) * 1979-11-05 1981-06-04 Hitachi Ltd Lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210893A (ja) * 2010-03-29 2011-10-20 Fujitsu Semiconductor Ltd 半導体装置及びリードフレーム
US8791555B2 (en) 2010-03-29 2014-07-29 Fujitsu Semiconductor Limited Semiconductor device and lead frame

Also Published As

Publication number Publication date
JPS644347B2 (ja) 1989-01-25

Similar Documents

Publication Publication Date Title
US4258381A (en) Lead frame for a semiconductor device suitable for mass production
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
JPS63258050A (ja) 半導体装置
JPS5870562A (ja) リ−ドフレ−ムの製造方法
JPH061797B2 (ja) リードフレームの製造方法
JPH0739240Y2 (ja) リードフレーム
JP2679913B2 (ja) リードフレームの製造方法
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPH0735403Y2 (ja) リードフレーム
US5343615A (en) Semiconductor device and a process for making same having improved leads
JPH03230556A (ja) 半導体装置用リードフレーム
JPS5812453Y2 (ja) 半導体装置のリ−ドフレ−ム構体
JP2772897B2 (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH0783081B2 (ja) 半導体装置に用いるリードフレームの製造方法
JPS5812452Y2 (ja) 半導体装置
JPS625650A (ja) 半導体装置用リ−ドフレ−ム
JP2684247B2 (ja) リードフレームの製造方法
JP2726523B2 (ja) リードフレーム及びそれを用いた半導体装置
JPS58182858A (ja) リ−ドフレ−ム
JPS60103653A (ja) 半導体装置の製造方法
KR100294912B1 (ko) 유에프피엘패키지및그제조방법
JPS59125646A (ja) 半導体単相全波整流素子の製造方法
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JP2001210774A (ja) 半導体装置用リードフレーム及びその製造方法