CN1172438C - 封装有电路装置的电子部件及其制造方法 - Google Patents

封装有电路装置的电子部件及其制造方法 Download PDF

Info

Publication number
CN1172438C
CN1172438C CNB00108044XA CN00108044A CN1172438C CN 1172438 C CN1172438 C CN 1172438C CN B00108044X A CNB00108044X A CN B00108044XA CN 00108044 A CN00108044 A CN 00108044A CN 1172438 C CN1172438 C CN 1172438C
Authority
CN
China
Prior art keywords
mentioned
substrate
electronic unit
electrode contact
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB00108044XA
Other languages
English (en)
Other versions
CN1276648A (zh
Inventor
谷津田博美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Publication of CN1276648A publication Critical patent/CN1276648A/zh
Application granted granted Critical
Publication of CN1172438C publication Critical patent/CN1172438C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Thermistors And Varistors (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开的封装有电路装置的电子部件及其制造方法，其第1基片具有多个凸点，第2基片在与各凸点相对的位置上具有开口部。第1基片和第2基片，通过对第2基片上的封装墙进行熔敷焊接而装配在一起，对第1基片的电子零件进行封装。当熔敷封装墙时产生气体。但从第2基片的各开口部能有效地排除已产生的气体。

Description

封装有电路装置的电子部件及其制造方法
本发明涉及封装有电路装置的电子部件及其制造方法，尤其涉及封装有表面声波器件或半导体集成电路器件并组装在电路基片上的电子部件及其制造方法。
在电子设备中大量采用封装有半导体集成电路器件或表面声波(Surface Acoustic Wave，以下简称SAW)器件等电路装置的电子部件。这种电子部件在一块电路基片上组装多个。近几年，电子设备的小型化和低成本趋势发展很快。因此，内部使用的电子部件的小型化和低成本的必要性日益提高。通常在广泛使用的电子部件中采用把电路装置封装到陶瓷或金属等外壳内的结构。但是，为了更好地实现电子部件的小型化和低成本，人们提出了这样一种结构的电子部件，即不用外壳，而利用已形成了电路装置的基片本身来封装电路装置。
在图20A和图20B中表示了这样一种结构的电子部件，即已由地·安多勒斯(D.Andres)等人在1995年IEEE ULTRA SONIC SYMPOSIUM上发表，在‘Optimizing AQP SAW Resonators for Reduced VibrationSensitivity’上公开。图20A是电子部件110的侧面图；图20B是图20A的A-A线的断面图。电子元件110是SAW谐振器。SAW谐振器由SAW基片112的主面114上的梳状电极116、118、120、122等构成。在SAW基片112的主面114上熔焊(熔敷)了一种以晶体基片124上形成的玻璃为材料的封装墙126。该封装墙126具有的形状是把SAW基片112上形成的SAW器件包围在中间。利用SAW基片112、晶体基片124和封装墙126来对SAW器件进行封装。SAW器件的梳形电极116、118、120、122被引出到封装墙126的外侧。电极的端头部，即电极接点128、130、132、134分别通过焊线(图中未示出)与电路基片(图中未示出)相连接。在利用这两块基片来装配电子部件110的工序中，通常对电子部件一个个地进行装配。
在图20A和图20B中所示的电子部件110中，当把以玻璃、聚酰亚胺树脂或环氧树脂为材料的封装墙126焊接到SAW基片112的主面114上时，对封装墙126进行加热，从封装墙焊接部分中产生气体。产生的气体附着到封装墙内部的SAW器件的电极上，会使SAW器件的特性变坏。
本发明是为了解决上述问题而提出的，其目的之一在于提供一种从结构上能有效去除封装墙焊接时所产生的气体的电子部件。
为达到上述目的，本发明采取以下技术方案：
一种电子部件，其特征在于具有：
第1基片，其一主面上具有电路装置以及与该电路装置进行电连接的电极接点；
封装墙，其形状是一个面紧贴在上述主面上，对上述电路装置进行包围，上述各电极接点被布置在外侧；
第2基片，它与上述封装墙的另一个面紧密结合；
开口部，它被设置在上述第2基片的与上述电极接点相对的部位上；以及
导电构件，它通过上述开口部内，与上述电极接点进行电连接。
所述的电子部件，其特征在于：上述导电构件是设置在上述电极接点上的凸点。
所述的电子部件，其特征在于：上述导电构件由以下第1凸点和第2凸点构成：所述第1凸点被置于上述电极接点上，用于和电极接点进行电连接；所述第2凸点被置于上述第1凸点上，用于和上述电路基片进行电气和物理连接。
所述的电子部件，其特征在于：上述导电构件由被置于上述电极接点上，用于和电极接点进行电气连接的第1凸点、以及被置于第1凸点上，用于和上述电路基片进行电气和物理连接的第2凸点构成，
上述第1凸点是以金为材料的金凸点；上述第2凸点是以焊锡为材料的焊锡凸点。
所述的电子部件，其特征在于：上述第2基片在上述开口部周围具有呈包围上述导电构件状的第2封装墙。
所述的电子部件，其特征在于：
上述第2基片具有在上述开口部周围呈包围上述导电构件状的第2封装墙；
上述第2封装墙，其材料与上述第1封装墙相同。
所述的电子部件，其特征在于：上述导电构件具有：
第1导电构件，它被设置在上述开口部的内壁上，能与上述电路基片进行电气和物理连接；以及
第2导电构件，它被设置在上述电极接点上，与上述第1导电构件和上述电极接点进行电气连接。
所述的电子部件，其特征在于：上述导电构件具有：
第1导电构件，它被设置在上述开口部的内壁上，能与上述电路基片进行电气和物理连接；以及
第2导电构件，它被设置在上述电极接点上，与上述第1导电构件和上述电极接点进行电气连接，
上述第2基片是具有电路元件的多层基片。
所述的电子部件，其特征在于；上述封装墙是绝缘材料，而且，是对上述第1基片和上述第2基片中的至少一种具有粘接力的材料。
所述的电子部件，其特征在于：上述封装墙用玻璃、聚酰亚胺树脂和环氧树脂中的某一种作为材料。
所述的电子部件，其特征在于：上述电路装置是表面声波器件。
所述的电子部件，其特征在于：上述第1基片和第2基片是相同材质的基片。
一种电子部件的制造方法，其制造的电子部件具有：
第1基片，其一主面上具有电路装置以及与该电路装置进行电连接的电极接点；
封装墙，其形状是：一个面紧贴在上述主面上，对上述电路装置进行包围，上述各电极接点被布置在外侧；
第2基片，它与上述封装墙的另一个面贴紧；
开口部，它被设置在上述第2基片的与上述电极接点相对置的部位上；以及
导电构件，它通过上述开口部内，能与上述电极接点和上述电路基片进行电连接，
所述制造方法的特征在于具有以下工序：
第1工序，使多个所述封装墙的一个面与所述的第1基片的所述主面紧贴，所述多个封装墙个具有的形状是，对上述各电路装置进行包围，上述各电极接点布置在外侧；上述第1基片，其一主面上具有分别形成在多个电路区域内的多个电路装置、和与上述各电路装置进行电气连接的电极接点；把在上述各电极接点对面位置上设置了多个开口部的第2基片紧贴到上述封装墙的另一个面上；
第2工序，在上述各电极接点上形成与上述各电极接点进行电气连接的导电构件；以及
第3工序，按上述各电路区域把上述第1基片和上述第2基片一起分离，以获得多个电子部件。
所述的电子部件的制造方法，其特征在于：上述第1工序是在上述第2基片上形成上述各封装墙之后，把上述各封装墙紧贴到上述第1基片上的工序。
所述的电子部件的制造方法，其特征在于：上述第1工序是在上述第1基片上形成上述各封装墙之后，把上述各封装墙紧贴到上述第2基片上的工序。
所述的电子部件的制造方法，其特征在于：上述第2工序是从上述开口部在上述各电极接点上形成导电构件的工序。
所述的电子部件的制造方法，其特征在于：上述导电构件是凸点。
所述的电子部件的制造方法，其特征在于：
上述导电构件由以下第1凸点和第2凸点构成，该第1凸点被置于上述电极接点上，用于和电极接点进行电连接；该第2凸点被置于上述第1凸点上，用于和上述电路基片进行电气和物理连接，
上述第2工序是从上述开口部在上述各电极接点上形成第1凸点，在上述第1凸点上形成第2凸点的工序。
所述的电子部件的制造方法，其特征在于：
在上述开口部的内壁上预先形成能与上述电路基片进行电气连接的第1导电构件，
上述第2工序是在上述电极接点上形成对第1导电构件和上述电极接点进行电气连接的第2导电构件的工序。
所述的电子部件的制造方法，其特征在于：上述第2工序在上述第1工序之后进行。
本发明的电子部件具有：
第1基片，其一主面上具有电路装置以及与该电路装置进行电连接的电极接点；
封装墙，其形状是一个面紧贴在上述主面上，对上述电路装置进行包围，上述各电极接点被布置在外侧；
第2基片，它与上述封装墙的另一个面紧密结合；
开口部，它被设置在与上述第2基片的上述电极接点相对的部位上；以及
导电构件，它通过上述开口部内，与上述电极接点进行电连接。
本发明的电子部件，其导电构件也可被看作是设置在上述电极接点上的凸点。
并且，本发明的电子部件中，上述导电构件也可以由以下第1凸点和第2凸点构成，该第1凸点被置于上述电极接点上，用于和电极接点进行电连接；该第2凸点被置于上述第1凸点上，用于和上述电路基片进行电气和物理连接。
在本发明的电子部件中，上述导电构件由被置于上述电极接点上，用于和电极接点进行电气连接的第1凸点、以及被置于第1凸点上，用于和上述电路基片进行电气和物理连接的第2凸点构成，也可以是：上述第1凸点是以金为材料的金凸点；上述第2凸点是以焊锡为材料的焊锡凸点。
并且，在本发明的电子部件中，上述第2基片也可被看作是在上述开口部周围具有呈包围上述导电构件状的第2封装墙。
再者，在本发明的电子部件中，上述导电构件也可以被看作是这种形式，即上述导电构件具有：
第1导电构件，它被设置在上述开口部的内壁上，能与上述电路基片进行电气和物理连接；以及
第2导电构件，它被设置在上述电极接点上，与上述第1导电构件和上述电极接点进行电气连接。
并且，在本发明的电子部件中，上述导电构件也可以被看作是这种形式，即具有：
第1导电构件，它被设置在上述开口部的内壁上，能与上述电路基片进行电气和物理连接；以及
第2导电构件，它被设置在上述电极接点上，与上述第1导电构件和上述电极接点进行电气连接，
上述第2基片是具有电路元件的多层基片。并且，电路元件也可以被看作是这种形式的零件，即例如电感器、电容器和电阻器等具有一定电性能，而且为构成电路可与其他零件相连接。并且，多层基片也可以被看作是这种形式的基片，即例如：其结构是把许多绝缘层和导电层重叠起来。
在本发明的电子部件中，上述封装墙是绝缘材料，而且，也可以采用对上述第1基片和上述第2基片中的至少一种具有粘接力的材料，或者采用玻璃、聚酰亚胺树脂和环氧树脂中的某一种。
在本发明的电子部件中，上述电路装置也可以是表面声波器件。
在本发明的电子部件中，上述第1基片和上述第2基片也可以是相同材质的基片。
本发明的电子部件的制造方法是制造这样一种电子部件的电子部件制造方法，该电子部件具有：
第1基片，其一主面上具有电路装置以及与该电路装置进行电连接的电极接点；
封装墙，其形状是：一个面紧贴在上述主面上，对上述电路装置进行包围，上述各电极接点被布置在外侧；
第2基片，它与上述封装墙的另一个面紧密结合；
开口部，它被设置在与上述第2基片的上述电极接点相对的部位上；以及
导电构件，它通过上述开口部内，与上述电极接点和上述电路基片进行电连接。
该制造方法的主要内容有：
第1工序，把下述的多个封装墙的一个面紧贴到下述的第1基片的上述主面上；上述的封装墙，其形状是，对上述各电路装置进行包围，上述各电极接点布置在外侧；上述第1基片，其一主面上具有分别形成在许多电路区域内的许多电路装置、以及与上述各电路装置进行电气连接的电极接点，把在与上述各电极接点相对的位置上设置了多个开口部的第2基片紧贴到上述封装墙的另一面上；
第2工序，在上述各电极接点上形成与上述各电极接点进行电气连接的导电构件；以及
第3工序，把上述第1基片和上述第2基片一起分离成上述各电路区域，取得许多电子部件。
在本发明的电子部件的制造方法中，上述第1工序，既可以是在上述第2基片上形成了上述各封装墙之后，把上述各封装墙紧贴到上述第1基片上，也可以是在上述第1基片上形成了上述各封装墙之后，把上述封装墙紧贴到上述第2基片上。
在本发明的电子部件的制造方法中，上述第2工序也可以被看作是从上述开口部向上述各电极上形成导电构件的工序。
在本发明的电子部件的制造方法中，上述导电构件也可以被看作是凸点。
在本发明的电子部件的制造方法中，上述导电构件的构成部分是：设置在上述电极接点上，用于和电极接点进行电气连接的第1凸点、以及设置在上述第1凸点上，用于和上述电路基片进行电气和物理连接的第2凸点，上述第2工序也可以被看作是从开口部向上述各电极接点上形成第1凸点，在上述第1凸点上形成第2凸点的工序。
在本发明的电子部件的制造方法中，在上述开口部的内壁上预先形成能与上述电路基片进行电气连接的第1导电构件，上述第2工序也可以被看作是在上述电极接点上形成一种对上述第1导电构件和上述电极接点进行电气连接的第2导电构件的工序。
在本发明的电子部件的制造方法中，上述第2工序也可以被看作是在上述第1工序之后进行的工序。
以下根据附图，详细说明本发明的实施例：
图1A是本发明实施例的电子部件100的平面图。
图1B是图1A所示的电子部件100的B-B线的断面图。
图1C是图1A所示的电子部件100的C-C线的断面图。
图2是本发明实施例的电子部件100被安装到电路基片上时的电子部件及电路基片的断面图。
图3A是已形成了SAW器件的装配前的基片10的平面图。
图3B是图3A所示的基片的D-D线的断面图。
图3C是图3A所示的基片的E-E线的断面图。
图4A是装配前的已形成了封装墙的基片的平面图。
图4B是图4A的基片的D’-D’线的断面图。
图4C是图4A的基片的E’-E’线的断面图。
图5是表示在主面上已形成了SAW器件的基片、以及在主面上已形成了封装墙的基片这二者的装配工序情况的概要图。
图6A是已装配的基片10和基片22的平面图。
图6B是图6A的已装配的基片10和基片22的D-D线的断面图。
图6C是图6A的已装配的基片10和基片22的E-E线的断面图。
图7是表示在把封装墙紧贴到已形成了SAW器件的基片上之后，在形成凸点的工序中在形成凸点之前梳状电极已从开口部露出的情况的概要图。
图8A是在凸点上又设置了第2凸点的电子部件的平面图。
图8B是图8A的电子部件的F-F线的断面图。
图8C是图8A的电子部件的G-G线的断面图。
图9是其他实施例的电子部件已被安装到电路基片上时的电子部件和电路基片的断面图。
图10A是在凸点周围具有第2封装墙的电子部件的平面图。
图10B是图10A的电子部件的H-H线的断面图。
图11是装配前的在主面上已形成了封装墙和第2封装墙的基片的概要图。
图12A是利用其他导电构件来与电路基片相连接的电子部件的平面图。
图12B是图12A的I-I线的断面图。
图13是已把电子部件400安装到电路基片44上时的断面图。
图14是在制造电子部件400时装配前的基片22从形成了封装墙的一侧观看时的平面图。
图15是基片22从与形成了封装墙的面相反的一侧观看时的平面图。
图16是在制造电子部件400时为紧贴基片22的封装墙所用的基片10的平面图。
图17A是在侧面具有开口部的电子部件500的平面图。
图17B是图17A的J-J线处的断面图。
图17C是图17A的K-K线处的断面图。
图18是已把电子部件500安装到电路基片22上时的断面图。
图19是制造电子部件500时装配前的基片22从与形成了封装墙的面的相反一侧观看时的平面图。
图20A是过去的电子部件的侧面图。
图20B是图20A所示的过去的电子部件的A-A线处的断面图。
以下根据附图，详细说明本发明的实施例(以下简称实施例)。并且，在各个图中，对同一结构件标注相同的符号。
再者，在本实施例中举例说明被封装在电子部件中的电路装置是SAW器件。但是，本实施例的电子部件可以适用于对半导体集成电路器件等各种电路装置进行封装的电子部件。
图1A表示电子部件100的平面图。图1B表示沿图1A的B-B线的断面图。图1C表示沿图1A的C-C线的断面图。基片10是SAW基片，其上形成了SAW器件，该SAW器件由主面12上形成的梳状电极14、16、18、20构成。在基片10的对面设置了基片22。基片22在其主面24上具有封装墙26。封装墙26的形状是把基片10上形成的SAW器件包围起来，即把梳状电极14、16、18、20的梳齿部分包围起来。该封装墙26紧贴在基片10的主面12上，因此，由基片10、22和封装墙26把SAW器件封装在内部。
SAW器件的梳状电极14、16、18、20在基片10的主面12上，凸点(バンプ)28、30、32、34被置于封装墙26的外侧部分上所形成的部位(以下简称电极接点)上，分别进行电气连接。并且，基片22在各电极接点(パツド)对面的位置上即凸点28、30、32、34对面的位置上具有开口部36、38、40、42。凸点28、30、32、34从开口部36、38、40、42中露出来。
图2表示电子部件100被安装在电路基片44上的情况。在电子部件100中，基片10上的凸点30、34与电路基片44上的电极46、48相连接。其他凸点也同样与电路基片44上的电极(无图示)相连接。这样，电子部件100通过凸点与电路基片44进行电气连接，而且被安装在电路基片44上。再者，这时，凸点30、34也可以通过导电性树脂或焊锡等来与电路基片44上的电极46、48相结合。
第1实施例的电子部件，利用凸点来与电路基片相连接。所以，与利用过去的焊线和电路基片相连接的电子部件相比较，电路基片上的电子部件的占用面积减小，能提高装配密度。
并且，利用二块基片和封装墙来封装SAW器件，不利用陶瓷等外壳。因此，能减少零件数量，能提供廉价的电子部件。
以下说明第1实施例的电子部件的制造方法。首先把已形成了多个封装墙的基片的封装墙紧贴到已形成了多个SAW器件的基片上，这样可同时装配两块基片。然后，把2块基片分离成各个电路区域，通过一次装配即可制造成多个电子部件。
图3A表示形成了SAW器件的装配前的基片平面图。图3B表示图3A的D-D线的断面图；图3C表示图3A的E-E线的断面图。在基片10的电路区域60内形成了由梳状电极14、16、18、20构成的SAW器件。同样，在各个电路区域62、64、66上分别形成了SAW器件。基片10在后工序中被分离成电路区域60、62、64、66，各个电路区域分别构成一个电子部件(器件)。在电路区域60内形成了与SAW器件的各个电极相连接的凸点28、30、32、34。凸点28、30、32、34形成在电路区域60内，其位置是在后工序中和基片10紧密结合的封装墙的外侧。在其他电路区域内也在与电路区域60相同的位置上形成凸点。
图4A表示已形成了装配前的封装墙的基片平面图，图4B表示图4A的D’-D’线的断面图；图4C表示图4A的E’-E’线的断面图。
在基片22的电路区域60内，形成了封装墙26。同样，在其他电路区域内也分别形成了封装墙。封装墙是由玻璃、聚酰亚胺树脂、环氧树脂等导电性差的材料形成的。该封装墙26，其形状是在后工序中当使图3A、图3B和图3C所示的基片10和基片22互相面对面时，把基片10上的SAW器件包围起来，而且，使凸点28、30、32、34等位于封装墙26的外侧。
并且，在基片22上设置了多个开口部36、38、40、42。该开口部，在以后使图3A、图3B和图3C所示的基片10和基片22互相面对面时，各开口部36、38、40、42被设置在基片10上的各凸点的对面的位置上。
然后，如图5所示，使基片10的主面12和基片22的主面24面对面，利用加压装置66把封装墙26按压到基片10上，同时对基片22进行加热，以便使封装墙26与基片10紧密结合。通过加热，使封装墙26的一部分熔化，紧贴到基片10上。而且，加热温度足以使封装墙26熔化后紧贴到基片10上，但也要使封装墙26保持一定形状，以便支承基片22。当封装墙26与基片10熔接时，产生气体。该气体能有效地从基片22的开口部36、38、40、42等处排除。并且，在加压装置66上设置了穿通孔68、70，产生的气体通过该穿通孔能有效地排出到电子部件的外部。
图6A表示已装配的基片10和基片22的平面图，图6B表示图6A的D-D线的断面图；图6C表示图6A的E-E线的断面图。在装配后，图3A的D-D线和图4A的D’-D’线相重叠，在图6A中以D-D线表示。同样，图3A的E-E线和图4A的E’-E’线在图6A中以E-E线表示。凸点28、30、32、34在装配后分别从基片的开口部36、38、40、42中露出。在装配后，基片10和基片22被切断分割成各个电路区域，制造出多个由图1A、图1B和图1C所示的电子部件。
这样，在第1实施例的电子部件的制造方法中，通过一次装配，能制成多个电子部件。因此，与单个装配时相比，能大量减少制造工序数，能降低每个电子部件的单价。
在第1实施例的电子部件的制造方法中，在基片10上形成了凸点28、30、32、34之后，对基片22的封装墙26进行加热，使其熔化后与基片10紧密结合。但是，在基片10上形成凸点28、30、32、34之前，也可以使基片22的封装墙26与基片10紧密结合。在贴紧封装墙26之前，基片10上未形成凸点。把图4A、图4B和图4C所示的基片22的封装墙26紧贴到该基片10上。图7表示已把基片22的封装墙紧贴到基片10上时的平面图。这时，梳形电极14、16、18、20从基片22的开口部36、38、40、42中露出。在该露出的梳形电极14、16、18、20上从开口部形成凸点。基片10上的SAW器件在凸点形成前由基片10、封装墙26和基片22进行封装。因此，在利用电镀的方法或使用焊剂的方法来形成凸点时，也不会使镀层和焊剂等进入到形成SAW器件的梳形电极14、16、18、20的特定部分，能够很容易地进行凸点形成。并且，因为在各电极接点上形成凸点，所以，能在高于凸点熔化温度的条件下紧贴封装墙。
并且，在第1实施例的电子部件中，凸点28、30、32、34被置于基片10的梳形电极14、16、18、20的电极接点上，也可把第2凸点置于该凸点28、30、32和34上。
图8A表示在凸点上进一步放置了第2凸点的电子部件的平面图；图8B表示图8A的F-F线的断面图；图8C表示图8A的G-G线的断面图。第2凸点70、72、74、76是在图6A、图6B和图6C所示的基片10和基片22被装配后的状态下设置的。使第2凸点从基片22的开口部落下，把第2凸点，例如焊锡凸点设置到基片10上的凸点上，进行加热，对基片10上的凸点和第2凸点进行连接。已设置在基片上的凸点28、30、32、34等各个凸点从开口部36、38、40、42等各开口部中露出。因此，很容易把第2凸点70、72、74、76设置到凸点28、30、32、34上。把第2凸点70、72、74、76分别设置到凸点28、30、32、34上之后，把基片10和基片22切断分成各个电路区域，这样，通过一次装配，即可获得多个电子部件。
图9表示把第2实施例的电子部件200安装到电路基片上的情况。这样把2层的凸点重叠起来，即使基片22厚时也能使第2凸点70、72、74、76从基片22中凸出来，所以，能很适合于把电子部件安装到基片上。
并且，2层凸点重叠起来的电子部件200，在基片10上的梳形电极14、16、18、20以及电路基片44的电极46、48等是不同的材料时能很好地进行连接。
例如，在基片10上的梳形电极14、16、18、20以铝为材料，电路基片44的电极46、48等以焊锡镀层为材料的情况下，最好是凸点28、30、32、34以金为材料，第2凸点70、72、74、76是焊锡凸点。在此情况下，因为第2凸点70、72、74、76是焊锡凸点，所以，在电极46、48是用难于和金进行连接的焊锡镀层形成的情况下，也很容易连接。这样，在2层凸点重叠起来的情况下，根据梳形电极14、16、18、20和电路基片44的电极46、48等的材质，适当地选择凸点28、30、32、34和第2凸点70、72、74、76的材质，能很好地进行连接。
并且，在基片22上的开口部周围，也可以设置第2封装墙，其形状是把凸点(凸块)包围起来。图10A表示在凸点周围具有第2封装墙的电子部件的平面图；图10B表示图10A的H-H线的断面图。在基片22上形成了封装墙26和第2封装墙90、92、94、96。第2封装墙90、92、94、96在使基片10和基片22面对面时，形成一种对基片10的凸点的周围进行包围的形状。各个第2封装墙最好利用和封装墙26相同的材质来形成。该第2封装墙90、92、94、96是在基片10和22装配之前形成的。
图11表示具有第2封装墙的装配前的基片22的平面图。在基片22上的电路区域60内设置了开口部102、104、106、108。并且在基片22上的电路区域60内形成了封装墙26以及位于开口部102、104、106、108周围的第2封装墙90、92、94、96。在其他电路区域62、66、64内也同样形成了开口部，封装墙，第2封装墙。基片22在把封装墙26和第2封装墙90、92、94、96紧贴到图3A~图3C所示的基片10上之后被切断分割成各个电路区域，同时制作出多个电子部件。在具有第2封装墙的电子部件中，当把凸点28、30、32、34连接到电路基片44上时，焊剂等很难进入到基片10内。并且，在对基片10和基片22进行装配时，能把基片10和基片22装配得更平行。
在各实施例的电子部件中，电子部件和电路基片的连接采用了凸点。但并非一定要采用凸点，也可以采用具有其他导电性的导电构件。图12A表示利用其他导电构件与电路基片相连接的电子部件400的平面图。图12B表示图12A的I-I线的断面图。在电子部件400的基片22上，在与SAW器件的梳状电极14、16、18、20的各个电极接点相对的位置上形成了开口部102、104、106、108。在开口部102、104、106、108的内壁和基片22的表面上，形成了第1导电构件410、412、414、416。第1导电构件412和梳状电极16的电极接点利用充填在开口部内的第2导电构件422进行连接。和第1导电构件412一样，第1导电构件410、414、416分别与充填在开口部内的第2导电构件420、424、426进行电气和物理连接。图13B表示当把电子部件400安装到电路基片44上时的断面图。电子部件400的电路基片44上进行安装的方法是：利用焊锡把第1导电构件410、412、414、416固定到电路基片44的电极46、48等上。
图14是从形成封装墙的一侧观看电子部件400制造过程中装配前的基片22时的基片22的平面图，图15表示从形成了基片22的封装墙的面的相反侧来观看时的基片22的平面图。并且，图16表示把图14和图15所示的基片22的封装墙紧密贴上的基片10的平面图。在基片22上的电路区域60内设置了开口部102、104、106、108。在开口部102、104、106、108的内壁上形成了第1导电构件414、416、410、412。在其他电路区域62、66、64内也同样形成了开口部和第1导电构件。把基片22的封装墙26紧贴到基片10上之后，从开口部充填第2导电构件420、422、424、426等。然后，把基片22和基片10切断成各个电路区域，制造出结构与电子部件400相同的多个电子部件。
通过在电子部件400的侧面部再设置开口部，可以提高电路基片44和电子部件400的连接的可靠性。图17A表示在侧面具有开口部的电子部件500的平面图。图17B表示图17A的J-J线的断面图。图17C表示图17A的K-K线的断面图。在基片22的侧面上设置了开口部510、512、514、516。第2导电构件410延伸到侧面的开口部510的内壁和设置了开口部510的基片22的侧面部上。同样，第2导电构件412、414、416也分别延伸到开口部512、514、516的内壁以及设置了各个开口部的基片22的侧面部上。图18表示已把该电子部件500安装到电路基片22上时的断面图。在电子部件500的基片22的侧面上设置了第2导电构件410、412，所以，能在基片22的侧面上形成焊锡焊脚520，能提高基片22和电路基片44的连接可靠性。
图19表示装配电子部件500之前从与形成了封装墙26的面相反的面方面观看的基片22的平面图。在基片22上的电路区域60内设置了开口部102、104、106、108、510、512、514、516。在开口部102的内壁上形成了第1导电构件414，并使其延伸到开口部514的内壁上。同样，在开口部104、106、108的内壁上分别形成了第1导电构件410、412、416。其他电路区域62、66、64与电路区域60的构成相同。在把基片22的封装墙26紧贴到图16所示的基片10上之后，从开口部充填第2导电构件420、422、424、426等。然后，把基片22和基片10一起切断，分割成各个电路区域，制造出与电子部件400的构成相同的多个电子部件。这样，因为电子部件500在基片22的侧面上具有第2导电构件，所以能牢靠地连接基片22和电路基片44。
而且，在电子部件400和电子部件500中，基片22采用由绝缘材料构成的绝缘层以及由导电材料构成的导电层这二者的叠层结构所构成的多层基片，也可以在基片22上形成电感器，电容器，电阻器等电路元件。
如以上所说，在各实施例的电子部件中，利用封装墙26、基片10和基片22把电路装置封装到电子部件内，该电子部件被安装到电路基片44上。其结果，由于不需要为封装电路装置所用的专门外壳，所以，能减少零件数量，能提供廉价的电子部件。并且，在各实施例的电子部件中，能从基片22的各开口部有效地排除在紧贴封装墙时所产生的气体。
在各实施例中，封装墙26形成在基片22上，但也可以形成在基片10上。
并且，基片10和22也可以采用相同材质的基片。在此情况下，在基片10上对封装墙26进行加压，同时加热，把封装墙26紧贴到基片10上时，由于基片10和22的热膨胀率之差很小，所以，施加到封装墙26上的热应力减小，能使封装墙26很好地紧贴到基片10上。
这样，在各实施例的电子器件中，电子部件依靠凸点被连接到电路基片上，所以与过去的利用焊线将其连接到电路基片上去的电子部件相比，电子部件在电路基片上的占用面积减小，能提高装配密度。并且，由于不使用陶瓷等外壳，所以，能减少零件数量。
并且，在各实施例的电子部件的第2基片上，在与凸点相对的位置上设置了开口部。从该开口部能有效地排除在把第2基片上的封装墙紧贴到第1基片上时所产生的气体。

Claims (20)

1、一种电子部件，其特征在于具有：
第1基片，其一主面上具有电路装置以及与该电路装置进行电连接的电极接点；
封装墙，其形状是一个面紧贴在上述主面上，对上述电路装置进行包围，上述各电极接点被布置在外侧；
第2基片，它与上述封装墙的另一个面紧密结合；
开口部，它被设置在上述第2基片的与上述电极接点相对的部位上；以及
导电构件，它通过上述开口部内，与上述电极接点进行电连接。
2、如权利要求1所述的电子部件，其特征在于：上述导电构件是设置在上述电极接点上的凸点。
3、如权利要求1所述的电子部件，其特征在于：上述导电构件由以下第1凸点和第2凸点构成：所述第1凸点被置于上述电极接点上，用于和电极接点进行电连接；所述第2凸点被置于上述第1凸点上，用于和上述电路基片进行电气和物理连接。
4、如权利要求1所述的电子部件，其特征在于：上述导电构件由被置于上述电极接点上，用于和电极接点进行电气连接的第1凸点、以及被置于第1凸点上，用于和上述电路基片进行电气和物理连接的第2凸点构成，
上述第1凸点是以金为材料的金凸点；上述第2凸点是以焊锡为材料的焊锡凸点。
5、如权利要求1所述的电子部件，其特征在于：上述第2基片在上述开口部周围具有呈包围上述导电构件状的第2封装墙。
6、如权利要求1所述的电子部件，其特征在于：
上述第2基片具有在上述开口部周围呈包围上述导电构件状的第2封装墙；
上述第2封装墙，其材料与上述第1封装墙相同。
7.如权利要求1所述的电子部件，其特征在于：上述导电构件具有：
第1导电构件，它被设置在上述开口部的内壁上，能与上述电路基片进行电气和物理连接；以及
第2导电构件，它被设置在上述电极接点上，与上述第1导电构件和上述电极接点进行电气连接。
8.如权利要求1所述的电子部件，其特征在于：上述导电构件具有：
第1导电构件，它被设置在上述开口部的内壁上，能与上述电路基片进行电气和物理连接；以及
第2导电构件，它被设置在上述电极接点上，与上述第1导电构件和上述电极接点进行电气连接，
上述第2基片是具有电路元件的多层基片。
9.如权利要求1所述的电子部件，其特征在于；上述封装墙是绝缘材料，而且，是对上述第1基片和上述第2基片中的至少一种具有粘接力的材料。
10.如权利要求1所述的电子部件，其特征在于：上述封装墙用玻璃、聚酰亚胺树脂和环氧树脂中的某一种作为材料。
11.如权利要求1所述的电子部件，其特征在于：上述电路装置是表面声波器件。
12.如权利要求1所述的电子部件，其特征在于：上述第1基片和第2基片是相同材质的基片。
13.一种电子部件的制造方法，其制造的电子部件具有：
第1基片，其一主面上具有电路装置以及与该电路装置进行电连接的电极接点；
封装墙，其形状是：一个面紧贴在上述主面上，对上述电路装置进行包围，上述各电极接点被布置在外侧；
第2基片，它与上述封装墙的另一个面贴紧；
开口部，它被设置在上述第2基片的与上述电极接点相对置的部位上；以及
导电构件，它通过上述开口部内，能与上述电极接点和上述电路基片进行电连接，
所述制造方法的特征在于具有以下工序：
第1工序，使多个所述封装墙的一个面与所述的第1基片的所述主面紧贴，所述多个封装墙个具有的形状是，对上述各电路装置进行包围，上述各电极接点布置在外侧；上述第1基片，其一主面上具有分别形成在多个电路区域内的多个电路装置、和与上述各电路装置进行电气连接的电极接点；把在上述各电极接点对面位置上设置了多个开口部的第2基片紧贴到上述封装墙的另一个面上；
第2工序，在上述各电极接点上形成与上述各电极接点进行电气连接的导电构件；以及
第3工序，按上述各电路区域把上述第1基片和上述第2基片一起分离，以获得多个电子部件。
14.如权利要求13所述的电子部件的制造方法，其特征在于：上述第1工序是在上述第2基片上形成上述各封装墙之后，把上述各封装墙紧贴到上述第1基片上的工序。
15.如权利要求13所述的电子部件的制造方法，其特征在于：上述第1工序是在上述第1基片上形成上述各封装墙之后，把上述各封装墙紧贴到上述第2基片上的工序。
16.如权利要求13所述的电子部件的制造方法，其特征在于：上述第2工序是从上述开口部在上述各电极接点上形成导电构件的工序。
17.如权利要求13所述的电子部件的制造方法，其特征在于：上述导电构件是凸点。
18.如权利要求13所述的电子部件的制造方法，其特征在于：
上述导电构件由以下第1凸点和第2凸点构成，该第1凸点被置于上述电极接点上，用于和电极接点进行电连接；该第2凸点被置于上述第1凸点上，用于和上述电路基片进行电气和物理连接，
上述第2工序是从上述开口部在上述各电极接点上形成第1凸点，在上述第1凸点上形成第2凸点的工序。
19.如权利要求13所述的电子部件的制造方法，其特征在于：
在上述开口部的内壁上预先形成能与上述电路基片进行电气连接的第1导电构件，
上述第2工序是在上述电极接点上形成对第1导电构件和上述电极接点进行电气连接的第2导电构件的工序。
20.如权利要求13所述的电子部件的制造方法，其特征在于：上述第2工序在上述第1工序之后进行。
CNB00108044XA 1999-06-02 2000-06-02 封装有电路装置的电子部件及其制造方法 Expired - Fee Related CN1172438C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP155242/1999 1999-06-02
JP15524299 1999-06-02
JP137130/2000 2000-05-10
JP2000137130A JP2001053178A (ja) 1999-06-02 2000-05-10 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
CN1276648A CN1276648A (zh) 2000-12-13
CN1172438C true CN1172438C (zh) 2004-10-20

Family

ID=26483297

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00108044XA Expired - Fee Related CN1172438C (zh) 1999-06-02 2000-06-02 封装有电路装置的电子部件及其制造方法

Country Status (8)

Country Link
US (2) US6362518B1 (zh)
EP (1) EP1058306B1 (zh)
JP (1) JP2001053178A (zh)
KR (1) KR100455058B1 (zh)
CN (1) CN1172438C (zh)
CA (1) CA2310504C (zh)
DE (1) DE60039940D1 (zh)
TW (1) TW452951B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60035179T2 (de) 2000-04-28 2008-02-21 Stmicroelectronics S.R.L., Agrate Brianza Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
US6621379B1 (en) * 2001-11-29 2003-09-16 Clarisay, Incorporated Hermetic package for surface acoustic wave device and method of manufacturing the same
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
WO2004021398A2 (en) * 2002-08-28 2004-03-11 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices
US6809260B1 (en) * 2003-09-22 2004-10-26 Intel Corporation Apparatus and method for an integrated high-performance electrical interconnect
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
WO2005062356A1 (ja) * 2003-12-24 2005-07-07 Hitachi, Ltd. 装置とその製造方法
JP4610244B2 (ja) * 2004-06-28 2011-01-12 京セラ株式会社 弾性表面波装置の製造方法
US7112877B2 (en) * 2004-06-28 2006-09-26 General Electric Company High density package with wrap around interconnect
JP2006108261A (ja) * 2004-10-01 2006-04-20 Sony Corp 機能素子パッケージ及びその製造方法
JP2006226743A (ja) * 2005-02-16 2006-08-31 Mitsubishi Electric Corp 加速度センサ
JP4886485B2 (ja) * 2006-11-28 2012-02-29 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP2008182014A (ja) * 2007-01-24 2008-08-07 Fujikura Ltd パッケージ基板及びその製造方法
CA2706059C (en) * 2007-11-20 2014-06-10 Japan Radio Co., Ltd. Surface acoustic wave element and equipment for measuring characteristics of liquid material
CN101868917B (zh) 2007-12-14 2014-02-19 株式会社村田制作所 表面波装置及其制造方法
US8698258B2 (en) * 2011-09-30 2014-04-15 General Electric Company 3D integrated electronic device structure including increased thermal dissipation capabilities
DE102011088216A1 (de) * 2011-12-12 2013-06-13 Continental Automotive Gmbh Motorsteuergerät mit Opferstruktur
CN105580273B (zh) * 2013-09-26 2018-06-12 京瓷株式会社 弹性波装置以及弹性波模块
CN112151389A (zh) * 2019-06-26 2020-12-29 方乔颖 薄膜封装卡的制造方法及其薄膜封装卡
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
JPH07115343A (ja) * 1993-04-28 1995-05-02 Matsushita Electric Ind Co Ltd 弾性表面波装置及びその製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
KR19980028045U (ko) * 1996-11-20 1998-08-05 구자홍 BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US5883782A (en) * 1997-03-05 1999-03-16 Intel Corporation Apparatus for attaching a heat sink to a PCB mounted semiconductor package
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6321444B1 (en) * 2000-04-11 2001-11-27 Japan Radio Co., Ltd. Method of making surface acoustic wave device
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
KR20000003305A (ko) * 1998-06-27 2000-01-15 윤종용 볼 그리드 어레이 패키지
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3351402B2 (ja) * 1999-04-28 2002-11-25 株式会社村田製作所 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure

Also Published As

Publication number Publication date
EP1058306B1 (en) 2008-08-20
CA2310504C (en) 2005-05-10
CN1276648A (zh) 2000-12-13
KR20010007176A (ko) 2001-01-26
US20020056897A1 (en) 2002-05-16
CA2310504A1 (en) 2000-12-02
EP1058306A2 (en) 2000-12-06
EP1058306A3 (en) 2005-03-30
US6815313B2 (en) 2004-11-09
TW452951B (en) 2001-09-01
US6362518B1 (en) 2002-03-26
KR100455058B1 (ko) 2004-11-08
DE60039940D1 (de) 2008-10-02
JP2001053178A (ja) 2001-02-23

Similar Documents

Publication Publication Date Title
CN1172438C (zh) 封装有电路装置的电子部件及其制造方法
CN1198487C (zh) 模块衬底及其制造方法
CN1622328A (zh) 半导体器件及其制造方法
CN1161834C (zh) 半导体器件及其制造方法
CN1041035C (zh) 多芯片模块
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1223085C (zh) 声表面波装置
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1779951A (zh) 半导体器件及其制造方法
CN1717156A (zh) 电子部件的安装方法、半导体模块及半导体器件
CN1873970A (zh) 电子器件及其制造方法
CN1476166A (zh) 弹性表面波装置及其制造方法
CN1638111A (zh) 半导体元件的制造方法
CN1906848A (zh) 压电谐振器单元封装和压电谐振器
CN101044088A (zh) 用于装配半导体芯片的方法及相应的半导体芯片装置
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1320965A (zh) 半导体封装及其制造方法
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1649097A (zh) 制作半导体芯片主面和背面上包括电极的半导体器件方法
CN1767186A (zh) 引线框架及其半导体封装
CN1677665A (zh) 电路装置及其制造方法
CN1674278A (zh) 电路装置
CN1557049A (zh) 压电部件及其制造方法
CN1518340A (zh) 照相机组件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041020

Termination date: 20160602