TW452951B - Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same - Google Patents

Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same Download PDF

Info

Publication number
TW452951B
TW452951B TW089110538A TW89110538A TW452951B TW 452951 B TW452951 B TW 452951B TW 089110538 A TW089110538 A TW 089110538A TW 89110538 A TW89110538 A TW 89110538A TW 452951 B TW452951 B TW 452951B
Authority
TW
Taiwan
Prior art keywords
substrate
aforementioned
electronic component
conductive member
electronic
Prior art date
Application number
TW089110538A
Other languages
English (en)
Inventor
Hiromi Yatsuda
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Application granted granted Critical
Publication of TW452951B publication Critical patent/TW452951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

經濟部智慧时產局員工消費合作社 A? ------B? ___ 五、發明說明（1 ) [發明所屬之技術領域] 本發明係關於一種内部封裝有電子電路裝置之電子組 件及其製造方法，特別是關於一種内部封裝有彈性表面波 裝置或半導體積體電路裝置，且安裝於電路基板之電子組 件及其製造方法3 [習知技術] 電子機器中，大多是使用内部封裝有半導體積體電路 裝置或彈性表面波（Surface Acoustic Wave ’以下稱SAW) 裝置等電子電路裝置之電子組件。這種電子組件在一片電 路基板上安裝有多數個。近年來’電子機器愈趨小型化及 低價格化》因此，内部所使用之電子組件之小型化及低價 格化之必要性亦隨之提高。一般廣為使用之電子組件，係 使用陶瓷或金屬等封裝體來封裝電子電路裝置之構造。但 疋’為了謀求電子組件之更小型化及低價格化，有一種利 用電子電路裝置所形成之基板本身封裝電子電路裝置之構 造之電子组件，而不使用封裝體之方案3
第20A及第20B圖表示De Andrews等人於1995 IEEE ULTRASONIC SYMPOSIUM 所發表之 r 〇ptimizmg aqP SAW Resonators for Reduced Vibration Sensitivity」t 所揭 示之構造之電子組件。第20A圖係電子組件no之侧面 圖；第20B圖係第20A圖中A-A線之剖面圖，該電子組 件丨丨〇係SAW共振器=SAW共振器係由saw基板112主 面丨丨4上之梳子形電極Π 6、1 ] 8、丨2 0 ' I 2 2等所構成..S A W 基板Η 2之主面丨丨4上熔接有形成於水晶基板| 2 4上且以 適用中國國家標卓規烙ui〇K ?97分.¾ } 111467 ---— It----------*-----訂 — If---- 11 I (請先閲讀背面之注意事項再填寫本頁) 452951 A7 B7 五、發明說明（2 ) 破璃為材料之封裝壁126。該封裝壁126具有包圍著形成 於SAW基板112上SAW裝置之形狀，且係以SAW基板 U2、水晶基板丨24以及封裝壁126來封裝SAW裝置。該 SAW裝置之梳子形電極116、118、120、122係拉出於封 裝壁126外側’電極之前端亦即電極墊128、130、132、 1 34則分別利用搭接引線（未圖示）與電路基板（未圖示）相 互連接。這種由兩片基板組裝電子組件110之處理，通常 係一個個進行電子組件之组裝。 [發明所欲解決之問題] 第20A圖及第20B圖所示之電子组件110,在將玻璃、 聚酿亞释樹脂或環氧樹脂所形成之封裝壁126熔接於SAW 基板112之主面114時，封裝壁126受到加熱，氣體會由 封裝壁熔接部分產生。產生之氣體可能會附著於封裝壁内 部之SAW裝置之電極，導致SAW裝置特性之惡化。. 經濟邠智慧財產局員!. <請先閱讀背面之注意事項再填寫本頁) 為了解決前述問題，本發明目的之一在於提供一種電 子組件’該電子組件具有可有效除去封裝壁熔接時所產生 氣體之構造β [解決問題之方法] 本發明之電子組件具備： 第一基板，於一主面具有電子電路裝置以及與前述電 子電路裝置以電性連接之電極塾（electrode pad); 封裝壁，具有一面與前述主面密接，並包圍著前述電 子電路裝置，且前述各電極墊係配置於外側之形狀； 第二基板，與前述封裝壁之另一面密接； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2 311467 Λ7 Λ7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 開口部，設置於前述第二基板上相向於前述電極墊之 位置；以及 導電構件，通過前述開口部内，並與前述電極墊以電 性連接s 本發明之電子組件令，前述導電構件亦可以係裝設於 前述電極墊上之銲球（bunip)。 另外’本發明之電子組件中，前述導電構件亦可由載 置於前述電極塾上且與電極塾以電性連接之第一鲜球，以 及載置於前述第-銲球上且與前述電路基板以電性或物理 性連接之第二銲球所構成。 明之電子組件中’前述導電構件係由載置於前述 前述第-銲球上且與前述電第二球，以及載置於 第二鋒球所構成，纟中前㈣ 或物理性連接之 金鲜球，_ '述第—銲球可使用以金為材料之 銲球。’H銲球可使用以銲料為材料所構成之銲料 而且’本發明之電子組件 述開口部周邊具有形成包圍“ _』述第-基板亦可於前 裝壁3 圍考⑦丨述導電構件形狀之第二封 另外’本發明之電子杈 裝設於称述開口部内壁，前述導電構件亦可具有 理性連接以―導電料可與前述電路基^電性或物 前述第—導電構件及” U及裝設於前述電極替上使 件_ ”構件及刖遍電接整以電性連接…導電構 ，格「_'丨丨 {請先閱讀背面之沒意事項再填寫本頁) 丨裝--------訂---------線-------
14/V 5 2951
經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 而且，本發明之電子組件中，前述導電構件具有装設 於前述開口部内壁，且與前述電路基板以電性或物理性連 接之第一導電構件，以及裝設於前述電極墊上，使前述第 一導電構件及前述電極墊以電性連接之第二導電構件，前 述第二基板則可以係具有電路元件之多層基板β另外電 路元件亦可以係具有例如電感器（induct〇r)、電容器、電阻 等一定之電氣特性，且可與其他元件連接以構成電路之元 件°而且，多層基板可以係具備例如由絕緣層及導電層複 數堆疊而成之構造之基板。 本發明之電子组件中，前述封裝壁係絕緣材料，而且， 亦可以俾相對於前述第一基板及前述第二基板至少—方具 有接著力之材料，或是以玻璃、聚醯亞胺樹脂、環氧樹脂 任一材料所形成。 本發明之電子組件中，前述電子電路裝置可以係彈性 表面波裝置。 本發明之電子組件中’前述第一基板及前述第二基板 可以係相同材質之基板。 本發明之電子组件之製造方法係一種製造具備以下特 徵之電子組件之電子組件製造方法： 第一基板，於一主面具有電子電路裝置以及與前述電 子電路裝置以電性連接之電極墊； 封裝壁’具有一面與前述主面密接，並包圍著前述電 子電路裝置’且前述各電極墊係配置於外側之形狀； 第一基板’與前述封裝壁之另一面密接； (锖先閱讀背面之注意事項再填冩本頁) --------^---------Is -------------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 311467 B7 B7 經濟部智慧財產局員工消費合咋社印袈 五、發明說明（5 ) 開口部’設置於前述第二基扳上相向於前述電極墊之 位置；以及 導電構件’通過前述開口部内，使前述電極墊與前述 電路基板可以電性連接； 而該電子組件之製造方法具備三個過程： 第—過程，使複數封裝壁之一面密接於第一基板之前 述主面，並使第二基板密接於前述封裝壁之另一面，其中 第一基板於一主面具有分別形成於複數電路領域内之複數 電子電路裝置以及與前述各電子電路裝置以電性連接之電 極墊複數封裝壁則各自具有包圍著前述各電子電路裝 置，且煎述各電極墊係配置於外側之形狀，前述第二基板 上相向於前述各電極塾之位置則設置有複數個開口部； 第—過程，於前述各電極墊上形成可與前述各電極墊 以電性連接之導電構件； 、第三過程，將前述第二基板與前述第一基板一起分割 成各個電路領域，以製造複數個電子組件。 、本^月之電子I且件之製造方法中，前述第一過程亦可 U係於別述第二基板形成前述各封裝壁之後，使前述各封 裝壁密接於前述第一基板之過程，亦可以係於前述第一基 2形成前述各封裝壁之後，使前述封裝壁密接於前述第二 基板之過程3 本發明之電子组件之製造方法中，前述第二過程亦可 以係使導電構件由前述開σ部 I攻於前遂各電極墊上之過 程= >11467 I--------^---------線 (請先閲讀背面之注意事項再填寫本頁) ；1 -¾ 452951 A7 -------—B7____ 五、發明說明（6 ) 本發明之電子組件之製造m前述導電構件可以 係銲球。 本發明之電子組件之製造方法中，前述導電構件可以 係由載置於前述電極墊上，且與電極墊以電性連接之第一 銲球，和載置於前述第一銲球上，且與前述電路基板以電 性或物理性連接之第二銲球所構成，前述第二過程則可以 係使第一銲球由前述開口部形成於前述各電極墊上，使第 二銲球形成於前述第一銲球上之過程。 本發明之電子組件之製造方法令，前述開口部内壁事 先形成有可與前述電路基板以電性連接之第一導電構件， 前述第—過程則可以係於前述電極墊上形成使前述第一導 電構件與前述電極墊以電性連接之第二導電構件之處理。 本發明之電子組件之製造方法中，前述第二過程亦可 以係在前述第一過程後所進行之處理。 [發明之實施形態] 以下根據圖面說明本發明之實施型態（以下稱實施型 態）。各圖面中相同之構件則附註相同之符號。 本實施型態中封裝於電子组件之電子電路裝置係以 SAW裝置為例。但是，本實施型態之電子組件亦適用於封 裝有半導體積體電路裝置等各種電子電路裝置之電子組 件。 第1A圖係電子組件100之平面囷，第1B圖係第ία 圖中B-B線之剖面圖，第1C圖係第1A圖中CNC線之剖 面圖。圖示中，基板10係SAW基板，該基板10上形成有 (請先閱讀背面之注意事項再填寫本頁) i--------訂---------線丨、 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 6 311467 經濟部智慧財產局員Η消費合作社.-.¾ Λ： Β7 五、發明說明（7 ) S AW裝置該S AW裝置係由形成於主面12之梳子形電極 14、16' 18、20所構成。基板22係相向於基板ι〇而設置。 基板22之主面24具有封裝壁26。該封裝壁26具有包圍 著形成於基板10上之SAW裝置之形狀，亦即包圍著梳子 形電極14、16' 18、2Q之梳子齒狀部分之形狀。由於該封 裝壁26可密接於基板1〇之主面，故SAW裝置可藉由基板 10、22以及封裝壁26而封裝。 SAW裝置之梳子形電極14、16' 18、20係位於基板 10之主面12上，形成於封裝壁26外側部分之部位（以下 稱電極整）則載置有銲球28、3〇、32、34，且分別以電性 相互連择。而且，基板22上相向於各電極墊之位置，亦即 鮮球28'30、32、34相向之位置具有開口部36、38、4〇、 42。銲球28、30、32、34則露出於開口部36、38、40' 42 第2圖顯示電子組件1〇〇安裝於電路基板44上之狀 態°電子組件100中’基板10上之銲球3〇、34與電路基 板44上之電極46、48相互連接。其他銲球同樣地也和電 路基板44上之電極（未圖示）相互連接。如此，電子組件ι〇〇 可藉由銲球與電路基板44以電性連接，且安裝於電路基板 44上。另外，此時銲球30、34亦可藉由導電性樹脂或銲 料等接合於電路基板44上之電極46、48 = 第一實施型態之電子組件係利用鍀球與電路基板相互 連接 '因此=比起過去使用搭接線圈與電路基板連接之電 子·組件’由於電路基板上電子組件之專用面積縮小，使高 -------------裝--------訂---------線 (請先閱讀背面之';-意事項再填寫本頁) 3Π467 452951 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（8 ) 密度安裝得以實現。 而且，本實施型態係利用兩片基板及封裝壁來封裝 SAW裝置，而非使用陶瓷等封裝體，故可減少零件數目， 提供償格低廉之電子組件。 以下對於第一實施型態之電子組件之製造方法加以說 明。首先，藉著使形成有複數封裝壁之基板之封裝壁密接 於形成有複數SAW裝置之基板上，讓兩個基板之组裝同時 進行β之後’將兩個基板分割成各個電路領域，利用一次 组裝以製造複數個電子组件。 第3 Α圖係形成有SAW裝置之基板組裝前之平面圖， 第3B阐係第3A圖中D-D線之剖面圏’第3C圖係第3A 圖中E-E線之剖面圖。基板10之電路領域6〇中形成有由 梳子形電極14、16、18、20所構成之SAW裝置。同樣地， 各電路領域62、64、68上亦分別形成有SAW裝置》基板 10在後面過程，會被分割成各個電路領域6〇、62、64、66， 各個電路領域可構成一個電子組件。電路領域6〇内形成有 連接於SAW裝置中各電極之銲球28、3〇、32、34a鲜球 28' 30、32、34在後面過程，會以位於可與基板1〇密接 之封裝壁外側的方式形成於電路領域6〇内。其他電路領域 内相同於電路領域6〇内之位置亦形成有銲球。 第4A圖係形成有封裝壁之基板組裝前之平面圖，第 4B圖係第4A圏中D，·!；)’線之剖面圖，第4C圖係第4八圖 中E’-E’線之剖面圖β 基板22上之電路領域6〇内形成有封裝壁26。同樣 沐張尺度適用中國國家標準（CNsrA4規格咖χ 297公爱） {請先閱讀背面之注意事項再填寫本頁) ^ - i i i ! I I ! . I - - I----I · A:
經罟邪智慧时產局員工消費合作社印袅 五、發明說明（9 ) 地，其他電路領域中亦各自形成有封裝壁。封裝壁係由玻 璃、聚醢亞胺樹脂、環氧樹脂等導電性低之材料所形成。 該封裝壁26在後面過程，使第3A圖、第3B圖與第3匸圖 中所示之基板10以及基板22相向時，係形成包圍基板1〇 上之SAW裝置之形狀’而且，係形成銲球28、μ、”、 34等位於封裝壁26外侧之形狀。 基板22上設置有複數個開口部36、38、4〇、42。該 開口部在之後使第3A圖、第3B圖與第3C圖中所示之基 板10以及基板22相向時，會在相向於基板1〇上各銲球之 位置設置有各開口部36、38、40' 42。 接筆，如第5圖所示，使基板之主面12與基板22 之主面24相向，利用加壓裝置66使封裝壁26押壓於基板 1〇,同時加熱基板22,使封裝壁26密接於基板1〇。藉由 加熱’封裝壁26 —部分會熔化’並密接於基板1〇。另外， 要使封裝壁26熔化並密接於基板1 〇，利用加熱即可，但 是必須以能夠維持形狀之溫度來進行才得以支樓基板 22。封裝壁16熔接於基板1〇時會產生氣體。該氣體可藉 由基板22之開口部36、38 ' 40、42等各開口部有效地去 除。而且’加壓裝置66裝設有貫穿孔68、70等，使所產 生的氣禮通過該貫穿孔，有效的去除至電子組件外部。 第6A圖係組裝完成之基板10與基板22之平面圖， 第6Β圖係第6Α圖t D-D線之剖面圖，第6C圖係第6Α 圖中Ε-Ε線之剖面圖組裝後，第3Α圖之D_D線會與第 4A圖之D’-D:線重疊‘第6A圖中係以D-D線表示，同樣 A-i規格 ^11467 - ----I ί I I i ----- i I 丨訂·----- I 1 I (請先閱讀背面之注意事項再填寫本頁) 452951
五、發明說明（10 ) 地，第3A圖之E-E線與第4A圖之E，_E，線，於第6A圖中 係乂 E E線表示°銲球28、30、32、34於組裝後分別露 出於基板之開口部36、38、40、42。組裝後，基板1〇與 基板22會被切斷並分割成各個電路領域以製造複數個如 第1A圖、第1B圖以及第ic圖所示之電子組件。 如此’第一實施型態之電子組件之製造方法可利用一 欠組裝製造複數個電子組件。因此，比起個別組裝之情形， 可大幅縮減製造過程數，使每個電子組件之單價得以降 低。 第一實施型態之電子組件之製造方法，係於基板1〇 上形成銲球28、30、32、34之後，加熱基板22之封裝壁 26，使之熔化並密接於基板1〇上。但是，亦可在基板 上形成銲球28、30、32、34之前，使基板22之封裝壁26 密接於基板10。亦即封裝壁26於密接前，基板1〇上並未 形成有銲球。使第4A圖、第4B圖以及第4C圖所示之基 板22之封裝壁26密接於該基板10。第7圖係使基板22 之封裝壁Φ接於基板10時之平面圖β此時，梳子形電極 14、16、18、20會露出於基板22之開口部36、38、40、 42。銲球則由開口部形成於該露出之梳子形電極14、16、 18、20上。基板10上之SAW裝置於銲球形成前藉由基板 10、封裝壁26以及基板22所封裝。因此，如果利用鍍表 面方法或助銲劑形成銲球，鍍表面原料或助銲劑等並不會 進入構成SAW裝置之梳子形電極14、16、18、20之特定 部分’故可容易地進行銲球之形成·»而且，係於各電極墊 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------訂---------線-·------------------------ 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 311467 Λ； Λ； 經 濟 部 智 慧 財 產 局
消 費 合 作 U Λ；- f 五、發明說明（) 上形成銲球，故可以高於銲球之熔化溫度進行封裝壁之密 接。 Φ 第-實施型態之電子紐件中，基板1〇之梳子形 14、16、18、20之電極墊上載置有銲球28、3〇、w、μ， 但亦可於該銲球28、30、32、34 f·恭番》 丄斯 I弟二銲球。 第8A圖係於銲球上再载置第二銲球之電子組件之平 面圖（俯視圖）’第8B圖係第8A圖中F_F線之剖面圖’第 8C圖係第8A圖中G-G線之剖面圖3第二銲球7〇、、 “”““〜、第沾圖以及第化圖所示之基板“ 與基板22組裝時之狀態下而載置的，使苐二銲球由基板 22之開,π部落下’並使第二料例如銲料銲㈣置於基板 1〇上之銲球，加熱並使基板上之銲球與第二銲球相互 連接。已經載置於基板上之料28、3()、32、34等各鲜球 係露出於開口部36、38、4〇、42等各開口部。因此，可使
第一鲜球70、72χ74'7α六ρ t丄也W 76谷易地載置於銲球28、3〇、32、 :4上。將第二鲜球70、72、74、76分別載置於銲球28、 〇、32、34之後，切斷並分割基板1〇及基板使之成為 個電路領域，故可於-次組裝製造複數個電子組件。 第9圖係將第二實施型態之電子組件200安裝於電- 基板時之狀態圖。如此藉著重要兩層銲球，即使基板2: =’第二銲球7° ' 72、74、76也可突出於基板22 . ^ 非常適合將電子組件安裝於基板上。 電路基板44之電極46 '48如果係不同材質 叠兩層銲球之電子組件2〇〇與基板！〇'上之梳子形電極 3ίί467 --* 1 i I i ! I------it —----^ , I---- I ---- (請先閱讀背面之注意事項再填寫本頁) 452951 A7
五、發明說明（u ) 16、18、20仍可良好地連接。 如果基板ίο上之梳子形電極14、16、18、2〇係以鋁 製作’而電路基，板44之電極46、48等係以銲料鍍層作為 材料時’則銲球28、30、32 ’34以金構成，第二銲球7〇、 72、74、76為銲料銲球較為合適β此時，由於第二銲球7〇、 72 ' 74、76係銲料銲球，故即使電極46、48係利用與金 不易連接之銲料鍍層所形成時，也可容易地進行連接。如 此’使鲜球重疊兩層時，可因應梳子形電極14、1618、 2〇或電路基板44之電極46、48等材質之不同，適當的選 擇鲜球28、30、32、34與第二銲球70、72、74、76之材 質，以拜到良好的連接， 另外’亦可使第二封裝壁以包圍銲球之形狀裝設於基 板22上之開口部周圍β第10Α圖係於銲球周圍具有第二 封裝壁之電子組件之平面圖，第1〇0圖係第1〇Α圖中η-Η線之剖面圖。圓示中，基板22上形成有封裝壁26以及 第二封裝壁90、92、94、96。當基板10與基板22相向時， 第二封裝壁90、92、94、96係以包圍基板10之銲球周圍 之形狀而形成。各第二封裝壁可以相同於封裝壁26之材質 而形成。該第二封裝壁90、92、94、96之形成可於基板 10與22組裝前進行。 第11圖係具有第二封裝壁之基板22組裝前之平面 圊。基板22上之電路領域60設置有開口部1〇2、104、406、 108»而且基板22上之電路領域60還形成有使封裝壁26、 開口部102、104、106、108形成於周圍之第二封裝壁90、 (請先閱讚背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------^---------! ---------------------- 本紙張尺度適用尹國國家標準（CNS)A4規格（2〗〇χ297公釐） 12 311467 經濟部智慧財產局員工消費合作.社印裂 Λ： ______Β7 " -… 五、發明說明（u ) 92、94、96。其他電路領域62、66、64亦同樣地形成有開 口部、封裝壁以及第二封裝壁。將封裝壁26及第二封裝壁 90、92、94、96密接於第3A圖至第3C圖所示之基板1〇 之後’將基板22切斷分割成各個電路領域，以同時製造複 數個電子組件^具備第二封裝壁之電子缒件中，將銲球 28、30、32、34連接於電路基板44時，flax等不易進入 基板10。而且，在組裝基板1〇與基板22時，可使基板 r 與基板22更平行地進行組裝。 各實施型態之電子組件，雖然係使用銲球來連接電子 組件與電路基板，但是並不一定要使用銲球，使用其他具 有導電悻之導電構件亦可。第12A圖即係利用其他導電構 件連接電路基板之電子組件400之平面圖，第12B圖係第 12A圖中Μ線之剖面圖。電子組件4〇〇之基板22上相對 於SAW裝置之梳子形電極14、16、18、2〇之各電極墊位 置形成有開口部 102、104、1〇6、108。開口部 102、1〇4、 106 108内壁與基板22表面則形成有第一導電構件々〖ο、 412、414、416。第一導電構件412與梳子形電極16之電 極墊係利用填充於開口部之第二導電構件422所連接。與 第一導電構件412相同地，第一導電構件41〇、414'416 分別與填充於開口部之第二導電構件42〇、424、426以電 性或物理性連接。第1 3圖係將電子組件4〇〇安裝於電路基 板44上時之剖面圖3電子組件400係以藉由銲料使第一導 電構件41〇.4丨2、4〗4.4丨6因定於電路基板44之電極46、 48等上的方式安裝於電路基板.44上 ----------------敦·-------訂---------"線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作钍印製 452951 A7 ------B7___ 五、發明說明（w ) 第14圖係製造電子組件400時，由形成有封裝壁一側 親察組裝前基板22時之基板22之平面圖，第15圖係由形 成有封裝壁之基板22 —面之另一側觀察基板22之平面 圖°另外’第16圖係用以密接第14圖及第15圖所示基板 22之封裝壁之基板1〇之平面圖。基板22上之電路領域6〇 設置有開口部 102、1〇4、106、108。開口部 102、104、1〇6、 108内壁則形成有第一導電構件414、416、410、412。其 他電路領域62、66'64同樣地亦形成有開口部及第一導電 構件。將基板22之封裝壁26密接於基板1〇之後，由開〇 部填充第二導電構件420、422、424、426等。之後，將基 板22蜱基板10切斷成各個電路領域，以製造構造相同於 電子組件400之複數電子組件β 藉著於電子組件400之側面再設置開口部，可提高電 路基板44與電子組件4〇〇連接之可靠性。第17a圖係於 側面具有開口部之電子組件5〇〇之平面圖，第丨7B圊係第 ΠΑ圖中J-J線之剖面圖’第17(：圖係第17A圖中κ-Κ線 之剖面圖。圖中’基板22側面設置有開口部510、512、 514、5 16。第二導電構件4丨〇則延伸配置於側面之開口部 510内壁以及設置有開口部510之基板22側面。同樣地， 第二導電構件412、414、416亦延伸配置於各開口部512、 514、516内壁以及各個設置有開口部之基板22側面。第 18圖係將此電子組件5〇〇安裝於電路基板22時之剖面 圖。由於電子組件5〇〇之基板22側面設置有第二導電構件 410、412 ’故可於基板22側面形成銲料條狀物520,提高 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線— 本纸張尺度適用 t ® (UNS)AJ (210 x 297 ^ ) 14 3Π467 B7 B7 經濟部智慧財產局員工消費合作社印. 五、發明說明（) 基板22與電路基板44連接之可靠性β 第1 9圖係在組裝電子組件5〇〇前，由形成有封裝壁 26 —面之另一面側觀察基板22之平面圖。基板22上之電 路領域 60 設置有開口部 1〇2、1〇4、1〇6、108、510、512、 514、516。第一導電構件414以延伸至開口部514内壁的 方式形成於開口部102内壁。同樣地，開口部1〇4、106' 1〇8各自形成有第一導電構件41〇、412、416。其他電路領 域62、66'64之構造與電路領域6〇相同β使基板22之封 裝壁26密接於第16圖所示之基板之後，由開口部填充 第二導電構件42 0、42 2、424、426等。之後，將基板22 與基板.10 —起切斷成各個電路領域，以製造構造相同於電 子組件400之複數電子組件。如此，由於電子組件5〇〇在 基板22側面具有第二導電構件，故可使基板22與電路基 板44之連接更為確實。 另外’電子組件400及電子組件5〇〇中之基板22可以 由絕緣材料所形成之絕緣層以及由導電材料所形成之導電 層之堆疊構造所構成之多層基板而成，亦可於基板22形成 電感器、電容器、電阻等電路元件。 如以上所說明，各實施型態之電子組件係利用封裝壁 6基板1〇以及基板22將電子電路裝置封裝於電子組件 内’並使該電子蚯侔忠驻&帝w t , 仟女裝於電路基板44上，結果由於不需 要用來封裝電子電路裝爱夕丨# . 策罝之特別封裝體，故可減少零件數 提供價格低褻之電子組件而且各實施型態之電子 組件，可藉由基板22之各開口部有效地去除封裝壁密 規络 --------------裝--------訂---------線--------------------- (請先閲讚背面之;i意事項再填寫本頁) ΐ 11467 經濟部智慧財產局員工消費合作社印製 452951 A7 ___B7__ 五、發明說明（16 ) 所產生之氣艘β 各實施型態中’封裝壁26係形成於基板22上，但也 可以形成於基板10上β 另外*基板10與基板22亦可以係相同材質之基板。 在此狀況下，將封裝壁26加壓於基板1〇並使之加熱，使 封裝壁26密接於基板1〇時，由於基板1〇與基板22之熱 膨脹率之差很小，故可減少施加於封裝壁26之熱應力，使 封裝壁26可順利地密接於基板1〇。 如此’各實施型態之電子組件中，由於電子組件係利 用銲球與電路基板連接’比起過去使用搭接線圈連接於電 路基板芩電子組件，電路基板上電子組件之專有面積縮 小，使高密度安裝得以實現。而且，由於不使用陶瓷等封 裝體，故可減少零件數目。 另外’各實施型態之電子紐件之第二基板上相對於銲 球之位置設置有開口部。藉由該開口部，可有效地去除將 第二基板上之封裝壁密接於第一基板時所產生之氣體。 [圖面之簡單說明] 第1Α圖係本實施型態之電子組件ι〇〇之平面圖。 第1Β圖係第1Α圖所示之電子組件1〇〇中β-Β線之剖 面圖。 第1C圖係第1Α圖所示之電子组件100中c-C線之剖 面圖。 第2圊係本實施型態之電子組件1〇〇安裝於電路基板 時之電子組件以及電路基板之剖面圖。 --------------------訂---------線- H. (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用巾國國家標準（CNS)A4規格（210 X 297公楚） 16 311467 B7 B7 經濟部智慧財產局員工消費合作.社印袈 VI1467 五、發明說明（”） 第3A圖係形成有SAW裝置之基板〗〇組裝前之平面 圖9 第3B圖係第3A®所示之基板中D-D線之剖面圖。 第3C圖係第3A圖所示之基板中E-E線之剖面圖。 第4A圖係形成有封裝壁之基板組裝前之平面圖。 第4B圖係第4A圖之基板中D'-D，線之剖面圖。 第4C圖係第4A圖之基板中E，-E，線之剖面圖。 第5圖係组裝主面上形成有saw裝置之基板與主面上 形成有封裝壁之基板之過程概略圖。 第6A圖係組裝後之基板丨0以及基板22之平面圖。 第6Β圖係第6Α圖之組裝後基板1〇以及基板22之 D七線剖面圖。 第6C圖係第6Α圖之組裝後基板1〇以及基板22之 E-E線剖面圖。 第7圖係將封裝壁密接於形成有SAW裝置之基板後， 於形成鲜球之過程中之銲球形成前，梳子形電極露出於開 口部之狀態概略圖。 第8A圖係於銲球上再載置第二銲球之電子組件之平 面圖。 第8B圖係第8A圖之電子經件中線之剖面圖。 第8C圖係第8A圖之電子組件中g-G線之剖面圖。 第9圖係其他實施型態之電子組件安裝於電路基板時 之電子組件以及電路基板之剖面圖。 苐1 0 A圖係於輝球周圍具.有第二封裝壁之電子組件之 Ά ：C\S)A4 ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 452951 A7 —-—_____B7_ 五、發明說明（Μ ) 平面圈。 第10B圖係第10A圖之電子組件中h_H線之剖面圖。 第11圖係主面形成有封裝壁以及第二封裝壁之組裝 前基板之概略圖。 第12Α圖係藉由其他導電構件與電路基板連接之電子 組件之平面圖。 第12Β圖係第1 2Α圖中Μ線之剖面圖。 第Ϊ3圖係將電子組件400安裝於電路基板44上時之 剖面圖。 第14圖係於製造電子組件4〇〇時，由形成有封裝壁一 側觀察組裝前基板22之平面圖。 第15圖係由形成有封裝壁一面之另一側觀察基板22 之平面圖。 第16圖係製造電子紅件400時，用以密接基板22之 封裝壁之基板10之平面圖β 第17 Α圖係側面具有開口部之電子組件5 〇 〇之平面 第1 7B圖係第1 7A圖令J-J線之剖面圖。 第17C圖係第17A圖中κ_κ線之剖面圖。 第18圖係將電子組件500安裝於電路基板22時之剖 面圖。 第19圖係於製造電子組件5〇〇時，由形成有封裝壁一 面之另一側觀察組裝前基板22之平面圖β 第20Α圖係習知之電子組件之側面圖。 i--------訂---------線-ΪΊ r/i\ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 29·7_公釐) 18 311467 經濟部智慧时產局員工消費合作社印製 A7 _B7 五、發明說明（W ) 第20B圖係第20A圖所示之習知電子組件之A-A線 剖面圖。 [主要元件符號之說明] 100、1 10 ' 200、400、500 電子組件 112 SAW裝置 114 SAW裝置Π2之主面 14、16、18、20、116、118、120、122 梳子形電極 124 水晶 基板 26 ' 126 封裝 壁 128 、130 132、 134 電極 墊 10、 22 > 44 基板 12 基板 10之主面 24 基板 2 2之主面 28、 30、 32 、34 鮮球 36、 38、 40 '42 開口 部 30 ' 34 焊球 46 ' 48 電極 60 ' 62 ' 64 ' 6 6 電路領域 66 加壓 裝置 68 ' 70 貫穿 孔 70 > 7 2 ' 74 ' 76 哲 — 弟 -— 詳球 90 ' 92、 94 、96 第二 封裝壁 102 104 106 108 ' 510' 512- ^ 514- 516 4 10 -412 - 4 i 4 · 4 16 第- 導電構件 1Π467 -------------裝--------訂，---------線 (請先閱讀背面之泌意事項再填寫本頁) 452951 A7 B7 五、發明說明（)420 ' 422 ' 424 ' 426520 第二導電構件 銲料條狀物 I -----------I --------訂---------線· T (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 20 311467

Claims (1)

  1. /、 ---—申凊專利範圍 A8B8 C8D8 1.一種電子，组件’具備： 第基板’於一主面具有電子電路裝置以及與前述 電子電路裝置以電性連接之電極墊： 封裝壁，具有一面與前述主面密接，並包圍著前述 電子電路裝置，且前述各電極墊係配置於外側之形狀； 第二基板，與前述封裝壁之另一面密接； 開部3又置於前述第二基板上相向於前述電極墊之 位置；以及 導電構件’通過前述開口部内，並與前述電極塾以 電性連接。 2·如^專利㈣第1項之電子組件，其中，前述導電構 間係裝設於前述電極墊上之銲球者。 3.如申請專利範圍第1項之電子組件，其中’ 前述導電構件係由載置於前述電極 整以電性連接之第—銲球，以及 興電極 載置於前述第-銲球上且與前述電路基板以電性 戒物理性連接之第二銲球所構成者。 4.如申：專利範圍第1項之電子舨件，其中， 前述導電構件係由載置於前述電極塾上 墊以電性連接之第—銲球，以及 ’、電極 載置於別述第一銲球卜3 A 或物錢連接之第二鲜球所構且成與前述電路基板以電性 前述第一銲球可係以 銲球可係以銲料為材料之銲料料之金銲球:前逑第二 球者. 訂 線 經 濟 部 智 慧 財 產 局 費 舍 /乍 社 21 452951 Α8 ΒΒ C8 D8 經 濟 部 智 慧 財 產 局 員 工 湞 费 合 作 社 印 η 六、申請專利範圍 5. 如申請專利範圍第1項之電子缸件，其中，前述第二基 板係於前述開口部周邊具有形成包圍著前述導電構件 形狀之第二封裝壁者。 6. 如申請專利範圍第1項之電子組件，其中， 前述第二基板於前述開口部周邊具有形成包圍著 前述導電構件形狀之第二封裝壁，以及 前述第二封裝壁係與前述第一封裝壁材料相同 者。 7. 如申請專利範圍第】項之電子組件，其中， 前述導電構件係具有裝設於前述開口部内壁，且可 與别述電路基板以電性或物理性連接之第一導電構 件，以及 裝設於前述電極墊上，使前述第一導電構件與前述 電極墊以電性連接之第二導電搆件者。 如申請專利範圍第I項之電子組件，其令， 前述導電構件具有裝設於前述開口部内壁，且與前 述電路基板以電性或物理性連接之第一導電構件，以及 裝設於前述電極墊上，使前述第一導電構件與前述 電極墊以電性連接之第二導電構件， 前述第一基板係具有電路元件之多層基板者。 9.如申請專利範圍苐1項之電子組件，其中，前述封裝壁 係絕緣材料，而且，係相對於前述第一基板及前述第二 基板至少一方具有接著力之材料者。 〗0·如申請專利範圍第1項之電子組件，其中，前述封裝壁 本紙張尺度適用史國國豕標準（CNS)A4規格（2〗0 X 297公釐） 22 311467 (請先聞讀背面之注意事項再填寫本頁) 訂： 丨線 ^4— ^4— 經濟部智慧財產局S工消費合作让印裂 Αδ 88 CS D8 申請專利範圍 係以玻璃、聚醯亞胺樹脂、 環礼樹脂任一材料所形成 U.如申請專利範圍第1項之 _ t組件，其中，刚述電子電 路裝置係彈性表面波裝置。 12. 如申請專利範圍"項之電子組件，其中，前述第一基 板及前述第二基板係相同材質之基板。 13. -種電子組件之製造方法，該電子組件具備： 第一基板，於一主面具有電子電路裝置以及與前述 電子電路裝置以電性連接之電極墊； 封裝壁’具有一面與前述主面密接，並包圍著前述 電子電路裝置，且前述各電極塾係、配置於外側之形狀； 第二基板，與前述封裝壁之另一面密接； 開口泮設置於刖述第二基板上相向於前述電極墊之 位置；以及 導電構件，通過前述開σ部内，使前述電極塾與前 述電路基板可以電性連接； 該電子組件之製造方法包括： 第一過程，使複數封裝壁之一面密接於第一基板之 刖述主面，益使第一基板密接於前述封裝壁之另一面’ 其中第一基板於一主面具有分別形成於複數電路領域 内之複數電子電路裝置以及與前述各電子電路裝置以 電性連接之電極墊，複數封裝壁則各自具有包圍著前述 各電子電路裝置、且前述各電極墊係配置於外側之形 狀，前述第二基板上相向於前述各電極墊之位置則設置 311467 裝--------訂---------線 (請先閱讀背面之注意本項再填寫本頁) '!97 452951 A8B8C8D8 六、申請專利範圍 有複數個開口部； ------- ---I--* 裝 *-- /—. (請先閱讀背面之注意事項再填寫本頁) 第一過程’於前述各電極墊上形成可與前述各電極 整以電性連接之導電構件；以及 第三過程，將前述第二基板與前述第一基板一起分 割成各個電路領域，以製造複數個電子组件。 14. 如申請專利範圍第13項之電子組件之製造方法其 中，别述第一過程係於前述第二基板形成前述各封裝壁 之後，使前述各封裝壁密接於前述第一基板之過程者β 15. 如申請專利範圍第】3項之電子組件之製造方法，其 中，前述第一過程係於前述第一基板形成前述各封裝壁 之後’使前述封裝壁密接於前述第二基板之過程者。 16. 如申請專利範圍第13項之電子组件之製造方法，其 中’前述第二過程係使導電構件由前述開口部形成於前 述各電極墊上之過程者。 -線 17. 如申請專利範圍第13項之電子組件之製造方法，其 中，前述導電構件係銲球。 經濟部智慧財產局員工消費合作社印製 18. 如申請專利範圍第π項之電子組件之製造方法，其 中， 前述導電構件係由載置於前述電極墊上，且與電極 墊以電性連接之第一銲球，以及 載置於前述第一銲球上，且與前述電路基板以電性 或物理性連接之第二銲球所構成，而 前述第二過程係使第一銲球由前述開口部形成於 前述各電極墊上，使第二鲜球形成於前述第一銲球上之 本紙張尺度適用中國國家標準（CNS)A4規格（210*297公釐） 24 311467 80588 arcd 申請專利範圍 '-— _ 過程者^ ”·如申請專利蘇圍第U項之電子級件 中，前述開口部内壁事先形成有可與 / ，其 性連接之第-導電構件，❼ 1路基板以電 前述第二過程係於前述電極 !上形成使前述第—導電 構件與前述電極墊以電性遠桩 迷接之第二導電構件之過程 者。 20.如申請專利範圍第13項之電子組件之製造方法，其 令，前述第二過程係在前述第一過程後所進行之過程 者0 — ^ - I I I 1 n 1 ^ -11111111 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局S工消費合咋让" ;v f. 'ί ^ ;±7 IS IS * >11467
TW089110538A 1999-06-02 2000-05-31 Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same TW452951B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15524299 1999-06-02
JP2000137130A JP2001053178A (ja) 1999-06-02 2000-05-10 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
TW452951B true TW452951B (en) 2001-09-01

Family

ID=26483297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089110538A TW452951B (en) 1999-06-02 2000-05-31 Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same

Country Status (8)

Country Link
US (2) US6362518B1 (zh)
EP (1) EP1058306B1 (zh)
JP (1) JP2001053178A (zh)
KR (1) KR100455058B1 (zh)
CN (1) CN1172438C (zh)
CA (1) CA2310504C (zh)
DE (1) DE60039940D1 (zh)
TW (1) TW452951B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60035179T2 (de) * 2000-04-28 2008-02-21 Stmicroelectronics S.R.L., Agrate Brianza Struktur zur elektrischen Verbindung eines ersten mit einem darüberliegenden zweiten Halbleitermaterial, diese elektrische Verbindung verwendendes Komposit und ihre Herstellung
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
US6621379B1 (en) * 2001-11-29 2003-09-16 Clarisay, Incorporated Hermetic package for surface acoustic wave device and method of manufacturing the same
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
EP1540736A4 (en) * 2002-08-28 2006-03-08 Silicon Light Machines Corp SEAL AT PLATE LEVEL FOR SILICON-FREE DEVICES
US6809260B1 (en) * 2003-09-22 2004-10-26 Intel Corporation Apparatus and method for an integrated high-performance electrical interconnect
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
WO2005062356A1 (ja) * 2003-12-24 2005-07-07 Hitachi, Ltd. 装置とその製造方法
JP4610244B2 (ja) * 2004-06-28 2011-01-12 京セラ株式会社 弾性表面波装置の製造方法
US7112877B2 (en) * 2004-06-28 2006-09-26 General Electric Company High density package with wrap around interconnect
JP2006108261A (ja) * 2004-10-01 2006-04-20 Sony Corp 機能素子パッケージ及びその製造方法
JP2006226743A (ja) * 2005-02-16 2006-08-31 Mitsubishi Electric Corp 加速度センサ
JP4886485B2 (ja) * 2006-11-28 2012-02-29 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP2008182014A (ja) * 2007-01-24 2008-08-07 Fujikura Ltd パッケージ基板及びその製造方法
WO2009066640A1 (ja) * 2007-11-20 2009-05-28 Japan Radio Co., Ltd. 弾性表面波素子及び液状物特性測定装置
CN101868917B (zh) 2007-12-14 2014-02-19 株式会社村田制作所 表面波装置及其制造方法
US8698258B2 (en) * 2011-09-30 2014-04-15 General Electric Company 3D integrated electronic device structure including increased thermal dissipation capabilities
DE102011088216A1 (de) * 2011-12-12 2013-06-13 Continental Automotive Gmbh Motorsteuergerät mit Opferstruktur
WO2015046402A1 (ja) * 2013-09-26 2015-04-02 京セラ株式会社 弾性波装置および弾性波モジュール
CN112151389A (zh) * 2019-06-26 2020-12-29 方乔颖 薄膜封装卡的制造方法及其薄膜封装卡
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JPH07115343A (ja) * 1993-04-28 1995-05-02 Matsushita Electric Ind Co Ltd 弾性表面波装置及びその製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
KR19980028045U (ko) * 1996-11-20 1998-08-05 구자홍 BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US5883782A (en) * 1997-03-05 1999-03-16 Intel Corporation Apparatus for attaching a heat sink to a PCB mounted semiconductor package
CN1106036C (zh) * 1997-05-15 2003-04-16 日本电气株式会社 芯片型半导体装置的制造方法
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6321444B1 (en) * 2000-04-11 2001-11-27 Japan Radio Co., Ltd. Method of making surface acoustic wave device
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
KR20000003305A (ko) * 1998-06-27 2000-01-15 윤종용 볼 그리드 어레이 패키지
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3351402B2 (ja) * 1999-04-28 2002-11-25 株式会社村田製作所 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure

Also Published As

Publication number Publication date
US6815313B2 (en) 2004-11-09
CN1276648A (zh) 2000-12-13
JP2001053178A (ja) 2001-02-23
EP1058306B1 (en) 2008-08-20
EP1058306A2 (en) 2000-12-06
EP1058306A3 (en) 2005-03-30
DE60039940D1 (de) 2008-10-02
KR20010007176A (ko) 2001-01-26
US20020056897A1 (en) 2002-05-16
KR100455058B1 (ko) 2004-11-08
US6362518B1 (en) 2002-03-26
CA2310504A1 (en) 2000-12-02
CA2310504C (en) 2005-05-10
CN1172438C (zh) 2004-10-20

Similar Documents

Publication Publication Date Title
TW452951B (en) Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same
TW459353B (en) Semiconductor device and manufacture thereof, circuit board and electronic apparatus capable of preventing cracks in the external electrodes
JP2008182767A (ja) 水晶発振器
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JPH05206356A (ja) 集積回路用パッケージ
JP5900582B1 (ja) 圧電振動デバイス
JP6599694B2 (ja) 圧電デバイス
JP5188752B2 (ja) 圧電発振器
US8723400B2 (en) Piezoelectric resonator device and manufacturing method therefor
EP0665642B1 (en) An electronic component device and its manufacturing method
TW541632B (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
TW381326B (en) Semiconductor device and lead frame therefor
JP2013138341A (ja) 水晶デバイス
JP3498897B2 (ja) 電子素子封止用パッケージ及び電子素子封止構体
JP5097929B2 (ja) 電子部品の製造方法
JP5252992B2 (ja) 水晶発振器用パッケージおよび水晶発振器
JP3994652B2 (ja) 圧電デバイス
JP3546506B2 (ja) 電子部品およびその製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4384567B2 (ja) 温度補償型水晶発振器の製造方法
JP2011055033A (ja) 圧電発振器
JP2007234960A (ja) 電子デバイスおよびその製造方法
JP2005039791A (ja) 温度補償水晶発振器
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees