CN112151389A - 薄膜封装卡的制造方法及其薄膜封装卡 - Google Patents

薄膜封装卡的制造方法及其薄膜封装卡 Download PDF

Info

Publication number
CN112151389A
CN112151389A CN201910562246.0A CN201910562246A CN112151389A CN 112151389 A CN112151389 A CN 112151389A CN 201910562246 A CN201910562246 A CN 201910562246A CN 112151389 A CN112151389 A CN 112151389A
Authority
CN
China
Prior art keywords
circuit board
chip
film
card
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910562246.0A
Other languages
English (en)
Inventor
方乔颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910562246.0A priority Critical patent/CN112151389A/zh
Publication of CN112151389A publication Critical patent/CN112151389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本发明提供一种薄膜封装卡的制造方法及其薄膜封装卡，薄膜封装卡的制造方法步骤如下：提供一底板，该底板具有多个第一中空区域；将一底部具有多个金属凸块的电路板设置于该底板的表面，每一该金属凸块位于该底板的每一该第一中空区域中，其中该电路板具有多个第二中空区域；将多个芯片设置于该底板的该表面，每一该芯片位于该电路板的每一该第二中空区域中，使该芯片电性连接该电路板，形成一薄膜结构；于该薄膜结构上形成一封装胶层，形成一薄膜封装结构及切割该薄膜封装结构为多个薄膜封装卡。上述方法可快速有效地制备出薄膜封装卡。本发明的薄膜封装卡具有薄膜的轻薄厚度及抗弯性，利于装置在电子零件或电子装置中，保护芯片不易受到损坏。

Description

薄膜封装卡的制造方法及其薄膜封装卡
技术领域
本发明是关于一种薄膜封装卡的制造方法及其薄膜封装卡，特别是用于身份识别用的薄膜封装卡的制造方法及其薄膜封装卡。
背景技术
利用芯片进行身份识别的技术已被广泛运用，例如金融卡、健保卡或芯片身份证等。用户必须拥有特定的芯片搭配特定的读取装置、芯片密码或输入指令等才可获取芯片的内建的数据，此可帮助特定单位或机构进行个人资料库建档，及利于保护个人隐私。
身份识别芯片通常会设置在卡片提供用户使用，用户必须携带卡片才可进行身份识别。然而，过多的种类的卡片常会发生忘记携带或遗失等问题，因此目前逐步发展出复合式的身份识别芯片，提供不同身份识别目的。此外，由于携带式装置的普及化，现今也开始发展出将身份识别芯片设置于携带式装置中，用户仅需有携带式装置(例如智能型手机、智能型手表)即可进行身份辨识。
基于携带式装置的发展日趋轻薄，设置于携带式装置的身份识别芯片也同步需减少其大小及厚度，减少占用空间。然而，为了保护芯片的使用寿命，需将芯片进行封装，而封装后往往限制了可减少芯片大小及厚度的幅度。
发明内容
因此，本发明为减少芯片封装后的大小及厚度，提供了一种薄膜封装卡的制造方法，其可快速有效地制造出薄膜封装卡，且该薄膜封装卡具有更强的抗弯性，能避免使用时受损，即增加使用寿命。
即，本发明的目的为提供一种薄膜封装卡的制造方法，其步骤包含：提供一底板，该底板具有多个第一中空区域；将一底部具有多个金属凸块的电路板设置于该底板的表面，每一该金属凸块位于该底板的每一该第一中空区域中，其中该电路板具有多个第二中空区域；将多个芯片设置于该底板的该表面，每一该芯片位于该电路板的每一该第二中空区域中，使该芯片电性连接该电路板，形成一薄膜结构；于该薄膜结构上形成一封装胶层，形成一薄膜封装结构；及切割该薄膜封装结构为多个薄膜封装卡。
进一步地，该底板的该第一中空区域、及该电路板的该第二中空区域是经过冲压所获得。
进一步地，该电路板的该金属凸块经过冲压已布满金属层的电路板所获得或通过冲压成型电路板，使该冲压电路板具有凸块后，于该凸块的表面设置金属层所获得。
进一步地，该芯片电性连接该电路板的方法是通过打线连结。
进一步地，该芯片电性连接该电路板的方法是通过在该底板的该表面上预先布满金属线路，使该金属线路电性连接该芯片及该电路板。
进一步地，该电路板的厚度为120μm以下。
进一步地，该封装胶层高度为高于该电路板0至70μm。
进一步地，该底板的厚度为50μm以下。
本发明的另一目的为提供一种上述的制造方法所制造的薄膜封装卡，其包含一底板、一底部具有多个金属凸块的电路板、至少一芯片及一封装胶层。其中，该底板具有多个第一中空区域；该电路板设置于该底板的表面，每一该金属凸块位于该底板的每一该第一中空区域中，且该电路板具有至少一第二中空区域；该芯片设置于该底板的表面，且每一该芯片设置于该电路板的每一该第二中空区域中，该芯片电性连接该电路板；该封装胶层设置于该芯片、该电路板及该底板上。
进一步地，该薄膜封装卡包含一黏胶层或一离型膜。其中，该黏胶层设置于该底板下，该离型膜设置于该黏胶层下。
相对于现有技术，本发明的薄膜封装卡的制造方法可快速有效地制备出薄膜封装卡，且制造出的薄膜封装卡为具有薄膜的轻薄厚度及抗弯性，利于装置在电子零件或电子装置中，保护芯片不易受到损坏。
附图说明
图1为本发明的薄膜封装卡的制造方法实施例1的示意图。
图2为本发明的薄膜封装卡的制造方法实施例2的示意图。
图3为本发明的薄膜封装卡的剖面示意图。
图4为本发明的薄膜封装卡的斜下视图。
图5为本发明的薄膜封装卡的斜俯视图。
图6为本发明的薄膜封装卡的具体使用方式示意图。
图7为本发明的薄膜封装卡的剖面示意图(m为封装胶层的厚度；t为电路板的厚度；b为封装胶层宽度)。
图8为现有技术中芯片封装结构的剖面示意图(t’为封装胶层的厚度；t为电路板的厚度；b为封装胶层宽度)。
附图标记说明：
1 底板
11 第一中空区域
2 电路板
2’ 电路板
21 金属凸块
22 凹部
23 第二中空区域
3 正装芯片
4 封装胶层
5 打线
6 黏着层
7 离型层
8 金属线路
9 倒装芯片
10 手机SIM卡
101 手机SIM卡芯片
100 薄膜封装卡
1001 薄膜封装结构
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
请参阅图1，为本发明的薄膜封装卡100的制造方法的实施例1的示意图。
于本实施例1中，该薄膜封装卡100的制造方法的步骤包含：提供一底板1，该底板1具有多个第一中空区域11；将一底部具有多个金属凸块21的电路板2设置于该底板1的表面，每一该金属凸块21位于该底板1的每一该第一中空区域11中，其中该电路板2具有多个第二中空区域23；将多个正装芯片3设置于该底板1的该表面，每一该正装芯片3位于该电路板2的每一该第二中空区域23中，使该正装芯片3电性连接该电路板2，形成一薄膜结构，其中该正装芯片3电性连接该电路板2的方法是通过打线5连结；于该薄膜结构上形成一封装胶层4，形成一薄膜封装结构1001；及切割该薄膜封装结构1001为多个薄膜封装卡100。进一步地，可设置一黏胶层6于该底板1下，以及设置一离型膜7设置于该黏胶层6下。
上述的切割该薄膜封装结构1001为多个薄膜封装卡100的步骤中，如图1所示，切割线11的切割位通常为该电路板2，以获得多个该薄膜封装卡100；即，所切割出的单位(即薄膜封装卡100)会包含至少二个该金属凸块21及至少一个该正装芯片3。
请参阅图2，为本发明的薄膜封装卡100的制造方法实施例2的示意图。
于本实施例2中，该薄膜封装卡100的制造方法的步骤包含：提供一底板1，该底板1具有多个第一中空区域11，其中，该底板1的该表面上预先布满金属线路8；将一底部具有多个金属凸块21的电路板2设置于该底板1的表面，每一该金属凸块21位于该底板1的每一该第一中空区域11中，其中该电路板2具有多个第二中空区域23；将多个倒装芯片9设置于该底板1的该表面，每一该倒装芯片9位于该电路板2的每一该第二中空区域23中，使该倒装芯片9电性连接该电路板2，形成一薄膜结构，其中该倒装芯片9电性连接该电路板的方法通过该金属线路8电性连接该倒装芯片9及该电路板2；于该薄膜结构上形成一封装胶层4，形成一薄膜封装结构1001；及切割该薄膜封装结构1001为多个薄膜封装卡100。进一步地，可设置一黏胶层6于该底板1下，以及一离型膜7设置于该黏胶层6下。
上述的切割该薄膜封装结构为多个薄膜封装卡100的步骤中，如图2所示，切割线11的切割位通常为该电路板2，以获得多个该薄膜封装卡100；即，所切割出的单位(即薄膜封装卡100)会包含至少二个该金属凸块21及至少一个倒装芯片9。
请参阅图3、4及5，分别为本发明的薄膜封装卡的剖面示意图、斜下视图及斜俯视图。
本发明的薄膜封装卡100是使用本发明的制造方法所获得，其包含一底板1、一底部具有多个金属凸块的电路板2、一正装芯片3及一封装胶层4。其中，该底板1具有多个第一中空区域11；该电路板2设置于该底板1的表面，每一该金属凸块21位于该底板1的每一该第一中空区域11中，且该电路板2具有一第二中空区域23；该正装芯片3设置于该底板1的表面，并位于该电路板2的该第二中空区域23中，该正装芯片3电性连接该电路板2，电性连接的方式通过打线5进行电性连接；该封装胶层4设置于该正装芯片3、该电路板2及该底板1上。进一步地，本发明的薄膜封装卡100包含一黏胶层6及一离型膜7，该黏胶层6设置于该底板1下，该离型膜7设置于该黏胶层6下。
本发明的薄膜封装卡的制造方法将一电路板2设置于该底板1的表面后，该电路板2具有多个第二中空区域23以及底部具有多个金属凸块21，而芯片(即正装芯片3及倒装芯片9)是设置于该电路板2的每一该第二中空区域23中；即，不同于现有方法中，须先将电路板2进行蚀刻一可设置芯片的区域后，才可将芯片设置在该电路板蚀刻后的凹部区域，由于蚀刻过程繁琐复杂，即本发明的薄膜封装卡的制造方法能有效地减少制造工序。另外，本发明的薄膜封装卡的制造方法是将芯片(即正装芯片3及倒装芯片9)及该电路板2直接设置于该底板1的表面，使该电路板2的该金属凸块21位于该底板1的该中空区域11，该芯片及该电路板2可位于同一平面，即所制造出的薄膜封装卡的整体厚度较薄，利于用于电子零件或电子装置；不同于现有方法中，将芯片设置于电路板上，而电路板因另有设置于其他薄膜或基板上，即所获得的封装结构的整体厚度较厚，不利于用于电子零件或电子装置。
请参阅图6，是本发明的薄膜封装卡100的具体使用方式示意图；本发明的薄膜封装卡100的具体使用方式手机SIM片贴膜片为示例，然而，本发明的薄膜封装卡100并不限于作为手机SIM片贴膜片，亦可为其他电子零件或电子装置通用的芯片，本发明并不予以限制。
将本发明的薄膜封装卡100的离型膜7剥离后，直接以该黏胶层6贴附于手机SIM卡10的手机SIM卡芯片101上，使该金属凸块21可接触到该手机SIM卡芯片101；随后，当该手机SIM卡10装入手机后，即可启动读取该薄膜封装卡100的应用程序，获取内建于该薄膜封装卡100的数据。
请参阅图7及图8，分别为本发明的薄膜封装卡的剖面示意图以及现有芯片封装结构的剖面示意图。
本发明的薄膜封装卡100中，该正装芯片3及该电路板2皆设置于该底板1的表面，由封装膜或封装胶予以封装，形成该封装层4。该电路板2的厚度为t，该封装胶层4高于该电路板2的高度为m时，即该薄膜封装卡100的封装胶层4厚度为t+m；本发明中，该电路板2的厚度t为120μm以下，该封装胶层4高于该电路板2的高度m通常为0至70μm，即该薄膜封装卡100的封装胶层4厚度约120μm至190μm。
现有的芯片封装结构将正装芯片3设置于电路板2’的上表面，由封装胶形成该封装层4予以封装；现有的芯片封装结构的封装胶层4的厚度t’；一般为减少封装结构的总厚度，现有芯片封装结构的封装胶层4厚度约60μm。
即，当本发明的薄膜封装卡100、以及现有的芯片封装结构的封装胶层4具有相同宽度为b的时，本发明的薄膜封装卡100的封装胶层4的厚度为120μm至190μm，现有的芯片封装结构的封装胶层4的厚度为60μm。根据矩形截面公式：
Figure BDA0002108593130000061
b’为宽度，h为高度。经换算：
本发明的薄膜封装卡100的封装胶层4的矩形截面为：
Figure BDA0002108593130000071
至
Figure BDA0002108593130000072
现有的芯片封装结构200的封装胶层4的矩形截面为：
Figure BDA0002108593130000073
即，本发明的薄膜封装卡100的封装胶层4具有较大的矩形截面，即具有较高的抗弯取能力，可有效地保护该正装芯片3。此外，由于本发明的薄膜封装卡100将该正装芯片3及该电路板2设置于该底板1的表面，不同于现有的芯片封装结构将该正装芯片3设置于该电路板2上表面，即当使用相同厚度为t的电路板2时，本发明的薄膜封装卡100的整体厚度会明显低于该现有的芯片封装结构的整体厚度，即本发明的薄膜封装卡100具有较薄的厚度。因此，相较于现有的芯片封装结构，本发明的薄膜封装卡100具有高抗弯性、及轻薄的厚度，利于保护芯片及设置于电子零件或电子装置中。
所述的底板1的该中空区域11是经过冲压所获得，厚度为50μm以下，较佳为25μm以下，更佳为10μm以下，例如50μm、45μm、40μm、35μm、30μm、25μm、20μm、15μm、10μm、5μm、3μm或1μm，本发明并不予以限制。此外，该底板1的材料可为聚酰亚胺，本发明并不予以限制。
所述的电路板2的金属凸块21是经过冲压成型已布满金属层的电路板所获得，或通过冲压成型电路板，使该冲压电路板具有凸块后，于该凸块的表面设置金属层所获得。其中，该电路板2的凹部22即为电路板经冲压成型后所形成的结构，该凹部22相对对应于该金属凸块21或该凸块的位置。该电路板2的厚度为120μm以下，较佳70μm以下，更佳为50μm以下，例如120μm、115μm、110μm、105μm、100μm、95μm、90μm、85μm、80μm、75μm、70μm、65μm、60μm、55μm、50μm、45μm、40μm、35μm、30μm、25μm、20μm、15μm、10μm、5μm、3μm或1μm，本发明并不予以限制。该电路板2的材料可为通用的电路板，以软性电路板为佳，具有多层电子线路层，具体例如聚酰亚胺及铜箔积层的复合层材料，本发明并不予以限制。该电路板2的电路会电性连接芯片(即正装芯片3及倒装芯片9)，该金属凸块21具有将芯片内数据由芯片传输的功能；即，当薄膜封装卡100设置于电子零件或电子装置时，该金属凸块21会电性连接该电子零件或电子装置的读取构件，而该芯片则藉由该电路板2的电路将数据传输出，并由该金属凸块21传输至该电子零件或电子装置的读取构件，随后再由电子零件或电子装置的显示设备显示数据，即可获得该芯片内的数据(例如，用户身份数据等)。进一步地，该电路板2的表面可进一步设有保护层，例如聚酰亚胺或压克力胶，本发明并不予以限制。
除了上述的正装芯片3及倒装芯片9，本发明所述的芯片也可以使用其他形态的芯片，例如CSP芯片等，本发明并不予以限制。另外，用户可依芯片结构的差异，视需要地选择使用本发明的薄膜封装卡的制造方法实施例1、或实施例2的方式，调整芯片及电路板的电性连接方式，以制备本发明的薄膜封装卡。
所述的封装胶层4可为通用的芯片用的封装胶或封装膜，于封装该正装芯片3或该倒装芯片9后，该封装胶层4为高于该电路板2的高度约0至70μm，较佳为0至50μm，更佳为0至20μm(请参阅图7，m为该封装胶层4为高于该电路板2的高度)，例如0μm、1μm、3μm、5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、60μm、65μm或70μm，较佳为0至50μm，更佳为0至20μm；其中，当m为0μm即代表该封装胶层4的高度及该电路板2的高度为相同。当该封装胶层4高于该电路板2的高度过高时，会增加该薄膜封装卡100的整体厚度，不利该薄膜封装卡100设置于电子零件或电子装置，即无法提供轻薄厚度。当该封装胶层4高于该电路板2的高度过低时(即低于该电路板2的高度)，会减少该薄膜封装卡100的抗弯性，无法保护芯片受到损害。该封装胶或封装膜的材料可为环氧树脂，具体例如双酚A型环氧树脂、溴化环氧树脂、酚醛清漆型环氧树脂、双酚F型环氧树脂、氢化双酚A型环氧树脂、缩水甘油基胺型环氧树脂、乙内酰脲型环氧树脂、脂环式环氧树脂、三羟基苯基甲烷型环氧树脂、双-二甲酚型或双酚型环氧树脂或该些的混合物、双酚S型环氧树脂、双酚A酚醛清漆型环氧树脂、四苯基酚醇(PHENYLOL)乙烷型环氧树脂、杂环式环氧树脂、二缩水甘油基苯甲酸脂树脂、四缩水甘油基二甲酚基乙烷树脂、含有萘基的环氧树脂、含氮的环氧树脂、具有二环戊二烯骨架的环氧树脂、缩水甘油基甲基丙烯酸酯共聚合环氧树脂、环己基马来酰亚胺与缩水甘油基甲基丙烯酸酯的共聚合环氧树脂或CTBN改质环氧树脂，本发明并不予以限制。
所述的黏胶层6可为通用的黏着剂或黏着膜的材料，例如树脂、橡胶或填料等混合的材质，本发明并不予以限制。
所述的离型层7可为通用的离型膜或离型层的材料，例如聚乙烯、聚丙烯、聚丁烯、聚丁二烯、聚甲基戊烯、聚乙烯基氯、乙烯基氯共聚物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚对苯二甲酸丁二酸酯、聚胺基甲酸酯、乙烯-乙酸乙烯酯、离子交联聚合物树脂、乙烯/(甲烯)丙烯酸共聚物、乙烯/(甲烯)丙烯酸酯共聚物、聚苯乙烯、聚碳酸酯、醋酸纤维素、三醋酸纤维素、聚酰亚胺及含氟树脂，且本发明并不予以限制。
综上所述，本发明的薄膜封装卡的制造方法可快速有效地制备出薄膜封装卡，且制造出的薄膜封装卡为具有薄膜的轻薄厚度及抗弯性，利于装置在电子零件或电子装置中，保护芯片不易受到损坏。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种薄膜封装卡的制造方法，其特征在于，其步骤包含：
提供一底板，该底板具有多个第一中空区域；
将一底部具有多个金属凸块的电路板设置于该底板的表面，每一该金属凸块位于该底板的每一该第一中空区域中，其中该电路板具有多个第二中空区域；
将多个芯片设置于该底板的该表面，每一该芯片位于该电路板的每一该第二中空区域中，使该芯片电性连接该电路板，形成一薄膜结构；
于该薄膜结构上形成一封装胶层，形成一薄膜封装结构；及
切割该薄膜封装结构为多个薄膜封装卡。
2.如权利要求1所述的制造方法，其特征在于，该底板的该第一中空区域及该电路板的该第二中空区域是经过冲压所获得。
3.如权利要求1所述的制造方法中，其特征在于，该电路板的该金属凸块经过冲压成型已布满金属层的电路板所获得，或通过冲压成型电路板，使该冲压电路板具有凸块后，于该凸块的表面设置金属层所获得。
4.如权利要求1至3任一项所述的制造方法，其特征在于，该芯片电性连接该电路板的方法是通过打线连结。
5.如权利要求1至3任一项所述的制造方法，其特征在于，该芯片电性连接该电路板的方法是通过在该底板的该表面上预先布满金属线路，使该金属线路电性连接该芯片及该电路板。
6.如权利要求1至3任一项所述的制造方法，其特征在于，该封装胶层高度为高于该电路板的高度0至70μm。
7.如权利要求1至3任一项所述的制造方法，其特征在于，该底板的厚度为50μm以下。
8.如权利要求1至3任一项所述的制造方法，其特征在于，该电路板的厚度为120μm以下。
9.一种如权利要求1至8任一项所述的制造方法所制造的薄膜封装卡，其特征在于，其包含：
一底板，具有多个第一中空区域；
一底部具有多个金属凸块的电路板，该电路板设置于该底板的表面，每一该金属凸块位于该底板的每一该第一中空区域中，且该电路板具有至少一第二中空区域；
至少一芯片，该芯片设置于该底板的表面，且每一该芯片设置于该电路板的每一该第二中空区域中，该芯片电性连接该电路板；及
一封装胶层，设置于该芯片、该电路板及该底板上。
10.如权利要求9所述的薄膜封装卡，其特征在于，该薄膜封装卡还包含：
一黏胶层，设置于该底板下；及
一离型膜，设置于该黏胶层下。
CN201910562246.0A 2019-06-26 2019-06-26 薄膜封装卡的制造方法及其薄膜封装卡 Pending CN112151389A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910562246.0A CN112151389A (zh) 2019-06-26 2019-06-26 薄膜封装卡的制造方法及其薄膜封装卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910562246.0A CN112151389A (zh) 2019-06-26 2019-06-26 薄膜封装卡的制造方法及其薄膜封装卡

Publications (1)

Publication Number Publication Date
CN112151389A true CN112151389A (zh) 2020-12-29

Family

ID=73869955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910562246.0A Pending CN112151389A (zh) 2019-06-26 2019-06-26 薄膜封装卡的制造方法及其薄膜封装卡

Country Status (1)

Country Link
CN (1) CN112151389A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH07263470A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体チップの装着方法
JPH10256259A (ja) * 1997-03-11 1998-09-25 Mitsubishi Electric Corp マルチチップモジュールの製造方法
CN1276648A (zh) * 1999-06-02 2000-12-13 日本无线株式会社 封装有电路装置的电子部件及其制造方法
US20010015009A1 (en) * 1997-02-26 2001-08-23 Young Wook Heo Method of fabricating semiconductor package
US20050046039A1 (en) * 2003-08-27 2005-03-03 Advanced Semiconductor Engineering, Inc. Flip-chip package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH07263470A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体チップの装着方法
US20010015009A1 (en) * 1997-02-26 2001-08-23 Young Wook Heo Method of fabricating semiconductor package
JPH10256259A (ja) * 1997-03-11 1998-09-25 Mitsubishi Electric Corp マルチチップモジュールの製造方法
CN1276648A (zh) * 1999-06-02 2000-12-13 日本无线株式会社 封装有电路装置的电子部件及其制造方法
US20050046039A1 (en) * 2003-08-27 2005-03-03 Advanced Semiconductor Engineering, Inc. Flip-chip package

Similar Documents

Publication Publication Date Title
US9412720B2 (en) Semiconductor package having supporting plate and method of forming the same
KR102320046B1 (ko) 캐스케이드 칩 스택을 갖는 반도체 패키지
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
KR101814081B1 (ko) 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
CN1830084B (zh) 集成电路封装及其形成方法
US8232631B2 (en) Semiconductor packing having offset stack structure
US20110315779A1 (en) Subscriber identity module (sim) card
WO2011011974A1 (en) Flexible circuit module
KR101640832B1 (ko) 적층형 반도체 패키지 및 그의 제조 방법
CN205621729U (zh) 半导体封装
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
CN111081656A (zh) 芯片封装结构及其形成方法
US20060252230A1 (en) Method of fabricating wafer level package
TWI248653B (en) Method of fabricating wafer level package
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
CN105789065A (zh) 一种芯片封装结构、终端设备及方法
KR20150043931A (ko) 반도체 패키지
CN110023877B (zh) 一种组装方法及终端
KR20140009732A (ko) 반도체 패키지 및 그의 제조 방법
TWI703907B (zh) 薄膜封裝卡之製造方法及其薄膜封裝卡
CN209746551U (zh) 生物特征识别模组及电子设备
CN112151389A (zh) 薄膜封装卡的制造方法及其薄膜封装卡
CN211320083U (zh) 芯片封装结构
CN205845930U (zh) 一种芯片封装结构及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201229