JPH07263470A - 半導体チップの装着方法 - Google Patents
半導体チップの装着方法Info
- Publication number
- JPH07263470A JPH07263470A JP4758094A JP4758094A JPH07263470A JP H07263470 A JPH07263470 A JP H07263470A JP 4758094 A JP4758094 A JP 4758094A JP 4758094 A JP4758094 A JP 4758094A JP H07263470 A JPH07263470 A JP H07263470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- tape piece
- double
- sided adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体チップの装着方法に関し、取り替えが
容易で且つ封止樹脂厚の薄い装着方法の実用化を目的と
する。 【構成】 半導体チップ４の装着を行なうステージ２よ
りも大きな形状に打抜き成形した耐熱性を有する両面接
着テープ片９を用い、このテープ片９の中央に半導体チ
ップ４を接着した後、このテープ片９の裏面を回路基板
上に設けてあるステージ２の中央に位置合わせして回路
基板１と密着させて固定し、次に、半導体チップ４を含
む両面接着テープ片９を樹脂13により被覆し、加熱して
半硬化させた後、ボンディングパッド領域に樹脂14を被
覆して一体化し硬化させることを特徴として半導体チッ
プの装着方法を構成する。
容易で且つ封止樹脂厚の薄い装着方法の実用化を目的と
する。 【構成】 半導体チップ４の装着を行なうステージ２よ
りも大きな形状に打抜き成形した耐熱性を有する両面接
着テープ片９を用い、このテープ片９の中央に半導体チ
ップ４を接着した後、このテープ片９の裏面を回路基板
上に設けてあるステージ２の中央に位置合わせして回路
基板１と密着させて固定し、次に、半導体チップ４を含
む両面接着テープ片９を樹脂13により被覆し、加熱して
半硬化させた後、ボンディングパッド領域に樹脂14を被
覆して一体化し硬化させることを特徴として半導体チッ
プの装着方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は検査不良となった半導体
チップの交換が容易で、また、樹脂封止体の高さを抑制
した半導体チップの装着方法に関する。
チップの交換が容易で、また、樹脂封止体の高さを抑制
した半導体チップの装着方法に関する。
【０００２】大量の情報を迅速に処理する必要から情報
処理装置の主体を構成する半導体装置は集積化が行なわ
れてＩＣやＬＳＩが実用化されており、更に集積化によ
る大容量化が進んでＶＬＳＩが実用化されている。
処理装置の主体を構成する半導体装置は集積化が行なわ
れてＩＣやＬＳＩが実用化されており、更に集積化によ
る大容量化が進んでＶＬＳＩが実用化されている。
【０００３】こゝで、これらの大容量化は単位素子の小
形化により行なわれているが、一方、パッシベーション
技術も進歩して耐湿性が向上し、従来のハーメチックシ
ール構造に代わって半導体チップの状態で回路基板に装
着し、その後に樹脂封止する形態が採られるようになっ
た。
形化により行なわれているが、一方、パッシベーション
技術も進歩して耐湿性が向上し、従来のハーメチックシ
ール構造に代わって半導体チップの状態で回路基板に装
着し、その後に樹脂封止する形態が採られるようになっ
た。
【０００４】
【従来の技術】回路基板には基板材料がアルミナなどの
セラミックよりなるもの、硼硅酸ガラスなどのガラスよ
りなるもの、ガラスエポキシなどの合成樹脂よりなるも
のなどがあり、必要とする特性や用途などにより使い分
けられており、また、回路の多層化が行なわれている。
セラミックよりなるもの、硼硅酸ガラスなどのガラスよ
りなるもの、ガラスエポキシなどの合成樹脂よりなるも
のなどがあり、必要とする特性や用途などにより使い分
けられており、また、回路の多層化が行なわれている。
【０００５】以下、回路基板がセラミックよりなる場合
を例として、半導体チップの装着方法について説明す
る。基板上には厚膜技術を用い、銀・パラジゥム（Ag-P
d)などの導体ペーストを印刷し焼成することにより電子
回路と共に半導体チップを装着するステージやボンディ
ングパッドなどがパターン形成されている。
を例として、半導体チップの装着方法について説明す
る。基板上には厚膜技術を用い、銀・パラジゥム（Ag-P
d)などの導体ペーストを印刷し焼成することにより電子
回路と共に半導体チップを装着するステージやボンディ
ングパッドなどがパターン形成されている。
【０００６】図２は回路基板１の上にパターン形成され
ているステージ２とボンディングパッド３を示してお
り、それぞれのボンディングパッド３は図示を省略した
ビアホール（Via-hole) または配線により電子回路に回
路接続されている。
ているステージ２とボンディングパッド３を示してお
り、それぞれのボンディングパッド３は図示を省略した
ビアホール（Via-hole) または配線により電子回路に回
路接続されている。
【０００７】こゝで、半導体チップ４を搭載するには、
銀(Ag)ペーストなどを接着材５として半導体チップ４を
ステージ２に装着した後、半導体チップ４の外周部に形
成してあるパッドと、基板１の上にパターン形成してあ
るボンディングパッド３とを金（Au) 線などを用いてワ
イヤボンディングすることにより回路接続が行われてい
る。
銀(Ag)ペーストなどを接着材５として半導体チップ４を
ステージ２に装着した後、半導体チップ４の外周部に形
成してあるパッドと、基板１の上にパターン形成してあ
るボンディングパッド３とを金（Au) 線などを用いてワ
イヤボンディングすることにより回路接続が行われてい
る。
【０００８】然し、この方法をとる場合の問題点は半導
体チップ４装着後の試験において、半導体チップ４の不
良が発見された場合、接着剤５がエポキシ樹脂などより
なり既に硬化しているために半導体チップ４の交換は不
可能か、または甚だ困難なことである。
体チップ４装着後の試験において、半導体チップ４の不
良が発見された場合、接着剤５がエポキシ樹脂などより
なり既に硬化しているために半導体チップ４の交換は不
可能か、または甚だ困難なことである。
【０００９】次に、装着の終わった半導体チップ４は耐
湿性の向上と機械的な防御のために樹脂封止が行なわれ
るが、この場合、図３に示すように半導体チップ４を中
心とし、ボンディングワイヤ６を含めてボンディングパ
ッド３の外側までの範囲に封止樹脂７を滴下し、硬化さ
せて封止を行なっている。
湿性の向上と機械的な防御のために樹脂封止が行なわれ
るが、この場合、図３に示すように半導体チップ４を中
心とし、ボンディングワイヤ６を含めてボンディングパ
ッド３の外側までの範囲に封止樹脂７を滴下し、硬化さ
せて封止を行なっている。
【００１０】然し、この場合の問題点は封止樹脂の高さ
が高くなることで、回路基板１よりの高さが１ mm を越
えるものも生じており、実装に当たって問題となってい
る。
が高くなることで、回路基板１よりの高さが１ mm を越
えるものも生じており、実装に当たって問題となってい
る。
【００１１】
【発明が解決しようとする課題】集積回路など半導体素
子の実装方法としては、チップの形の半導体素子を回路
基板上にパターン形成してあるステージに接着固定し、
ステージの周囲にパターン形成してある多数のボンディ
ングパッドとワイヤボンディング接続を行なった後、樹
脂封止を行なう方法が採られているが、ステージに接着
固定した後に行なわれる電気試験において、半導体チッ
プの不良が発生した場合に取り替えが非常に困難であ
り、また、封止樹脂の高さが高くなるのが問題で、この
解決が課題であった。
子の実装方法としては、チップの形の半導体素子を回路
基板上にパターン形成してあるステージに接着固定し、
ステージの周囲にパターン形成してある多数のボンディ
ングパッドとワイヤボンディング接続を行なった後、樹
脂封止を行なう方法が採られているが、ステージに接着
固定した後に行なわれる電気試験において、半導体チッ
プの不良が発生した場合に取り替えが非常に困難であ
り、また、封止樹脂の高さが高くなるのが問題で、この
解決が課題であった。
【００１２】
【課題を解決するための手段】上記の課題は半導体チッ
プの装着を行なうステージよりも大きな相似形の面積に
打抜き成形した耐熱性を有する両面接着テープ片を用
い、このテープ片の中央に半導体チップを接着し、次
に、このテープ片の裏面を回路基板上に設けてあるステ
ージの中央に位置合わせし回路基板と密着させて固定
し、次に、半導体チップの周辺のパッドと回路基板上に
設けてあるボンディングパッドとをワイヤボンディング
し、次に、半導体チップのテストを行ない、半導体チッ
プが不良である場合は半導体チップを両面接着テープ片
ごと剥離し、別の半導体チップと交換してワイヤーボン
ディングを行い、試験して良品であることを確認し、次
に、半導体チップを含む両面接着テープ片を封止樹脂に
より被覆し、プレベークした後、ボンディングパッド領
域を樹脂封止して一体化することを特徴として半導体チ
ップを装着することにより解決することができる。
プの装着を行なうステージよりも大きな相似形の面積に
打抜き成形した耐熱性を有する両面接着テープ片を用
い、このテープ片の中央に半導体チップを接着し、次
に、このテープ片の裏面を回路基板上に設けてあるステ
ージの中央に位置合わせし回路基板と密着させて固定
し、次に、半導体チップの周辺のパッドと回路基板上に
設けてあるボンディングパッドとをワイヤボンディング
し、次に、半導体チップのテストを行ない、半導体チッ
プが不良である場合は半導体チップを両面接着テープ片
ごと剥離し、別の半導体チップと交換してワイヤーボン
ディングを行い、試験して良品であることを確認し、次
に、半導体チップを含む両面接着テープ片を封止樹脂に
より被覆し、プレベークした後、ボンディングパッド領
域を樹脂封止して一体化することを特徴として半導体チ
ップを装着することにより解決することができる。
【００１３】
【作用】本発明は試験の結果、不良と判った半導体チッ
プの交換を容易にするために、耐熱性の優れた材料より
なる両面接着テープ片を用い、半導体チップを装着した
このテープ片を回路基板上の半導体チップ搭載位置に接
着するものである。
プの交換を容易にするために、耐熱性の優れた材料より
なる両面接着テープ片を用い、半導体チップを装着した
このテープ片を回路基板上の半導体チップ搭載位置に接
着するものである。
【００１４】こゝで、テープ片としては図１（Ａ）に示
すようにエポキシ樹脂に銀（Ag) 粉を混ぜて熱伝導性を
向上してある樹脂を芯材とする両面接着テープ片９を使
用したが、ポリイミドを芯材とする両面接着テープ片９
を用いてもよい。
すようにエポキシ樹脂に銀（Ag) 粉を混ぜて熱伝導性を
向上してある樹脂を芯材とする両面接着テープ片９を使
用したが、ポリイミドを芯材とする両面接着テープ片９
を用いてもよい。
【００１５】そして、このテープ片９は半導体チップの
装着を行なうステージ２と相似形で且つ一回り大きな面
積に打抜き成形してあるもので、使用に当たっては上側
の離型剤の付いたポリエチレンテレフタレート( 略称Ｐ
ＥＴ）膜10を剥離し、両面接着テープ片９の中央に半導
体チップ４を接着し、（以上同図Ｂ）次に、下側のＰＥ
Ｔ膜11を剥離して基板１の上のステージ２に位置合わせ
し、回路基板１と密着させるものである。（以上同図
Ｃ） 次に、半導体チップ４のパッドと回路基板１の上にパタ
ーン形成されているボンディングパッド３とをボンディ
ングワイヤ６で結んで試験を行い、半導体チップ４が不
良である場合は、両面接着テープ片９ごとステージ２か
ら剥離し、新たな半導体チップ４を接着してある両面接
着テープ片９と交換するものである。（以上同図Ｄ） 次に、本発明の特徴は封止樹脂の高さをなるべく低くす
るもので、その方法としては先ず、半導体チップ４があ
る両面テープ片９の領域に樹脂を滴下して後、キュアを
行なって樹脂13で封止し、（以上同図Ｅ）、次に、この
樹脂封止領域の外側のボンディングパッド３を含む領域
を樹脂14で封止することにより封止樹脂の高さを抑制す
るものである。
装着を行なうステージ２と相似形で且つ一回り大きな面
積に打抜き成形してあるもので、使用に当たっては上側
の離型剤の付いたポリエチレンテレフタレート( 略称Ｐ
ＥＴ）膜10を剥離し、両面接着テープ片９の中央に半導
体チップ４を接着し、（以上同図Ｂ）次に、下側のＰＥ
Ｔ膜11を剥離して基板１の上のステージ２に位置合わせ
し、回路基板１と密着させるものである。（以上同図
Ｃ） 次に、半導体チップ４のパッドと回路基板１の上にパタ
ーン形成されているボンディングパッド３とをボンディ
ングワイヤ６で結んで試験を行い、半導体チップ４が不
良である場合は、両面接着テープ片９ごとステージ２か
ら剥離し、新たな半導体チップ４を接着してある両面接
着テープ片９と交換するものである。（以上同図Ｄ） 次に、本発明の特徴は封止樹脂の高さをなるべく低くす
るもので、その方法としては先ず、半導体チップ４があ
る両面テープ片９の領域に樹脂を滴下して後、キュアを
行なって樹脂13で封止し、（以上同図Ｅ）、次に、この
樹脂封止領域の外側のボンディングパッド３を含む領域
を樹脂14で封止することにより封止樹脂の高さを抑制す
るものである。
【００１６】
【実施例】両面接着テープとしてエポキシ樹脂の中にAg
粉を含むものを芯材とするもの(品名TS-803, 巴川製紙)
を使用した。この芯材の厚さは20±５μm であり、こ
の表裏に離型剤をつけた厚さが38μm のＰＥＴ膜が添付
してある。
粉を含むものを芯材とするもの(品名TS-803, 巴川製紙)
を使用した。この芯材の厚さは20±５μm であり、こ
の表裏に離型剤をつけた厚さが38μm のＰＥＴ膜が添付
してある。
【００１７】さて、アルミナよりなる回路基板１の上に
はAg-Pd 導体ペーストの印刷と焼成を行なって電子回路
がパターン形成されているが、半導体チップを搭載する
ステージ２は15 mm 角の大きさに、また、ボンディング
パッド３は500 ×200 μm の大きさでそれぞれ30μm の
厚さでパターン形成してある。
はAg-Pd 導体ペーストの印刷と焼成を行なって電子回路
がパターン形成されているが、半導体チップを搭載する
ステージ２は15 mm 角の大きさに、また、ボンディング
パッド３は500 ×200 μm の大きさでそれぞれ30μm の
厚さでパターン形成してある。
【００１８】先ず、両面接着テープを18 mm 角に打抜き
成形して両面接着テープ片９を作り、（以上図１Ａ）、
次に、表面のＰＥＴ膜10を剥離し、この中央に半導体チ
ップ４を接着し、（以上同図Ｂ）、次に裏面のＰＥＴ膜
11を剥がし、回路基板１の上にパターン形成してあるス
テージ２に位置合わせて接着した。（以上同図Ｃ） 次に、半導体チップ４の周辺にあるパッドと回路基板１
の上にパターン形成してあるボンディングパッド３とを
径25μm の金（Au) 線を用いてワイヤボンディングし、
ＩＣテスタを用いて試験を行い、半導体チップ４が良品
であることを確かめた。
成形して両面接着テープ片９を作り、（以上図１Ａ）、
次に、表面のＰＥＴ膜10を剥離し、この中央に半導体チ
ップ４を接着し、（以上同図Ｂ）、次に裏面のＰＥＴ膜
11を剥がし、回路基板１の上にパターン形成してあるス
テージ２に位置合わせて接着した。（以上同図Ｃ） 次に、半導体チップ４の周辺にあるパッドと回路基板１
の上にパターン形成してあるボンディングパッド３とを
径25μm の金（Au) 線を用いてワイヤボンディングし、
ＩＣテスタを用いて試験を行い、半導体チップ４が良品
であることを確かめた。
【００１９】こゝで、半導体チップ４が不良品である場
合は両面接着テープ片９ごと剥がして装着をやり直す
が、両面接着テープ片９は熱処理を加えていないので剥
離は容易である。
合は両面接着テープ片９ごと剥がして装着をやり直す
が、両面接着テープ片９は熱処理を加えていないので剥
離は容易である。
【００２０】次に、従来と同様にディスペンサを使用し
てエポキシ液を滴下するが、本発明に係る方法としては
滴下する場所は両面接着テープ片９の領域とし、滴下後
に100 ℃で加熱すると、両面接着テープ片９と樹脂13と
は半硬化の状態となるが、この状態で半導体チップ４の
上での樹脂13の最高高さは250 μm であった。
てエポキシ液を滴下するが、本発明に係る方法としては
滴下する場所は両面接着テープ片９の領域とし、滴下後
に100 ℃で加熱すると、両面接着テープ片９と樹脂13と
は半硬化の状態となるが、この状態で半導体チップ４の
上での樹脂13の最高高さは250 μm であった。
【００２１】なお、この状態ではボンディングワイヤ６
とボンディングパッド３は露出しており、これを覆うた
めに半導体チップ４の周辺部に樹脂14を滴下し、乾燥さ
せた後、150 ℃で加熱して硬化させたが、この処理によ
る樹脂厚の増加は150 μm に止まった。つまり、半導体
チップ４の上の樹脂厚の最高値は400 μm となったが、
一方、図３に示す従来の封止法を使用する場合、半導体
チップ４の上の樹脂厚は少なくとも600 μm は必要であ
り、本発明の分割封止法の使用により少なくとも樹脂厚
を200 μm 減少させることができた。
とボンディングパッド３は露出しており、これを覆うた
めに半導体チップ４の周辺部に樹脂14を滴下し、乾燥さ
せた後、150 ℃で加熱して硬化させたが、この処理によ
る樹脂厚の増加は150 μm に止まった。つまり、半導体
チップ４の上の樹脂厚の最高値は400 μm となったが、
一方、図３に示す従来の封止法を使用する場合、半導体
チップ４の上の樹脂厚は少なくとも600 μm は必要であ
り、本発明の分割封止法の使用により少なくとも樹脂厚
を200 μm 減少させることができた。
【００２２】
【発明の効果】本発明に係る両面接着テープ片の使用に
より製造工程中における半導体チップの交換が容易にな
り、また、樹脂封止を行なう樹脂厚の減少が可能とな
る。
より製造工程中における半導体チップの交換が容易にな
り、また、樹脂封止を行なう樹脂厚の減少が可能とな
る。
【図１】 本発明の実施方法を示す断面図である。
【図２】 半導体チップの装着状態を示す断面図であ
る。
る。
【図３】 従来の樹脂封止状態を示す断面図である。
１ 回路基板 ２ ステージ ３ ボンディングパッド ４ 半導体チップ ６ ボンディングワイヤ ９ 両面接着テープ片 13，14 樹脂
Claims (1)
- 【請求項１】 半導体チップ（４）の装着を行なうステ
ージ（２）よりも大きな形状に打抜き成形した耐熱性を
有する両面接着テープ片（９）を用い、該テープ片
（９）の中央に半導体チップ（４）を接着し、 次に、該テープ片（９）の裏面を回路基板（１）の上に
設けてあるステージ（２）の中央に位置合わせして回路
基板（１）と密着固定し、 次に、半導体チップ（４）のパッドと回路基板（１）の
上に設けてあるボンディングパッド（３）とをワイヤボ
ンディングし、 次に、半導体チップ（４）の試験を行ない、該半導体チ
ップ（４）が不良である場合は該半導体チップ（４）を
両面接着テープ片（９）ごと剥離し、別の半導体チップ
（４）と交換してワイヤーボンディングを行い、試験し
て良品であることを確認し、 次に、半導体チップ（４）を含む両面接着テープ片
（９）の領域に樹脂（13）を被覆して加熱し半硬化させ
た後、ボンディングパッド領域に樹脂（14）を被覆して
一体化し、加熱して硬化させることを特徴とする半導体
チップの装着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4758094A JPH07263470A (ja) | 1994-03-18 | 1994-03-18 | 半導体チップの装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4758094A JPH07263470A (ja) | 1994-03-18 | 1994-03-18 | 半導体チップの装着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263470A true JPH07263470A (ja) | 1995-10-13 |
Family
ID=12779196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4758094A Withdrawn JPH07263470A (ja) | 1994-03-18 | 1994-03-18 | 半導体チップの装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07263470A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340837B1 (en) | 1998-08-31 | 2002-01-22 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| CN112151389A (zh) * | 2019-06-26 | 2020-12-29 | 方乔颖 | 薄膜封装卡的制造方法及其薄膜封装卡 |
-
1994
- 1994-03-18 JP JP4758094A patent/JPH07263470A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340837B1 (en) | 1998-08-31 | 2002-01-22 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| US6441400B1 (en) | 1998-08-31 | 2002-08-27 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| US6476479B2 (en) | 1998-08-31 | 2002-11-05 | Hitachi, Ltd. | Semiconductor device and method of fabricating the same |
| CN112151389A (zh) * | 2019-06-26 | 2020-12-29 | 方乔颖 | 薄膜封装卡的制造方法及其薄膜封装卡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| US6740545B2 (en) | Adhesion enhanced semiconductor die for mold compound packaging | |
| JP2899958B2 (ja) | エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ | |
| US6389689B2 (en) | Method of fabricating semiconductor package | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| JP2003234359A (ja) | 半導体装置の製造方法 | |
| JPH06236946A (ja) | ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス | |
| JP2003152002A (ja) | 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法 | |
| US5583372A (en) | Adhesion enhanced semiconductor die for mold compound packaging | |
| JP2005277356A (ja) | 回路装置 | |
| KR100924554B1 (ko) | 플립 칩 패키지 및 이의 제조 방법 | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
| TW200300286A (en) | Package enclosing multiple packaged chips | |
| JPH07263470A (ja) | 半導体チップの装着方法 | |
| US20080308915A1 (en) | Chip package | |
| KR0131392B1 (ko) | 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조 | |
| JPH10284648A (ja) | 半導体装置 | |
| JP2005101312A (ja) | 半導体装置の製造方法 | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| KR100369397B1 (ko) | 가요성회로기판을이용한볼그리드어레이반도체패키지 | |
| JPH02146758A (ja) | 樹脂封止型半導体装置 | |
| JP3222290B2 (ja) | 半導体装置の装着方法 | |
| KR100337458B1 (ko) | 반도체패키지의 제조 방법 | |
| JP2001015647A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |