KR101814081B1 - 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법 - Google Patents

패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR101814081B1
KR101814081B1 KR1020100090173A KR20100090173A KR101814081B1 KR 101814081 B1 KR101814081 B1 KR 101814081B1 KR 1020100090173 A KR1020100090173 A KR 1020100090173A KR 20100090173 A KR20100090173 A KR 20100090173A KR 101814081 B1 KR101814081 B1 KR 101814081B1
Authority
KR
South Korea
Prior art keywords
base
integrated circuit
circuit package
exposed
substrate
Prior art date
Application number
KR1020100090173A
Other languages
English (en)
Other versions
KR20110030366A (ko
Inventor
장기윤
지희조
조남주
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20110030366A publication Critical patent/KR20110030366A/ko
Application granted granted Critical
Publication of KR101814081B1 publication Critical patent/KR101814081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적회로 패키지 시스템의 제조 방법은, 버퍼층이 부착되어 있는 몰드 체이스를 구비하는 봉지 시스템을 제공하는 단계와; 베이스 기판을 제공하는 단계, 노출형 상호연결부 의 일부분 상에 버퍼층이 부착되도록 노출형 상호연결부를 상기 베이스 기판에 연결하는 단계, 베이스 부품을 베이스 기판 위에 실장하는 단계, 및 봉지 시스템으로 상기 베이스 기판과 노출형 상호연결부 위에 베이스 봉지재를 형성하는 단계를 포함하는, 베이스 집적회로 패키지를 형성하는 단계와; 상기 베이스 봉지재로부터 상기 노출형 상호연결부의 일부분을 노출시키되, 노출형 상호연결부가 제거되는 버퍼층의 특징을 구비하도록 봉지 시스템을 제거하는 단계를 포함한다.

Description

패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH PACKAGE-ON-PACKAGE AND METHOD OF MANUFACTURE THEREOF}
본 발명은 일반적으로 집적회로 패키지 시스템에 관한 것으로, 보다 상세하게는 패키지-온-패키지를 구비하는 집적회로 패키지 시스템에 관한 것이다.
컴퓨터 산업이 중요하게 여기면서 지속적으로 추구하는 목표는 고성능화, 저렴한 가격, 부품의 소형화 그리고 집적회로(IC)의 실장 밀도를 크게 하는 것이다. 차세대 IC 제품들이 출시됨에 따라, 기술의 진보에 의해 제품을 생산하는 데에 필요한 IC 디바이스들의 수량이 감소하는 경향이 있다. 이와 동시에, 이들 IC 제품들의 기능은 향상되고 있다. 예를 들면, 지난 세대 제품의 기능과 동일한 기능을 갖는 제품을 생산하는 데에 필요한 부품 수량은 평균적으로 약 10% 감소하였다.
반도체 패키지 구조물들은 꾸준히 소형화 및 박육화되고 있다. 이는 반도체 패키지 내의 부품 밀도를 증가시키고 패키지가 사용되는 IC 제품의 크기가 작아지는 것으로 귀결된다. 이러한 개발 트렌드는 전자 장치 설계자와 제조업자들에게 지속적으로 제품 성능을 향상시키는 동시에 제품 크기와 두께를 줄이고 가격을 낮출 것을 요구한다.
이러한 소형화에 대해 증가하는 요구는, 예를 들어 휴대폰, 핸드-프리 휴대폰 헤드셋, PDA, 캠코더, 노트복 퍼스널 컴퓨터 등 휴대용 정보통신기기에 특히 적용된다. 이들 모든 기기들은 휴대성을 개선하기 위해 계속적으로 소형화 및 박육화되고 있다. 이에 따라, 이들 기기에 통합되어 있는 대형 IC(LSI) 패키지와 이들 패키지를 격납하고 보호하는 패키지 장치는 소형화 및 박육화되어야 한다.
IC 패키징에 있어서, 부품 크기의 감소 외에도, 표면 실장 기술(SMT: surface mount technology)은, 부품 수는 줄었음에도 불구하고 단일 기판(일례로 인쇄회로기판(PCB)) 상의 반도체 칩 밀도를 증가시킨다는 것이 입증되었다. SMT 공법을 사용하는 경우에는 기판에 관통-홀이 없어도 된다. 그 대신, 패키지 리드가 기판 표면에 직접 납땜된다. 이에 따라 디자인과 폼 팩터가 더욱 컴팩트해지고, IC 밀도와 성능이 상당히 증가하게 된다. 그러나, 크기가 감소됨에도 불구하고, IC 밀도는 기판 상에 칩을 실장할 수 있는 공간 또는 "부동산"(real estate)에 의한 제한을 받는다.
IC 밀도를 추가적으로 증가시킬 수 있는 하나의 방법은 수직방향으로 반도체 칩을 적층하는 것이다. PCB 또는 다른 기판 상에 매우 작은 표면적 또는 "풋 프린트"가 있는 경우, 이러한 방식에 따라 단일 패키지 내에 다중 스택 칩이 조합될 수 있다. IC 부품들을 수직으로 적층하는 이러한 솔루션은 패키지 전체를 서로에 대해 적층하는 것까지 확장되었다. 반도체 장치의 가격 다운, 고성능, 소형화 및 패키지 밀도의 증가에 대한 요구가 증가함에 따라, 패키지-온-패키지(PoP) 장치의 인기는 지속적으로 증가하고 있다. PoP 솔루션의 지속적인 실질적 개선 사항은 이들 요구들을 만족시키는 데에 필수이다.
유감스럽게도, 현재의 PoP 패킹 기술은 기존 다이 및 패키지 장치들을 용이하게 통합시켜서 활용할 수 있어야 한다는 것에 제한을 받는다. 또한, PoP 패킹 기술은 PoP 패키지의 기능과 성능이 향상됨에 따라 점점 복잡해지기 때문에, PoP 패키지 내에 수용되어야 하는 필요한 입/출력(I/O) 접속부의 수를 필연적으로 증가시켜야 하는 기술 개발에 의해서도 제한을 받는다.
이에 따라, 기존의 그리고 점점 복잡해지고 있는 다이 및 패키지 장치를 통합할 때, 더 소형이고, 더 얇고, 더 가볍고, 저렴한 집적회로 PoP 시스템을 포함하는 집적회로 패키지 시스템에 대한 수요는 여전히 잔존하고 있다. 집적도의 개선과 가격 절감에 대한 수요가 지속적으로 증가하는 것에 비추어 볼 때, 이들 문제점에 대한 해결책을 찾는 것이 매우 중요해지고 있다. 지속적으로 증가하는 시장 경쟁의 압박, 증가하는 고객들의 기대감 및 시장에 차별화된 제품을 출시할 수 있는 기회가 감소한다는 점을 고려하면, 이들 문제점들에 대한 해법을 찾는 것이 매우 중요하다. 또한, 비용 절감, 생산기간 단축, 능률 및 성능 향상, 경쟁 압박의 충족에 대한 요구는 이들 문제점들에 대한 해답을 찾는 것에 대한 긴급성을 더한다.
이들 문제점들에 대한 해결책은 오랜 기간 동안 탐구되어 왔지만, 본 발명 이전의 개발들은 이러한 해결책을 교시하거나 제공하지 못했으며, 이에 따라 당 업계에서는 이들 문제점에 대한 해결책이 도출되지 못했다.
본 발명은, 버퍼층이 부착되어 있는 몰드 체이스를 구비하는 봉지 시스템을 제공하는 단계와; 베이스 기판을 제공하는 단계, 노출형 상호연결부의 일부분에 버퍼층이 부착되도록 노출형 상호연결부를 상기 베이스 기판에 연결하는 단계, 베이스 부품을 베이스 기판 위에 실장하는 단계, 및 봉지 시스템을 사용하여, 상기 베이스 기판과 상기 노출형 상호연결부 위에 베이스 봉지재를 형성하는 단계를 포함하는, 베이스 집적회로 패키지를 형성하는 단계와; 상기 베이스 봉지재로부터 상기 노출형 상호연결부의 일부분을 노출시키되, 노출형 상호연결부가 제거되는 버퍼층의 형상에 상응하는 압인 표면(imprinted surface)의 특징(characteristics)을 구비하도록 봉지 시스템을 제거하는 단계를 포함하는, 집적회로 패키지 시스템 제조 방법을 제공한다.
본 발명은, 집적회로 패키지 시스템으로서, 베이스 집적회로 패키지를 포함하고, 상기 베이스 집적회로 패키지는, 베이스 기판과, 상기 베이스 기판에 연결되어 있는 노출형 상호연결부와, 상기 베이스 기판 위에 위치하는 베이스 부품, 및 몰드 체이스 및 그 몰드 체이스에 부착되어 있는 버퍼층을 구비하는 봉지 시스템에 의해 형성되는 압인 표면의 특징을 구비하는 베이스 봉지재를 포함하고, 상기 노출형 상호연결부는 제거되는 버퍼층의 형상에 상응하는 압인 표면의 특징을 갖는 것을 특징으로 하는 집적회로 패키지 시스템을 제공한다.
본 발명의 어느 실시형태는 전술한 단계 또는 요소들에 추가되거나 또는 이들을 대체하는 선택적 측면들을 구비한다. 첨부된 도면들을 참조하여 발명의 상세한 설명을 읽음으로써, 통상의 기술자들에게 본 발명의 단계 또는 요소들이 명확해질 것이다.
본 발명에 의한 방법과 장치는 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정확하고 효과적이며, 기존 기법들에 용이하면서도 효율적이고 또한 경제적으로 제조할 수 있도록 적용되어 실시될 수 있다.
본 발명의 다른 중요한 측면은 비용 절감, 시스템 간소화 및 성능 향상이라는 역사적 경향에 이바지하고 중요한 지지를 한다는 것이다.
결과적으로, 이러한 본 발명의 중요한 측면들은 기술의 단계를 적어도 다음 레벨로 상승시킨다는 것이다.
도 1은 본 발명의 제1 실시형태로, 도 3에서 라인 1-1을 따르는, 집적회로 패키지 시스템의 단면도이다.
도 2는 본 발명의 제2 실시형태로, 도 1의 집적회로 패키지 시스템과 유사한 집적회로 패키지 시스템의 단면도이다.
도 3은 봉지 시스템을 구비하지 않은 집적회로 패키지 시스템의 평면도이다.
도 4는 본 발명의 제3 실시형태로, 도 5에서 라인 4-4를 따르는, 집적회로 패키지 시스템의 단면도이다.
도 5는 스택 집적회로 패키지를 구비하지 않은 집적회로 패키지 시스템의 평면도이다.
도 6은 본 발명의 제4 실시형태로, 도 8에서 라인 6-6을 따르는, 집적회로 패키지 시스템의 단면도이다.
도 7은 본 발명의 제5 실시형태로, 도 6의 집적회로 패키지 시스템과 유사한 집적회로 패키지 시스템의 단면도이다.
도 8은 스택 집적회로 패키지를 구비하지 않은 집적회로 패키지 시스템의 평면도이다.
도 9는 본 발명의 또 다른 실시형태로, 집적회로 패키지 시스템 제조 방법의 흐름도이다.
이하에서, 통상의 기술자들이 본 발명을 사용하고 실시할 수 있도록 많은 실시형태들을 상세하게 기재하였다. 본 명세서의 기재를 기초로 하는 다른 실시형태들이 있을 수 있으며, 본 발명의 범위를 일탈하지 않으면서도 시스템, 공정 또는 기구적 변경이 이루어질 수 있다는 점을 이해해야 한다.
이하에서, 본 발명의 완전한 이해를 위해 많은 특정 사항들이 기재되어 있다. 그러나, 이러한 상세한 특정 기재 사항이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 회로, 시스템 구성 및 공정 단계들을 상세하게 기재하지 않았다.
본 발명 시스템의 실시형태들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니고, 특히 표현을 명료하게 할 목적으로 일부 치수들이 도면 내에서 과장되게 표현되어 있다. 마찬가지로, 도면 내의 방향들은 기재의 용이를 위해 일반적으로 유사한 방향을 나타내지만, 도면의 이러한 도시는 임의적인 것이다. 일반적으로 본 발명은 임의의 방향에서 실시될 수 있다.
또한, 공통되는 기술적 특징을 가지는 실시형태들이 복수로 기재된 경우, 설명, 기재 및 이해의 용이와 명료함을 위해, 모든 도면에서 동일한 구성요소에 대해서는 동일한 도면부호를 사용하였다. 실시형태들에 대해서는 설명의 편의를 위해 제1 실시형태, 제2 실시형태 등으로 번호가 매겨져 있지만, 이것이 본 발명에 어떠한 한정이나 중요도를 부과하기 위한 목적은 아니다.
설명을 목적으로, 본 명세서에서는 그 방향과는 무관하게, "수평"이라는 용어를 사용하여 기판의 표면 또는 기판의 평면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평 방향과 직교하는 방향을 나타낸다. "위에"(above), "아래에"(below), "하단"(bottom), "상단"(top), "사이드"(side)("측면"으로도 사용), "높은"(higher), "낮은"(lower), "위"(upper), "위에"(over) 및 "아래"(under)와 같은 용어들은 수평면과 관련되어 규정된다. 본 명세서에 사용되고 있는 "상에"(on)란 용어는 구성요소들이 직접 접촉하고 있음을 의미한다.
본 명세서에 사용되고 있는 "공정"(processing)이란 용어는, 전술한 구조물들을 형성하는 데에 필요로 하는 재료 또는 포토레지스트의 적층, 패터닝, 노출, 현상, 에칭, 세척 및/또는 상기 재료 또는 포토레지스트의 제거를 포함한다.
도 1을 참조하면, 도 1에는 본 발명의 일 실시예로, 도 3의 집적회로 패키지 시스템(100)에서 라인 1-1을 따르는 집적회로 패키지 시스템(100)의 단면이 도시되어 있다. 집적회로 패키지 시스템(100)은 베이스 집적회로 패키지(102)를 포함할 수 있다.
베이스 집적회로 패키지(102)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 베이스 기판(104)을 포함할 수 있다. 베이스 기판(104)에 전기적 연결을 제공하기 위해, 상기 베이스 기판(104)은 전기 콘택 또는 콘택 패드와 같은 베이스 기판 패드(106)를 포함할 수 있다. 상기 베이스 기판 패드(106)의 평면 크기는 임의로 정해질 수 있다.
베이스 집적회로 패키지(102)를 외부 시스템과 전기적으로 연결하기 위해, 그 베이스 집적회로 패키지(102)는 솔더 볼 또는 솔더 범프와 같은 외부 상호연결부(108)를 포함할 수 있다. 상기 외부 상호연결부(external interconnect)(108)는 베이스 기판 패드(106)에 부착될 수 있다. 상기 외부 상호연결부(108)는 상기 베이스 기판(104)의 하단 아래에 부착될 수 있다.
베이스 집적회로 패키지(102)는 노출형 솔더-온-패드(eSOP), 오목한 eSOP, 솔더 볼 또는 솔더 범프와 같은 노출형 상호연결부(exposed interconnect)(110)를 포함할 수 있다. 노출형 상호연결부(110)는 상기 베이스 기판 패드(106) 상에 부착되거나, 베이스 기판 패드(106)에 연결될 수 있다. 노출형 상호연결부(110)는 상기 베이스 기판(104) 상에 부착되거나, 베이스 기판(104)에 연결될 수 있다.
베이스 집적회로 패키지(102)는 와이어본딩된 집적회로, 플립칩 또는 베어 다이와 같은 베이스 부품(base component)(112)을 포함할 수 있다. 상기 베이스 부품(112)은 활성 회로를 포함하는 활성 사이드와 같은 베이스 부품 활성 사이드(active side)(114)를 포함할 수 있다. 상기 베이스 부품(112)은, 상기 베이스 부품 활성 사이드(114) 위에, 백사이드와 같은 베이스 부품 불활성 사이드(116)를 포함할 수 있다.
노출형 상호연결부(110)는, 베이스 집적회로 패키지(102)의 둘레를 따라 면적형 어레이(area array)로, 인접 베이스 부품(112)에 부착되거나 연결될 수 있다. 베이스 집적회로 패키지(102)는 임의의 수량의 부품을 포함할 수 있다. 일례로, (도시되지 않은) 다른 부품이 상기 베이스 부품(112) 위에 실장되거나 적층될 수 있다.
베이스 부품 활성 사이드(114)는 베이스 기판(104)의 상단에서 베이스 기판 패드(106) 위에 실장될 수 있다. 베이스 집적회로 패키지(102)는, 상기 베이스 부품 활성 사이드(114)와 베이스 기판 패드(106)를 연결하는 솔더 볼 또는 솔더 범프와 같은 부품-대-기판 상호연결부(118)를 포함할 수 있다. 베이스 집적회로 패키지(102)는, 상기 베이스 기판(104)과 베이스 부품(112) 사이의 공간에 도포되어 있는 레진 언더필과 같은 언더필(120)을 포함할 수 있다.
베이스 집적회로 패키지(102)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 베이스 봉지재(122)를 포함할 수 있다. 베이스 봉지재는 베이스 기판(104), 노출형 상호연결부(110) 및 베이스 부품(112) 위에 형성되어 있다. 베이스 봉지재(122)에는 리세스(124)가 형성되어 있을 수 있다.
베이스 봉지재(122)는 리세스(124) 내에 리세스 측벽(126)을 포함할 수 있다. 상기 리세스(124) 내에서, 노출형 상호연결부(110)의 일부분이 베이스 봉지재(122)로부터 노출될 수 있다. 상기 베이스 봉지재(122)는 또 다른 리세스(124)를 포함할 수 있으며, 그 리세스 내에는 또 다른 노출형 상호연결부(110)가 있을 수 있다. 리세스(124)는 노출형 상호연결부(110)의 크기와 거의 같거나 작은 크기의 평면 또는 개구부를 포함할 수 있다.
베이스 봉지재(122)는 상기 리세스(124) 상단부 위 그리고 베이스 부품(112) 위에 상단면(128)을 포함할 수 있다. 베이스 봉지재(122)는 리세스(124)의 상단부에서 상단면(128)까지 연장되어 있는 상향 테이퍼 측벽(130)을 포함할 수 있다.
집적회로 패키지 시스템(100)은 베이스 봉지재(122)를 형성하기 위해, 봉지 시스템(132)을 포함할 수 있다. 봉지 시스템(132)은 상단 몰드 체이스, 상단 게이트 몰드 체이스 또는 측면 게이트 몰드 체이스와 같은 몰드 체이스(134)를 포함할 수 있다. 몰드 체이스(134)는 베이스 집적회로 패키지(102)에 고정(secure), 체결(engage) 또는 접합(join)될 수 있다.
몰드 체이스(134)는 몰드 체이스(134)의 제1 하단면(138)에서부터 테이퍼지며 연장하는 돌출부(136)를 포함할 수 있다. 몰드 체이스(134)는 베이스 집적회로 패키지(102)의 둘레를 따라 면적형 어레이 리세스(124)를 형성하기 위해, 면적형 어레이 돌출부(136)를 포함할 수 있다. 몰드 체이스(134)는 상기 제1 하단면(138)에서부터 하향 연장하는 돌출부 측벽(140)을 포함할 수 있다. 상기 돌출부(136)는 정사각, 원, 육각 또는 다른 임의의 형상을 포함하는 평면 형태로 형성될 수 있다.
몰드 체이스(134)는 캐비티(142)를 포함할 수 있다. 캐비티(142)는 상기 몰드 체이스(134)의 중앙에 위치하거나 몰드 체이스(134)에 인접하여 위치할 수 있다. 몰드 체이스(134)는 그 몰드 체이스(134)의 제1 하단면(138)에서부터 제2 하단면(146)까지 상향 연장되어 있는 캐비티 측벽(144)을 포함할 수 있다. 돌출부 측벽(140) 또는 캐비티 측벽(144)은 경사지거나 테이퍼 형태로 형성되어서, 상기 봉지 시스템(132)이 상기 베이스 집적회로 패키지(102)로부터 용이하게 해제되거나 릴리스되도록 한다.
봉지 시스템(132)은, 상기 몰드 체이스(134)와 베이스 집적회로 패키지(102) 사이에 마련되거나 부착되는 필름, 필름 어시스트 몰드(FAM: film assist mold) 또는 연질 재료와 같은 버퍼층(148)을 포함할 수 있다. 상기 버퍼층(148)은 상기 노출형 상호연결부(110)의 상단면 상에 부착되거나 상단면과 접촉할 수 있다. 상기 버퍼층(148)은, 상기 베이스 집적회로 패키지(102)를 봉지하는 공정 중에, 몰드 체이스(134)가 하향 압박될 때 발생하는 기계적 응력을 흡수하도록 제공된다. 상기 버퍼층(148)은 노출형 상호연결부(110)의 불규칙한 스탠드오프 높이를 보상하기 위해서도 제공된다.
노출형 상호연결부(110)는 형성되어 있는 바와 같이 실질적으로 동일한 형태일 수 있다. 노출형 상호연결부(110)는 제거된 버퍼층(148)의 특징을 구비할 수 있다. 노출형 상호연결부(110)는 버퍼층(148)에 의해 보호되거나 손상되지 않을 수 있다.
봉지 시스템(132)이 제공되어 캐비티(142) 내에서 베이스 기판(104), 베이스 부품(112) 및 노출형 상호연결부(110)의 일부분을 커버하는 베이스 봉지재(122)를 형성할 수 있다. 베이스 봉지재(122)는 봉지 시스템(132)에 의해 형성되는 특징을 포함할 수 있다. 봉지 시스템(132)에 의해 형성되는 특징은 베이스 봉지재(122) 표면에 형성되는 트레드 또는 자국(imprint)과 같은 물리적 피쳐를 포함할 수 있다.
베이스 집적회로 패키지(102)를 봉지하는 공정 중에, 노출형 상호연결부(110)의 상단부가 베이스 봉지재(122)로부터 노출되도록, 돌출부(136)와 버퍼층(148)이 제공될 수 있다. 봉지 공정이 끝날 쯤에, 봉지 시스템(132)은 베이스 집적회로 패키지(102)로부터 해체(disengage)될 수 있다.
리세스(124)는, 베이스 집적회로 패키지(102)로부터 분리된 봉지 시스템(132)의 특징을 구비하는 평면 형상일 수 있다. 리세스(124)의 평면 형상은 정사각형, 원형, 육각형 또는 다른 임의의 형상과 같은 돌출부(136)의 형상을 포함할 수 있다.
리세스(124)와 리세스 측벽(126)은 몰드 체이스(134) 또는 분리된 버퍼층(148)의 특징을 포함하는 것이 바람직하다. 리세스(124)는 상기 버퍼층(148)의 일부분을 압축하는 것에 기인하는 불규칙한 면 또는 불룩한 면(bulging surface)을 포함할 수 있다. 불규칙한 면 또는 불룩한 면은 버퍼층(148)과 정합될 수 있다. 예를 들면, 리세스(124)의 가장자리, 사이드 또는 내부 표면은 부분적으로 오목한 형상일 수 있다.
베이스 집적회로 패키지(102)와 추가의 부품이나 패키지 사이를 연결하기 위해 일부가 노출되어 있는 노출형 상호연결부(110)에 의해, 베이스 집적회로 패키지(102) 위에 추가의 부품이나 패키지가 실장 또는 적층되도록, 베이스 집적회로 패키지(102)가 제공될 수 있다. 집적회로 패키지 시스템(100)은, 베이스 집적회로 패키지(102)의 개별 유닛을 제작하기 위한 절단 공정(singulation phase)을 포함할 수 있다.
본 발명에 의하면, 다른 패키징 시스템에 비해 몰드 체이스 툴링 비용이 저렴하고 몰드 체이스 설계를 더욱 쉽게 할 수 있음이 입증되었다. 봉지 시스템(132)은 필름(FAM) 또는 탄성체(elastomer)와 같은 몰드 체이스(134) 및 버퍼층(148)을 포함할 수 있다. 상기 버퍼층(148)이 몰드 체이스(134)와 베이스 집적회로 패키지(102) 사이에 제공되어서, 간단하면서도 비용-효율적인 봉지 시스템(encapsulation system)을 제공할 수 있게 된다.
본 발명에 의하면, 노출형 상호연결부(110)의 원형을 유지할 수 있으며, 노출형 상호연결부(110)가 동일 평면에 위치하도록 한다는 것을 알 수 있었다. 버퍼층(148)이 노출형 상호연결부(110)의 상단면에 직접 접촉하고 있음으로써, 노출형 상호연결부(110)의 원형을 유지할 수 있으며, 노출형 상호연결부(110)가 동일 평면에 위치하도록 한다. 버퍼층(148)은 상기 노출형 상호연결부(110)의 불규칙한 스탠드오프 높이를 보상하고, 몰드 체이스(134) 상에 가해지는 압력에 의한 기계적 스트레스를 흡수할 수 있다.
본 발명은 상기 봉지 시스템(132)이 베이스 봉지재(122)로부터 용이하게 릴리스 또는 해제되도록 한다는 것을 알 수 있었다. 용이한 릴리스 또는 용이한 해제는 돌출부 측벽(140)으로 형성되는 리세스 측벽(126)에 의해 제공된다. 돌출부 측벽(140)은 봉지 시스템(132)의 릴리스 또는 해제가 용이하게 되도록 하기 위해, 경사지거나 테이퍼진 형태로 형성될 수 있다.
도 2를 참조하면, 도 2에는 본 발명의 제2 실시형태로, 도 1의 집적회로 패키지 시스템(100)과 유사한 집적회로 패키지 시스템(200)의 단면이 도시되어 있다. 집적회로 패키지 시스템(200)은 베이스 집적회로 패키지(102)를 포함할 수 있다.
집적회로 패키지 시스템(200)은 베이스 봉지재(122)를 형성하기 위한 봉지 시스템(202)을 포함할 수 있다. 봉지 시스템(202)은 상단 몰드 체이스, 상단 게이트 몰드 체이스 또는 측면 게이트 몰드 체이스와 같은 몰드 체이스(204)를 포함할 수 있다. 몰드 체이스(204)는 베이스 집적회로 패키지(102)에 고정, 체결 또는 접합될 수 있다.
몰드 체이스(204)는 탄성중합체, 실리콘 고무, 내열 플라스틱, 내열 고무, 폴리이미드 또는 불소화 수지, 탄성 소재 또는 연질 소재와 같은 버퍼층(206)을 포함할 수 있다. 버퍼층(206)은 몰드 체이스(204)의 제1 하단면(208)에 부착될 수 있다. 버퍼층(206)은 베이스 집적회로 패키지(102)의 둘레를 따라 면적형 어레이 리세스(124)를 형성하도록 제공될 수 있다. 버퍼층(206)은 상기 제1 하단면(208)에서부터 하향 연장하는 버퍼층 측벽(210)을 포함할 수 있다.
버퍼층(206)은 정사각형, 원형, 육각형 또는 다른 임의의 형상을 포함하는, 평면 형상으로 형성될 수 있다. 버퍼층(206)은 몰드 체이스(204)와 베이스 집적회로 패키지(102) 사이에 부착될 수 있다. 상기 버퍼층(206)은, 상기 베이스 집적회로 패키지(102)를 봉지하는 공정 중에, 몰드 체이스(204)를 하향 압박할 때에 발생하는 기계적 응력을 흡수하도록 제공된다. 상기 버퍼층(206)은 노출형 상호연결부(110)의 고르지 않은 스탠드오프 높이를 보상하기 위해서도 제공된다.
몰드 체이스(204)는 캐비티(212)를 포함할 수 있다. 캐비티(212)는 상기 몰드 체이스(204)의 중앙에 위치하거나 몰드 체이스(204)에 인접하여 위치할 수 있다. 몰드 체이스(204)는 그 몰드 체이스(134)의 제1 하단면(208)에서부터 제2 하단면(216)까지 상향 연장되어 있는 캐비티 측벽(214)을 포함할 수 있다. 버퍼층 측벽(210) 또는 캐비티 측벽(214)은 경사지거나 테이퍼 형태로 형성되어서, 상기 봉지 시스템(202)이 상기 베이스 집적회로 패키지(102)로부터 용이하게 해제되거나 릴리스되도록 한다.
봉지 시스템(202)은 캐비티(212) 내에서 베이스 기판(104), 베이스 부품(112) 및 노출형 상호연결부(110)의 일부분을 커버하는 베이스 봉지재(122)를 형성하도록 제공될 수 있다. 베이스 봉지재(122)는 봉지 시스템(202)에 의해 형성되는 특징을 포함할 수 있다. 봉지 시스템(202)에 의해 형성되는 특징은 베이스 봉지재(122) 표면에 형성되는 트레드(tread) 또는 자국(imprint)과 같은 물리적 특징(feature)을 포함할 수 있다.
베이스 집적회로 패키지(102)를 봉지하는 공정 중에, 노출형 상호연결부(110)의 상단부가 베이스 봉지재(122)로부터 노출되도록, 버퍼층(206)이 제공될 수 있다. 봉지 공정이 끝날 쯤에, 봉지 시스템(202)은 베이스 집적회로 패키지(102)로부터 해제될 수 있다.
리세스(124)는, 베이스 집적회로 패키지(102)로부터 분리된 봉지 시스템(202)의 특징을 구비하는 평면 형상일 수 있다. 리세스(124)의 평면 형상은 정사각형, 원형, 육각형 또는 다른 임의의 형상과 같은 버퍼층(206)의 형상을 포함할 수 있다.
베이스 집적회로 패키지(102) 위에는 추가의 부품이나 패키지가 적층되거나 실장될 수 있으며, 베이스 집적회로 패키지(102)와 상기 추가의 부품이나 패키지는 부분적으로 노출되어 있는 노출형 상호연결부(110)에 의해 연결된다. 집적회로 패키지 시스템(200)은 개별 유닛의 베이스 집적회로 패키지(102)를 제작하기 위한 절단 공정(singulation phase)을 포함할 수 있다.
도 3을 참조하면, 도 3에는 도 1의 봉지 시스템(132)을 구비하지 않는, 집적회로 패키지 시스템(100)의 평면이 도시되어 있다. 집적회로 패키지 시스템(100)은 도 1의 베이스 기판(104)의 상단에 연결되거나 부착된 노출형 상호연결부(110)를 포함할 수 있다. 노출형 상호연결부(110)는 베이스 집적회로 패키지(102)의 둘레를 따라 면적형 어레이로 형성될 수 있다.
집적회로 패키지 시스템(100)은 도 1의 베이스 기판(104), 노출형 상호연결부(110) 및 베이스 부품(112) 위에 형성되어 있는 베이스 봉지재(122)를 포함할 수 있다. 베이스 봉지재(122)는 리세스(124)를 포함할 수 있다. 베이스 봉지재(122)는 리세스(124)의 상단부 위에 그리고 베이스 부품(112) 위에 상단면(128)을 포함할 수 있다. 베이스 봉지재(122)는 리세스(124)의 상단에서부터 상면(128)까지 연장되어 있는 상부 테이퍼 측벽(130)을 포함할 수 있다.
도 4를 참조하면, 도 4에는 본 발명의 제3 실시형태로, 도 5에서 라인 4-4를 따르는, 집적회로 패키지 시스템(400)의 단면이 도시되어 있다. 집적회로 패키지 시스템(400)은 베이스 집적회로 패키지(402)를 포함할 수 있다.
베이스 집적회로 패키지(402)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 베이스 기판(404)을 포함할 수 있다. 베이스 기판(404)은 그 베이스 기판(404)에 전기적 연결을 제공하는, 전기 콘택 또는 콘택 패드와 같은 베이스 기판 패드(406)를 포함할 수 있다. 상기 베이스 기판 패드(406)의 평면 크기는 임의로 정해질 수 있다.
베이스 집적회로 패키지(402)는 외부 시스템과 전기적으로 연결하기 위한, 솔더 볼 또는 솔더 범프와 같은 외부 상호연결부(408)를 포함할 수 있다. 상기 외부 상호연결부(408)는 상기 베이스 기판 패드(406)에 부착될 수 있다. 외부 상호연결부(408)는 상기 베이스 기판(404) 하단 아래에 부착될 수 있다.
베이스 집적회로 패키지(402)는 노출형 솔더-온-패드(eSOP), 오목한 eSOP, 솔더 볼 또는 솔더 범프와 같은 노출형 상호연결부(410)를 포함할 수 있다. 노출형 상호연결부(410)는 상기 베이스 기판 패드(406) 상에 부착되거나, 베이스 기판 패드(406)에 연결될 수 있다. 노출형 상호연결부(410)는 상기 베이스 기판(404) 상에 부착되거나, 베이스 기판(404)에 연결될 수 있다.
베이스 집적회로 패키지(402)는 와이어본딩된 집적회로, 플립칩 또는 베어 다이와 같은 베이스 부품(412)을 포함할 수 있다. 상기 베이스 부품(412)은 활성 회로를 포함하는 활성 사이드와 같은 베이스 부품 활성 사이드(414)를 포함할 수 있다. 상기 베이스 부품(412)은, 상기 베이스 부품 활성 사이드(414) 위에, 백사이드와 같은 베이스 부품 불활성 사이드(416)를 포함할 수 있다.
노출형 상호연결부(410)는, 베이스 집적회로 패키지(402)의 둘레를 따라 면적 어레이 형태로, 인접 베이스 부품(412)에 부착되거나 연결될 수 있다. 베이스 집적회로 패키지(402)는 임의의 수량의 부품을 포함할 수 있다. 일례로, 상기 베이스 부품(412) 위에 (도시되지 않은) 다른 부품이 실장되거나 적층될 수 있다.
베이스 부품 활성 사이드(414)는 베이스 기판(404)의 상단에서 베이스 기판 패드(406) 위에 실장될 수 있다. 베이스 집적회로 패키지(402)는, 상기 베이스 부품 활성 사이드(414)와 베이스 기판 패드(406)를 연결하는 솔더 볼 또는 솔더 범프와 같은, 부품-기판 상호연결부(418)를 포함할 수 있다. 베이스 집적회로 패키지(402)는, 상기 베이스 기판(404)과 베이스 부품(412) 사이의 공간에 도포되어 있는 수지 언더필과 같은 언더필(420)을 포함할 수 있다.
베이스 집적회로 패키지(402)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 베이스 봉지재(422)를 포함할 수 있다. 베이스 봉지재는 베이스 기판(404), 노출형 상호연결부(410) 및 베이스 부품(412) 위에 형성되어 있다. 베이스 봉지재(422)를 형성하기 위해, 집적회로 패키지 시스템(400)은 도 1의 봉지 시스템(132)이나 도 2의 봉지 시스템(202)을 포함할 수 있다. 베이스 봉지재(422)는 리세스(424)를 포함할 수 있다.
베이스 봉지재(422)는 리세스(424) 내에 리세스 테이퍼 측벽(426)을 포함할 수 있다. 노출형 상호연결부(410)의 일부분은 상기 리세스(424) 내에서 베이스 봉지재(422)로부터 노출될 수 있다. 상기 베이스 봉지재(422)는 베이스 부품(412)을 부분적으로 노출시킬 수 있다. 상기 베이스 봉지재(422)는 상기 베이스 부품 불활성 사이드(416)를 노출시킬 수 있다. 상기 베이스 봉지재(422)의 평면은 상기 베이스 부품 불활성 사이드(416)와 동일 평면상에 위치할 수 있다.
집적회로 패키지 시스템(400)은 노출형 상호연결부(410)에 연결되거나 노출형 상호연결부(410) 상에 부착되어 있는, 솔더 볼 또는 솔더 범프와 같은 패키지-대-패키지 상호연결부(428)를 포함할 수 있다. 집적회로 패키지 시스템(400)은 스택 집적회로 패키지(432)를 포함할 수 있다.
스택 집적회로 패키지(432)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 스택 기판(434)을 포함할 수 있다. 스택 기판(434)은 그 스택 기판(434)에 전기적 연결을 제공하기 위해, 전기 콘택 또는 콘택 패드와 같은 스택 기판 패드(436)를 포함할 수 있다. 스택 기판 패드(436)의 평면 크기는 임의로 정해질 수 있다.
스택 집적회로 패키지(432)는 베이스 집적회로 패키지(402) 위에 실장될 수 있다. 패키지-대-패키지 상호연결부(428)는 스택 기판(434) 하단면의 스택 기판 패드(436)와 노출형 상호연결부(410)를 연결시킬 수 있다.
스택 집적회로 패키지(432)는 와이어본드 집적회로 또는 베어 다이와 같은 제1 스택 부품(438)을 포함할 수 있다. 제1 스택 부품(438)은 다이 부착제, 접착제 또는 언더필과 같은 제1 스택 부착층(440)에 의해 스택 기판(434) 위에 부착될 수 있다. 상기 제1 스택 부품(438)은, 본드 와이어 또는 전도성 와이어와 같은 제1 스택 상호연결부(442)에 의해 스택 기판(434)의 상단면에서 스택 기판 패드(436)에 연결될 수 있다.
스택 집적회로 패키지(432)는 다이 부착제, 접착제 또는 언더필과 같은 제2 스택 부착층(446)에 의해 상기 제1 스택 부품(438) 위에 부착되어 있는, 와이어본드 집적회로 또는 베어 다이와 같은 제2 스택 부품(444)을 포함할 수 있다. 제2 스택 부품(444)은 본드 와이어 또는 전도성 와이어와 같은 제2 스택 상호연결부(448)에 의해 스택 기판(434)의 상단면에서 스택 기판 패드(436)에 연결될 수 있다.
스택 집적회로 패키지(432)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 스택 봉지재(450)를 포함할 수 있다. 스택 봉지재(450)는 스택 기판(434), 제1 스택 부품(438), 제1 스택 상호연결부(442), 제2 스택 부품(444) 및 제2 스택 상호연결부(448) 위에 형성될 수 있다.
본 발명에 의하면, 휨이 작아진다는 것을 알 수 있었다. 노출형 상호연결부(110)의 일부분을 커버하는 베이스 봉지재(422)를 형성하도록, 봉지 시스템(132) 또는 봉지 시스템(202)이 제공될 수 있다. 스택 집적회로 패키지(432)는 베이스 집적회로 패키지(402) 위에 실장될 수 있다. 리플로우 공정 중에, 패키지-대-패키지 상호연결부(428)와 노출형 상호연결부(410)가 용융되어 또 다른 솔더 볼을 형성함으로써, 베이스 기판(404) 상에 응력을 발생시킬 수 있다. 베이스 봉지재(422)가 노출형 상호연결부(110)의 일부분을 덮고 있어, 베이스 집적회로 패키지(402)가 그러한 응력에 의한 충격을 견디도록 지지함으로써, 휨(warpage)이 감소되거나 휘지 않도록 하게 된다. 도 1의 버퍼층(148) 또는 도 2의 버퍼층(206)은 노출형 상호연결부(110)가 손상되는 것을 방지할 수 있다.
본 발명은 연결성(connectivity)을 개선할 수 있음을 알 수 있었다. 집적회로 패키지 시스템(400)은 소정의 볼 피치로 된 노출형 상호연결부(110)를 포함하여, 스택 집적회로 패키지(432)가 미세 볼 패드 피치를 구비하게 할 수 있다. 이에 따라 입/출력 수가 증가될 수 있다.
본 발명은 집적도(integration)를 개선할 수 있음을 알 수 있었다. 리세스(424) 내에 노출형 상호연결부(410)를 제공함으로써, 스택 집적회로 패키지(432)를 베이스 집적회로 패키지(402) 위에 실장할 때에, 집적회로 패키지 시스템(400)은 자기-정렬(self-alignment)될 수 있다. 또한, 집적회로 패키지 시스템(100)은 종래의 PoP-eSOP 패키지에 비해 솔더 브리지(solder bridge)를 예방할 수 있다.
도 5를 참조하면, 도 5에는 도 4의 스택 집적회로 패키지(432)가 구비되어 있지 않은, 집적회로 패키지 시스템(400)의 평면이 도시되어 있다. 집적회로 패키지 시스템(400)은 도 4의 베이스 기판(404)의 상단에 연결되거나, 베이스 기판(404) 상에 부착되어 있는 노출형 상호연결부(410)를 포함할 수 있다. 노출형 상호연결부(410)는 베이스 집적회로 패키지(402)의 둘레를 따라 면적 어레이 형태로 형성될 수 있다.
집적회로 패키지 시스템(400)은 도 4의 베이스 기판(404), 노출형 상호연결부(410) 및 베이스 부품(412) 위에 형성되어 있는 베이스 봉지재(422)를 포함할 수 있다. 베이스 봉지재(422)는 리세스(424)를 포함할 수 있다.
베이스 봉지재(422)는 리세스(424) 내에서 노출형 상호연결부(410)의 일부분을 노출시킬 수 있다. 집적회로 패키지 시스템(400)은 상기 베이스 봉지재(422)로부터 노출되어 있는 베이스 부품 불활성 사이드(416)를 포함할 수 있다.
도 6을 참조하면, 도 6에는 본 발명의 제4 실시형태로, 도 8에서 라인 6-6을 따르는, 집적회로 패키지 시스템(600)의 단면이 도시되어 있다. 집적회로 패키지 시스템(600)은 베이스 집적회로 패키지(602)를 포함할 수 있다. 베이스 집적회로 패키지(602)는 팬-인 PoP를 포함할 수 있다.
베이스 집적회로 패키지(602)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 베이스 기판(604)을 포함할 수 있다. 베이스 기판(604)은 그 베이스 기판(604)에 전기적 연결을 제공하는, 전기 콘택 또는 콘택 패드와 같은 베이스 기판 패드(606)를 포함할 수 있다. 상기 베이스 기판 패드(606)의 평면 크기는 임의로 정해질 수 있다.
베이스 집적회로 패키지(602)는 외부 시스템에 대한 전기적 연결을 제공하기 위해, 솔더 볼 또는 솔더 범프와 같은 외부 상호연결부(608)를 포함할 수 있다. 상기 외부 상호연결부(608)는 상기 베이스 기판 패드(606)에 부착될 수 있다. 외부 상호연결부(608)는 베이스 기판(604)의 하단 아래에 부착될 수 있다.
베이스 집적회로 패키지(602)는 와이어본드 집적회로, 플립칩 또는 베어 다이와 같은 베이스 부품(610)을 포함할 수 있다. 상기 베이스 부품(610)은 백사이드와 같은 베이스 부품 불활성 사이드(612)를 포함할 수 있다. 상기 베이스 부품(610)은 상기 베이스 부품 불활성 사이드(612) 위에, 활성 회로를 포함하는 활성 사이드와 같은 베이스 부품 활성 사이드(614)를 포함할 수 있다.
베이스 부품(610)은 다이 부착제, 접착제 또는 언더필과 같은 제1 베이스 부착층(616)에 의해 베이스 기판(604) 위에 부착될 수 있다. 상기 제1 베이스 부착층(616)은 상기 베이스 부품 불활성 사이드(612)와 상기 베이스 기판(604)의 상단면을 부착할 수 있다. 베이스 부품(610)은, 본드 와이어 또는 전도성 와이어와 같은 제1 베이스 상호연결부(618)에 의해 베이스 기판(604)에 연결될 수 있다. 상기 제1 베이스 상호연결부(618)는 상기 베이스 기판(604)의 상단부에서, 베이스 부품 활성 사이드(614)와 베이스 기판 패드(606)를 연결할 수 있다.
베이스 집적회로 패키지(602)는 인터포저 또는 내부 스태킹 모듈(ISM: internal stacking module)과 같은 인터페이스 모듈(620)을 포함할 수 있다. 인터페이스 모듈(620)은 전기 콘택 또는 콘택 패드 같은 인터페이스 패드(622)를 포함할 수 있다. 인터페이스 모듈(620)은 접착제, 젤 또는 에폭시와 같은 제2 베이스 부착층(624)에 의해 베이스 부품(610) 위에 부착될 수 있다. 인터페이스 모듈(620)은 베이스 부품(610)보다 돌출되어 있을 수 있다.
인터페이스 모듈(620)은 본드 와이어나 전도성 와이어와 같은 제2 베이스 상호연결부(626)에 의해 베이스 기판(604)에 연결될 수 있다. 제2 베이스 상호연결부(626)는 인터페이스 모듈(620) 상단의 인터페이스 패드(622)와 베이스 기판(604) 상단의 베이스 기판 패드(606)를 연결할 수 있다.
베이스 집적회로 패키지(602)는 노출형 솔더-온-패드(eSOP), 오목한 eSOP, 솔더 볼 또는 솔더 범프와 같은 노출형 상호연결부(628)를 포함할 수 있다. 노출형 상호연결부(628)는 상기 인터페이스 모듈(620) 상단에서 또 다른 인터페이스 패드(622)에 연결되거나, 그 또 다른 인터페이스 패드(622) 상에 부착될 수 있다.
베이스 집적회로 패키지(602)를 다른 패키지나 부품과 연결시키기 위해, 베이스 집적회로 패키지(602) 중앙 상단에 완전한 형태의 어레이(full array)의 노출형 상호연결부(628)가 형성될 수 있다. 인터페이스 모듈(620)은, 제2 베이스 상호연결부(626)에 연결되어 있는 인터페이스 패드(622)와, 노출형 상호연결부(628)에 부착되어 있는 또 다른 인터페이스 패드(622)의 연결을 포함하여, 노출형 상호연결부(628)를 베이스 기판(604)에 연결시킨다.
베이스 집적회로 패키지(602)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 베이스 봉지재(630)를 포함할 수 있다. 베이스 봉지재는 베이스 기판(604), 베이스 부품(610), 제1 베이스 상호연결부(618), 노출형 상호연결부(628), 제2 베이스 상호연결부(626) 및 노출형 상호연결부(628) 위에 형성되어 있다. 집적회로 패키지 시스템(600)은 베이스 집적회로 패키지(602) 내에 베이스 봉지재(630)를 형성하기 위해, 도 1의 봉지 시스템(132) 또는 도 2의 봉지 시스템(202)을 포함할 수 있다. 베이스 봉지재(630)는 리세스(632)를 포함할 수 있다.
베이스 봉지재(630)는 리세스(632) 내에 리세스 테이퍼 측벽(634)을 포함할 수 있다. 노출형 상호연결부(628)의 일부분은 상기 리세스(632) 내에서 베이스 봉지재(630)로부터 노출될 수 있다.
집적회로 패키지 시스템(600)은 노출형 상호연결부(628)에 연결되거나 노출형 상호연결부(628) 상에 부착되어 있는, 솔더 볼 또는 솔더 범프와 같은 패키지-대-패키지 상호연결부(636)를 포함할 수 있다. 집적회로 패키지 시스템(600)은 스택 집적회로 패키지(638)를 포함할 수 있다.
스택 집적회로 패키지(638)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 스택 기판(640)을 포함할 수 있다. 스택 기판(640)은 그 스택 기판(640)에 전기적 연결을 제공하기 위해, 전기 콘택 또는 콘택 패드와 같은 스택 기판 패드(642)를 포함할 수 있다. 스택 기판 패드(642)의 평면 크기는 임의로 정해질 수 있다.
스택 집적회로 패키지(638)는 베이스 집적회로 패키지(602) 위에 실장될 수 있다. 패키지-대-패키지 상호연결부(636)는 스택 기판(640)의 하단면에서 스택 기판 패드(642)와 노출형 상호연결부(628)를 연결시킬 수 있다.
스택 집적회로 패키지(638)는 와이어본드 집적회로 또는 베어 다이와 같은 제1 스택 부품(644)을 포함할 수 있다. 제1 스택 부품(644)은 다이 부착제, 접착제 또는 언더필과 같은 제1 스택 부착층(646)에 의해 스택 기판(640) 위에 부착될 수 있다. 상기 제1 스택 부품(644)은, 본드 와이어 또는 전도성 와이어와 같은 제1 스택 상호연결부(648)에 의해 스택 기판(640)의 상단면에서 스택 기판 패드(642)에 연결될 수 있다.
스택 집적회로 패키지(638)는 다이 부착제, 접착제 또는 언더필과 같은 제2 스택 부착층(652)에 의해 상기 제1 스택 부품(644) 위에 부착되어 있는, 와이어본드 집적회로 또는 베어 다이와 같은 제2 스택 부품(650)을 포함할 수 있다. 제2 스택 부품(650)은 본드 와이어 또는 전도성 와이어와 같은 제2 스택 상호연결부(654)에 의해 스택 기판(640)의 상단면에서 스택 기판 패드(642)에 연결될 수 있다.
스택 집적회로 패키지(638)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 스택 봉지재(656)를 포함할 수 있다. 스택 봉지재(656)는 스택 기판(640), 제1 스택 부품(644), 제1 스택 상호연결부(648), 제2 스택 부품(650) 및 제2 스택 상호연결부(654) 위에 형성될 수 있다.
도 7을 참조하면, 도 7에는 본 발명의 제5 실시형태로, 도 6의 집적회로 패키지 시스템과 유사한 집적회로 패키지 시스템(700)의 단면이 도시되어 있다. 집적회로 패키지 시스템(700)은 베이스 집적회로 패키지(702)를 포함할 수 있다. 베이스 집적회로 패키지(702)는 팬-인 PoP를 포함할 수 있다.
베이스 집적회로 패키지(702)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 베이스 기판(704)을 포함할 수 있다. 베이스 기판(704)은 그 베이스 기판(704)에 전기적 연결을 제공하는, 전기 콘택 또는 콘택 패드와 같은 베이스 기판 패드(706)를 포함할 수 있다. 상기 베이스 기판 패드(706)의 평면 크기는 임의로 정해질 수 있다.
베이스 집적회로 패키지(702)는 외부 시스템과 전기적으로 연결하기 위해, 솔더 볼 또는 솔더 범프와 같은 외부 상호연결부(708)를 포함할 수 있다. 상기 외부 상호연결부(708)는 상기 베이스 기판 패드(706)에 부착될 수 있다. 외부 상호연결부(708)는 베이스 기판(704)의 하단 아래에 부착될 수 있다.
베이스 집적회로 패키지(702)는 재분배 층 다이(RDL: redistribution layer die)를 포함할 수 있는 베이스 부품(710)을 포함할 수 있다. 상기 베이스 부품(710)은 백사이드와 같은 베이스 부품 불활성 사이드(712)를 포함할 수 있다. 상기 베이스 부품(710)은 상기 베이스 부품 불활성 사이드(712) 위에, 활성 회로를 포함하는 활성 사이드와 같은 베이스 부품 활성 사이드(714)를 포함할 수 있다.
베이스 부품(710)은 다이 부착제, 접착제 또는 언더필과 같은 베이스 부착층(716)에 의해 베이스 기판(704) 위에 부착될 수 있다. 상기 베이스 부착층(716)은 상기 베이스 부품 불활성 사이드(712)와 상기 베이스 기판(704)의 상단면을 부착할 수 있다. 베이스 부품(710)은, 본드 와이어 또는 전도성 와이어와 같은 베이스 상호연결부(718)에 의해 베이스 기판(704)에 연결될 수 있다. 상기 베이스 상호연결부(718)는 상기 베이스 기판(704)의 상단부의 베이스 기판 패드(706)와, 베이스 부품 활성 사이드(714)에 있는 전기 콘택 또는 콘택 패드와 같은 베이스 부품 패드(720)를 연결할 수 있다.
베이스 집적회로 패키지(702)는 노출형 솔더-온-패드(eSOP), 오목한 eSOP, 솔더 볼 또는 솔더 범프와 같은 노출형 상호연결부(728)를 포함할 수 있다. 노출형 상호연결부(728)는 베이스 부품 활성화 사이드(714)에서 상기 베이스 부품 패드와는 다른 베이스 부품 패드(720)에 연결되거나, 그 다른 베이스 기판 패드(720) 상에 부착될 수 있다. 베이스 집적회로 패키지(702)를 다른 패키지나 부품과 연결시키기 위해, 베이스 집적회로 패키지(702) 중앙 상단에 노출형 상호연결부(728)가 완전한 형태의 어레이(full array)로 형성될 수 있다
베이스 부품 패드(720)는 RDL을 포함하는 재배선 공정(redistribution process)에 의해, 면적형 어레이의 금속 패드로 재배선될 수 있다. 상기 금속 패드 상에는 노출형 상호연결부(728)가 부착되거나 연결될 수 있다. 이러한 재배선 공정은 베이스 상호연결부(718)에 의해 노출형 상호연결부(728)와 베이스 기판(704)을 연결할 수 있다.
베이스 집적회로 패키지(702)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 베이스 봉지재(730)를 포함할 수 있다. 베이스 봉지재는 베이스 기판(704), 베이스 부품(710), 베이스 상호연결부(718) 및 노출형 상호연결부(728) 위에 형성되어 있다. 집적회로 패키지 시스템(700)은 상기 베이스 집적회로 패키지(702) 내에 베이스 봉지재(730)를 형성하기 위해, 도 1의 봉지 시스템(132) 또는 도 2의 봉지 시스템(202)을 포함할 수 있다. 베이스 봉지재(730)는 리세스(732)를 포함할 수 있다.
베이스 봉지재(730)는 리세스(732) 내에 리세스 테이퍼 측벽(734)을 포함할 수 있다. 베이스 봉지재(730)는 리세스(732) 내에서 노출형 상호연결부(728)의 일부분을 노출시킬 수 있다.
집적회로 패키지 시스템(700)은 노출형 상호연결부(728)에 연결되거나 노출형 상호연결부(728) 상에 부착되어 있는, 솔더 볼 또는 솔더 범프와 같은 패키지-대-패키지 상호연결부(736)를 포함할 수 있다. 집적회로 패키지 시스템(700)은 스택 집적회로 패키지(738)를 포함할 수 있다.
스택 집적회로 패키지(738)는 인쇄회로기판(PCB), 라미네이트 플라스틱 기판, 라미네이트 세라믹 기판 또는 캐리어와 같은 스택 기판(740)을 포함할 수 있다. 스택 기판(740)은 그 스택 기판(740)에 전기적 연결을 제공하기 위해, 전기 콘택 또는 콘택 패드와 같은 스택 기판 패드(742)를 포함할 수 있다. 스택 기판 패드(742)의 평면 크기는 임의로 정해질 수 있다.
스택 집적회로 패키지(738)는 베이스 집적회로 패키지(702) 위에 실장될 수 있다. 패키지-대-패키지 상호연결부(736)는 스택 기판(740)의 하단면에서 스택 기판 패드(742)와 노출형 상호연결부(728)를 연결시킬 수 있다.
스택 집적회로 패키지(738)는 와이어본드 집적회로 또는 베어 다이와 같은 제1 스택 부품(744)을 포함할 수 있다. 제1 스택 부품(744)은 다이 부착제, 접착제 또는 언더필과 같은 제1 스택 부착층(746)에 의해 스택 기판(740) 위에 부착될 수 있다. 상기 제1 스택 부품(744)은, 본드 와이어 또는 전도성 와이어와 같은 제1 스택 상호연결부(748)에 의해 스택 기판(740)의 상단면에서 스택 기판 패드(742)에 연결될 수 있다.
스택 집적회로 패키지(738)는 다이 부착제, 접착제 또는 언더필과 같은 제2 스택 부착층(752)에 의해 상기 제1 스택 부품(744) 위에 부착되어 있는, 와이어본드 집적회로 또는 베어 다이와 같은 제2 스택 부품(750)을 포함할 수 있다. 제2 스택 부품(750)은 본드 와이어 또는 전도성 와이어와 같은 제2 스택 상호연결부(754)에 의해 스택 기판(740)의 상단면에서 스택 기판 패드(742)에 연결될 수 있다.
스택 집적회로 패키지(738)는 에폭시 몰딩 컴파운드, 봉지재 소재 또는 몰딩 소재를 포함하는 커버와 같은 스택 봉지재(756)를 포함할 수 있다. 스택 봉지재(756)는 스택 기판(740), 제1 스택 부품(744), 제1 스택 상호연결부(748), 제2 스택 부품(750) 및 제2 스택 상호연결부(754) 위에 형성될 수 있다.
도 8을 참조하면, 도 8에는 도 6의 스택 집적회로 패키지(638)를 구비하지 않은, 집적회로 패키지 시스템(600)의 평면이 도시되어 있다. 집적회로 패키지 시스템(600)은 도 6의 인터페이스 모듈(620)의 상단에 연결되거나 인터페이스 모듈(620)의 상단 상에 부착되어 있는 노출형 상호연결부(628)를 포함할 수 있다. 베이스 집적회로 패키지(602)를 스택 집적회로 패키지(638)와 같은 다른 패키지나 부품과 연결시키기 위해, 베이스 집적회로 패키지(602) 중앙 상단에 노출형 상호연결부(628)가 완전한 형태의 어레이(full array)로 형성될 수 있다.
집적회로 패키지 시스템(600)은 노출형 상호연결부(628) 위에 형성되어 있는 베이스 봉지재(630)를 포함할 수 있다. 베이스 봉지재(630)는 리세스(632)를 포함할 수 있다. 베이스 봉지재(630)는 리세스(632) 내에서 노출형 상호연결부(628)의 일부분을 노출시킬 수 있다.
도 9를 참조하면, 도 9에는 본 발명의 또 다른 실시형태인, 집적회로 패키지 시스템의 제조 방법(900)의 플로우 차트가 도시되어 있다. 상기 제조 방법(900)은, 블록(902)에서, 버퍼층이 부착되어 있는 몰드 체이스를 구비하는 봉지 시스템을 제공하는 단계와; 블록(904)에서, 베이스 기판을 제공하는 단계, 노출형 상호연결부 의 일부분 상에 버퍼층이 부착되도록 노출형 상호연결부를 상기 베이스 기판에 연결하는 단계, 베이스 부품을 베이스 기판 위에 실장하는 단계, 및 봉지 시스템으로 상기 베이스 기판과 노출형 상호연결부 위에 베이스 봉지재를 형성하는 단계를 포함하는, 베이스 집적회로 패키지를 형성하는 단계와; 블록(906)에서, 상기 베이스 봉지재로부터 상기 노출형 상호연결부의 일부분을 노출시키되, 노출형 상호연결부가 제거되는 버퍼층의 특징을 구비하도록 봉지 시스템을 제거하는 단계를 포함한다.
특정의 최적 모드와 연계하여 본 발명을 기재하였지만, 통상의 기술자라면 본 발명의 명세서의 기재 사항을 기초로 많은 변형, 변조 및 변경이 이루어질 수 있다는 것을 이해할 것이다. 이에 따라, 이러한 모든 변형, 변조 및 변경 사항들은 청구항에 기재한 청구범위에 속하는 것으로 한다. 도면을 참조하여 개시하는 모든 사항은 설명을 위한 것으로, 이들로 한정되는 것으로 해석되어서는 안 된다.

Claims (10)

  1. 집적회로 패키지 시스템 제조 방법으로,
    버퍼층이 부착되어 있는 몰드 체이스를 구비하는 봉지 시스템을 제공하는 단계와;
    베이스 기판을 제공하는 단계,
    노출형 상호연결부의 일부분에 버퍼층이 부착되도록 노출형 상호연결부를 상기 베이스 기판에 연결하는 단계,
    베이스 부품을 베이스 기판 위에 실장하는 단계, 및
    봉지 시스템을 사용하여, 상기 베이스 기판과 상기 노출형 상호연결부 위에 베이스 봉지재를 형성하는 단계를 포함하는, 베이스 집적회로 패키지를 형성하는 단계와;
    상기 베이스 봉지재로부터 상기 노출형 상호연결부의 일부분을 노출시키되, 노출형 상호연결부가 제거되는 버퍼층의 형상에 상응하는 압인 표면의 특징을 구비하도록 봉지 시스템을 분리하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템 제조 방법.
  2. 제1항에 있어서,
    버퍼층을 구비하는 봉지 시스템을 제공하는 단계는 연질 재료를 구비하는 봉지 시스템을 제공하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템 제조 방법.
  3. 제1항에 있어서,
    노출형 상호연결부를 연결하는 단계는 상기 노출형 상호연결부를 베이스 기판 및 인접 베이스 부품 상에 부착하는 단계를 포함하되, 상기 베이스 부품의 일부분은 상기 베이스 봉지재로부터 노출되는 것을 특징으로 하는 집적회로 패키지 시스템 제조 방법.
  4. 제1항에 있어서,
    베이스 집적회로 패키지를 형성하는 단계는 상기 베이스 기판 위에 인터페이스 모듈을 실장하는 단계를 포함하되, 상기 인터페이스 모듈 상에는 상기 노출형 상호연결부가 부착되어 있는 것을 특징으로 하는 집적회로 패키지 시스템 제조 방법.
  5. 제1항에 있어서,
    상기 베이스 부품을 실장하는 단계는 상기 베이스 기판 위에 베이스 부품을 실장하는 단계를 포함하되, 상기 베이스 부품 상에는 상기 노출형 상호연결부가 부착되어 있는 것을 특징으로 하는 집적회로 패키지 시스템 제조 방법.
  6. 집적회로 패키지 시스템으로서,
    베이스 집적회로 패키지를 포함하고,
    상기 베이스 집적회로 패키지는,
    베이스 기판과,
    상기 베이스 기판에 연결되어 있는 노출형 상호연결부와,
    상기 베이스 기판 위에 위치하는 베이스 부품, 및
    몰드 체이스 및 그 몰드 체이스에 부착되어 있는 버퍼층을 구비하는 봉지 시스템에 의해 형성되는 압인 표면의 특징을 구비하는 베이스 봉지재를 포함하고,
    상기 노출형 상호연결부는 제거되는 버퍼층의 형상에 상응하는 압인 표면의 특징을 갖는 것을 특징으로 하는 집적회로 패키지 시스템.
  7. 제6항에 있어서,
    버퍼층을 구비하는 봉지 시스템에 의해 형성되는 압인 표면의 특징을 구비하는 베이스 봉지재는 연질 소재를 구비하는 봉지 시스템에 의해 형성되는 압인 표면의 특징을 구비하는 베이스 봉지재를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제6항에 있어서,
    노출형 상호연결부는 상기 베이스 기판 및 인접 베이스 부품 상에 있는 노출형 상호연결부를 포함하되, 상기 베이스 부품의 일부는 상기 베이스 봉지재로부터 노출되어 있는 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제6항에 있어서,
    상기 베이스 집적회로 패키지는 상기 베이스 기판 위에 있는 인터페이스 모듈을 포함하되, 상기 인터페이스 모듈 상에는 노출형 상호연결부가 부착되어 있는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제6항에 있어서,
    상기 베이스 부품은 상기 베이스 기판 위에 있는 베이스 부품을 포함하되, 상기 베이스 부품 상에는 노출형 상호연결부가 부착되어 있는 것을 특징으로 하는 집적회로 패키지 시스템.
KR1020100090173A 2009-09-15 2010-09-14 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법 KR101814081B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/560,312 US8035235B2 (en) 2009-09-15 2009-09-15 Integrated circuit packaging system with package-on-package and method of manufacture thereof
US12/560,312 2009-09-15

Publications (2)

Publication Number Publication Date
KR20110030366A KR20110030366A (ko) 2011-03-23
KR101814081B1 true KR101814081B1 (ko) 2018-01-03

Family

ID=43729680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090173A KR101814081B1 (ko) 2009-09-15 2010-09-14 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8035235B2 (ko)
KR (1) KR101814081B1 (ko)
TW (1) TWI512849B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534680B1 (ko) * 2009-02-23 2015-07-07 삼성전자주식회사 적층형 반도체 패키지
US8372692B2 (en) * 2010-01-27 2013-02-12 Marvell World Trade Ltd. Method of stacking flip-chip on wire-bonded chip
KR101667656B1 (ko) * 2010-03-24 2016-10-20 삼성전자주식회사 패키지-온-패키지 형성방법
US8039275B1 (en) 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
US9202715B2 (en) * 2010-11-16 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with connection structure and method of manufacture thereof
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9171792B2 (en) * 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
US8622752B2 (en) * 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US9093364B2 (en) * 2011-06-22 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with exposed vertical interconnects and method of manufacture thereof
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US8716065B2 (en) 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US9073748B2 (en) * 2011-11-10 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectro mechanical system encapsulation scheme
US9418947B2 (en) * 2012-02-27 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming connectors with a molding compound for package on package
US8853855B2 (en) 2012-03-16 2014-10-07 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and molded cavities and method of manufacture thereof
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
TWI498977B (zh) * 2012-04-11 2015-09-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
US9077878B2 (en) 2012-04-17 2015-07-07 Apple Inc. Alternative lens insertion methods and associated features for camera modules
US8902352B2 (en) 2012-06-08 2014-12-02 Apple Inc. Lens barrel mechanical interference prevention measures for camera module voice coil motor design
US8546932B1 (en) 2012-08-15 2013-10-01 Apple Inc. Thin substrate PoP structure
US8889486B2 (en) 2012-09-05 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package structures
US8963311B2 (en) 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8901726B2 (en) * 2012-12-07 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure and method of manufacturing the same
US8906743B2 (en) * 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
US20140210106A1 (en) * 2013-01-29 2014-07-31 Apple Inc. ULTRA THIN PoP PACKAGE
US8951834B1 (en) 2013-06-28 2015-02-10 Stats Chippac Ltd. Methods of forming solder balls in semiconductor packages
KR102161173B1 (ko) 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9297713B2 (en) 2014-03-19 2016-03-29 Freescale Semiconductor,Inc. Pressure sensor device with through silicon via
US9064718B1 (en) 2014-05-07 2015-06-23 Freescale Semiconductor, Inc. Pre-formed via array for integrated circuit package
US9362479B2 (en) 2014-07-22 2016-06-07 Freescale Semiconductor, Inc. Package-in-package semiconductor sensor device
KR102254026B1 (ko) * 2014-08-18 2021-05-20 삼성전자주식회사 반도체 패키지의 제조 방법
US10032652B2 (en) * 2014-12-05 2018-07-24 Advanced Semiconductor Engineering, Inc. Semiconductor package having improved package-on-package interconnection
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
TWI559419B (zh) * 2015-08-21 2016-11-21 力成科技股份有限公司 使用模封互連基板製程之柱頂互連（ｐｔｉ）型態半導體封裝構造及其製造方法
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
DE112015006937T5 (de) * 2015-09-25 2018-09-06 Intel Corporation Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
US11298210B2 (en) 2015-10-09 2022-04-12 John H. Khouri Orthodontic assembly
TWI581383B (zh) * 2016-02-04 2017-05-01 力成科技股份有限公司 雙面植球之半導體晶片封裝構造及其製造方法
CN107579061B (zh) 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10134716B2 (en) * 2017-03-16 2018-11-20 Intel Corporatin Multi-package integrated circuit assembly with through-mold via
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN108695284A (zh) * 2017-04-07 2018-10-23 晟碟信息科技（上海）有限公司 包括纵向集成半导体封装体组的半导体设备
KR102519571B1 (ko) 2018-06-11 2023-04-10 삼성전자주식회사 반도체 패키지
KR102556517B1 (ko) * 2018-08-28 2023-07-18 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
US12027467B2 (en) * 2021-01-29 2024-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314757B2 (ja) * 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法
AU2001283400A1 (en) * 2000-08-17 2002-02-25 Authentec, Inc. Integrated circuit package including opening exposing portion of an ic
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US7304362B2 (en) * 2002-05-20 2007-12-04 Stmicroelectronics, Inc. Molded integrated circuit package with exposed active area
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
US7345361B2 (en) 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
US7145253B1 (en) * 2004-06-09 2006-12-05 Amkor Technology, Inc. Encapsulated sensor device
KR100652405B1 (ko) * 2005-03-28 2006-12-01 삼성전자주식회사 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
US7737539B2 (en) 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US7550680B2 (en) 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US8852986B2 (en) 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US7812435B2 (en) 2007-08-31 2010-10-12 Stats Chippac Ltd. Integrated circuit package-in-package system with side-by-side and offset stacking
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US8642382B2 (en) * 2011-06-20 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof

Also Published As

Publication number Publication date
US20120025398A1 (en) 2012-02-02
US8035235B2 (en) 2011-10-11
TW201118963A (en) 2011-06-01
US20110062574A1 (en) 2011-03-17
US8471394B2 (en) 2013-06-25
TWI512849B (zh) 2015-12-11
KR20110030366A (ko) 2011-03-23

Similar Documents

Publication Publication Date Title
KR101814081B1 (ko) 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
US7755180B2 (en) Integrated circuit package-in-package system
US8378477B2 (en) Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US7312519B2 (en) Stacked integrated circuit package-in-package system
KR101746731B1 (ko) 재배치된 집적회로 패키지 스태킹 시스템 및 그 제조 방법
US8633059B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
KR101745585B1 (ko) 듀얼측 연결을 구비한 집적회로 패키지 시스템 및 이의 제조방법
US8466567B2 (en) Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US9190401B2 (en) Stacked semiconductor packages
US20070235215A1 (en) Multiple flip-chip integrated circuit package system
US8749040B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8247894B2 (en) Integrated circuit package system with step mold recess
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
US8421203B2 (en) Integrated circuit packaging system with foldable substrate and method of manufacture thereof
US7679169B2 (en) Stacked integrated circuit leadframe package system
US20090302452A1 (en) Mountable integrated circuit package-in-package system
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US8476135B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US20120119345A1 (en) Integrated circuit packaging system with device mount and method of manufacture thereof
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant