KR20010007176A - 전자회로장치가 밀봉된 전자부품 및 그 제조방법 - Google Patents

전자회로장치가 밀봉된 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20010007176A
KR20010007176A KR1020000030052A KR20000030052A KR20010007176A KR 20010007176 A KR20010007176 A KR 20010007176A KR 1020000030052 A KR1020000030052 A KR 1020000030052A KR 20000030052 A KR20000030052 A KR 20000030052A KR 20010007176 A KR20010007176 A KR 20010007176A
Authority
KR
South Korea
Prior art keywords
substrate
conductive member
bump
electronic component
sealing wall
Prior art date
Application number
KR1020000030052A
Other languages
English (en)
Other versions
KR100455058B1 (ko
Inventor
야츠다히로미
Original Assignee
요코미죠 히로시
일본무선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요코미죠 히로시, 일본무선 주식회사 filed Critical 요코미죠 히로시
Publication of KR20010007176A publication Critical patent/KR20010007176A/ko
Application granted granted Critical
Publication of KR100455058B1 publication Critical patent/KR100455058B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Thermistors And Varistors (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

제 1기판은 복수의 범프를 갖고 있으며, 제 2기판은 각 범프에 대향하는 위치에 개구부를 갖고 있다. 제 1기판과 제 2기판은, 제 2기판 상의 밀봉벽을 융착시킴으로써 조립되며, 제 1기판의 전자장치를 밀봉한다. 밀봉벽이 융착될 때에 가스가 발생하지만, 발생된 가스는 제 2기판의 각 개구부로부터 효과적으로 제거하는 것이 가능하다.

Description

전자회로장치가 밀봉된 전자부품 및 그 제조방법{ELECTRONIC COMPONENT TO BE MOUNTED ON A CIRCUIT BOARD HAVING ELECTRONIC CIRCUIT DEVICE SEALED THEREIN AND METHOD OF MANUFACTURING THE SAME}
본 발명은 내부에 전자회로장치가 밀봉되는 전자부품 및 그 제조방법에 관한 것으로, 특히, 탄성 표면파 디바이스 또는 반도체 집적회로장치가 내부에 밀봉되고, 회로기판에 실제 장착되는 전자부품 및 그 제조방법에 관한 것이다.
전자기기에는 반도체 집적회로장치나 탄성표면파(Surface Acoustic Wave, 이하 SAW라 함)디바이스 등의 전자회로장치가 내부에 밀봉된 전자부품이 다수 사용되고 있다. 이와 같은 전자부품은 1장의 회로기판에 다수개 실제 장착된다. 최근, 전자기기의 소형화와 저가격화가 진행되고 있다. 그 때문에, 내부에 사용되고 있는 전자부품의 소형화와 저가격화의 필요성이 높아져 왔다. 통상, 폭넓게 사용되는 전자부품에 있어서는 세라믹이나 금속 등의 패키지에 전자회로장치가 밀봉된 구조가 사용되고 있다. 그러나, 전자부품의 소형화와 저가격화를 더욱 도모하기 위해서, 패키지를 사용하지 않고, 전자회로장치가 형성된 기판 그 자체를 이용하여 전자회로장치를 밀봉하는 구조의 전자부품이 제안되어 있다.
도 20a 및 도 20b에는 디·앤드레스 등에 의해서 1995 IEEE ULTRASONIC SYMPOSIUM에서 발표되고, 「Optimizing AQP SAW Resonators for Reduced Vibration Sensitivity」에 개시된 구조의 전자부품이 도시되어 있다. 도 20a는 전자부품(110)의 측면도이고, 도 20b는 도 20a의 A-A선 단면도이다. 전자부품(110)은 SAW공진기이다. SAW공진기는 SAW기판(112)의 주면(主面)(114)상의 빗형상 전극(116, 118, 120, 122)등으로 구성된다. SAW기판(112)의 주면에는 수정기판(124)상에 형성된 글래스를 재료로 하는 밀봉벽(126)이 융착되어 있다. 이 밀봉벽(126)은 SAW기판(112)상에 형성되어 있는 SAW 디바이스를 둘러싸는 형상을 갖고 있으며, SAW 디바이스를 SAW기판(112), 수정기판(124) 및 밀봉벽(126)으로 밀봉하고 있다. SAW 디바이스의 빗형상 전극(116, 118, 120, 122)은 밀봉벽(126)의 외측으로 인출되어 있으며, 전극의 선단부, 즉 전극패드(128, 130, 132, 134)가 각각 본딩 와이어(도시생략)에 의해 회로기판(도시생략)에 접속된다. 이와 같은 2장의 기판으로 전자부품(110)을 조립하는 공정에 있어서 통상, 전자부품은 1개씩 조립이 행해진다.
도 20a 및 도 20b에 도시된 전자부품(110)에 있어서는, 글래스, 폴리이미드수지 또는 에폭시수지를 재료로 하는 밀봉벽(126)을 SAW기판(112)의 주면(114)에 융착시킬 때에, 밀봉벽(126)이 가열되어, 밀봉벽 융착부분으로부터 가스가 발생된다. 발생된 가스는 밀봉벽 내부의 SAW 디바이스의 전극에 부착되어 SAW 디바이스의 특성을 악화시키는 경우가 있다.
본 발명은 상기과제를 해결하기 위해서 된 것으로, 밀봉벽 융착시에 발생되는 가스를 효과적으로 제거할 수 있는 구조를 갖는 전자부품을 제공하는 것을 하나의 목적으로 한다.
도 1a는 본 발명의 일 실시예에 따른 전자부품(100)의 평면도이다.
도 1b는 도 1a에 도시된 전자부품(100)의 B-B선 단면도이다.
도 1c는 도 1a에 도시된 전자부품(100)의 C-C선 단면도이다.
도 2는 본 실시예의 전자부품(100)이 회로기판에 실제 장착되었을 때의 전자부품 및 회로기판의 단면도이다.
도 3a는 SAW 디바이스가 형성된 조립전의 기판(10)의 평면도이다.
도 3b는 도 3a에 도시된 기판의 D-D선 단면도이다.
도 3c는 도 3a에 도시된 기판의 E-E선 단면도이다.
도 4a는 조립전의 밀봉벽이 형성된 기판의 평면도이다.
도 4b는 도 4a의 기판의 D'-D'선 단면도이다.
도 4c는 도 4a의 E'-E'선 단면도이다.
도 5는 주면에 SAW 디바이스가 형성된 기판과 주면에 밀봉벽이 형성된 기판을 조립하는 공정의 모양이 도시된 개략도이다.
도 6a는 조립된 기판(10)과 기판(22)의 평면도이다.
도 6b는 도 6a의 조립된 기판(10)과 기판(22)의 D-D선 단면도이다.
도 6c는 도 6a의 조립된 기판(10)과 기판(22)의 E-E선 단면도이다.
도 7은 밀봉벽을 SAW 디바이스가 형성된 기판에 밀착시킨 후, 범프를 형성하는 공정에 있어서, 범프 형성 전에 빗형상 전극이 개구부를 통해 노출된 모양을 나타낸 개략도이다.
도 8a는 범프 상에 추가로 제 2범프가 놓여진 전자부품의 평면도이다.
도 8b는 도 8a의 전자부품의 F-F선 단면도이다.
도 8c는 도 8a의 전자부품의 G-G선 단면도이다.
도 9는 다른 실시예의 전자부품이 회로기판에 실제 장착되었을 때의 전자부품 및 회로기판의 단면도이다.
도 10a는 범프 주위에 제 2밀봉벽을 갖는 전자부품의 평면도이다.
도 10b는 도 10a의 전자부품의 H-H선 단면도이다.
도 11은 조립 전의, 주면에 밀봉벽과 제 2밀봉벽이 형성된 기판의 개략도이다.
도 12a는 다른 도전부재에 의해서 회로기판과 접속되는 전자부품의 평면도이다.
도 12b는 도 12a의 I-I선 단면도이다.
도 13은 전자부품(400)을 회로기판(44)상에 실제 장착하였을 때의 단면도이다.
도 14는 전자부품(400)의 제조시에 있어서의 조립 전의 기판(22)의 밀봉벽이 형성되어 있는 측에서 본 평면도이다.
도 15는 기판(22)의 밀봉벽이 형성되어 있는 면의 반대측에서 본 평면도이다.
도 16은 전자부품(400)을 제조하였을 때에 기판(22)의 밀봉벽을 밀착시키는 기판(10)의 평면도이다.
도 17a는 측면에 개구부를 갖는 전자부품(500)의 평면도이다.
도 17b는 도 17a의 J-J선 단면도이다.
도 17c는 도 17a의 K-K선 단면도이다.
도 18은 전자부품(500)을 회로기판(22)에 실제 장착하였을 때의 단면도이다.
도 19는 전자부품(500)의 제조시에 있어서의 조립 전의 기판(22)의 밀봉벽이 형성되어 있는 면의 반대측에서 본 평면도이다.
도 20a는 종래의 전자부품의 측면도이다.
도 20b는 도 20a에 도시된 종래의 전자부품의 A-A선 단면도이다.
♣도면의 주요부분에 대한 부호의 설명♣
10, 22:기판 12, 24:주면
14, 16, 18, 20:빗형상 전극 26:밀봉벽
28, 30, 32, 34:범프 36, 38, 40, 42:개구부
44:회로기판 60, 62, 64, 66:회로영역
100:전자부품
본 발명의 전자부품은, 전자회로장치 및 상기 전자회로장치와 전기적으로 접속되는 전극패드를 일주면에 갖는 제 1기판과, 상기 주면에 일측면이 밀착되어 상기 전자회로장치를 감싸 상기 각 전극패드가 외측에 배치되도록 하는 형상을 갖는 밀봉벽과, 상기 밀봉벽의 타측면과 밀착되는 제 2기판과, 상기 제 2기판의 상기 전극패드와 대향하는 부위에 설치된 개구부와, 상기 개구부를 통해서 상기 전극패드와 전기적으로 접속되는 도전부재를 구비하는 것을 요지로 한다.
이 발명의 전자부품에서, 상기 도전부재는, 상기 전극패드 상에 설치된 패드로 하는 것도 가능하다.
또, 이 발명의 전자부품에 있어서, 상기 도전부재는, 상기 전극패드 상에 놓여져 전극패드와 전기적으로 접속되는 제 1범프와, 상기 제 1범프 상에 놓여져 상기 회로기판과 전기적 및 물리적으로 접속되는 제 2범프로 이루어는 것으로 할 수도 있다.
이 발명의 전자부품에 있어서, 상기 도전부재는, 상기 전극패드 상에 놓여져 전극패드와 전기적으로 접속되는 제 1범프와, 상기 제 1범프 상에 놓여져 상기 회로기판과 전기적 및 물리적으로 접속되는 제 2범프로 이루어지며, 상기 제 1범프는 금을 재료로 하는 금범프이고, 상기 제 2범프는 땜납을 재료로 하는 땜납범프인 것으로 할 수도 있다.
또, 이 발명의 전자부품에 있어서, 상기 제 2기판은, 상기 개구부 주변에서 상기 도전재를 감싸는 형상을 지닌 제 2밀봉벽을 갖는 것으로 하는 것도 가능하다.
또, 이 발명의 전자부품에 있어서, 상기 도전부재는, 상기 개구부의 내벽에 설치되어 상기 회로기판과 전기적 및 물리적으로 접속 가능한 제 1도전부재와, 상기 전극패드 상에 설치되어 제 1도전부재와 상기 전극패드와 전기적으로 접속되는 제 2도전부재를 갖는 것으로 할 수도 있다.
또, 이 발명의 전자부품에 있어서, 상기 도전부재는 상기 개구부의 내벽에 설치되어 상기 회로기판과 전기적 및 물리적으로 접속 가능한 제 1도전부재와, 상기 전극패드 상에 설치되어 상기 제 1도전부재와 상기 전극패드와 전기적으로 접속되는 제 2도전부재를 지니며, 상기 제 2기판은, 회로소자를 갖는 다층기판인 것으로 할 수도 있다. 또, 회로소자는 가령, 인덕터, 콘덴서, 저항 등의 일정한 전기적 특성을 지니고, 회로를 구성하기 위해서 다른 소자와 접속할 수 있는 소자로 할 수도 있다. 또, 다층기판은, 가령 절연층과 도전층이 복수 적층된 구성을 갖는 기판으로 하는 것도 가능하다.
이 발명의 전자부품에 있어서, 상기 밀봉벽은 절연재료이며, 또 상기 제 1기판 및 상기 제 2기판 중에서 적어도 하나에 대해서 접착력을 갖는 재료로 하거나, 글래스, 플리이미드수지, 에폭시수지 중 어느 것을 재료로 할 수도 있다.
이 발명의 전자부품에 있어서, 상기 전자회로장치는 탄성표면파 디바이스인 것으로 할 수도 있다.
이 발명의 전자부품에 있어서, 상기 제 1기판과 상기 제 2기판은 동일 재질의 기판인 것으로 할 수도 있다.
본 발명의 전자부품의 제조방법은, 전자회로장치 및 상기 전자회로장치와 전기적으로 접속되는 전자패드를 일주면에 갖는 제 1기판과, 상기 주면에 일측면이 밀착되어 상기 전자회로장치를 감싸 상기 각 전극패드가 외측에 배치되도록 하는 형상을 갖는 밀봉벽과, 상기 밀봉벽의 타측면과 밀착되는 제 2기판과, 상기 제 2기판의 상기 전극패드와 대향하는 부위에 설치된 개구부와, 상기 개구부 내를 통해서 상기 전극패드와 상기 회로기판을 전기적으로 접속 가능한 도전부재를 구비하는 전자부품을 제조하는 전자부품의 제조방법에 있어서,
복수의 회로영역 내의 각각에 형성된 복수의 전자회로장치와 상기 각 전자회로장치와 전기적으로 접속되는 전자패드를 일주면에 갖는 제 1기판의 상기 주면에, 상기 각 전자회로장치를 감싸 상기 각 전극패드가 외측에 배치되도록 하는 형상을 각각 갖는 복수의 밀봉벽의 일측면을 밀착시키고, 상기 각 전극패드와 대향하는 위치에 복수의 개구부가 설치된 제 2기판을 상기 밀봉벽의 타측면에 밀착시키는 제 1공정과, 상기 각 전극패드 상에 상기 각 전극패드와 전기적으로 접속되는 도전부재를 형성하는 제 2공정과, 상기 각 회로영역마다 상기 제 1기판과 함께 상기 제 2기판을 분리하여 복수의 전자부품을 얻는 제 3공정을 구비하는 것을 요지로 한다.
이 발명의 전자부품의 제조방법에 있어서, 상기 제 1공정은, 상기 각 밀봉벽을 상기 제 2기판에 형성한 후에, 상기 제 1기판에 상기 각 밀봉벽을 밀착시키는 공정인 것으로 할 수도 있고, 상기 각 밀봉벽을 상기 제 1기판에 형성한 후, 상기 제 2기판에 상기 밀봉벽을 밀착시키는 공정인 것으로 할 수도 있다.
이 발명의 전자부품의 제조방법에 있어서, 상기 제 2공정은, 상기 개구부로부터 상기 각 전극패드 상에 도전부재를 형성하는 공정인 것으로 할 수도 있다.
이 발명의 전자부품의 제조방법에 있어서, 상기 도전부재는, 범프인 것으로 할 수도 있다.
이 발명의 전자부품의 제조방법에 있어서, 상기 도전부재는, 상기 전극패드 상에 놓여져 전극패드와 전기적으로 접속되는 제 1범프와, 상기 제 1범프 상에 놓여져 상기 회로기판과 전기적 및 물리적으로 접속되는 제 2범프로 구성되고, 상기 제 2공정은, 상기 개구부로부터 상기 각 전극패드 상에 제 2범프를 형성하고, 상기 제 1범프 상에 제 2범프를 형성하는 공정인 것으로 할 수도 있다.
이 발명의 전자부품의 제조방법에 있어서, 상기 개구부의 내벽에는 상기 회로기판과 전기적으로 접속 가능한 제 1도전부재가 미리 형성되어 있고, 상기 제 2공정은 상기 전극패드 상에 상기 제 1도전부재와 상기 전극패드를 전기적으로 접속하는 제 2도전부재를 형성하는 공정인 것으로 할 수도 있다.
이 발명의 전자부품의 제조방법에 있어서, 상기 제 2공정은, 상기 제 1공정 후에 행해지는 것으로 할 수도 있다.
이하, 본 발명의 실시형태(이하, 실시예라 함)를 도면에 따라서 설명한다. 또, 각 도면에서는 동일부재에 동일부호가 붙여져 있다.
또, 본 실시예에서는 전자부품에 밀봉되는 전자회로장치가 SAW 디바이스인 경우를 예시한다. 그러나, 본 실시예의 전자부품은 반도체 집적회로장치 등의 다양한 전자회로장치가 밀봉되는 전자부품에 적용하는 것도 가능하다.
도 1a에는 전자부품(100)의 평면도가 도시되어 있고, 도 1b에는 도 1a의 B-B선 단면도가 도시되어 있으며, 도 1c에는 도 1a의 C-C선 단면도가 도시되어 있다. 기판(10)은 SAW기판이며, 주면(12)에 형성된 빗형상 전극(14, 16, 18, 20)으로 이루어는 SAW 디바이스가 형성되어 있다. 기판(10)과 대향하여 기판(22)이 설치되어 있다. 기판(22)은 그 주면(24)에 밀봉벽(26)을 갖고 있다. 밀봉벽(26)은 기판(10)에 형성되어 있는 SAW 디바이스를 감싸는 형상, 즉 빗형상 전극(14, 16, 18, 20)의 빗살 부분을 감싸는 형상을 갖고 있다. 이 밀봉벽(26)이 기판(10)의 주면(12)에 밀착됨으로써, SAW 디바이스가 기판(10, 22) 및 밀봉벽(26)에 의해서 밀봉된다.
SAW 디바이스의 빗형상 전극(14, 16, 18, 20)은, 기판(10)의 주면(12)상에서 밀봉벽(26)의 외측 부분에 형성된 부위(이하, 전극패드라 함)에 패드(28, 30, 32, 34)가 놓여지고, 각각 전기적으로 접속되어 있다. 그리고, 기판(22)은 각 전극패드와 대향하는 위치, 즉, 범프(28, 30, 32, 34)가 대향하는 위치에 개구부(36, 38, 40, 42)를 구비하고 있다. 개구부(36, 38, 40, 42)를 통해서 범프(28, 30, 32, 34)가 노출되어 있다.
도 2에는 전자부품(100)이 회로기판(44)에 실제 장착되어 있는 모양이 도시되어 있다. 전자부품(100)에 있어서는, 기판(10)상의 범프(30, 34)가 회로기판(44)상의 전극(46, 48)과 접속된다. 다른 범프도 마찬가지로 회로기판(44)상의 전극(도시생략)에 접속된다. 이와 같이, 전자부품(100)은 범프에 의해서 회로기판(44)과 전기적으로 접속되고, 회로기판(44)에 실제 장착된다. 또, 이 때에, 범프(30, 34)는 회로기판(44)상의 전극(46, 48)에 도전성 수지나 땜납 등으로 접합되어 있어도 좋다.
제 1실시예의 전자부품은, 범프를 사용하여 회로기판과 접속되어 있다. 따라서, 종래의 본딩 와이어를 사용하여 회로기판에 접속하는 전자부품과 비교하여, 회로기판 상에서의 전자부품의 전유면적이 작아지며, 고밀도로 실제 장착하는 것이 가능하게 된다.
또, 2개의 기판과 밀봉벽인 SAW 디바이스를 밀봉하고, 세라믹 등의 패키지를 사용하지 않는다. 그로 인해, 부품수가 삭감되고, 저가인 전자부품을 제공하는 것이 가능하게 된다.
다음에, 제 1실시예의 전자부품의 제조방법에 대해서 설명한다. 먼저, 복수의 SAW 디바이스가 형성된 기판에, 복수의 밀봉벽이 형성된 기판의 밀봉벽을 밀착시킴으로써, 2개의 기판의 조립을 동시에 행한다. 그 후, 각 회로영역 마다 2개의 기판을 분리하고, 한번의 조립으로 복수의 전자부품을 제조한다.
도 3a에는 SAW 디바이스가 형성된 조립전의 기판(10)의 평면도가 도시되어 있고, 도 3b에는 도 3a에 도시된 기판의 D-D선 단면도가 도시되어 있으며, 도 3c에는 도 3a에 도시된 기판의 E-E선 단면도가 도시되어 있다. 기판(10)의 회로영역(60)에는 빗형상 전극(14, 16, 18, 20)으로 이루어는 SAW 디바이스가 형성되어 있다. 마찬가지로, 각 회로영역(62, 64, 66)상에 각각 SAW 디바이스가 형성되어 있다. 기판(10)은 후공정에서, 회로영역(60, 62, 64, 66)마다 분리되고, 각 회로영역은 하나의 전자부품을 구성한다. 회로영역(60)내에는 SAW 디바이스의 각 전극에 접속되는 범프(28, 30, 32, 34)가 형성되어 있다. 범프(28, 30, 32, 34)는 후공정에서 기판(10)과 밀착되는 밀봉벽의 외측에 위치하도록, 회로영역(60)내에 형성된다. 다른 회로영역 내에도, 회로영역(60)내와 마찬가지의 위치에, 범프가 형성된다.
도 4a에는 조립전의 밀봉벽이 형성된 기판의 평면도가 도시되어 있고, 도 4b에는 도 4a의 기판의 D'-D'선 단면도가 도시되어 있으며, 도 4c에는 도 4a의 E'-E'선 단면도가 도시되어 있다.
기판(22)상의 회로영역(60)에는 밀봉벽(26)이 형성되어 있다. 마찬가지로, 다른 회로영역에 있어서도 각각 밀봉벽이 형성되어 있다. 밀봉벽은 글래스, 폴리이미드수지, 에폭시수지 등의 도전성이 낮은 재료로 형성되어 있다. 이 밀봉벽(26)은 후공정에서, 도 3a, 도 3b 및 도 3c에 도시된 기판(10)과 기판(22)을 대향시켰을 때에, 기판(10)상의 SAW 디바이스를 감싸는 형상이고, 범프(28, 30, 32, 34)등이 밀봉벽(26)의 외측에 위치하도록 한 형상으로 형성된다.
또, 기판(22)에는 개구부(36, 38, 40, 42)등이 복수 설치되어 있다. 이 개구부는 다음에, 도 3a, 도 3b 및 도 3c에 도시된 기판(10)과 기판(22)을 대향시켰을 때에, 기판(10)상의 각 범프에 대향하는 위치에, 각 개구부(36, 38, 40, 42)가 설치되어 있다.
다음에, 도 5에 도시되어 있는 바와 같이, 기판(10)의 주면(12)과 기판(22)의 주면(24)을 대향시키고, 가압수단(66)으로 밀봉벽(26)을 기판(10)에 가압함과 동시에, 기판(22)을 가열함으로써, 밀봉벽(26)을 기판(10)에 밀착시킨다. 가열에 의해서, 밀봉벽(26)의 일부가 융착되어 기판(10)에 밀착된다. 통상, 가열은 밀봉벽(26)이 융착되어 기판(10)에 밀착되기에 충분하지만, 기판(22)을 지지하는데 충분한 형상을 유지할 수 있는 온도로 행해진다. 밀봉벽(26)이 기판(10)에 융착될 때에, 가스가 발생한다. 이 가스는 기판(22)의 개구부(36, 38, 40, 42)등의 각 개구부를 통해서 효과적으로 제거할 수 있다. 또, 가압수단(66)에는 관통공(68, 70)등이 설치되어 있어, 발생된 가스는 이 관통공을 통해서 전자부품의 외부로 효과적으로 배출된다.
도 6a에는 조립된 기판(10)과 기판(22)의 평면도가 도시되어 있고, 도 6b에는 도 6a의 D-D선 단면도가, 도 6c에는 도 6a의 E-E선 단면도가 도시되어 있다. 조립 후에는, 도 3a의 D-D선과 도 4a의 D'-D'선은 중첩되며, 도 6에 D-D선으로 표시되어 있다. 마찬가지로, 도 3a의 E-E선과 도 4a의 E'-E'선은 도 6a에 E-E선으로 표시되어 있다. 범프(28, 30, 32, 34)는 조립후에 기판의 개구부(36, 38, 40, 42)를 통해서 각각 노출되어 있다. 조립후, 기판(10)과 기판(22)은 각 회로영역 마다 절단되어 나뉘어져 있으며, 도 1a, 도 1b 및 도 1c에 도시된 전자부품이 복수 제조된다.
이와 같이, 제 1실시예의 전자부품의 제조방법에 있어서는, 한번의 조립으로 복수의 전자부품을 얻을 수 있다. 그로 인해, 개별로 조립하는 경우와 비교하여, 제조 공정수를 대폭적으로 삭감할 수 있으며, 전자부품 1개마다의 단가를 낮추는 것이 가능하다.
제 1실시예의 전자부품 제조방법에 있어서는, 기판(10)상에 범프(28, 30, 32, 34)를 형성한 후에, 기판(22)의 밀봉벽(26)을 가열하고, 용융시켜 기판(10)에 밀착시킨다. 그러나, 기판(10)상에 범프(28, 30, 32, 34)를 형성하기 전에, 기판(22)의 밀봉벽(26)을 기판(10)에 밀착시켜도 좋다. 밀봉벽(26)의 밀착전에는 기판(10)에 범프는 형성되어 있지 않다. 이 기판(10)에, 도 4a, 도 4b 및 도 4c에 도시된 기판(22)의 밀봉벽(26)을 밀착시킨다. 도 7에, 기판(10)에 기판(22)의 밀봉벽을 밀착시켰을 때의 평면도가 도시되어 있다. 이 때, 기판(22)의 개구부(36, 38, 40, 42)를 통해서 빗형상 전극(14, 16, 18, 20)이 노출된다. 이 노출된 빗형상 전극(14, 16, 18, 20)상에, 개구부로부터 범프를 형성한다. 기판(10)상의 SAW 디바이스는 범프형성 전에 기판(10), 밀봉벽(26) 및 기판(22)으로 밀봉되어 있다. 그로 인해, 범프를 도금에 의한 방법이나 플럭스를 사용하는 방법으로 형성한 경우에도 도금이나 플럭스 등이 SAW 디바이스를 구성하는 빗형상 전극(14, 16, 18, 20)의 특정부분에 진입하는 일이 없이, 범프의 형성을 용이하게 행하는 것이 가능하다. 또, 각 전극패드 상에 범프를 형성하므로, 밀봉벽의 밀착을 범프의 용융온도보다 고온으로 하는 것도 가능하다.
또, 제 1실시예의 전자부품에서는 기판(10)의 빗형상 전극(14, 16, 18, 20)의 전극패드에 범프(28, 30, 32, 34)가 놓여져 있으나, 이 범프(28, 30, 32, 34)상에 제 2범프를 놓을 수도 있다.
도 8a에는 범프 상에 추가로 제 2범프가 놓여진 전자부품의 평면도가 도시되어 있고, 도 8b에는 도 8a의 전자부품의 F-F선 단면도가 도시되어 있으며, 도 8c에는 도 8a의 전자부품의 G-G선 단면도가 도시되어 있다. 제 2범프(70, 72, 74, 76)는 도 6a, 도 6b 및 도 6c에 도시된 기판(10)과 기판(22)이 조립된 형상으로 놓여져 있다. 기판(22)의 개구부로부터 제 2범프가 낙하되며, 기판(10)상의 범프에 제 2범프, 가령 땜납범프를 올려놓고 가열하여 기판(10)상의 범프와 제 2범프를 접속한다. 이미 기판상에 놓여져 있는 범프(28, 30, 32, 34)등의 각 범프는 개구부(36, 38, 40, 42)등의 각 개구부를 통해서 노출되어 있다. 그로 인해, 범프(28, 30, 32, 34)상에는 용이하게 제 2범프(70, 72, 74, 76)를 올려놓을 수 있다. 제 2범프(70, 72, 74, 76)를 범프(28, 30, 32, 34)에 각각 올려놓은 후, 각 회로영역마다 기판(10)과 기판(22)을 절단하여 분리함으로써, 한번의 조립으로 복수의 전자부품을 얻을 수 있다.
도 9에는 제 2실시예의 전자부품(200)을 회로기판에 실제 장착한 모양이 도시되어 있다. 이와 같이, 범프를 2단으로 중첩시킴으로써, 기판(22)이 두꺼운 경우에도 제 2범프(70, 72, 74, 76)가 기판(22)으로부터 돌출하므로, 적절히 전자부품을 기판 상에 실제로 장착하는 것이 가능하다.
또, 범프가 2단으로 중첩진 전자부품(200)은 기판(10)상의 빗형상 전극(14, 16, 18, 20)과, 회로기판(44)의 전극(46, 48)등이 다른 재질인 경우에 양호하게 접속된다.
예를 들어, 기판(10)상의 빗형상 전극(14, 16, 18, 20)이 알루미늄을 재료로 하고, 회로기판(44)의 전극(46, 48)등이 댑납 도금을 재료로 하는 경우, 범프(28, 30, 32, 34)가 금을 재료로 하고, 제 2범프(70, 72, 74, 76)가 땜납 범프인 것이 바람직하다. 이 경우, 제 2범프(70, 72, 74, 76)가 땜납 범프이므로, 전극(46, 48)이 금과는 접속이 어려운 땜납도금으로 형성되어 있는 경우에도, 용이하게 접속하는 것이 가능하다. 이와 같이, 범프를 2단으로 겹친 경우, 빗형상 전극(14, 16, 18, 20)이나 회로기판(44)의 전극(46, 48)등의 재질에 따라서, 적당히 범프(28, 30, 32, 34)와 제 2범프(70, 72, 74, 76)의 재질을 선택하여 양호한 접속을 얻는 것이 가능하다.
또, 기판(22)상의 개구부 주변에 범프를 감싸는 형상으로 제 2밀봉벽이 설치되어 있어도 좋다. 도 10a에는 범프 주위에 제 2밀봉벽을 갖는 전자부품의 평면도가, 도 10b에는 도 10a의 전자부품의 H-H선 단면도가 도시되어 있다. 기판(22)상에는 밀봉벽(26)과 제 2밀봉벽(90, 92, 94, 96)이 형성되어 있다. 제 2밀봉벽(90, 92, 94, 96)은 기판(10)과 기판(22)을 대향시켰을 때, 기판(10)의 범프 주위를 감싸는 형상으로 형성되어 있다. 각 제 2밀봉벽은 밀봉벽(26)과 같은 재질로 형성되는 것이 바람직하다. 이 제 2밀봉벽(90, 92, 94, 96)의 형성은 기판(10)과 (22)의 조립전에 행해진다.
도 11에는 제 2밀봉벽을 갖는 조립 전의 기판(22)의 평면도가 도시되어 있다. 기판(22)상의 회로영역(60)에는, 개구부(102, 104, 106, 108)가 설치되어 있다. 또, 기판(22)상의 회로영역(60)에는 밀봉벽(26)과, 개구부(102, 104, 106, 108)가 주위에 형성된 제 2밀봉벽(90, 92, 94, 96)이 형성되어 있다. 다른 회로영역(62, 66, 64)에도 개구부, 밀봉벽, 제 2밀봉벽이 마찬가지로 형성되어 있다. 기판(22)은 밀봉벽(26) 및 제 2밀봉벽(90, 92, 94, 96)을 도 3a로부터 도 3c에 도시되어 있는 기판(10)에 밀착시킨 후, 각 회로영역마다 절단되어 분리되어, 복수의 전자부품이 동시에 제조된다. 제 2밀봉벽을 갖는 전자부품에 있어서는 범프(28, 30, 32, 34)를 회로기판(44)에 접속할 때에, 플럭스 등이 기판(10)에 유입되기 어렵다. 또, 기판(10)과 기판(22)을 조립할 때에, 기판(10)과 기판(22)을 보다 평행하게 조립할 수 있다.
각 실시예의 전자부품에서는 전자부품과 회로기판의 접속에 범프를 사용하였으나, 반드시 범프를 사용할 필요는 없으며, 다른 도전성을 갖는 도전부재를 사용하여도 좋다. 도 12a에는 다른 도전부재에 의해 회로기판과 접속되는 전자부품(400)의 평면도가 도시되어 있으며, 도 12b에는 도 12a의 I-I선 단면도가 도시되어 있다. 전자부품(400)의 기판(22)에는 SAW 디바이스의 빗형상 전극(14, 16, 18, 20)의 각 전극패드에 대향하는 위치에 개구부(102, 104, 106, 108)가 형성되어 있다. 개구부(102, 104, 106, 108)의 내벽 및 기판(22)의 표면에는 제 1도전부재(410, 412, 414, 416)가 형성되어 있다. 제 1도전부재(412)와 빗형상 전극(16)의 전극패드는 개구부에 충진된 제 2도전부재(422)로 접속되어 있다. 제 1도전부재(412)와 마찬가지로, 제 1도전부재(410, 414, 416)는 각각 개구부에 충진된 제 2도전부재(420, 424, 426)와 전기적 및 물리적으로 접속되어 있다. 도 13에는 전자부품(400)을 회로기판(44)상에 실제 장착하였을 때의 단면도가 도시되어 있다. 전자부품(400)은 제 1도전부재(410, 412, 414, 416)를 회로기판(44)의 전극(46, 48)등의 상에 땜납으로 고정하는 것에 의해, 회로기판(44)에 실제 장착된다.
도 14에는 전자부품(400)의 제조시에 있어서의 조립 전의 기판(22)의 밀봉벽이 형성되어 있는 측에서 본 기판(22)의 평면도이고, 도 15에는 기판(22)의 밀봉벽이 형성되어 있는 면의 반대측에서 본 기판(22)의 평면도가 도시되어 있다. 또, 도 16에는 도 14 및 도 15에 도시된 기판(22)의 밀봉벽을 밀착시키는 기판(10)의 평면도가 도시되어 있다. 기판(22)상의 회로영역(60)에는 개구부(102, 104, 106, 108)가 설치되어 있다. 개구부(102, 104, 106, 108)의 내벽에는 제 1도전부재(414, 416, 410, 412)가 형성되어 있다. 다른 회로영역(62, 66, 64)에도 개구부 및 제 1도전부재가 마찬가지로 형성되어 있다. 기판(22)의 밀봉벽(26)을 기판(10)에 밀착시킨 후, 개구부를 통해서 제 2도전부재(420, 422, 424, 426)등을 충진한다. 그 후, 기판(22)과 기판(10)을 각 회로영역마다 절단하고, 전자부품(400)과 같은 구성의 복수의 전자부품을 제조한다.
전자부품(400)의 측면부에 추가로 개구부를 설치함으로써, 회로기판(44)과 전자부품(400)의 접속 신뢰성을 높일 수 있다. 도 17a에는 측면에 개구부를 갖는 전자부품(500)의 평면도가 도시되어 있고, 도 17b에는 도 17a의 J-J선 단면도가 도시되어 있으며, 도 17c에는 도 17a의 K-K선 단면도가 도시되어 있다. 기판(22)의 측면에는 개구부(510, 512, 514, 516)가 설치되어 있다. 측면 개구부(510)의 내벽 및 개구부(510)가 설치되어 있는 기판(22)의 측면부에 제 2도전부재(410)가 연장되어 있다. 마찬가지로 제 2도전부재(412, 414, 416)도 각각 개구부(512, 514, 516)의 내벽 및 각 개구부가 설치되어 있는 기판(22)의 측면부로 연장되어 있다. 도 18에는 이 전자부품(500)을 회로기판(22)에 실제 장착하였을 때의 단면도가 도시되어 있다. 전자부품(500)의 기판(22)의 측면에는 제 2도전부재(410, 412)가 설치되어 있으므로, 땜납 필렛(520)을 기판(22)의 측면에 형성할 수 있으며, 기판(22)과 회로기판(44)의 접속 신뢰성을 높일 수 있다.
도 19에는 전자부품(500)을 조립하기 전에, 기판(22)이 밀봉벽이 형성되어 있는 면과는 반대측 면에서 본 기판(22)의 평면도가 도시되어 있다. 기판(22)상의 회로영역(60)에는 개구부(102, 104, 106, 108, 510, 512, 514, 516)가 설치되어 있다. 개구부(102)의 내벽에는 제 1도전부재(414)가 개구부(514)의 내벽까지 연장되도록 형성되어 있다. 마찬가지로 개구부(104, 106, 108)의 내벽에는 각각 제 1도전부재(410, 412, 416)가 형성되어 있다. 다른 회로영역(62, 66, 64)은 회로영역(60)과 동일한 구성이다. 기판(22)의 밀봉벽(26)을 도 16에 도시한 기판(10)에 밀착시킨 후, 개구부를 통해 제 2도전부재(420, 422, 424, 426)등을 충진한다. 그 후, 기판(22)과 기판(10)을 함께 각 회로영역마다 절단하고, 전자부품(400)과 같은 구성의 복수의 전자부품을 제조한다. 이와 같이, 전자부품(500)은 기판(22)의 측면에 제 2도전부재를 지니고 있으므로, 기판(22)과 회로기판(44)을 확실히 접속할 수 있다.
또, 전자부품(400) 및 전자부품(500)에 있어서, 기판(22)을 절연재료로 이루어진 절연층과 도전부재로 이루어진 도전층의 적층구조로 이루어는 다층기판으로 하고, 기판(22)에 인덕터, 콘덴서, 저항 등의 회로소자를 형성하여도 좋다.
이상으로 설명한 바와 같이, 각 실시예의 전자부품에서는 밀봉벽(26), 기판(10) 및 기판(22)으로 전자회로장치를 전자부품 내에 밀봉하고, 이 전자부품이 회로기판(44)에 실제 장착된다. 그 결과, 전자회로장치를 밀봉하기 위한 특별한 패키지를 필요로 하지 않으므로, 부품수를 삭감할 수 있고, 저가인 전자부품을 제공할 수 있다. 또, 각 실시예의 전자부품에서는 기판(22)의 각 개구부를 통해 밀봉벽의 밀착시에 발생하는 가스를 효과적으로 제거하는 것이 가능하다.
각 실시예에서, 밀봉벽(26)은 기판(22)상에 형성되어 있으나, 기판(10)상에 형성하여도 좋다.
또, 기판(10)과 (22)는 같은 재질의 기판으로 할 수도 있다. 이때, 밀봉벽(26)을 기판(10)에 가압함과 동시에 가열하고, 밀봉벽(26)을 기판(10)에 밀착시킬 때에, 기판(10)과 (22)의 열팽창율의 차가 작으므로, 밀봉벽(26)에 가해진 열응력이 작아지며, 밀봉벽(26)을 기판(10)에 양호하게 밀착시킬 수 있다.
이와 같이, 각 실시예의 전자부품에 있어서는, 전자부품이 범프로 회로기판과 접속되므로, 종래의 본딩 와이어를 사용하여 회로기판에 접속하는 전자부품과 비교하여 회로기판 상에서의 전자부품의 전유면적이 작아지며, 고밀도로 실제 장착하는 것이 가능하다. 또, 세라믹 등의 패키지를 사용하고 있지 않으므로, 부품수를 삭감하는 것이 가능하다.
또, 각 실시예의 전자부품의 제 2기판에는 범프에 대향하는 위치에 개구부가 설치되어 있다. 이 개구부를 통해서, 제 2기판상의 밀봉벽을 제 1기판에 밀착시킬 때에 발생하는 가스를 효과적으로 제거하는 것이 가능하다.

Claims (20)

  1. 전자회로장치 및 상기 전자회로장치와 전기적으로 접속되는 전극패드를 일주면에 갖는 제 1기판과,
    상기 주면에 일측면이 밀착되어 상기 전자회로장치를 감싸 상기 각 전극패드가 외측에 배치되도록 하는 형상을 갖는 밀봉벽과,
    상기 밀봉벽의 타측면과 밀착되는 제 2기판과,
    상기 제 2기판의 상기 전극패드와 대향하는 부위에 설치된 개구부와,
    상기 개구부를 통해서 상기 전극패드와 전기적으로 접속되는 도전부재를 구비하는 전자부품.
  2. 제 1항에 있어서,
    상기 도전부재는, 상기 전극패드 상에 설치된 범프인 전자부품.
  3. 제 1항에 있어서,
    상기 도전부재는,
    상기 전극패드 상에 놓여져 전극패드와 전기적으로 접속되는 제 1범프와,
    상기 제 1범프 상에 놓여져 상기 회로기판과 전기적 및 물리적으로 접속되는 제 2범프로 이루어는 전자부품.
  4. 제 1항에 있어서,
    상기 도전부재는,
    상기 전극패드 상에 놓여져 전극패드와 전기적으로 접속되는 제 1범프와,
    상기 제 1범프 상에 놓여져 상기 회로기판과 전기적 및 물리적으로 접속되는 제 2범프로 이루어지며,
    상기 제 1범프는 금을 재료로 하는 금범프이고, 상기 제 2범프는 땜납을 재료로 하는 땜납범프인 전자부품.
  5. 제 1항에 있어서,
    상기 제 2기판은, 상기 개구부 주변에서 상기 도전재를 감싸는 형상을 지닌 제 2밀봉벽을 갖는 전자부품.
  6. 제 1항에 있어서,
    상기 제 2기판은, 상기 개구부 주변에서 상기 도전재를 감싸는 형상을 지닌 제 2밀봉벽을 가지며,
    상기 제 2밀봉벽은, 상기 제 1밀봉벽과 같은 재료인 전자부품.
  7. 제 1항에 있어서,
    상기 도전부재는,
    상기 개구부의 내벽에 설치되어 상기 회로기판과 전기적 및 물리적으로 접속 가능한 제 1도전부재와,
    상기 전극패드 상에 설치되어 제 1도전부재와 상기 전극패드와 전기적으로 접속되는 제 2도전부재를 갖는 전자부품.
  8. 제 1항에 있어서,
    상기 도전부재는,
    상기 개구부의 내벽에 설치되어 상기 회로기판과 전기적 및 물리적으로 접속 가능한 제 1도전부재와,
    상기 전극패드 상에 설치되어 상기 제 1도전부재와 상기 전극패드와 전기적으로 접속되는 제 2도전부재를 지니며,
    상기 제 2기판은, 회로소자를 갖는 다층기판인 전자부품.
  9. 제 1항에 있어서,
    상기 밀봉벽은, 절연재료이며, 또 상기 제 1기판 및 상기 제 2기판 중에서 적어도 하나에 대해서 접착력을 갖는 재료인 전자부품.
  10. 제 1항에 있어서,
    상기 밀봉벽은, 글래스, 플리이미드수지, 에폭시수지 중 어느 하나를 재료로 하는 전자부품.
  11. 제 1항에 있어서,
    상기 전자회로장치는, 탄성표면파 디바이스인 전자부품.
  12. 제 1항에 있어서,
    상기 제 1기판과 상기 제 2기판은 동일 재질의 기판인 전자부품.
  13. 전자회로장치 및 상기 전자회로장치와 전기적으로 접속되는 전자패드를 일주면에 갖는 제 1기판과,
    상기 주면에 일측면이 밀착되어 상기 전자회로장치를 감싸 상기 각 전극패드가 외측에 배치되도록 하는 형상을 갖는 밀봉벽과,
    상기 밀봉벽의 타측면과 밀착되는 제 2기판과,
    상기 제 2기판의 상기 전극패드와 대향하는 부위에 설치된 개구부와,
    상기 개구부 내를 통해서 상기 전극패드와 상기 회로기판을 전기적으로 접속 가능한 도전부재를 구비하는 전자부품을 제조하는 전자부품의 제조방법에 있어서,
    복수의 회로영역 내의 각각에 형성된 복수의 전자회로장치와 상기 각 전자회로장치와 전기적으로 접속되는 전자패드를 일주면에 갖는 제 1기판의 상기 주면에, 상기 각 전자회로장치를 감싸 상기 각 전극패드가 외측에 배치되도록 하는 형상을 각각 갖는 복수의 밀봉벽의 일측면을 밀착시키고, 상기 각 전극패드와 대향하는 위치에 복수의 개구부가 설치된 제 2기판을 상기 밀봉벽의 타측면에 밀착시키는 제 1공정과,
    상기 각 전극패드 상에 상기 각 전극패드와 전기적으로 접속되는 도전부재를 형성하는 제 2공정과,
    상기 각 회로영역마다 상기 제 1기판과 함께 상기 제 2기판을 분리하여 복수의 전자부품을 얻는 제 3공정을 구비하는 전자부품의 제조방법.
  14. 제 13항에 있어서,
    상기 제 1공정은, 상기 각 밀봉벽을 상기 제 2기판에 형성한 후에, 상기 제 1기판에 상기 각 밀봉벽을 밀착시키는 공정인 전자부품의 제조방법.
  15. 제 13항에 있어서,
    상기 제 1공정은, 각 밀봉벽을 상기 제 1기판에 형성한 후, 상기 제 2기판에 상기 밀봉벽을 밀착시키는 공정인 전자부품의 제조방법.
  16. 제 13항에 있어서,
    상기 제 2공정은, 상기 개구부로부터 상기 각 전극패드 상에 도전부재를 형성하는 공정인 전자부품의 제조방법.
  17. 제 13항에 있어서,
    상기 도전부재는, 범프인 전자부품의 제조방법.
  18. 제 13항에 있어서,
    상기 도전부재는,
    상기 전극패드 상에 놓여져 전극패드와 전기적으로 접속되는 제 1범프와,
    상기 제 1범프 상에 놓여져 상기 회로기판과 전기적 및 물리적으로 접속되는 제 2범프로 구성되고,
    상기 제 2공정은, 상기 개구부로부터 상기 각 전극패드 상에 제 2범프를 형성하고, 상기 제 1범프 상에 제 2범프를 형성하는 공정D;S 전자부품의 제조방법.
  19. 제 13항에 있어서,
    상기 개구부의 내벽에는 상기 회로기판과 전기적으로 접속 가능한 제 1도전부재가 미리 형성되어 있고,
    상기 제 2공정은, 상기 전극패드 상에 상기 제 1도전부재와 상기 전극패드를 전기적으로 접속하는 제 2도전부재를 형성하는 공정인 전자부품의 제조방법.
  20. 제 13항에 있어서,
    상기 제 2공정은, 상기 제 1공정 후에 행해지는 전자부품의 제조방법.
KR10-2000-0030052A 1999-06-02 2000-06-01 전자회로장치가 밀봉된 전자부품 및 그 제조방법 KR100455058B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP?11-155242 1999-06-02
JP15524299 1999-06-02
JP2000137130A JP2001053178A (ja) 1999-06-02 2000-05-10 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP2000-137130 2000-05-10

Publications (2)

Publication Number Publication Date
KR20010007176A true KR20010007176A (ko) 2001-01-26
KR100455058B1 KR100455058B1 (ko) 2004-11-08

Family

ID=26483297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0030052A KR100455058B1 (ko) 1999-06-02 2000-06-01 전자회로장치가 밀봉된 전자부품 및 그 제조방법

Country Status (8)

Country Link
US (2) US6362518B1 (ko)
EP (1) EP1058306B1 (ko)
JP (1) JP2001053178A (ko)
KR (1) KR100455058B1 (ko)
CN (1) CN1172438C (ko)
CA (1) CA2310504C (ko)
DE (1) DE60039940D1 (ko)
TW (1) TW452951B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1151962B1 (en) * 2000-04-28 2007-06-13 STMicroelectronics S.r.l. Structure for electrically connecting a first body of semiconductor material overlaid by a second body of semiconductor material, composite structure using the electric connection structure, and manufacturing process thereof
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
US6621379B1 (en) * 2001-11-29 2003-09-16 Clarisay, Incorporated Hermetic package for surface acoustic wave device and method of manufacturing the same
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
AU2003243451A1 (en) * 2002-08-28 2004-03-19 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices
US6809260B1 (en) * 2003-09-22 2004-10-26 Intel Corporation Apparatus and method for an integrated high-performance electrical interconnect
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
JPWO2005062356A1 (ja) * 2003-12-24 2007-07-19 株式会社日立製作所 装置とその製造方法
US7112877B2 (en) * 2004-06-28 2006-09-26 General Electric Company High density package with wrap around interconnect
JP4610244B2 (ja) * 2004-06-28 2011-01-12 京セラ株式会社 弾性表面波装置の製造方法
JP2006108261A (ja) * 2004-10-01 2006-04-20 Sony Corp 機能素子パッケージ及びその製造方法
JP2006226743A (ja) * 2005-02-16 2006-08-31 Mitsubishi Electric Corp 加速度センサ
JP4886485B2 (ja) * 2006-11-28 2012-02-29 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP2008182014A (ja) * 2007-01-24 2008-08-07 Fujikura Ltd パッケージ基板及びその製造方法
JP5363991B2 (ja) * 2007-11-20 2013-12-11 日本無線株式会社 弾性表面波素子及び液状物特性測定装置
CN101868917B (zh) * 2007-12-14 2014-02-19 株式会社村田制作所 表面波装置及其制造方法
US8698258B2 (en) * 2011-09-30 2014-04-15 General Electric Company 3D integrated electronic device structure including increased thermal dissipation capabilities
DE102011088216A1 (de) * 2011-12-12 2013-06-13 Continental Automotive Gmbh Motorsteuergerät mit Opferstruktur
CN105580273B (zh) * 2013-09-26 2018-06-12 京瓷株式会社 弹性波装置以及弹性波模块
CN112151389A (zh) * 2019-06-26 2020-12-29 方乔颖 薄膜封装卡的制造方法及其薄膜封装卡
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JPH07115343A (ja) * 1993-04-28 1995-05-02 Matsushita Electric Ind Co Ltd 弾性表面波装置及びその製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
KR19980028045U (ko) * 1996-11-20 1998-08-05 구자홍 BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US5883782A (en) * 1997-03-05 1999-03-16 Intel Corporation Apparatus for attaching a heat sink to a PCB mounted semiconductor package
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
JP3196693B2 (ja) * 1997-08-05 2001-08-06 日本電気株式会社 表面弾性波装置およびその製造方法
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6321444B1 (en) * 2000-04-11 2001-11-27 Japan Radio Co., Ltd. Method of making surface acoustic wave device
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法
KR20000003305A (ko) * 1998-06-27 2000-01-15 윤종용 볼 그리드 어레이 패키지
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3351402B2 (ja) * 1999-04-28 2002-11-25 株式会社村田製作所 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure

Also Published As

Publication number Publication date
CA2310504A1 (en) 2000-12-02
KR100455058B1 (ko) 2004-11-08
EP1058306A2 (en) 2000-12-06
US20020056897A1 (en) 2002-05-16
EP1058306B1 (en) 2008-08-20
CN1276648A (zh) 2000-12-13
JP2001053178A (ja) 2001-02-23
DE60039940D1 (de) 2008-10-02
TW452951B (en) 2001-09-01
CN1172438C (zh) 2004-10-20
CA2310504C (en) 2005-05-10
EP1058306A3 (en) 2005-03-30
US6362518B1 (en) 2002-03-26
US6815313B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
KR100455058B1 (ko) 전자회로장치가 밀봉된 전자부품 및 그 제조방법
US7486160B2 (en) Electronic component and manufacturing method thereof
KR100299415B1 (ko) 전자부품을동시에매쓰밀봉하고시험하는방법및웨이퍼레벨포장재
JP3303791B2 (ja) 電子部品の製造方法
US7211934B2 (en) Electronic device and method of manufacturing the same
JP3438709B2 (ja) 圧電デバイス及びその製造方法と圧電発振器の製造方法
US7816794B2 (en) Electronic device and method of fabricating the same
US8749114B2 (en) Acoustic wave device
JP2001196488A (ja) 電子部品装置及びその製造方法
US20120098389A1 (en) Method for mounting a piezoelectric resonator in a case and packaged piezoelectric resonator
JP2002135080A (ja) 弾性表面波装置及びその製造方法
JP2798375B2 (ja) 弾性表面波素子又はｉｃ封入パッケージ
JPH0818390A (ja) 弾性表面波装置
JP3702062B2 (ja) 圧力センサ装置
JP2792377B2 (ja) 半導体装置
JP3546506B2 (ja) 電子部品およびその製造方法
JP2002261235A (ja) 電子部品装置
JP2004356913A (ja) 圧電装置及びその製造方法
JPH118334A (ja) ボールグリッドアレイパッケージの中間体及び製造方法
JPH10215139A (ja) 圧電部品及びその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法
JPH07212180A (ja) 表面実装型圧電部品
JP3736226B2 (ja) Ｓａｗデバイス
JP2002324864A (ja) 電子部品装置
JPH09232899A (ja) 電子素子のパッケージ実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 12