CN1489207A - 半导体封装和半导体装置 - Google Patents

半导体封装和半导体装置 Download PDF

Info

Publication number
CN1489207A
CN1489207A CNA031551289A CN03155128A CN1489207A CN 1489207 A CN1489207 A CN 1489207A CN A031551289 A CNA031551289 A CN A031551289A CN 03155128 A CN03155128 A CN 03155128A CN 1489207 A CN1489207 A CN 1489207A
Authority
CN
China
Prior art keywords
semiconductor packages
metallic plate
substrate
wiring layer
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031551289A
Other languages
English (en)
Other versions
CN100372112C (zh
Inventor
靠谂
樋口努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1489207A publication Critical patent/CN1489207A/zh
Application granted granted Critical
Publication of CN100372112C publication Critical patent/CN100372112C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明给出了一种半导体封装，该半导体封装包括一金属板和一布线衬底，该布线衬底具有一绝缘衬底，形成在绝缘衬底一个表面上的信号布线层，以及在绝缘衬底另一表面上整体形成的一接地面，由此将布线衬底在接地面侧的一表面粘合到金属板上。该信号布线层由一布线线路部分和一宽度大于布线线路部分线宽的连接垫部分构成，并在与连接垫部分相对应的部分接地面中设置未形成部分。此外，在与未形成部分相对应的部分金属板中可形成一凹进部分。

Description

半导体封装和半导体装置
技术领域
本发明涉及一种半导体封装和一种半导体装置，具体涉及一种在高频应用中采用的FBGA(密脚距球形栅格阵列)类型等的半导体封装，和一种在其中将一半导体芯片封装在半导体封装中的半导体装置。
背景技术
近年来，在电信设备等内所采用的高频应用半导体装置中，大大提高了信号速率，且信号的这种更高速率已受信号波形干扰的限制。为此，需要一种即使在应用更高速率信号时也可抑制波形干扰的半导体装置。例如，这种半导体装置具有使用双金属布线衬底的FBGA类型结构。图1表示在现有技术中具有FBGA类型结构的半导体装置的截面图，图2表示从图1中截取一部分的部分平面图。
如图1所示，在现有技术中的FBGA封装类型的半导体装置120中，在绝缘膜100的一个表面上形成信号布线层102，并在另一表面形成覆盖整个表面的接地面104。用一阻焊膜106覆盖除其凸块连接部分以外的信号布线层102。这样，基本构成一布线衬底105。然后，在信号布线层102的凸块连接部分上分别设置焊球108。
通过一粘合层110，将在接地面104侧的布线衬底105的一表面粘合到刚性元件112(散热板和支撑板)的周围部分，以避开在刚性元件112中心部分形成的空腔112a。又通过芯片粘合材料110a，将其上具有连接电极114a的半导体芯片114的背面粘合到刚性元件112的空腔112a的末端部分。
通过导线116，将半导体芯片114的连接电极114a与在布线衬底105上的信号布线层102的导线连接垫102a连接。此外，通过一密封树脂118，将半导体芯片114，导线116，和信号布线层102的导线连接垫102a密封。
另外，若从局部A看图1中的信号布线层102，如图2所示，该信号布线层102包括一布线线路部分102x和一连接垫部分102y。将布线线路部分102x制成在所有传输路径上都具有相同的线宽。然而，由于在连接垫部分102y上设置有相对较大直径的焊球108，因而将连接垫部分102y的直径制成大于布线线路部分102x的线宽。
此外，在多个信号布线层102的两边附近，形成接地布线层103。经由孔100a，将接地布线层103与接地面104电连接。如上所述，基本构成现有技术中具有FBGA封装结构的半导体装置120。
在上述半导体装置120的布线衬底105中，如果将布线线路部分102x的线宽设置成在所有传输路径上都几乎具有相同的宽度，则可将该信号布线层102的布线线路部分102x设计成，使布线线路部分102x与接地面104等之间的静电电容几乎相同。
此外，以使间隔部分几乎相同的方式在信号布线层102附近设置接地布线层103。这样，由于在布线线路部分102x中可实现阻抗匹配，很少产生信号传输损耗。
然而，由于在连接垫部分102y上设置焊球108，因而将信号布线层102的连接垫部分102设置成具有比布线线路部分102x的线宽更大的直径。因此，在布线线路部分102x与接地面104之间的静电电容会和在连接垫部分102y与接地面104之间的静电电容不同，以致于基本失去了阻抗匹配。从而，会存在产生信号传输损耗以及这样不能获得在所需频率的传输特性的问题。
另外，对于在封装衬底中封装传统半导体装置120的情形，若从水平方向对半导体装置120施力，该力会集中到半导体装置120中焊球108的连接部分。这样，可能会使连接到焊球108等的信号布线层102断路。
发明内容
本发明的目的在于提供一种能使所有传输路径匹配阻抗且当在封装衬底中对正在封装的该组件施加应力时又不会造成任何问题的半导体封装，以及一种在其中将一半导体芯片封装在半导体封装中的半导体装置。
本发明提供一种半导体封装，该半导体封装包括一金属板；和一布线衬底，该布线衬底具有一绝缘衬底，在绝缘衬底一个表面上形成的信号布线层，和在绝缘衬底另一表面整体形成的一接地面，由此将在接地面侧的布线衬底的一表面粘合到金属板上；其中，信号布线层由一布线线路部分和一其宽度大于布线线路部分线宽的连接垫部分构成，并在与连接垫部分相对应的部分接地面中设置未形成部分。
在本发明中，为获得信号布线层的布线线路部分与其宽度大于布线线路部分线宽的连接垫部分之间的阻抗匹配，通过去除与连接垫部分相对应的一部分接地面来设置未形成部分。
在本发明一个最佳实施例中，通过树脂层将金属板与布线衬底相互粘合。可将接地面的未形成部分形成空洞，或分别用树脂层填充。否则，可将接地面的未形成部分形成空洞，并在未形成部分与金属板之间可置入一树脂层。
通过调整接地面未形成部分的厚度，树脂层的厚度，或二者厚度，使在布线线路部分与接地面之间形成的静电电容，和在连接垫部分与金属板之间形成的静电电容相等。由此，可在布线线路部分与连接垫部分之间获得阻抗匹配。
此外，在本发明一个最佳实施例中，在与接地面未形成部分相对应的一部分金属板中可还设置一凹进部分。这样，设置该凹进部分的深度以在布线线路部分与连接垫部分之间获得阻抗匹配。
此外，在绝缘衬底的另一面上被粘合到金属板而不设置接地面的布线衬底中，通过在与连接垫部分相对应的一部分金属板中设置预定的凹进部分，同样可在布线线路部分与连接垫部分之间获得阻抗匹配。
此外，在本发明一个最佳实施例中，该半导体封装还包括在绝缘衬底与信号布线层相邻的一个表面形成的接地布线层；其中接地布线层，接地面，和金属板可相互电连接，构成一整体等势接地。从而，可抑制接地电势的变化，并在其稳态获得阻抗匹配。
此外，本发明提供一种半导体封装，该半导体封装包含一金属板；和一布线衬底，该布线衬底包括一薄膜衬底，和在薄膜衬底一个表面上形成的信号布线层，且该信号布线层具有连接到一凸块的连接垫部分，以此将薄膜衬底的另一表面粘合到金属板上；其中，通过在与连接垫部分相对应的一部分金属板中设置一凹进部分，将施加到凸块上的应力释放。
在具有本发明半导体封装的半导体装置安装在封装衬底上之后以水平方向对半导体装置施加应力的情形中，如果在与连接垫部分相对应的部分金属板中设置了凹进部分，由于具有弹性的薄膜衬底能弯曲变形，集中到凸块上的力可由薄膜衬底吸收。
因此，即使从水平方向对凸块施力时，也能阻止在含有与凸块相连的连接垫部分的信号布线层中产生裂缝使导线断路等不利影响的产生。
附图说明
图1表示在现有技术中具有FBGA类型结构的一种半导体装置的截面图；
图2表示从图1中截取一部分的部分平面图；
图3表示根据本发明第一实施例的半导体封装(半导体装置)的截面图；
图4表示在图3中沿B方向看到的部分平面图；
图5表示在图4中沿I-I线切除后的截面图；
图6表示在图4中沿II-II线切除后的截面图；
图7表示在根据本发明第一实施例的半导体封装的刚性元件一凹进部分中设置一空洞方式的部分截面图；
图8和图9分别表示根据本发明第一实施例半导体封装的刚性元件凹进部分形状变化的部分截面图；
图10表示本发明第一实施例的半导体封装的一种变型的部分截面图；
图11表示在图10中沿C方向看到的部分平面图；
图12表示根据本发明第二实施例的半导体封装(半导体装置)的截面图；
图13表示根据本发明第三实施例的半导体封装(半导体装置)的截面图；
图14表示根据本发明第四实施例的半导体封装(半导体装置)的截面图；
图15表示根据本发明第五实施例的半导体封装(半导体装置)的截面图；
图16表示根据本发明第五实施例的第一种变型的半导体封装(半导体装置)的截面图；
图17表示根据本发明第五实施例的第二种变型的半导体封装(半导体装置)的截面图；
图18表示对在现有技术中在封装衬底中所封装的半导体装置施力作用的部分截面图；以及
图19和图20表示根据本发明第六实施例的半导体封装(半导体装置)的截面图。
具体实施方式
下面将参照附图解释本发明的实施例。
(第一实施例)
图3表示根据本发明第一实施例的半导体封装(半导体装置)的截面图，图4表示在图3中沿B方向看到的部分平面图，图5表示在图4中沿I-I线切除后的截面图，图6表示在图4中沿II-II线切除后的截面图，图7表示在根据相同的半导体封装的刚性元件一凹进部分中设置一空洞部分方式的部分截面图，以及图8表示根据相同的半导体封装的刚性元件凹进部分形状变化的部分截面图。
如图3所示，本发明第一实施例的半导体封装构成一半导体装置1，且该半导体封装基本上由一布线衬底10和一刚性元件12(金属板)构成。在这种半导体封装中封装一半导体芯片14以构成该半导体装置1。在布线衬底10中，在由诸如聚酰亚胺，环氧等树脂制成的绝缘薄膜16(绝缘衬底)的一个表面上将信号布线层20形成图案，并在另一面上形成覆盖除预定部分外的整个表面的接地面18。
如图4所示，该信号布线层20包括一布线线路部分20a和一在其上设置有一焊球25的连接垫部分20b。另外，在多个信号布线层20两侧附近以预定的间隔形成接地布线层22。信号布线层20，接地布线层22，以及接地面18由诸如铜(Cu)等金属层制成。
此外，在信号布线层20和接地布线层22上，形成一层在信号布线层20等的凸块连接部分上具有开口部分的阻焊膜24。以此方式，基本构建成布线衬底10。通过一树脂层26将在接地面18侧的布线衬底10的一表面粘合到除其中心部分以外的刚性元件12的周围部分。然后，在布线衬底10上的信号布线层20的凸块连接部分上设置焊球25(凸块)。该刚性元件12由诸如铜，铜合金，铝等金属制成，且通常该刚性元件12还用作散热板和支撑板。
在刚性元件12的中心部分中设置用作芯片装入部分的一空腔13。通过芯片粘合材料27，将具有连接电极14a的半导体芯片14的背面粘合到空腔13的末端部分。然后，通过导线28，将半导体芯片14的连接电极14a与布线衬底10上的信号布线层20的连接垫部分20c连接。此外，通过一密封树脂30，将半导体芯片14，导线28，信号布线层20的连接垫部分20c等密封。
本发明第一实施例的半导体封装的发明是鉴于以下事实，在构成布线衬底10的信号布线层20的布线线路部分20a和连接垫部分20b中，布线线路部分20a与连接垫部分20b相连，其中连接垫部分20b的宽度大于布线线路部分20a的线宽，从而在它们之间不能获得阻抗匹配，并产生信号传输损耗。
换句话说，在本发明的半导体封装中，如图3，图4和图6所示，在与信号布线层20的连接垫部分20b相对应的部分接地面18中，设置在其中部分去除接地面18的未形成部分18a。除此之外，对于与接地面18的未形成部分18a相对应的部分刚性元件12，设置调整其深度以获得阻抗匹配的凹进部分12a。然后，在刚性元件12的凹进部分12a中填充树脂层26。该树脂层26还具有将布线衬底10粘合到刚性元件12的作用。当通过树脂层26将刚性元件12和布线衬底10相互粘合时，推压该树脂层26然后将其填充到凹进部分12a中。
以此方式，如图5和图6所示，将信号布线层20的布线线路部分20a与接地面18所形成的静电电容C1设置成和信号布线层20的连接垫部分20b与刚性元件12所形成的静电电容C2相等。以此，在信号布线层的布线线路部分20a与连接垫部分20b之间获得阻抗匹配。这样，在整个信号传输路径上就能够在所需频率无损耗地传输信号。例如，在覆盖40GHz或更多的宽带中可获得稳态传输特性。
基于绝缘膜16的相对介电常数和厚度，在凹进部分12a中填充的树脂层26的相对介电常数，信号布线层20的连接垫部分20b的直径和厚度等不同，可获得阻抗匹配的凹进深度最佳值也有所不同。换而言之，在符合各种半导体封装设计原则的同时，还要适当地调整凹进部分12a的深度以在布线线路部分20a与连接垫部分20b之间获得阻抗匹配。
例如，若设置绝缘膜16厚度：0.05mm，绝缘膜16的相对介电常数：3.2，信号布线层20的连接垫部分20b的厚度：0.018mm，连接垫部分20b的直径：0.60mm，树脂层26的相对介电常数：3.2，以及凹进部分的形状：圆柱形，则给出包含凹进部分12a的深度(在图6中为d)，即从绝缘膜16到凹进部分12a末端表面的深度，约为0.21mm。这样，信号布线层20的布线线路部分20a与连接垫部分20b之间的阻抗为50Ω，从而可获得阻抗匹配。
这样，可以使用具有与上述绝缘膜16几乎相同相对介电常数的电介质材料，或可以使用具有不同于绝缘膜的相对介电常数的电介质材料，作为在刚性元件12的凹进部分12a中所填充的树脂层。
另一方面，如图7所示，可以采用在刚性元件12的凹进部分12a中不填充任何物质而形成一空洞部分11的方式。这样，通过一粘合片26x，将刚性元件12和布线衬底10相互粘合。在粘合片26x中设置与刚性元件12的凹进部分12a相对应的开口部分。然后，将粘合片26x粘合到刚性元件12或布线衬底10上，再将刚性元件12和布线衬底10粘实，以使凹进部分12a与粘合片26x的开口部分相重合。
若采用在刚性元件12的凹进部分12a中设置空洞部分11的方式，则在计算上可用空气的介电常数(1)取代树脂层26的相对介电常数。因此，如果其他条件与上述条件相同，则可将包括凹进部分12a的深度(在图7中为d)，即从绝缘膜16到凹进12a的末端表面的深度，设置为约0.13mm。
此外，除图7所示的圆柱形凹进部分12a外，还可将刚性元件12中所形成的凹进部分12a的形状制成如图8所示的半球形凹进部分12b，如图9所示的圆锥形凹进部分12c等。在刚性元件12的凹进部分12a中填充树脂层26的方式如图8和图9所示。
这样，如果可能由于电力线从信号布线层20的连接垫部分20b的周围部分横向沿展而不能获得精确的阻抗匹配，则最好形成如图8所示的半球形凹进部分12b。这是由于通过半球形凹进部分12b校正了电力线的影响，从而可获得精确的阻抗匹配。
通过用立铣刀加工刚性元件12的表面层部分，可获得在图7中的圆柱形凹进部分12a。通过选择性刻蚀刚性元件12的表面层部分，还可获得在图8中的半球形凹进部分12b。通过用具有一尖端部分的钻头加工刚性元件12的表面层部分，又可获得在图9中圆锥形凹进部分12c。
另外，在本实施例的半导体封装中，如图3和图7所示，形成用于将接地布线层22，接地面18和刚性元件12电连接的通孔16a。在将布线衬底10粘合到刚性元件12(设置焊球25之前)之后，通过在信号布线层20侧的布线衬底10的一表面上粘合一保护片(未示出)，然后再用钻头等加工该保护片，信号布线层20，绝缘膜16，接地平面18和树脂层26来形成这种通孔。然后，在通孔16a中填充诸如银膏等导电膏19(导体)，再剥掉保护片。
以此方式，通过填充到通孔16a中的导电膏，不仅将设置在信号布线层20附近的接地布线层22与接地面18电连接，而且将其与刚性元件12电连接。也就是，将接地布线层22，接地面18，和刚性元件12设置成同一电势，从而将它们看作一具有更大面积的完整接地。因而，可抑制接地电势的波动并可稳定阻抗。
在此，可采用以下方式来取代经由通孔16a所实现接地布线层22与接地面18和刚性元件之间的电连接。图10表示根据本发明第一实施例的半导体封装的一个变型的部分截面图，图11表示在图10中沿C的方向所看到的部分平面图。
在本实施例的半导体封装的这种变型中，如图10和图11中所示，从布线衬底10的一端部的侧壁，露出接地布线层22和接地面18的端部的侧面。在刚性元件12的此部位中设置一从布线衬底10突出的突起部分12y。然后，将导电膏19(导体)涂到刚性元件12的突起部分12y以覆盖布线衬底10的侧面。
以此方式，可形成将接地布线层22与接地面和刚性元件电连接的结构。在该变型中，由于没有必要特别形成通孔16a，因此可通过一简单方式将接地布线层22，接地面18，和刚性元件12电连接，以构成等势接地。
如上所述，在本实施例的半导体封装中，为了在信号布线层20的布线线路部分20a与连接垫部分20b之间获得阻抗匹配，在与信号布线层20的连接垫部分20b相对应的部分接地面18中设置在其中部分去除接地面18的未形成部分18a。此外，对于与未形成部分18a相对应的部分刚性元件12，设置可调整其深度以获得阻抗匹配的凹进部分12a。然后，在凹进部分12a中填充具有预定相对介电常数的树脂层26，否则，以在其中设置空洞部分11的方式形成凹进部分。同样，将接地布线层22与接地面18和刚性元件12电连接以构成等势接地。
综上所述，在半导体装置1的布线衬底10的所有传输路径上，可在其稳态中获得阻抗匹配。
(第二实施例)
图12表示根据本发明第二实施例的半导体封装(半导体装置)的截面图。如图12所示，在第二实施例的半导体装置1a中，采用在其中不形成空腔的平板刚性元件12x，在其中心处将一半导体芯片14粘帖到芯片安装部分。然后，将具有与上述相同结构的布线衬底10粘合到除芯片安装部分以外的刚性元件12x的周围部分。由于在第二实施例中的其他元件与第一实施例图3所示半导体装置1的那些元件相同，在此将省略其描述。这样，就可采用与第一实施例相同的多种修改和变型的应用方式。
(第三实施例)
图13表示根据本发明第三实施例半导体封装(半导体装置)的截面图。如图13所示，在第三实施例的半导体装置1b中，构建通过省略第二实施例半导体装置1a的焊球25而具有LGA(基板栅格阵列)类型封装结构的半导体装置。这样，在封装衬底(母板)面上的布线片上设置焊球，并将该焊球与布线衬底10上的信号布线层20的凸块连接部分20d相连。这样，可通过省略第一实施例中半导体装置1的焊球25，而采用LGA类型的结构。
由于在第二实施例中的其他元件与第一实施例中图3所示半导体装置1的那些元件相同，在此将省略其描述。这样，可采用与第一实施例相同的多种修改和变型的应用方式。
(第四实施例)
图14表示根据本发明第四实施例的半导体封装(半导体装置)的截面图。第四实施例与第一实施例的不同在于，省略布线衬底的接地面且通常将刚性元件用作接地面。因此，对于与图3所示的那些相同的元件赋予相同的附图标记，并将在此省略其描述。
如图14所示，在第四实施例的半导体封装(半导体装置1c)中，在绝缘膜16的一个表面上形成与在第一实施例中相同的那些信号布线层20和接地布线层22。然而，与第一实施例不同的是，在绝缘膜16的另一表面上不形成接地面。通过树脂层26将绝缘膜16的另一表面粘合到刚性元件12上。
另外，通过填充入导电膏19的通孔16a，将接地布线层22与刚性元件12电连接，以构成等势接地。即，刚性元件不仅用作第一实施例中的散热板和支撑板，还用作第一实施例中的接地面18。这样，如同第一实施例的变型，若不形成通孔16a，则可通过导电膏将接地布线层22和刚性元件的端部侧面相连。
此外，如同第一实施例，在与连接垫部分20b相对应的部分刚性元件12中，形成调节其深度可在信号布线层20的布线线路部分20a与连接垫部分20b之间获得阻抗匹配的凹进部分12a。如第一实施例，将预定的树脂层26填充到凹进部分12a中。否则，采用在凹进部分12a中设置空洞部分的方式。
在第四实施例的半导体封装(半导体装置1c)中，若不在布线衬底10上设置接地面18，则将刚性元件12还用作接地面。从而，可简化半导体封装的结构，并可缩减其生产成本。这样，如同第一实施例，可采用与第一实施例相同的各种修改和变型的应用方式。
(第五实施例)
图15到图17分别表示根据本发明第五实施例的半导体封装(半导体装置)的截面图。第五实施例与第一实施例的不同在于，在刚性元件中不设置凹进部分且仅在与信号布线层20的连接垫20b相对应的部分接地面中设置未形成部分。这样，在图15到图17中，与第一实施例中图3相同的那些元件赋予相同的附图标记，并在此将省略其描述。
如图15所示，在第五实施例的半导体封装(半导体装置1d)中，与第一实施例不同的是，在刚性元件12(金属板)中不特别形成凹进部分，且在与信号布线层20的连接垫20b(图4)相对应的部分接地面18中设置未形成部分18a。
通过一粘合片26x(树脂层)将在接地面18侧的布线衬底10的一表面粘合到刚性元件12上，并将接地面18的未形成部分18a形成空洞。也就是，它具有在接地面18的未形成部分(空洞部分)18a与刚性元件12之间置入粘合片26x的结构。
在第五实施例的半导体封装中，适当地调整具有一预定相对介电常数的粘合片26x的厚度，接地面18的未形成部分18a的深度(与接地面18的厚度相对应)，或其两者，以使分别在布线线路部分20a和连接垫部分20b中形成的静电电容基本相等。因此，在布线线路部分20a与连接垫部分20b之间可获得阻抗匹配。
特别是，可容易制备具有多种厚度的粘合片。因此，若改变连接垫部分20b的直径等，可简单地通过调整粘合片26x的厚度而无需改变未形成部分18a的深度(接地面18的厚度)即可获得阻抗匹配。
此外，如图16所示，在根据第五实施例的第一种变型的半导体封装(半导体装置1e)中，在图15所示的结构中，在与接地面18的未形成部分18a相对应的部分粘合片26x(树脂层)中形成开口部分26y。将接地面18的未形成部分18a与粘合片26x中的开口部分26y形成一空洞。
通过使用粘合片26x将布线衬底10和刚性元件12粘合可获得这种结构，其中，在与接地面18的未形成部分18a相重合的部分粘合片26x中形成开口部分26y。
在第五实施例的第一种变型中，根据连接垫部分20b的直径等，通过适当地调整粘合片26x的开口部分26y的深度，接地面18的未形成部分18a(空洞部分)的深度，或两者，来优化整体空洞部分的厚度，从而在布线线路部分20a和连接垫部分20b之间获得阻抗匹配。在第一种变型的情形中，基于与上述实施例相同的原因，重要的是，通过改变粘合片26x的厚度来调整整体空洞部分的厚度，一定能获得阻抗匹配。
另外，如图17所示，在根据第五实施例的第二种变型中，通过树脂层26将在接地面18侧的布线衬底10的表面粘合到刚性元件12上，并用树脂层26填充接地面18的未形成部分18a。在通过软质树脂层26将刚性元件12和布线衬底10粘合时，将软质树脂层26推压并将其填充到接地面18的未形成部分18a后，可获得该结构。
在第五实施例的第二种变型中，基于连接垫部分20b的直径等，来调整在连接垫部分20b之上置于绝缘膜16和刚性元件12之间的粘合层26的厚度。从而在布线线路部分20a与连接垫部分20b之间获得阻抗匹配。
第五实施例的半导体封装(半导体装置1d，1e，1f)可获得与第一实施例相同的优点，由于其并不特别需要在刚性元件12中形成凹进部分，因而又能使半导体封装的结构比第一实施例更简化。
这样，如同第一实施例，可采用应用多种修改和变型的方式。又如同第二和第三实施例，可采用平板刚性元件，或通过省略焊球将本实施例应用于LGA类型半导体封装。
(第六实施例)
图18表示对在现有技术中在封装衬底中所封装的半导体装置施力作用的部分截面图，以及图19和图20表示根据本发明第六实施例的半导体封装(半导体装置)的截面图。在图19和图20中，对于与第一实施例中图3所示相同的那些元件赋予相同的附图标记，并将省略其描述。
如图18所示，其中在封装衬底(母版)130上封装有具有现有技术中FBGA封装结构的半导体装置120(图1)的电子部件中，若在水平方向对半导体装置120施力，则该力集中在焊球108(凸块)连接部分的邻近区域上。因此，由于将该力施加到连接焊球108的连接垫102y附近，因而有可能在信号布线层102中产生裂缝等，从而使信号布线层102断路。根据第六实施例的半导体封装可以克服这种缺陷。
如图19所示，用与第一实施例中半导体封装(半导体装置)1相同的构建方式，构建第六实施例的半导体封装(半导体装置)1g。通过粘合片26x，将形成接地面的布线衬底一表面粘合到刚性元件12除芯片安装部分以外的周围部分。构成布线衬底10的绝缘膜16由诸如聚酰亚胺，环氧等具有弹性的树脂膜制成。
然后，在与其上设置焊球25的连接垫部分20b相对应的部分接地面18中，形成未形成部分18a。此外，在与未形成部分18a相对应的部分刚性元件12中，形成凹进部分12a。在图19中，举例说明了在凹进部分12a中设置一空洞部分11的方式。
从而，如图20所示，若将焊球25连接和设置到封装衬底32上，并以水平方向对半导体装置1d施力，由于具有弹性的绝缘膜16可朝凹进部分12a侧弯曲和变形，因而集中到焊球25上的力可被绝缘膜16所吸收。
因此，即使当以水平方向向焊球25施力时，也能防止在包含与焊球25连接的连接垫部分20b的信号布线层20中产生裂缝使布线断路的缺陷产生。同时，由于在封装衬底32上的连接垫所受的应力得到释放，因而能提高封装衬底32上的布线可靠性。
以此方式，在第六实施例中，可形成凹进部分12a，以使在对焊球25施力时，与设置有焊球25的区域相对应的部分绝缘膜16发生弯曲和变形，从而该部分可将力吸收。
这样，显示出对刚性元件12的凹进部分12a设置空洞部分11的方式。但也可采用在凹进部分12a中填充不妨碍绝缘膜16变形的低硬度物体。可采用氯丁二烯合成橡胶基底，苯酚基底树脂等弹性物体作为低硬度物体。在凹进部分12a中填充这种低硬度物体，且该物体还可用作粘合布线衬底10和刚性元件12的粘合层。
此外，举例说明了将半球形形状作为刚性元件12的凹进部分12a的形状。也可采用在第一实施例中所述的圆柱形，圆锥形等形状。另外，如第四实施例，可将本实施例应用于在布线衬底上不形成接地面的半导体装置。
另外，若结合第一实施例等，适当地调整刚性元件12的凹进部分12a的大小，在凹进部分12a中的介电常数等，可构建能够获得阻抗匹配又可将施加到焊球25上的应力释放的半导体封装(半导体装置)。
如上所述，解释了本发明的具体细节。不过本发明的范围不限于上述实施例中具体所述范例，上述实施例在不偏离本发明范围内的变型应该包含在本发明范围之内。
例如，在第一到第五实施例中，举例表示出将绝缘膜16用于布线衬底10的核心衬底的方式。不过也可采用诸如玻璃环氧衬底等的刚性衬底。
此外，在第六实施例中，绝缘膜并不限于诸如聚酰亚胺，环氧等树脂。可采用任何具有弹性的衬底。

Claims (21)

1.一种半导体封装包括：
一金属板；和
一布线衬底，该布线衬底包括一绝缘衬底，一形成在绝缘衬底一个表面上的信号布线层，以及一在绝缘衬底另一表面上整体形成的接地面，在接地面侧的布线衬底的表面与金属板相粘合；
其中，该信号布线层由一布线线路部分和一宽度大于布线线路部分线宽的连接垫部分构成，并在与连接垫部分相对应的一部分接地面中设置一未形成部分。
2.根据权利要求1所述的半导体封装，其中，将接地面的未形成部分制成一空洞，或用一树脂层填充。
3.根据权利要求1所述的半导体封装，其中，将接地面的未形成部分制成一空洞，并在未形成部分与金属板之间置入一树脂层。
4.根据权利要求3所述的半导体封装，其中，将树脂层调整到具有在布线线路部分与连接垫部分之间获得阻抗匹配的厚度。
5.根据权利要求1所述的半导体封装，其中，在与接地面的未形成部分相对应的一部分金属板中再设置一凹进部分。
6.根据权利要求1所述的半导体封装，还包括：
在绝缘衬底的一个表面上形成与信号布线层相邻的接地布线层；且
其中，将接地布线层，接地面，和金属板相互电连接，以构成一整体等势接地。
7.根据权利要求6所述的半导体封装，其中，经由一填充有导体的通孔将接地布线层，接地面，和金属板电连接。
8.根据权利要求6所述的半导体封装，其中，在从布线衬底一端部的侧壁到达金属板的区域，剥露出接地布线层和接地面的侧面，通过在该区域中设置的一导体，将接地布线层，接地面，和金属板电连接。
9.根据权利要求5所述的半导体封装，其中，将接地面的未形成部分和金属板的凹进部分制成一空洞，或用一树脂层填充。
10.一种半导体封装包括：
一金属板；和
一布线衬底，该布线衬底包括一绝缘衬底，和一形成在绝缘衬底一个表面上的信号布线层，将布线衬底的另一表面粘帖到金属板上；
其中，信号布线层由一布线线路部分和一宽度大于布线线路部分线宽的连接垫部分构成，并在与连接垫部分相对应的一部分金属板中设置一凹进部分。
11.根据权利要求10所述的半导体封装，还包括：
形成在绝缘衬底一个表面上的与信号布线层相邻的接地布线层；且
其中，将接地布线层和金属板相互电连接，以构成一整体等势接地。
12.根据权利要求10所述的半导体封装，其中，将金属板的凹进部分制成一空洞，或用一树脂层填充。
13.根据权利要求5所述的半导体封装，其中，将金属板的凹进部分制成具有圆柱形，半球形，或圆锥形的形状。
14.根据权利要求5所述的半导体封装，其中，调整金属板的凹进部分，使其具有在布线线路部分和连接垫部分之间获得阻抗匹配的深度。
15.一种半导体封装包括：
一金属板；和
一布线衬底，该布线衬底包括一薄膜衬底，一形成在薄膜衬底一个表面上的信号布线层，且信号布线层具有一与凸块相连的连接垫部分，薄膜衬底的另一表面与金属板相粘合；
其中，通过在与连接垫部分相对应的一部分金属板中设置一凹进部分，来释放施加给凸块的应力。
16.根据权利要求15所述的半导体封装，还包括：
在薄膜衬底的另一个表面上整体形成的接地面；且
其中，在与连接垫部分相对应的一部分接地面中设置一未形成部分。
17.根据权利要求15所述的半导体封装，其中，将金属板的凹进部分制成一空洞，或用弹性物体或苯酚树脂填充。
18.根据权利要求1所述的半导体封装，其中，金属板具有一将半导体芯片安装到预定中心部分的芯片安装部分，而将布线衬底粘帖到金属板的除芯片安装部分以外的周围部分。
19.一种半导体装置包括：
如权利要求18给出的半导体封装；以及
一半导体芯片，在一表面侧上具有连接电极，其中将该半导体芯片的背面侧粘合到芯片安装部分，并将连接电极与布线衬底一个表面的一布线层电连接。
20.根据权利要求19所述的半导体封装，其中在半导体封装的金属板的芯片安装部分中设置一空腔，并将该半导体芯片粘帖到空腔的底部部分。
21.根据权利要求19所述的半导体封装，还包括：
与布线衬底一个表面的连接垫部分相连的凸块。
CNB031551289A 2002-08-23 2003-08-22 半导体封装和半导体装置 Expired - Fee Related CN100372112C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP243595/2002 2002-08-23
JP2002243595 2002-08-23
JP170953/2003 2003-06-16
JP2003170953A JP4094494B2 (ja) 2002-08-23 2003-06-16 半導体パッケージ

Publications (2)

Publication Number Publication Date
CN1489207A true CN1489207A (zh) 2004-04-14
CN100372112C CN100372112C (zh) 2008-02-27

Family

ID=31890551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031551289A Expired - Fee Related CN100372112C (zh) 2002-08-23 2003-08-22 半导体封装和半导体装置

Country Status (5)

Country Link
US (1) US6833614B2 (zh)
JP (1) JP4094494B2 (zh)
KR (1) KR20040030263A (zh)
CN (1) CN100372112C (zh)
TW (1) TWI304307B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867814A (zh) * 2011-07-06 2013-01-09 鸿富锦精密工业（深圳）有限公司 芯片封装体
CN103681606A (zh) * 2012-08-29 2014-03-26 台湾积体电路制造股份有限公司 三维（3d）扇出封装机制
CN105280575A (zh) * 2014-07-17 2016-01-27 联华电子股份有限公司 半导体封装结构及其制造方法
CN105557073A (zh) * 2013-09-17 2016-05-04 泰科电子瑞典控股有限责任公司 用于具有在靠近电路连接区域处的阻抗补偿的e/o引擎的互连结构
CN111130485A (zh) * 2019-07-25 2020-05-08 珠海晶讯聚震科技有限公司 用于将电子组件封装在具有有机背端部的封装件的方法
CN111341750A (zh) * 2018-12-19 2020-06-26 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
WO2006100759A1 (ja) * 2005-03-22 2006-09-28 Fujitsu Limited 半導体装置及びその製造方法
US7531751B2 (en) 2005-04-26 2009-05-12 Kabushiki Kaisha Toshiba Method and system for an improved package substrate for use with a semiconductor package
US7429799B1 (en) 2005-07-27 2008-09-30 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US7649254B2 (en) * 2006-05-01 2010-01-19 Flextronics Ap, Llc Conductive stiffener for a flexible substrate
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
JP2008159862A (ja) * 2006-12-25 2008-07-10 Hitachi Kokusai Electric Inc 高周波電子部品のパッケージ構造
JP5475217B2 (ja) * 2007-02-22 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体パッケージ
KR101425796B1 (ko) * 2007-10-08 2014-08-04 삼성전자주식회사 다층 금속 구조체의 전송선로 및 이의 형성 방법
JP2009130054A (ja) * 2007-11-21 2009-06-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
TWI416685B (zh) * 2010-03-04 2013-11-21 Unimicron Technology Corp 封裝基板及其製法
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
JP6238525B2 (ja) * 2013-01-31 2017-11-29 キヤノン株式会社 半導体パッケージおよび電子機器
WO2015005029A1 (ja) * 2013-07-11 2015-01-15 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
US9230926B2 (en) 2013-08-31 2016-01-05 Infineon Technologies Ag Functionalised redistribution layer
US20170170108A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Chip carrier having variably-sized pads
US10153253B2 (en) 2016-11-21 2018-12-11 Intel Corporation Package-bottom through-mold via interposers for land-side configured devices for system-in-package apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5391914A (en) * 1994-03-16 1995-02-21 The United States Of America As Represented By The Secretary Of The Navy Diamond multilayer multichip module substrate
US5665473A (en) * 1994-09-16 1997-09-09 Tokuyama Corporation Package for mounting a semiconductor device
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置
JP3051114B1 (ja) * 1998-12-17 2000-06-12 沖電気工業株式会社 樹脂封止型半導体装置及びその製造方法
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6335566B1 (en) * 1999-06-17 2002-01-01 Hitachi, Ltd. Semiconductor device and an electronic device
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867814A (zh) * 2011-07-06 2013-01-09 鸿富锦精密工业（深圳）有限公司 芯片封装体
CN103681606A (zh) * 2012-08-29 2014-03-26 台湾积体电路制造股份有限公司 三维（3d）扇出封装机制
US9960125B2 (en) 2012-08-29 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor package
CN105557073A (zh) * 2013-09-17 2016-05-04 泰科电子瑞典控股有限责任公司 用于具有在靠近电路连接区域处的阻抗补偿的e/o引擎的互连结构
CN105557073B (zh) * 2013-09-17 2019-10-11 泰科电子瑞典控股有限责任公司 用于具有在靠近电路连接区域处的阻抗补偿的e/o引擎的互连结构
CN105280575A (zh) * 2014-07-17 2016-01-27 联华电子股份有限公司 半导体封装结构及其制造方法
CN111341750A (zh) * 2018-12-19 2020-06-26 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
CN111130485A (zh) * 2019-07-25 2020-05-08 珠海晶讯聚震科技有限公司 用于将电子组件封装在具有有机背端部的封装件的方法

Also Published As

Publication number Publication date
KR20040030263A (ko) 2004-04-09
TWI304307B (en) 2008-12-11
JP2004140325A (ja) 2004-05-13
TW200406138A (en) 2004-04-16
US6833614B2 (en) 2004-12-21
US20040036169A1 (en) 2004-02-26
CN100372112C (zh) 2008-02-27
JP4094494B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
CN1489207A (zh) 半导体封装和半导体装置
CN1118098C (zh) 半导体集成电路器件
US7180012B2 (en) Module part
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
US8188593B2 (en) Silicon substrate having through vias and package having the same
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
CN110010587B (zh) 半导体装置的制造方法及半导体装置
CN1264923A (zh) 半导体器件及其制造方法
US11631645B2 (en) Circuit module and manufacturing method therefor
CN1758433A (zh) 半导体器件及其制造方法
CN1468448A (zh) 具有埋置电容器的电子封装及其制造方法
CN1523665A (zh) 半导体装置及其制造方法
CN1674277A (zh) 电路装置
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN101080958A (zh) 部件内置模块及其制造方法
CN101044805A (zh) 复合多层基板及其制造方法
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1342035A (zh) 电路装置及其制造方法
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
CN1497717A (zh) 电路装置及其制造方法
CN101188221A (zh) 布线基板和采用该布线基板的半导体器件
JP2008258478A (ja) 電子部品装置およびその製造方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
JP2010056180A (ja) 回路モジュール
CN1913142A (zh) 电路基板及使用该电路基板的电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080227

Termination date: 20170822

CF01 Termination of patent right due to non-payment of annual fee