JP6238525B2 - 半導体パッケージおよび電子機器 - Google Patents
半導体パッケージおよび電子機器 Download PDFInfo
- Publication number
- JP6238525B2 JP6238525B2 JP2013017618A JP2013017618A JP6238525B2 JP 6238525 B2 JP6238525 B2 JP 6238525B2 JP 2013017618 A JP2013017618 A JP 2013017618A JP 2013017618 A JP2013017618 A JP 2013017618A JP 6238525 B2 JP6238525 B2 JP 6238525B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- semiconductor package
- wiring pattern
- semiconductor element
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
図1に本発明の半導体パッケージの第1の実施の形態を示す。図1(a)は断面を示した図であり、図1(b)は上面を示した図である。1は半導体パッケージ100のベースとなる基板である。基板1の上部には金属等の導電性部材からなる導電性部材2が配置されている。導電性部材2は中央部に開口部21を有した枠状もしくは環状の部材であり、接着剤等の誘電体22を介して基板に固定されている。基板1の中央部には凹部が形成されており、半導体素子3が搭載されている。導電性部材2は半導体素子3の外周を囲むように配置されている。これにより半導体素子3は、導電性部材2の開口部21から露出するよう配置される。半導体素子3は、図1(b)に示すように、導電性部材2の開口部21の内側に配置され外部に露出する位置に配置されている。半導体素子3はたとえばCMOSセンサーやCCDセンサーであり、開口部21を介して外部からの信号を取りこむことができる。そのため、半導体素子3の上面は信号配線層4であり、取り込んだ信号を形成された信号配線により伝送することができる。信号配線層4は、外部からの信号を取りこむ受光面であり、後述する基板1に形成された配線パターン5と接続するためのグラウンド端子、電源端子、信号端子が形成されている。
開口部21の内部に受信アンテナ(長さ10mmの微小ダイポールアンテナを装着した市販の光電界プローブ)を配置し電界を検知した。その検知信号を光ファイバーによって電波暗室外に設置したスペクトラム・アナライザに入力することで、電界強度を測定した。
実施例1に対して配線パターン5を除いた半導体パッケージに対して、実施例1と同様の計測を行った。信号配線層4と導電性部材2の静電結合容量値(コンデンサ61に相当)は実施例1と同じ2.8pFであった。
図5に本発明の第2の実施の形態である半導体パッケージ300を示す。図5(a)は断面を示した図であり、図5(b)は上面を示した図である。図5において第1の実施の形態と共通の部分については、同じ符号を付し説明は省略する。
図9に本発明の第3の実施の形態である半導体パッケージ400を示す。図9(a)は断面を示した図であり、図9(b)は上面を示した図である。図9において第1の実施の形態と共通の部分については、同じ符号を付し説明は省略する。
2 導電性部材
3 半導体素子
4 信号配線層
5 配線パターン
7 外部電界
8 共振電界
81 共振電界
11 裏面電極
21 開口部
41 ボンディングワイヤ
42 グラウンド配線
44 信号配線
Claims (11)
- 基板の表面に半導体素子を搭載した半導体パッケージであって、前記半導体素子を搭載した前記基板の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記半導体素子が前記導電性部材の開口部から露出するように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記配線パターンは前記導電性部材と対向して配置された枠状もしくは環状のパターンであり、前記導電性部材と前記配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。
- 基板の表面に半導体素子を搭載した半導体パッケージであって、前記半導体素子を搭載した前記基板の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記半導体素子が前記導電性部材の開口部から露出するように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記配線パターンは前記導電性部材と対向して配置された枠状もしくは環状のパターンの、お互いが対向する2か所に不連続部が形成された2つの配線パターンからなり、前記導電性部材と前記配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。
- 前記信号配線層は前記半導体素子の前記基板への搭載面と逆側の表面に形成されており、前記配線パターンはボンディングワイヤを介して信号配線層に形成されたグラウンド端子または電源端子と電気的に接続されていることを特徴とする請求項1または2に記載の半導体パッケージ。
- 前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値の1.78倍の値以上であることを特徴とする請求項1または2に記載の半導体パッケージ。
- 基板の表面に半導体素子を搭載した半導体パッケージにであって、前記半導体素子を搭載した前記基板の表面と逆側の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記導電性部材の開口部が、前記半導体パッケージを平面視した場合に、前記半導体素子の外形よりも大きく前記半導体素子の外径を取り囲むように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記導電性部材と配線パターンとの間の静電結合容量値は、
前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。 - 前記信号配線層は前記半導体素子の前記基板への搭載面と逆側の表面に形成されており、前記配線パターンはボンディングワイヤを介して信号配線層に形成されたグラウンド端子または電源端子と電気的に接続されていることを特徴とする請求項5に記載の半導体パッケージ。
- 前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値の1.78倍の値以上であることを特徴とする請求項5または6に記載の半導体パッケージ。
- 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンであることを特徴とする請求項5乃至7のいずれか1項に記載の半導体パッケージ。
- 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンの、お互いが対向する2か所に不連続部が形成された2つの配線パターンからなっていることを特徴とする請求項5乃至7のいずれか1項に記載の半導体パッケージ。
- 前記半導体素子は、外部からの信号を受信するセンサーであることを特徴とする請求項1乃至9のいずれか1項に記載の半導体パッケージ。
- 請求項1乃至10のいずれか1項に記載の半導体パッケージを備えた電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017618A JP6238525B2 (ja) | 2013-01-31 | 2013-01-31 | 半導体パッケージおよび電子機器 |
US14/165,154 US9184127B2 (en) | 2013-01-31 | 2014-01-27 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017618A JP6238525B2 (ja) | 2013-01-31 | 2013-01-31 | 半導体パッケージおよび電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014150150A JP2014150150A (ja) | 2014-08-21 |
JP2014150150A5 JP2014150150A5 (ja) | 2016-03-17 |
JP6238525B2 true JP6238525B2 (ja) | 2017-11-29 |
Family
ID=51222030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013017618A Active JP6238525B2 (ja) | 2013-01-31 | 2013-01-31 | 半導体パッケージおよび電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9184127B2 (ja) |
JP (1) | JP6238525B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104284060B (zh) * | 2013-07-12 | 2019-07-02 | 鸿富锦精密工业(深圳)有限公司 | 相机模组 |
JP6539130B2 (ja) | 2015-06-30 | 2019-07-03 | キヤノン株式会社 | 撮像装置 |
US11239025B2 (en) * | 2015-10-23 | 2022-02-01 | Realtek Semiconductor Corporation | Inductive device having electromagnetic radiation shielding mechanism and manufacturing method of the same |
US10506186B2 (en) | 2015-11-12 | 2019-12-10 | Sony Corporation | Solid-state imaging device and solid-state imaging apparatus |
JP6779630B2 (ja) * | 2016-02-08 | 2020-11-04 | キヤノン株式会社 | 電子機器 |
US11355427B2 (en) * | 2016-07-01 | 2022-06-07 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
US10373916B2 (en) * | 2016-07-28 | 2019-08-06 | Universal Scientific Industrial (Shanghai) Co., Ltd. | Semiconductor device packages |
US10403581B2 (en) * | 2017-09-29 | 2019-09-03 | Intel Corporation | Electronic device packages with attenuated electromagnetic interference signals |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094069B2 (ja) * | 1993-12-24 | 2000-10-03 | 日本特殊陶業株式会社 | セラミックパッケージ本体の製造方法 |
US5877551A (en) * | 1996-11-18 | 1999-03-02 | Olin Corporation | Semiconductor package having a ground or power ring and a metal substrate |
JP4094494B2 (ja) * | 2002-08-23 | 2008-06-04 | 新光電気工業株式会社 | 半導体パッケージ |
JP4377617B2 (ja) * | 2003-06-20 | 2009-12-02 | 日本特殊陶業株式会社 | コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット |
JP4713204B2 (ja) * | 2005-04-08 | 2011-06-29 | パナソニック株式会社 | 光学デバイス用キャビティ構造体、及び光学デバイス |
JP2010225919A (ja) * | 2009-03-24 | 2010-10-07 | Sony Corp | 半導体装置 |
JP5570163B2 (ja) * | 2009-08-31 | 2014-08-13 | キヤノン株式会社 | 固体撮像装置 |
-
2013
- 2013-01-31 JP JP2013017618A patent/JP6238525B2/ja active Active
-
2014
- 2014-01-27 US US14/165,154 patent/US9184127B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140210065A1 (en) | 2014-07-31 |
US9184127B2 (en) | 2015-11-10 |
JP2014150150A (ja) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6238525B2 (ja) | 半導体パッケージおよび電子機器 | |
JP5151032B2 (ja) | 磁界プローブ装置及び磁界プローブ素子 | |
JP5599607B2 (ja) | プラズマ処理器具で用いるためのrfセンサー | |
US9614271B2 (en) | Composite module and electronic apparatus including the same | |
TWI466381B (zh) | 行動通訊裝置及其天線 | |
WO2007049376A1 (ja) | 高周波モジュール | |
JP5333776B2 (ja) | 容量素子、プリント配線基板、半導体パッケージ及び半導体回路 | |
JP2013243429A (ja) | 構造部材及び該構造部材が設けられる無線通信装置 | |
JP2007089007A (ja) | 受信装置 | |
WO2015122203A1 (ja) | プリント基板 | |
KR20100090012A (ko) | 부분방전 센서 및 이를 이용한 부분방전 검출장치 | |
WO2017022221A1 (ja) | 放熱構造および電子機器 | |
US20140367810A1 (en) | Open Cavity Substrate in a MEMS Microphone Assembly and Method of Manufacturing the Same | |
US8174453B2 (en) | Folder-type mobile communication device | |
JP6244958B2 (ja) | 半導体装置 | |
US10111318B2 (en) | Circuit substrate, and noise reduction method for circuit substrate | |
JP4958189B2 (ja) | 集積回路の搭載構造 | |
JP2008047839A (ja) | 妨害電磁波低減装置 | |
JP6215577B2 (ja) | 半導体パッケージ容器、半導体装置、電子機器 | |
JP7414768B2 (ja) | 電気回路及び電子機器 | |
US11946953B2 (en) | Electromagnetic field sensor | |
JP7129878B2 (ja) | 部分放電検出用アンテナ | |
US9410997B2 (en) | Crystal unit and method of measuring characteristics of the crystal unit | |
JP2019169646A (ja) | 無線通信装置およびノイズ抑制方法 | |
JP4540493B2 (ja) | プリント配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171031 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6238525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |