JP2014150150A5 - 半導体パッケージおよび電子機器 - Google Patents

Claims (12)

1. 基板の表面に半導体素子を搭載した半導体パッケージであって、前記半導体素子を搭載した前記基板の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記半導体素子が前記導電性部材の開口部から露出するように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記導電性部材と前記配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。
2. 前記信号配線層は前記半導体素子の前記基板への搭載面と逆側の表面に形成されており、前記配線パターンはボンディングワイヤを介して信号配線層に形成されたグラウンド端子または電源端子と電気的に接続されていることを特徴とする請求項１に記載の半導体パッケージ。
3. 前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値の１．７８倍の値以上であることを特徴とする請求項１または２に記載の半導体パッケージ。
4. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体パッケージ。
5. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンの、お互いが対向する２か所に不連続部が形成された２つの配線パターンからなっていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体パッケージ。
6. 基板の表面に半導体素子を搭載した半導体パッケージにであって、前記半導体素子を搭載した前記基板の表面と逆側の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記導電性部材の開口部が、前記半導体パッケージを平面視した場合に、前記半導体素子の外形よりも大きく前記半導体素子の外径を取り囲むように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。
7. 前記信号配線層は前記半導体素子の前記基板への搭載面と逆側の表面に形成されており、前記配線パターンはボンディングワイヤを介して信号配線層に形成されたグラウンド端子または電源端子と電気的に接続されていることを特徴とする請求項６に記載の半導体パッケージ。
8. 前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値の１．７８倍の値以上であることを特徴とする請求項６または７に記載の半導体パッケージ。
9. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンであることを特徴とする請求項６乃至８のいずれか１項に記載の半導体パッケージ。
10. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンの、お互いが対向する２か所に不連続部が形成された２つの配線パターンからなっていることを特徴とする請求項６乃至８のいずれか１項に記載の半導体パッケージ。
11. 前記半導体素子は、外部からの信号を受信するセンサーであることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体パッケージ。
12. 請求項１乃至１１のいずれか１項に記載の半導体パッケージを備えた電子機器。