JP2014150150A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2014150150A
JP2014150150A JP2013017618A JP2013017618A JP2014150150A JP 2014150150 A JP2014150150 A JP 2014150150A JP 2013017618 A JP2013017618 A JP 2013017618A JP 2013017618 A JP2013017618 A JP 2013017618A JP 2014150150 A JP2014150150 A JP 2014150150A
Authority
JP
Japan
Prior art keywords
conductive member
semiconductor package
wiring pattern
semiconductor
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013017618A
Other languages
English (en)
Other versions
JP2014150150A5 (ja
JP6238525B2 (ja
Inventor
Shinichi Nishimura
晋一 西村
Yasuto Tatara
靖人 多田羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013017618A priority Critical patent/JP6238525B2/ja
Priority to US14/165,154 priority patent/US9184127B2/en
Publication of JP2014150150A publication Critical patent/JP2014150150A/ja
Publication of JP2014150150A5 publication Critical patent/JP2014150150A5/ja
Application granted granted Critical
Publication of JP6238525B2 publication Critical patent/JP6238525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】開口部のある額縁状導電性部材の内部に半導体が配置される金属フレーム付半導体パッケージにおいて、ＧＨＺ帯の周波数で額縁状導電性部材の電磁遮蔽効果が劣化することを抑制し、半導体回路の外来電磁波耐性を向上させた半導体パッケージを提供する。
【解決手段】基板１上に開口部２１のある額縁状導電性部材２を搭載し、その内側に半導体素子３を配置する金属フレーム付き半導体パッケージ１００において、導電性部材開口２１よりも外側の基板部に環状の配線パターン５を設け、環状配線パターン５と導電性部材２の静電結合容量が、半導体メタル配線層と導電性部材２との静電結合容量以上であり、環状配線パターン５と半導体メタル配線層のグラウンド配線とが電気的に接続されている。
【選択図】図１

Description

本発明は、デジタル複合機やデジタルカメラ等の電子機器に使用される半導体パッケージに関し、特に電磁遮蔽性能に関するものである。
近年、数１００ＭＨｚからＧＨｚ帯の周波数帯域の電磁波によって通信を行う、携帯電話や無線通信機能搭載の電子機器が普及するに伴って、これらの機器に近接して一般の電子機器を使用するようなことが増えている。そのため、一般の電子機器にも、数１００ＭＨｚからＧＨｚ帯の周波数帯域の電磁波が外部から照射されても正常に動作する外来電磁波耐性を有することが求められている。
また、一方でデジタル複写機やデジタルカメラなど画像を取得する電子機器においては、高画質化を実現するため、より高い感度を有する固体撮像素子が使用されるようになってきている。固体撮像素子は光電変換や画像信号を伝送する部分の多くがアナログ回路で形成された半導体であり、より微弱な電気信号レベルを高い利得で増幅することで、高い感度を実現している。したがって、感度が高くなればなるほど微弱な信号を扱うことになり、電子機器の外部からのごく微弱な電磁波が回路と干渉し、信号と誤認識される可能性がある。そのため、感度が高くなればなるほど、これらの電子機器にはより強い外来電磁波耐性が求められる。
従来、これらのアナログ回路（またはデジタル回路を含むミックスドアナログ回路）の半導体パッケージについては、高透磁率材料であるリードフレームの内側に枠状の導電性部材を配置することが知られている。（特許文献１）これは外部からの磁界を外側の高透磁率材料に吸い寄せて、かつ枠状の導電性部材に流れる渦電流が外部からの磁界とは逆向きの磁界を発生させ、この磁界により外部磁界を打ち消すというもある。このような構成は、交流での実効透磁率が高いＫＨｚから数ＭＨｚの周波数帯域で特に有効である。
特開２０１１−５４６４３号公報
前述の枠状の導電性部材はその寸法サイズに応じた特定の周波数より低い周波数帯域においては高い電磁遮蔽性能を有する。しかしながら、前述の特定の周波数より高い周波数帯域においては電磁遮蔽性能が徐々に低下するという問題がある。これは周波数が高くなればなるほど、磁界だけでなく電界も半導体パッケージの外来電磁波耐性に影響を与えるためである。この電磁遮蔽性能が低下し始める特定の周波数は、枠状の導電性部材の大きさに起因しており、たとえば一辺が５ｃｍの導電性部材の場合７５０ＭＨｚ程度である。より高い周波数帯域に対応するためには、導電性部材をより小さくすることが必要となる。しかしながら、固体撮像素子等の半導体素子の小型化には限界があり、今後の無線通信の高周波化に対応するためには、特許文献１に記載の方法では十分な電磁遮蔽性能を担保できなる可能性がある。
本発明は上記課題を解決するためになされたものであり、枠状の導電性部材の内部の開口部に半導体素子が配置される半導体パッケージにおいて、数１００ＭＨＺからＧＨＺ帯の周波数で額縁状導電性部材の電磁遮蔽効果が劣化することを抑制し、半導体回路の外来電磁波耐性を向上することを目的とする。
本発明における半導体パッケージは、基板の表面に半導体素子を搭載した半導体パッケージにであって、前記半導体素子を搭載した前記基板の表面には、誘電体を介して、前記半導体素子の外周を囲むように枠状もしくは環状の導電性部材が、前記半導体素子が前記導電性部材の開口部から露出するように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記導電性部材と前記配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であること特徴とする。
本発明における半導体パッケージによれば、導電性部材が共振する数１００ＭＨＺからＧＨＺ帯の高い周波数でも高い電磁遮蔽性能を有するようになり、半導体回路の外来電磁波耐性が向上する。
第１の実施の形態に係わる半導体パッケージである。 第１の実施の形態に係わる半導体パッケージの作用を示す模式図である。 第１の実施の形態の効果を示すグラフである。 第１の実施の形態の効果を示すグラフである。 第２の実施の形態に係わる半導体パッケージである。 第１の実施の形態に係わる半導体パッケージの作用を示す模式図である。 第２の実施の形態に係わる半導体パッケージの作用を示す模式図である。 第２の実施の形態の効果を示すグラフである。 第３の実施の形態に係わる半導体パッケージである。
［第１の実施の形態］
図１に本発明の半導体パッケージの第１の実施の形態を示す。図１（ａ）は断面を示した図であり、図１（ｂ）は上面を示した図である。１は半導体パッケージ１００のベースとなる基板である。基板１の上部には金属等の導電性部材からなる導電性部材２が配置されている。導電性部材２は中央部に開口部２１を有した枠状もしくは環状の部材であり、接着剤等の誘電体２２を介して基板に固定されている。基板１の中央部には凹部が形成されており、半導体素子３が搭載されている。導電性部材２は半導体素子３の外周を囲むように配置されている。これにより半導体素子３は、導電性部材２の開口部２１から露出するよう配置される。半導体素子３は、図１（ｂ）に示すように、導電性部材２の開口部２１の内側に配置され外部に露出する位置に配置されている。半導体素子３はたとえばＣＭＯＳセンサーやＣＣＤセンサーであり、開口部２１を介して外部からの信号を取りこむことができる。そのため、半導体素子３の上面は信号配線層４であり、取り込んだ信号を形成された信号配線により伝送することができる。信号配線層４は、外部からの信号を取りこむ受光面であり、後述する基板１に形成された配線パターン５と接続するためのグラウンド端子、電源端子、信号端子が形成されている。
基板１の内部もしくは半導体素子３の基板１への搭載面には、導電性部材２と対向するように配線パターン５が設けられている。図１（ｂ）に点線で示したように、枠状の配線パターン５は、半導体素子３を囲むように環状もしくは枠状である。配線パターン５は、配線材料である銅やタングステンなど導電率の高い金属で形成されている。配線パターン５の内側には、半導体素子のグラウンド端子、電源端子を含む信号端子とボンディングワイヤ４１を介して電気的に接続されているグラウンド電位、電源電位も含む信号配線４４が形成されている。信号配線４４の少なくとも一つはグラウンド配線４２であり、配線パターン５と接続されている。従って配線パターン５がグラウンド電位である。信号配線４４はヴィア４４等を介して、基板１の裏面に形成された外部電極１１に接続されている。なお、図１ではボンディングワイヤ４１は信号配線４４に直接接続されているが、信号配線４４の端部にボンディングパッドを形成し、ボンディングパッドを介して接続しても良い。
次に、この半導体パッケージ１００の作用について図２を基に説明する。図２は図１の半導体パッケージを電気的なモデルとして説明する概念図である。なお図２において図１と同じ部材については同じ符号を付し、説明は省略する。
信号配線層４と導電性部材２との間には空気が存在する。空気は誘電体なので信号配線層４と導電性部材２は容量結合しており、その静電結合をコンデンサ６１と模擬して示している。また、配線パターン５と導電性部材２は、基板１の絶縁材料と誘電体２２を介して対向して配置されている。従って、配線パターン５と導電性部材２は容量結合しており、その静電結合をコンデンサ６２と模擬して示している。本実施の形態では、配線パターン５と導電性部材２の間のコンデンサ６２の容量値が、信号配線層４と導電性部材２の間の静コンデンサ６１の容量値以上になるように形成している。
コンデンサ６２の容量値を高めるためには、基板１にガラスエポキシ樹脂ＦＲ４や、アルミナ、ステアタイトなどのセラミックなどの高誘電率材料を使用する事が好ましい。また誘電体２２としては、通常の熱硬化型エポキシ樹脂接着剤（比誘電率が約３．０程度）よりも、ガラス等（比誘電率が約５．０程度）のフィラーを混ぜたエポキシ樹脂接着剤や、シリコーン樹脂（約５．０程度）接着剤などが好ましい。また、光学素子で良く用いられる紫外線硬化型エポキシ樹脂接着剤でも同様に高誘電率のものが望ましい。
図中７は、半導体パッケージ１００の上方から照射された、数１００ＭＨＺからＧＨＺ帯の電磁波であり、電磁波７の進行方向を点線矢印で示し、電界成分の振幅強度を実線で示している。磁界成分については、説明が煩雑になるのを避ける都合上、図示していないが、紙面直交方向に振動する成分を有している。
まず、入射した電磁波７は、導電性部材２と信号配線層４の隙間で形成されているコンデンサ６１を電気的に励振するように作用する。これにより、導電性部材２と信号配線層４の間に電位が発生する。同様に、配線パターン５と導電性部材２の間のコンデンサ６２も電気的に励振するように作用する。このときの電位は、コンデンサ６１と導電性部材２および信号配線層４のインダクタンスで形成される回路と、コンデンサ６２と導電性部材２および配線パターン５のインダクタンスで形成される回路とにより形成される共振回路に印加される。
図２（ａ）に示す第１の実施の形態である半導体パッケージ１００の場合、配線パターン５を設けることにより、導電性部材２とのコンデンサ６２の間の容量値がコンデンサ６１の容量値以上なっている。この場合、共振回路に流れる共振電流は主にインピーダンスの低いコンデンサ６２の方に流れる。そのため、導電性部材２と配線パターン５の間に発生する共振電界８１が、導電性部材２と信号配線層４の間に発生する共振電界８よりも大きくなる。そのため、外部からの電磁波７により、ノイズに弱いワイヤボンディング４１が受ける影響は小さく、導電性部材２による電磁遮蔽性能をより高める事ができる。
これに対して図２（ｂ）に示す配線パターン５を設けない半導体パッケージ２００の場合、導電性部材２とのコンデンサ６２の間の容量値がコンデンサ６１の容量値よりも小さくなる。この場合、共振回路に流れる共振電流は主にインピーダンスの低いコンデンサ６１の方に流れる。そのため、導電性部材２と信号配線層４の間に発生する共振電界８が、導電性部材２と配線パターン５の間に発生する共振電界８１よりも大きくなる。そのため、外部からの電磁波７により、ノイズに弱いワイヤボンディング４１が受ける影響は、図２に示した実施の形態よりも劣ることとなる。なお、コンデンサ６２の間の容量値がコンデンサ６１の容量値よりも小さい場合とは、配線パターン５を設けていない形態が考えられる。
本実施の形態の半導体パッケージ１００の効果を示す実施例を以下に示す。
実施例１において基板１は、縦幅２６ｍｍ、横幅３２ｍｍ、厚み２．１ｍｍで発砲スチロール材料（比誘電率σ＝１．０［Ｓ／ｍ］）を使用した。本来、基板１の材質は前述したように高誘電率材料を使用する事が好ましいが、後述する解析結果と条件を等しくすることで、発明の効果の理解を容易にするために、あえて比誘電率σ＝１．０［Ｓ／ｍ］の発砲スチロール材料を選択した。従って実際の比誘電率が基板１の上面側に導電性部材２と対向するように設けられた枠状の配線パターン５は、銅配線（導電率σ＝５．７×１０７［Ｓ／ｍ］）であり、枠の幅が２ｍｍで周回する配線パターンである。配線パターン５は基板１の上面から０．３ｍｍの位置に配置されている。
導電性部材２は、縦幅２６ｍｍ、横幅３２ｍｍ、厚み０．８ｍｍのステンレス（導電率σ＝１．５×１０６［Ｓ／ｍ］）の板に、縦幅２１ｍｍ、横幅２７ｍｍの開口部２１が設けられている。導電性部材２と基板１との距離は０．１ｍｍであり、接着剤としてエポキシ樹脂接着剤（比誘電率εｒ＝４）により接着されている。従って、配線パターン５との間の距離は０．４ｍｍである。
半導体素子３は縦幅２６ｍｍ、横幅３２ｍｍ、厚み０．８ｍｍでシリコンと積層されたアルミ配線からなっている固体撮像用の素子である。半導体素子３の表面には信号配線層４として厚み１μｍのアルミ膜が格子状になるように形成されている。
また信号配線層４と導電性部材２の静電結合容量値（コンデンサ６１に相当）は２．８ｐＦであった。この静電結合容量値は導電性部材２と信号配線層４のそれぞれに高周波計測用プローブ（カスケードマイクロテック製）の信号部とグラウンド部を接触させて、そのプローブをネットワークアナライザ（アジレント・テクノロジー製）に接続して測定した。測定方法としては、５０Ω入力のネットワークアナライザで１００ＭＨｚ〜２．５ＧＨｚの反射係数Ｓ１１を測定した上で、入力インピーダンスＺ１１に変換する。５０Ω入力のネットワークアナライザの場合、変換式はＺ１１＝５０×（１＋Ｓ１１）／（１−Ｓ１１）である。入力インピーダンスＺ１１における容量値ＣはＣ ＝ １／（２πｆ×｜Ｚ１１｜）（ｆは周波数）という式に従って算出した。導電性部材と半導体配線層は電気的に接続されていない状態で測定しているため、容量値Ｃは導電性部材と半導体配線層の静電結合容量に相当する。
同様の方法で測定したところ、配線パターン５と導電性部材２の静電結合容量値（コンデンサ６２に相当）は５．０ｐＦであった。これは、信号配線層４と導電性部材２の静電結合容量値（コンデンサ６１に相当）の１．７８倍の値以上である。
導電性部材２の開口部２１における電界強度を測定した。まず電波暗室に配置した送信アンテナから１ｍ離れた位置に置いた半導体パッケージを配置し、１ＧＨｚ〜２．５ＧＨｚの周波数帯域で一定の１０Ｖ／ｍの電界強度を有する電磁波を照射した。この時、
開口部２１の内部に受信アンテナ（長さ１０ｍｍの微小ダイポールアンテナを装着した市販の光電界プローブ）を配置し電界を検知した。その検知信号を光ファイバーによって電波暗室外に設置したスペクトラム・アナライザに入力することで、電界強度を測定した。
測定結果を図３（ａ）に示す。図３（ａ）において、横軸は照射した電磁波の周波数（１．０ＧＨｚ〜２．５ＧＨｚ）であり、縦軸は導電性部材２の開口内部２１に発生する電界の光電界プローブの読み値を示している。光電界プローブの読み値は電界強度に比例する。図３（ａ）から分かるように、周波数が２．５ＧＨｚにおける、導電性部材２の開口部２１の内部に発生する電界強度が約４０ｄＢとなっていることが分かる。
（比較例１）
実施例１に対して配線パターン５を除いた半導体パッケージに対して、実施例１と同様の計測を行った。信号配線層４と導電性部材２の静電結合容量値（コンデンサ６１に相当）は実施例１と同じ２．８ｐＦであった。
この時の特定結果を図３（ｂ）に示す。図３（ｂ）から分かるように、周波数が２．５ＧＨｚにおける、導電性部材２の開口部２１の内部に発生する電界強度が約５２ｄＢとなっていることが分かる。
すなわち実施例１における半導体パッケージは、比較例の半導体パッケージに比べて約１２ｄＢ （つまり、約１／４にまで）減少している。これは、１．０ＧＨｚ〜２．５ＧＨｚの周波数帯域における導電性部材の電磁遮蔽性能の劣化を抑制し、半導体回路の電磁波耐性が向上していることがわかる。
次に、図３に示した１．０ＧＨｚ〜２．５ＧＨｚの周波数帯域よりも高い周波数帯域における本実施の形態の効果を検証するため３次元数値電磁界解析を行った。３次元数値電磁界解析は前述の実施例１、比較例１に加え下記の実施例２、３の解析も行った。
実施例１と異なる点のみを記す。導電性部材２と基板１との距離は０．１ｍｍであり、配線パターン５は基板１の上面から０．７ｍｍの位置に配置されている。従って基板１の導電性部材２と配線パターン５の間の距離は０．８ｍｍである。この時の配線パターン５と導電性部材２の静電結合容量値（コンデンサ６２に相当）は２．８ｐＦであった。これは、信号配線層４と導電性部材２の静電結合容量値（コンデンサ６１に相当）と等しい値である。
実施例１と異なる点のみを記す。導電性部材２と基板１との距離は０．０５ｍｍであり、配線パターン５は基板１の表面に配置されている。従って基板１の導電性部材２と配線パターン５の間の距離は０．０５ｍｍである。この時の配線パターン５と導電性部材２の静電結合容量値（コンデンサ６２に相当）は３８ｐＦであった。
解析に用いたソフトウエアは、ＭＷ−Ｓｔｕｄｉｏ（ＣＯＭＰＵＴＥＲ ＳＩＭＵＬＡＴＩＯＮ ＴＥＣＨＮＯＬＯＧＹ 社製）の時間領域トランジェントソルバ―のプログラムである。実施例１〜３と比較例１について、その３次元形状と材料特性を入力して解析モデルを作成した。解析条件は、測定と同様に、外部から１０Ｖ／ｍの電界強度を有する電磁波７を、導電性部材２の開口部２１の開口面に直交する方向になるような照射し、電界が導電性部材２の開口部２１の開口面内に発生するとした。また、解析周波数は１ＧＨｚから５ＧＨｚまでとした。ソルバ―によって、解析空間内部の電界強度を計算し、特に導電性部材２の開口部２１の位置における電界強度を算出した。
図４はその解析結果をグラフで示したものである。横軸が照射した電磁波の周波数である。縦軸が導電性部材２の開口内部２１における電界強度である。まず、比較例１の電界強度（一点鎖線）の結果に着目すると、約２ＧＨＺから急速に増加し、２．９ＧＨＺと３．４ＧＨＺでピーク状の高い電界強度を示していることが分かる。これは、比較例の半導体パッケージが、２ＧＨＺ以上の周波数帯域で導電性部材の電磁遮蔽性能が劣化していることを示している。比較例の解析結果が示すこの傾向は、図３（ｂ）で示した実際に測定した結果の傾向と非常に良く一致している。従って、解析に用いたソフトウエアと解析モデルが正しい結果を出力していると言える。
図４において実施例１の解析結果を点線で示している。図４から分かように、周波数が約３．０ＧＨＺにおいて、開口内部の電界強度が約１２０Ｖ／ｍに達するピーク状になっている。これは、比較例１の解析結果に対して半減している。実施例１は、導電性部材２と配線パターン５との結合容量６２が５ｐＦであり、導電性部材２と半導体配線層の結合容量よりも大きい。そのため、共振電界が導電性部材の開口の外側にもより多く発生し、導電性部材開口内側の電界強度がさらに減少していると思われる。
図４において実施例２の解析結果を実線で示している。図４から分かように、周波数が３．１ＧＨＺにおいて、開口内部の電界強度が約２３０Ｖ／ｍに達するピーク状になっている。これは、比較例１の解析結果である、「３．４ＧＨＺにおける電界強度２５０Ｖ／ｍ」に対して、２０Ｖ／ｍ低減している。実施例２は、導電性部材２と配線パターン５との結合容量６２が２．８ｐＦであり、導電性部材２と半導体配線層の結合容量と同じ程度である。そのため、共振電界が導電性部材の開口の外側にも発生し、導電性部材開口内側の電界強度が減少していると思われる。
図４において実施例３の解析結果を２点鎖線で示している。図４から分かように、周波数が３．０ＧＨＺ〜３．５ＧＨＺの間において、ピーク状の電界強度が消滅し、全体的に約２０Ｖ／ｍになっている。これは、比較例１の解析結果に対して、大幅に低減している。実施例３は、導電性部材２と配線パターン５との結合容量６２が３８ｐＦであるため、導電性部材２と半導体配線層の結合容量よりも非常に大きい。そのため、共振電界が導電性部材の開口の外側のみに発生して、導電性部材開口内部にはほとんど発生していないと思われる。
従って、これら本発明の半導体パッケージ実施例１〜３によれば、１〜５ＧＨＺの周波数帯域において導電性部材の電磁遮蔽効果の劣化を抑制し、半導体回路の電磁波耐性が向上している。
なお、本実施の形態においては、配線パターン５は信号配線層４のグラウンド配線に接続されるとしたが、半導体素子３の電源端子に接続されていても良い。その場合においても、電磁遮蔽性能の劣化を抑制する効果は得られる。さらにこの場合、配線パターン５と導電性部材２の間に形成された静電結合容量（コンデンサ６２に相当）により半導体回路の電源電圧を安定させる作用も得られることになる。従って、半導体回路の電磁波耐性を向上させつつ、安定した動作を実現する効果がある。
また、配線パターン５と信号配線層４のボンディングワイヤ４１による接続は１点に限定されるものではなく、２点以上設けることも可能である。その場合は、導電性部材２と信号配線層４との電位がさらに安定するため、より高い電磁遮蔽性能が得られる。
［第２の実施の形態］
図５に本発明の第２の実施の形態である半導体パッケージ３００を示す。図５（ａ）は断面を示した図であり、図５（ｂ）は上面を示した図である。図５において第１の実施の形態と共通の部分については、同じ符号を付し説明は省略する。
半導体パッケージ３００は、第１の実施形態における配線パターン５の半導体素子３の対辺の２か所で不連続部５１を設け、配線パターン５ａ、５ｂの２つの配線パターンを有している。２つの不連続部５１は、お互いが対向する２か所に形成されている。この不連続部５１は対角２点で設けてもよい。また、分離された配線パターン５ａ、５ｂの導電性部材２とのトータルの静電結合容量値（図３のコンデンサ６２に相当）が、信号配線層４と導電性部材２との静電結合容量値（図３のコンデンサ６１に相当）よりも大きくなっている。また、分離された配線パターン５ａ、５ｂのそれぞれは、信号配線層４のグラウンド配線にボンディングワイヤ４１、グラウンド配線４２を介してそれぞれ接続されている。
この不連続部５１において、配線パターン５ａ、５ｂと導電性部材２の間のコンデンサ６２の静電結合容量値は小さくなる。静電結合容量値が小さくなるということは、導電性部材のインピーダンスが部分的に高くなっていることを意味している。この部分的に高いインピーダンスが、外部から電磁波が入射した時に、共振電流を抑制するように作用する。この抑制作用について説明する。なお不連続部５１による配線パターン５ａと配線パターン５ｂの間隔は、配線パターン５ａ、５ａの幅よりも広く、辺の長さよりは短いことが望ましい。これは、間隔が狭かすぎるとコンデンサ６２の静電結合容量値が小さくならない。また長すぎると、分離された配線パターン５ａ、５ｂの導電性部材２とのトータルの静電結合容量値が信号配線層４と導電性部材２との静電結合容量値よりも小さくなってしまうあるためである。
まず、電磁波７が本実施の形態の半導体パッケージ３００に外部から入射する。そして、信号配線層４と導電性部材２の間で形成された静電結合容量値（図３のコンデンサ６１に相当）を、内部から電気的に励振するように作用する。すると、コンデンサの電極である導電性部材２と信号配線層４の間に電位が発生する。この電位は、導電性部材２と信号配線層４の間のコンデンサ６１と、導電性部材２または信号配線層４の寄生インダクタンスで形成される共振回路に印加される。この回路の共振周波数においては強い共振電流が流れる。
図６（ａ）は、第１の実施の形態に相当する不連続部５１がない場合の導電性部材２の内部の各ポイント２０１〜２０８におけるに共振電流の流れを示した概念図である。図６（ａ）において矢印の方向は電流の流れる向きであり、矢印の長さは電流の大きさを示している。この矢印は、交流電流のある瞬間における方向と大きさを示しており、周期的に矢印の向きは反転し大きさは周期的に変動する。各ポイント２０１〜２０８の電流の向きと大きさを模式的に示したのが図６（ｂ）である。図６（ｂ）のグラフにおいて横軸は導電性部材の周長方向の位置（ポイント２０１〜２０８）であり、縦軸は電流値である。従ってグラフの上に伸びた正の軸と下に伸びた負の軸が、それぞれ電流の向きを示している。
図６（ｂ）から分かるように、共振電流の波長は、導電性部材２の１周の長さ（周長：ポイント２０１から１周回って再びポイント２０１までの長さ）を概ね１波長としている。共振電流の分布は、周長に沿って電流が大きく変動する腹の部分が２か所、変動が小さい節の部分が２か所、交互に現れる分布となっている。
図７（ａ）は、図６（ａ）に示した第１の実施の形態に対して、図５に示した不連続部５１を形成した場合の導電性部材２の内部の各ポイント２０１〜２０８におけるに共振電流の流れを示した概念図である。図７（ａ）において不連続部５１は、図６（ｂ）における電流値が大きくなる腹の２か所に対応した位置に形成している。この時の各ポイント２０１〜２０８の電流の向きと大きさを模式的に示したのが図７（ｂ）である。図７（ｂ）では、高インピーダンスになる不連続部５１が、導電性部材２という共振器構造のＱ値を減少させ、共振電流を減衰させている。
従って、この導電性部材に流れる共振電流自体が減少することによって、図５における導電性部材２と配線パターン５との間に発生する共振電界と、導電性部材２と信号配線層４との間の共振電界８の両方が減少する。これにより、第１の実施の形態に比べ更に、導電性部材２の開口部２１の電界強度が減少し、より高い周波数でも高い電磁遮蔽性能を有することができる。
本実施の形態の半導体パッケージ３００の効果を示す実施例を以下に示す。
半導体パッケージ３００において、導電性部材２、半導体素子３、信号配線層４は実施例１に記載したものと同一であり、導電性部材２と信号配線層４の静電結合容量値（コン円差６１に相当）は約２．８ｐＦである。配線パターン５ａ、５ｂは、寸法や材質は実施例１の配線パターン５と同じであり、不連続部５１は対辺２点に長さ２０ｍｍの幅で形成されている。導電性部材２と基板１との距離は０．３ｍｍであり、配線パターン５ａ、５ｂは基板１の表面に配置されている。従って基板１の導電性部材２と配線パターン５ａ、５ｂの間の距離は０．３ｍｍである。導電性部材２と配線パターン５ａ、５ｂは、誘電性を示す絶縁フィルム（比誘電率εｒ＝４）により接着されている。この場合の配線パターン５ａ、５ｂと導電性部材２の静電結合容量値（コンデンサ６２に相当）は６．２ｐＦであった。
実施例４について、実施例１〜３と同様に３次元数値電磁界解析を行った。使用したソフトウエアと解析条件は第一の実施の形態で示したものと同じである。その解析結果を図８に示した。比較のため前述の比較例１の解析結果も同じ図に示している。横軸が照射した電磁波の周波数である。縦軸が導電性部材２の開口内部２１における電界強度である。
まず、比較例１の電界強度（一点鎖線）の結果に着目すると、約２ＧＨｚから急速に増加し、２．９ＧＨｚと３．４ＧＨｚでピーク状の高い電界強度を示していることが分かる。これは、比較例の半導体パッケージが、２ＧＨＺ以上の周波数帯域で導電性部材の電磁遮蔽性能が劣化していることを示している。比較例の解析結果が示すこの傾向は、図３（ｂ）で示した実際に測定した結果の傾向と非常に良く一致している。従って、解析に用いたソフトウエアと解析モデルが正しい結果を出力していると言える。
実施例４の電界強度（実践）の結果に着目すると、３ＧＨｚ付近の周波数で電界強度が約２０Ｖ／ｍ となっている。これは比較例１が３．４ＧＨｚで約２５０Ｖ／ｍであることに対して、大幅に低減していることが分かる。従って、実施例４によれば、１〜５ＧＨｚの周波数帯域において、導電性部材の電磁遮蔽効果の劣化を抑制し、半導体回路の電磁波耐性が向上していることが分かる。
また、この図８における実施例４の解析結果は、図４における実施例３の結果とほぼ同じである。実施例３では、導電性部材２と配線パターン５の間の静電結合容量値が約３８ｐＦという高い容量を形成することで、高い電磁遮蔽性能の劣化を抑制する効果を得ている。
これに対して実施例４では、導電性部材２と配線パターン５ａ、５ｂの間の静電結合容量値は約６．２ｐＦであり、比較的低い容量が形成されている。従って、本実施の形態の半導体パッケージにおいては、少ない設計制約で配線パターンを形成することが出来るため、より簡便に、半導体回路の高い電磁波耐性を得ることが可能になる。
なお、本実施の形態においては、配線パターン５ａ、５ｂは信号配線層４のグラウンド配線に接続されるとしたが、信号配線層４の電源配線に接続されていても良い。その場合においても、電磁遮蔽性能の劣化を抑制する効果は得られる。さらにこの場合、配線パターン５ａ、５ｂと導電性部材２の間に形成された静電結合容量（コンデンサ６２に相当）により半導体回路の電源電圧を安定させる作用も得られることになる。従って、半導体回路の電磁波耐性を向上させつつ、安定した動作を実現する効果がある。
また、配線パターン５ａ、５ｂと信号配線層４のボンディングワイヤ４１による接続は１点に限定されるものではなく、２点以上設けることも可能である。その場合は、導電性部材２と信号配線層４との電位がさらに安定するため、より高い電磁遮蔽性能が得られる。
［第３の実施の形態］
図９に本発明の第３の実施の形態である半導体パッケージ４００を示す。図９（ａ）は断面を示した図であり、図９（ｂ）は上面を示した図である。図９において第１の実施の形態と共通の部分については、同じ符号を付し説明は省略する。
半導体パッケージ４００は、基板１が側面電極１２を有しており、基板１の半導体素子を搭載した基板の表面と逆側の表面に凹部１３が形成されている。凹部１３には、中央に半導体素子３の外形よりも大きい開口部２１を有する導電性部材２が配置されている。基板１の上面側の凹部１４には、図９（ｂ）に示すように、導電性部材２の開口部２１に対応する部分に半導体素子３が配置されている。これにより半導体パッケージ４００を平面視した場合に、導電性部材２の開口部２１が半導体素子の外径を取り囲むように配置される。基板１の半導体素子３を搭載した表面と逆側の表面もしくは基板１の内部で表面の近傍には、配線パターン５が導電性部材２に対向するように設けられている。配線パターン５と導電性部材２の静電結合容量値は、信号配線層４と導電性部材２の静電結合容量値以上である。信号配線層４のグラウンド配線と配線パターン５は、ボンディングワイヤ４１、グラウンド配線４２、ビア４６を介して電気的に接続されている。
本実施の形態においても、第１の実施の形態と同様の作用により、ＧＨｚ帯の高い周波数でも導電性部材２の電磁遮蔽性能の劣化が抑制できる。また、半導体素子３から発生する熱が基板１を介して導電性部材２に伝わりやすいため、半導体パッケージの放熱性が向上するという効果が得られる。また、凹部１３における導電性部材２の開口部２１に熱伝導率の高い放熱ゲル、その他放熱手段などを配置することによって、更に放熱性を高くすることが出来る。また、導電性部材２を外部の放熱手段に接続することによって、さらに放熱性を高めることもできる。
なお、本実施の形態においては、配線パターン５は信号配線層４のグラウンド配線に接続されるとしたが、信号配線層４の電源配線に接続されていても良い。その場合においても、電磁遮蔽性能の劣化を抑制する効果は得られる。さらにこの場合、配線パターン５と導電性部材２の間に形成された静電結合容量により半導体回路の電源電圧を安定させる作用も得られることになる。従って、半導体回路の電磁波耐性を向上させつつ、安定した動作を実現する効果がある。
また、配線パターン５と信号配線層４のボンディングワイヤ４１による接続は１点に限定されるものではなく、２点以上設けることも可能である。その場合は、導電性部材２と信号配線層４との電位がさらに安定するため、より高い電磁遮蔽性能が得られる。
１ 基板
２ 導電性部材
３ 半導体素子
４ 信号配線層
５ 配線パターン
７ 外部電界
８ 共振電界
８１ 共振電界
１１ 裏面電極
２１ 開口部
４１ ボンディングワイヤ
４２ グラウンド配線
４４ 信号配線

Claims (11)

  1. 基板の表面に半導体素子を搭載した半導体パッケージであって、前記半導体素子を搭載した前記基板の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記半導体素子が前記導電性部材の開口部から露出するように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記導電性部材と前記配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。
  2. 前記信号配線層は前記半導体素子の前記基板への搭載面と逆側の表面に形成されており、前記配線パターンはボンディングワイヤを介して信号配線層に形成されたグラウンド端子または電源端子と電気的に接続されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値の１．７８倍の値以上であることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体パッケージ。
  5. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンの、お互いが対向する２か所に不連続部が形成された２つの配線パターンからなっていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体パッケージ。
  6. 基板の表面に半導体素子を搭載した半導体パッケージにであって、前記半導体素子を搭載した前記基板の表面と逆側の表面には、誘電体を介して、枠状もしくは環状の導電性部材が、前記導電性部材の開口部が、前記半導体パッケージを平面視した場合に、前記半導体素子の外形よりも大きく前記半導体素子の外径を取り囲むように配置されており、前記基板には前記導電性部材と対向するように配線パターンが設けられており、前記配線パターンは前記半導体素子に設けられた信号配線層に形成されたグラウンド端子または電源端子と電気的に接続しており、前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値以上であることを特徴とする半導体パッケージ。
  7. 前記信号配線層は前記半導体素子の前記基板への搭載面と逆側の表面に形成されており、前記配線パターンはボンディングワイヤを介して信号配線層に形成されたグラウンド端子または電源端子と電気的に接続されていることを特徴とする請求項６に記載の半導体パッケージ。
  8. 前記導電性部材と配線パターンとの間の静電結合容量値は、前記導電性部材と信号配線層との間の静電結合容量値の１．７８倍の値以上であることを特徴とする請求項７または２に記載の半導体パッケージ。
  9. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンであることを特徴とする請求項６乃至８のいずれか１項に記載の半導体パッケージ。
  10. 前記配線パターンは、前記導電性部材と対向して配置された枠状もしくは環状のパターンの、お互いが対向する２か所に不連続部が形成された２つの配線パターンからなっていることを特徴とする請求項６乃至８のいずれか１項に記載の半導体パッケージ。
  11. 前記半導体素子は、外部からの信号を受信するセンサーであることを特徴とする請求項１乃至１０のいずれか１項に記載の半導体パッケージ。
JP2013017618A 2013-01-31 2013-01-31 半導体パッケージおよび電子機器 Active JP6238525B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013017618A JP6238525B2 (ja) 2013-01-31 2013-01-31 半導体パッケージおよび電子機器
US14/165,154 US9184127B2 (en) 2013-01-31 2014-01-27 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013017618A JP6238525B2 (ja) 2013-01-31 2013-01-31 半導体パッケージおよび電子機器

Publications (3)

Publication Number Publication Date
JP2014150150A true JP2014150150A (ja) 2014-08-21
JP2014150150A5 JP2014150150A5 (ja) 2016-03-17
JP6238525B2 JP6238525B2 (ja) 2017-11-29

Family

ID=51222030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013017618A Active JP6238525B2 (ja) 2013-01-31 2013-01-31 半導体パッケージおよび電子機器

Country Status (2)

Country Link
US (1) US9184127B2 (ja)
JP (1) JP6238525B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143113A (ja) * 2016-02-08 2017-08-17 キヤノン株式会社 電子機器
JP2019068041A (ja) * 2017-09-29 2019-04-25 インテル・コーポレーション 電磁干渉信号を減衰させた電子デバイスパッケージ
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104284060B (zh) * 2013-07-12 2019-07-02 鸿富锦精密工业（深圳）有限公司 相机模组
JP6539130B2 (ja) 2015-06-30 2019-07-03 キヤノン株式会社 撮像装置
US11239025B2 (en) * 2015-10-23 2022-02-01 Realtek Semiconductor Corporation Inductive device having electromagnetic radiation shielding mechanism and manufacturing method of the same
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
US10373916B2 (en) * 2016-07-28 2019-08-06 Universal Scientific Industrial (Shanghai) Co., Ltd. Semiconductor device packages

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294808A (ja) * 2005-04-08 2006-10-26 Matsushita Electric Ind Co Ltd 光学デバイス用キャビティ構造体、光学デバイス及び光学デバイス用キャビティ構造体の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP2010225919A (ja) * 2009-03-24 2010-10-07 Sony Corp 半導体装置
JP5570163B2 (ja) * 2009-08-31 2014-08-13 キヤノン株式会社 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294808A (ja) * 2005-04-08 2006-10-26 Matsushita Electric Ind Co Ltd 光学デバイス用キャビティ構造体、光学デバイス及び光学デバイス用キャビティ構造体の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506186B2 (en) 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus
JP2017143113A (ja) * 2016-02-08 2017-08-17 キヤノン株式会社 電子機器
JP2019068041A (ja) * 2017-09-29 2019-04-25 インテル・コーポレーション 電磁干渉信号を減衰させた電子デバイスパッケージ
JP7298971B2 (ja) 2017-09-29 2023-06-27 インテル・コーポレーション 電子デバイスパッケージ、コンピューティングシステム、補剛組立体および方法

Also Published As

Publication number Publication date
US9184127B2 (en) 2015-11-10
US20140210065A1 (en) 2014-07-31
JP6238525B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
JP6238525B2 (ja) 半導体パッケージおよび電子機器
JP5151032B2 (ja) 磁界プローブ装置及び磁界プローブ素子
US9614271B2 (en) Composite module and electronic apparatus including the same
JP5599607B2 (ja) プラズマ処理器具で用いるためのｒｆセンサー
TWI466381B (zh) 行動通訊裝置及其天線
JP5969816B2 (ja) 構造部材及び通信装置
JP6187606B2 (ja) プリント基板
KR20100090012A (ko) 부분방전 센서 및 이를 이용한 부분방전 검출장치
WO2017022221A1 (ja) 放熱構造および電子機器
US8174453B2 (en) Folder-type mobile communication device
KR20080089692A (ko) 카메라 모듈
JP2008047839A (ja) 妨害電磁波低減装置
US10111318B2 (en) Circuit substrate, and noise reduction method for circuit substrate
JP4958189B2 (ja) 集積回路の搭載構造
JP6244958B2 (ja) 半導体装置
JP6215577B2 (ja) 半導体パッケージ容器、半導体装置、電子機器
US11946953B2 (en) Electromagnetic field sensor
JP6202112B2 (ja) ノイズ低減用電子部品
JP7129878B2 (ja) 部分放電検出用アンテナ
US20200095118A1 (en) Device for suppressing stray radiation
JP3171941U (ja) アンテナ一体型ｇｐｓ受信モジュール
JP2019169646A (ja) 無線通信装置およびノイズ抑制方法
JP6379752B2 (ja) 水晶振動子及び水晶振動子の特性測定方法
JP7414768B2 (ja) 電気回路及び電子機器
JP6906045B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171031

R151 Written notification of patent or utility model registration

Ref document number: 6238525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151