JP2007089007A - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP2007089007A
JP2007089007A JP2005277682A JP2005277682A JP2007089007A JP 2007089007 A JP2007089007 A JP 2007089007A JP 2005277682 A JP2005277682 A JP 2005277682A JP 2005277682 A JP2005277682 A JP 2005277682A JP 2007089007 A JP2007089007 A JP 2007089007A
Authority
JP
Japan
Prior art keywords
gnd
layer
shield
digital
gnd layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005277682A
Other languages
English (en)
Other versions
JP3949695B2 (ja
Inventor
Hiroshi Isoda
浩 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005277682A priority Critical patent/JP3949695B2/ja
Priority to CNB2006101285244A priority patent/CN100568747C/zh
Priority to US11/515,763 priority patent/US7301775B2/en
Publication of JP2007089007A publication Critical patent/JP2007089007A/ja
Application granted granted Critical
Publication of JP3949695B2 publication Critical patent/JP3949695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Structure Of Receivers (AREA)
  • Noise Elimination (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 チューナー部と復調部部とを互いに基板の異なる面に備えることで受信装置の小型化を図ると共に、復調部で生じる高調波信号の電流がチューナー部に影響を及ぼすことを防止する。
【解決手段】 多層基板３０の一方の面にチューナー部１０を備え、他方の面に復調部２０を備える。また、この多層基板３０に、チューナー部１０に接続されるアナログＧＮＤ層３３と、復調部２０に接続されるデジタルＧＮＤ層３５と、アナログＧＮＤ層３３とデジタルＧＮＤ層３５との間に設けられ、当該両ＧＮＤ層間を電気的に遮蔽するためのシールドＧＮＤ層３４を設ける。
【選択図】 図１

Description

本発明は、信号電波を受信するチューナー部と、チューナー部で受信した信号を復調してデータ信号を出力する復調部とを備えた受信装置に関するものである。
従来より、伝送する情報（例えば画像や音声、データ）をデジタル信号に変換し、そのデジタル信号で高い周波数の搬送波（キャリア周波数）を変調し、高周波デジタル変調信号にしたものを空間、または伝送線路により受信装置に送信する技術が用いられている。
この場合、変調される搬送波は、伝送する情報毎に一定の間隔で周波数が決められており、複数の情報がある周波数帯域に割り当てられる。
また、受信装置側は、その周波数帯域を連続して受信できるようになっており、かつその中の特定の高周波デジタル変調信号のみをチューナー部（アナログ部）で取り出し、取り出した特定の高周波デジタル変調信号をＡＤ変換器でアナログ信号からデジタル信号に変換し、復調部（デジタル部）によってデジタル信号処理を行って変調前のデジタル信号に復調する。
チューナー部では、ある周波数帯域にある複数のデジタル変調された高周波信号から特定の高周波信号を取り出すので、取り扱う信号の入力レベルが一定ではない。このため、入力レベルが特に小さい場合でも正常に受信できることが要求されることから、装置外部あるいは装置内部からのノイズの放射の影響を低減する必要がある。また、例えば携帯電話のような携帯通信端末にために、受信装置の小型化が求められている。
特許文献１には、多層基板の内部に、ＧＮＤパターンによるシールド層を設定し、該ＧＮＤパターンより表面側の多層基板に、高周波回路を実装すると共に、その上からシールドキャップを被せて、ＧＮＤパターンと接続することにより、高周波回路をシールドした高周波ＳＭＤモジュールが開示されている。また、特許文献１では、高周波回路を構成する抵抗を、多層基板の底面側に、印刷抵抗として設定することで、装置の小型化が図られている。
また、特許文献２には、回路配線基板の一方の面には、受信アンテナ部と受信回路デジタル回路部とが並設され、該回路配線基板の他方の面には、受信回路アナログ回路部が設けられ、回路配線基板には電磁シールド層を介挿することで小型化を図った受信装置が開示されている。
なお、プリント配線板の分野では、基板の内層一層分の全面に配置されたデジタル回路用ＧＮＤ層と、前記デジタル回路用ＧＮＤ層に隣接し、アナログ信号処理区域の内層に配置されたアナログ回路用ＧＮＤ層と備えたプリント配線板が特許文献３に開示されている。
特開平５−１４０１５号公報（公開日：１９９３年１月２２日） 特開平１０−１９７６６２号公報（公開日：１９９８年７月３１日） 特開２０００−３５３８９５号公報（公開日：２０００年１２月１９日）
しかしながら、特許文献１の技術では、高周波回路を構成する抵抗を多層基板の底面側に設定した分だけ装置の幅方向の小型化は可能であるが、この方法による装置の小型化には限界がある。
また、特許文献２の小型化手法では、受信回路アナログ回路部と受信回路デジタル回路部とのアイソレーションが十分に確保できないので、受信回路デジタル回路部の出力信号のＯＮ／ＯＦＦによって発生する高調波信号が受信回路アナログ回路部に影響を及ぼしてしまうという問題がある。
つまり、受信回路アナログ部に入力される信号の電圧に対して、受信回路デジタル回路部からの出力信号の振幅は非常に大きいので、この出力信号のＯＮ／ＯＦＦに伴って高調波信号が発生する。特許文献２では、回路配線基板に電磁シールド層を介挿しているものの、電磁シールド層に生じる寄生インダクタンスに高調波信号電流が流れると、高調波信号成分の電圧（高調波信号電圧）が生じ、電磁シールド層の電位は０Ｖではなく、高調波信号電圧が加わった値となる。この電磁シールド層の電位変動がチューナー部に影響を与えてしまう。
そこで、このような問題を解決するために、例えば特許文献２の技術と特許文献３の技術とを組み合わせることが考えられる。つまり、特許文献２における電磁シールド層を、特許文献３に開示されているようなアナログＧＮＤとデジタルＧＮＤとを備えた多層構造にすることが考えられる。
しかしながら、この場合、アナログＧＮＤとデジタルＧＮＤとが、両ＧＮＤ間に生じる寄生容量によって結合されてしまい、アナログＧＮＤの電位が変動して受信回路アナログ回路部に影響を与えてしまうという問題がある。
この点について、より詳しく説明する。上記の両ＧＮＤ間に生じる寄生容量は、基板の材質や絶縁層の厚みなどによって変化するが、場合によっては１００ｐＦ程度の容量を生じることは十分に考えられる。受信装置が取り扱う周波数が数百ＭＨｚの場合、１００ｐＦの容量のインピーダンスは数Ω程度となり、アナログＧＮＤとデジタルＧＮＤとが基板内でほぼ数Ωで接続されるのと同等となる。
このため、受信回路デジタル回路部の出力信号を出力するバッファに流れる高調波信号成分の高調波信号電流の一部が、デジタルＧＮＤおよび寄生容量を介してアナログＧＮＤ側に流れ込む。
また、アナログＧＮＤおよびデジタルＧＮＤは、それぞれ受信装置外部のＧＮＤと接続するための端子電極まで導かれるが、ここでも寄生インダクタンスが生じる。
アナログＧＮＤの寄生インダクタンスに上記の高調波信号電流が流れると、高調波信号成分の電圧（高調波信号電圧）が生じ、アナログＧＮＤの電位は０Ｖではなく、高調波信号電圧が加わった値となる。このＧＮＤ電位の変動が受信回路アナログ回路部に影響を与えてしまう。
このように、受信装置の小型化を図るため、チューナー部（アナログ部）と復調部（デジタル部）とを接近させると、微弱な信号入力を扱うチューナー部に対して、大振幅の信号を扱う復調部から発生する高調波信号の影響が大きな問題となる。このため、微弱な信号を受信するためには、アナログＧＮＤとデジタルＧＮＤ間に生じる寄生容量を可能な限り大きくする必要がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、チューナー部と復調部とを互いに基板の異なる面に備えることで受信装置の小型化を図ると共に、復調部で生じる高調波信号の電流がチューナー部に影響を及ぼすことを防止することにある。
本発明の受信装置は、上記の課題を解決するために、多層基板の一方の面に、デジタル変調された複数の高周波信号から特定の高周波信号を抽出して低周波信号に変換するチューナー部を備え、上記多層基板の他方の面に、チューナー部から出力される低周波信号をデジタル信号に変換して復調処理を行う復調部とを備えてなる受信装置であって、上記多層基板に、上記チューナー部に接続されたアナログＧＮＤ層と、上記復調部に接続されたデジタルＧＮＤ層と、上記アナログＧＮＤ層とデジタルＧＮＤ層との間に設けられ、当該両ＧＮＤ層と絶縁層によって隔てられたシールドＧＮＤ層と、を備えていることを特徴としている。
上記の構成によれば、デジタルＧＮＤ層とアナログＧＮＤ層との間にシールドＧＮＤ層を備えているので、デジタルＧＮＤに流れる高調波信号の電流が、アナログＧＮＤへ流れ込むことを防止できる。これにより、多層基板の一方の面にチューナー部を配置し、他方の面に復調部を配置することによって受信装置の小型化を図るとともに、チューナー部に復調部からの高調波信号の影響が及ぶことを防止し、受信性能の低下を防止できる。
また、上記多層基板は、複数の絶縁層と複数の配線層とが積層されてなり、上記アナログＧＮＤ層と上記シールドＧＮＤ層との間、および／または、上記デジタルＧＮＤ層と上記シールドＧＮＤ層との間に備えられる絶縁層の厚さが、他の絶縁層の厚さよりも厚い構成としてもよい。
アナログＧＮＤ層とシールドＧＮＤ層との間、あるいはデジタルＧＮＤ層とシールドＧＮＤ層との間の寄生容量の容量値は、当該各ＧＮＤ間の距離の２乗に反比例して小さくなる。このため、上記のように、アナログＧＮＤ層とシールドＧＮＤ層との間、および／または、デジタルＧＮＤ層とシールドＧＮＤ層との間に備えられる絶縁層の厚さを厚くすることで、ＧＮＤ間の寄生容量のインピーダンスが大きくなり、デジタルＧＮＤからの高調波信号の電流がアナログＧＮＤへ流れ込むことを適切に防止できる。
また、上記多層基板は、複数の絶縁層と複数の配線層とが積層されてなり、上記各絶縁層の厚さは一定であって、かつ、上記アナログＧＮＤ層と上記シールドＧＮＤ層との間、および／または、上記デジタルＧＮＤ層と上記シールドＧＮＤ層との間に、複数の絶縁層が備えられている構成としてもよい。この場合、例えば、上記絶縁層の１つとして、表面に配線層を形成されていない、上下の配線層間を接続するためのビアのみが形成された絶縁層を用いてもよい。
上記の構成によれば、シールドＧＮＤ層と他のＧＮＤ層との間の寄生容量のインピーダンスが大きくなり、デジタルＧＮＤ層からの高調波信号の電流がアナログＧＮＤ層へ流れ込むことを適切に防止できる。また、この場合、特定の絶縁層を厚くすることなく、同じ厚さの絶縁層材料によってＧＮＤ層間の寄生容量のインピーダンスを大きくできるので、特定の絶縁層を厚くする場合よりも製造工程を簡略化できる。
また、上記シールドＧＮＤ層における上記アナログＧＮＤ層またはデジタルＧＮＤ層との対向面の面積が、当該対向面に対向する上記いずれかのＧＮＤ層の対向面の面積よりも小さい構成としてもよい。
上記の構成によれば、シールドＧＮＤ層と当該シールドＧＮＤ層に対向するＧＮＤ層との間の寄生容量のインピーダンスを大きくできるので、デジタルＧＮＤからの高調波信号の電流がアナログＧＮＤへ流れ込むことを防止できる。
また、上記シールドＧＮＤ層を上記受信装置の外部のＧＮＤに接続するためのシールドＧＮＤ接続端子を備え、上記シールドＧＮＤ層と上記アナログＧＮＤ層との間に形成される寄生容量、および／または、上記シールドＧＮＤ層と上記デジタルＧＮＤ層との間に形成される寄生容量の上記特定の高周波信号の周波数におけるインピーダンスが、上記シールドＧＮＤ層と上記シールドＧＮＤ接続端子との間の上記特定の高周波信号の周波数におけるインピーダンスよりも大きい構成としてもよい。
上記の構成によれば、デジタルＧＮＤからの高調波信号の電流がアナログＧＮＤへ流れ込むことを防止できる。
なお、上記チューナー部および／または上記復調部は、半導体集積回路からなる構成であってもよい。
以上のように、本発明の受信装置は、アナログＧＮＤ層とデジタルＧＮＤ層との間に設けられ、当該両ＧＮＤ層と絶縁層によって隔てられたシールドＧＮＤ層を備えている。
それゆえ、デジタルＧＮＤに流れる高調波信号が、アナログＧＮＤへ流れることを防止できるので、復調部からの高調波信号成分の影響がチューナー部に及ぶことを防止し、受信性能の低下を防止できる。
本発明の一実施形態について説明する。本実施形態にかかる受信装置は、伝送する情報毎に一定の間隔で周波数が決められ、複数の情報をある周波数帯域に割り当てて送信された搬送波（デジタル変調された高周波信号；放送電波）を受信するためのものであり、上記の周波数帯域を連続して受信するものである。また、この受信装置は、放送電波を受信するチューナー部と、チューナー部で選局した受信チャンネル信号（特定の高周波信号）をデジタル信号に変換し、復調してデータ信号を出力する復調部とを１つにまとめて小型化したものである。なお、この受信装置は、例えば小型のテレビジョン受像機等に備えられるものである。
図２は、本実施形態にかかる受信装置１００の概略構成を示すブロック図である。この図に示すように、チューナー部（アナログ回路部）１０と復調部（デジタル回路部）２０とを備えている。
チューナー部１０は、ある周波数帯域にある複数のデジタル変調された高周波信号（高周波デジタル変調信号）の中から特定の高調波信号のみを取り出すためのものであり、ＲＦ（高周波）アンプ１１、周波数変換部１２、ＩＦ（中間周波）アンプ１３を備えている。
ＲＦアンプ１１は、受信した高周波信号を増幅し、周波数変換部１２に出力する。周波数変換部１２は、ＲＦアンプ１１から入力された高周波信号の周波数変換を行ってＩＦアンプ１３に出力する。ＩＦアンプ１３は、周波数変換された信号を増幅して復調部に出力する。
復調部２０は、チューナー部１０の受信した高周波デジタル変調信号を復調し、送信装置側で変調される前のデジタル信号に復調するものであり、ＡＤ変換部２１、デジタル信号処理部２２、出力アンプ２３をそなえている。
ＡＤ変換部２１は、チューナー部１０から入力されたアナログ信号をデジタル信号に変換し、デジタル信号処理部２２に出力する。デジタル信号処理部２２は、ＡＤ変換部２１から入力されたデジタル信号を変調前のデジタル信号（復調データ信号）に復調し、出力アンプ２３を介して出力する。
図３（ａ）は受信装置１００の断面図であり、図３（ｂ）は受信装置１００を図３（ａ）に示したＡ方向から見た平面図であり、図３（ｃ）は受信装置１００を図３（ａ）に示したＢ方向から見た平面図である。
図３（ａ）に示すように、受信装置１００は、基板３０の一方の面にチューナー部１０が備えられ、他方の面におけるチューナー部１０と対向する位置に復調部２０が備えられる。なお、基板３０の詳細については後述する。
図３（ｂ）に示すように、基板３０の一方の面には、チューナー部１０のほか、コンデンサ，抵抗，水晶発振子等の周辺部品４１、後述するシールド蓋と基板３０とを接着する接着部４２等が備えられている。
図３（ｃ）に示すように、基板３０の他方の面には、復調部２０のほか、受信装置１００が搭載される受信装置搭載基板と受信装置１００に備えられる各部材（チューナー部１０，復調部２０，各周辺部品４１）とを電気的に接続するための端子電極５１、受信装置搭載と基板３０に備えられる各ＧＮＤ（後述する）とを電気的に接続するためのＧＮＤ電極５２を備えている。なお、ＧＮＤ電極５２は、矩形形状からなる基板３０の各角部に備えられており、受信装置搭載基板と受信装置１００との接着強度を確保する機能も有している。
図４（ｂ）は、受信装置１００を受信装置搭載基板７０に搭載した状態を示す断面図である。この図に示すように、受信装置１００の端子電極５１およびＧＮＤ電極５２と、受信装置搭載基板７０の表面に形成された配線層とが、半田６３によって接合される。
また、図４（ｂ）に示すように、この受信装置搭載基板７０には、図示しないアンテナ部が受信した信号を入力されるアンテナ端子（高周波信号入力部）６２が備えられており、このアンテナ端子に入力された信号が、受信装置１００のチューナー部１０に入力されるようになっている。
図４（ａ）は、受信装置搭載基板７０に実装された状態の受信装置１００を上方から見た平面図である。図４（ａ）および図４（ｂ）に示すように、受信装置１００のチューナー部１０が備えられる側の面は、シールド蓋６０によって覆われている。これにより、受信装置１００の外部からチューナー部１０にノイズが入射されることを防止している。
次に、受信装置１００における基板（実装部）３０の構成について説明する。図１は、受信装置１００の構成を示す断面図である。この図に示すように、基板３０は、複数の配線層と絶縁層とが交互に積層された多層基板である。また、チューナー部１０および復調部２０は、この基板３０の表面（一方の面）と裏面（他方の面）に実装されている。
チューナー部１０側の層である第１配線層３１ａおよび第２配線層３１ｂには、チューナー部１０に電気的に接続されたアナログＧＮＤ（ＡＧＮＤ；アナログＧＮＤ層）３３が設けられている。第３配線層３１ｃには、シールドＧＮＤ（ＳＧＮＤ；シールドＧＮＤ層）３４が設けられている。第４配線層３１ｄ，第５配線層３１ｅ，第６配線層３１ｆには、復調部２０に電気的に接続されたデジタルＧＮＤ（ＤＧＮＤ；デジタルＧＮＤ層）３５が設けられている。第７配線層３１ｇ、第８配線層３１ｈは、復調部２０を配設する空間を実現するための額縁としての機能を備えている。また、各配線層には、受信装置搭載基板７０に備えられるアンテナ端子６２とチューナー部１０との間、チューナー部１０と復調部２０との間、復調部２０と受信装置搭載基板７０に備えられる復調データ信号入力端子（図示せず）との間をそれぞれ電気的に接続するためのビアが設けられている。
なお、本実施形態では、配線層を８層備えた構成としているが、配線層の層数はこれに限るものではない。
また、本実施形態では、基板３０の厚さを１ｍｍ以下としている。ただし、基板３０の暑さはこれに限るものではなく、例えば受信装置１００の高さ方向（基板３０の厚さ方向）のサイズに特に制約がない場合には１ｍｍ以上であってもよい。あるいは、さらに薄型化してもよい。ただし、基板３０は受信装置１００におけるモジュール構造の強度を保つ機能を担うため、材質との兼ね合いによって適度な強度を維持できる厚みにする必要がある。
図１に示したように、シールドＧＮＤ３４は、アナログＧＮＤ３３とデジタルＧＮＤとを電気的に分離（遮蔽）するように、アナログＧＮＤ３３およびデジタルＧＮＤ３５と絶縁層を介して対向するように備えられている。
また、アナログＧＮＤ３３、シールドＧＮＤ３４、デジタルＧＮＤ３５は、受信装置１００内では互いに接続されておらず（絶縁されており）、図５に示すように、それぞれ別々のＧＮＤ接続端子を介して受信装置搭載基板７０のＧＮＤ配線に接続されている。なお、シールドＧＮＤ３４は、受信装置１００内のどの信号線にも接続されておらず、シールドＧＮＤ３４を受信装置搭載基板のＧＮＤ層（基板ＧＮＤ）に接続するためのＧＮＤ接続端子（シールドＧＮＤ接続端子）のみに接続されている。
以上のように、本実施形態にかかる受信装置１００は、基板３０の一方の面にチューナー部１０が配置され、他方の面に復調部２０が配置されており、基板３０は、複数の配線層と絶縁層とが積層された多層基板であって、チューナー部１０に接続されるアナログＧＮＤ３３と復調部２０に接続されるデジタルＧＮＤ３５との間に、アナログＧＮＤ３３とデジタルＧＮＤ３５とを電気的に分離（遮蔽）するように設けられた、アナログＧＮＤ３３にもデジタルＧＮＤ３５にも接続されず、受信装置搭載基板７０のＧＮＤに接続するためのＧＮＤ接続端子にのみ接続されたシールドＧＮＤを備えている。
これにより、デジタルＧＮＤ３５からの高調波信号は、シールドＧＮＤ３４を介して受信装置搭載基板７０のＧＮＤに流れるため、デジタルＧＮＤ３５からアナログＧＮＤ３３へ高調波信号の電流が流れることを防止または低減できる。したがって、基板の一方の面にチューナー部１０を配置し、他方の面に復調部２０を配置することによって受信装置１００の小型化を図る場合であっても、微弱な信号を取り扱うチューナー部１０に、大きな振幅を取り扱う復調部２０からの高調波信号成分の影響が及ぶことを防止し、受信性能が低下することを防止できる。
なお、シールドＧＮＤ３４の他のＧＮＤ（アナログＧＮＤ３３，デジタルＧＮＤ３５）との対向面の面積は、問題とするノイズ成分の周波数の領域で、シールドＧＮＤ３４と対向する他のＧＮＤとの間の寄生容量のインピーダンスが、受信装置１００内部のシールドＧＮＤ３４と受信装置１００を実装する受信装置搭載基板７０（受信装置搭載機器）のＧＮＤとを接続する受信装置１００内の配線のインピーダンスよりも大きくなるように、シールドＧＮＤ３４と対向する他のＧＮＤとの間に設けられる絶縁層の誘電率や、絶縁層の厚さ、受信信号（チューナー部１０が取り出す信号）の周波数などに応じて設定することが好ましい。
ここで、シールドＧＮＤ３４と対向する他のＧＮＤとの間の寄生容量のインピーダンスは、ノイズ成分の影響を防止するためには大きいほどよいが、実際にどの程度の大きさにするかは、受信信号の信号レベル（信号強度）とノイズ成分の信号レベルとの差に基づいて決めればよい。
例えば、受信信号の信号レベルがノイズ成分の信号レベルよりも十分に高い場合には、シールドＧＮＤ３４と対向する他のＧＮＤとの間の寄生容量のインピーダンスが、シールドＧＮＤ３４と受信装置搭載基板７０のＧＮＤとを接続する配線のインピーダンスよりも大きくすれば。
なお、ノイズ成分の信号レベルは、受信信号の信号レベルにはほとんど依存せず、受信装置の構成によって決まる。したがって、受信信号の信号レベルが小さい場合（微弱な信号を受信する場合）には、シールドＧＮＤ３４と対向する他のＧＮＤとの間の寄生容量のインピーダンスをより大きくすることが好ましい。
例えば、ノイズ成分と同じ信号レベルの微弱な信号を受信する場合には、シールドＧＮＤ３４−デジタルＧＮＤ３５間の寄生容量のインピーダンスとシールドＧＮＤ３４−アナログＧＮＤ３２間の寄生容量のインピーダンスとの和を、シールドＧＮＤ３４と受信装置搭載基板７０のＧＮＤとを接続する配線のインピーダンスに対して３０倍以上（アイソレーション３０ｄｂ）以上にすることが好ましく、回路間のばらつきのマージンを考慮すると１００倍以上（アイソレーション４０ｄｂ以上）にすることがより好ましい。ここでいう、アイソレーションとは、デジタルＧＮＤ３５におけるノイズ成分の電圧Ｖｄが各ＧＮＤ間の寄生容量を介してアナログＧＮＤ３２にＶａで伝わる場合に、２０ｌｏｇ１０（Ｖａ／Ｖｄ）で表される値である。
シールドＧＮＤ３４と他のＧＮＤとの間に形成される寄生容量のインピーダンスを大きく（寄生容量の容量値を小さく）するために、例えば、図６に示すように、シールドＧＮＤ３４のパターンの一部を抜き取ってシールドＧＮＤ３４における他のＧＮＤとの対向面の面積を小さくしてもよい。これにより、デジタルＧＮＤ３５からアナログＧＮＤ３３への高調波信号電流の影響をさらに改善できる。
図７（ａ）は、パターンの一部を抜き取らないときのシールドＧＮＤ３４が設けられる第３配線層３１ｃの平面図であり、図７（ｂ）は、パターンの一部を抜き取ったときの第３配線層３１ｃの一例を示す平面図である。図７（ｂ）に示す例では、シールドＧＮＤ３４の一部を抜き取ってシールドＧＮＤ３４を櫛歯状に形成した場合の例を示している。ただし、シールドＧＮＤ３４の形状はこれに限るものではない。
なお、本実施形態では、絶縁層としてセラミックを用いている。具体的には、セラミックの微小な粉を溶媒で練り上げて得られる粘度状のシートの上に配線層のパターンを印刷したものを重ね合わせて均等な圧力で貼り合わせて焼結したものを用いている。この場合、ビアやＧＮＤパターン等は金属を含む硬い材質であるのに対して、絶縁層はセラミックの微小な粉を溶媒で練り上げたものなので、比較的やわらかい材質となっている。このため、ＧＮＤパターンは徐々に絶縁層にのめり込む。つまり、ＧＮＤパターンを抜き取った隙間に絶縁層が入り込む。したがって、シールドＧＮＤ３４を抜き去った部分は、層間の材料（絶縁層の材料）で埋められる。
また、図８に示すように、アナログＧＮＤ３３とシールドＧＮＤ３４との間の絶縁層３２ｂの厚さを、他の絶縁層よりも厚くしてもよい。これにより、アナログＧＮＤ３３とシールドＧＮＤ３４との寄生容量の容量値は両ＧＮＤ間の距離の２乗に反比例して小さくなるので、高周波に対するインピーダンスが大きくなり、アナログＧＮＤ３３へ流れ込む高調波信号の電流成分をより少なくできる。
なお、図８の例では、アナログＧＮＤ３３とシールドＧＮＤ３４との間の絶縁層３２ｄの厚さを厚くしているが、これに限らず、シールドＧＮＤ３４とデジタルＧＮＤ３５との間の絶縁層３２ｃの厚さを厚くしてもよい。また、絶縁層３２ｂ，３２ｃの両方を厚くしてもよい。ただし、受信装置搭載基板７０に近い側の絶縁層を厚くすると、シールドＧＮＤ３４とＧＮＤ接続端子との間の距離が長くなり、シールドＧＮＤ３４を受信装置搭載基板７０に接続するための接続径路のインダクタンスが大きくなってしまう。このため、受信装置搭載基板７０に近い側の絶縁層の厚さについては、シールドＧＮＤ３４と当該絶縁層を介して対向する他のＧＮＤとの間の寄生容量のインピーダンスが、シールドＧＮＤ３４と受信装置搭載基板７０のＧＮＤとを接続する接続径路のインピーダンスに比べてできるだけ大きくなるような厚さに設定することが好ましい。
また、図９に示すように、アナログＧＮＤ３３とシールドＧＮＤ３４との間に、配線パターンのない、上下に配置される層の信号線等を接続するためのビアのみが形成された絶縁層３２ｈをさらに設けてもよい。つまり、アナログＧＮＤ３３とシールドＧＮＤ３４との間に複数の絶縁層を設けてもよい。これにより、アナログＧＮＤ３３とシールドＧＮＤ３４との間の絶縁層３２ｂの厚さを厚くする場合と同様の効果が得られる。この場合、特定の絶縁層を厚くすることなく、同じ厚さの絶縁層材料によって絶縁層を厚くする場合と同等の寄生容量低減の効果を実現できるので、製造工程を簡略化できる。
また、絶縁層として誘電率の低い材質を用いることで、シールドＧＮＤ３４と他のＧＮＤとの間に形成される容量のインピーダンスを大きく（寄生容量を小さく）してもよい。つまり、本実施形態では、絶縁層３２ａ〜３２ｇとしてセラミックを用いているが、これに限るものではなく、例えば、従来から絶縁層として一般的に用いられている各種の材料（例えば有機材料等）を用いてもよい。ただし、セラミックを用いる場合には、容易にビア（空間を作る縁）を形成することができるという利点がある。つまり、従来の多層基板ではグラスエポキシ（薄いガラス繊維にエポキシ樹脂をしみこませて硬化させたもの）が多用されているが、グラスエポキシでは基板の一部に窪みを生成することが困難であった。これは、ガラス繊維の一部に穴を開けることは簡単ではないことと、硬化前のエポキシ樹脂の流動性が高いため、穴を開けても硬化するまでの間にその穴の形状の精度を保持できないことによる。これに対して、セラミックは、粘土状のシート（焼結前のシートは柔軟であるが、粘土と同様、平面を保てるような型に乗せておけば変形しない）にパターンを印刷して貼り合わせてから高温で焼き固めるため、あらかじめ一部の層に穴を開けておき、貼り合わせて焼結させることで穴を容易に実現できる。
なお、セラミックの誘電率は１０程度であり、通常の有機材料の誘電率が４程度であるのと比較すると若干高い。また、本実施形態では受信装置１００の高さ方向（基板３０の基板面法線方向）のサイズを小型化するために、各絶縁層の厚さを比較的薄く設定している（１００μｍ以下に設定している）。このため、特に、周波数が高ければ高いほど、ノイズ成分（高周波スプリアス信号等）の影響が大きくなる傾向にある。そこで、本実施形態では、他のＧＮＤに対向する部分の面積、他のＧＮＤとの間に設けられる絶縁層の厚さ、当該絶縁層の誘電率から寄生容量の容量値を計算し、この寄生容量のインピーダンスが受信信号周波数に相当するノイズ成分の周波数において数百Ω程度となるように、シールドＧＮＤ３４の面積を設定している。なお、受信装置１００内のシールドＧＮＤ３４のインピーダンス（シールドＧＮＤ３４とシールドＧＮＤ３４を受信装置搭載基板に接続するための接続端子との間のインピーダンス）は数Ωである。シールドＧＮＤ３４と対向する他のＧＮＤとの間に形成される容量のインピーダンスの好ましい値は、チューナー部１０の後段に備えられる復調部２０の性能によっても変化するが、受信信号とシールドＧＮＤ３４に流入するノイズ成分に含まれる受信信号に相当する周波数成分との差を３０ｄｂ以上とするような値にすることが好ましい。
また、受信装置１００は超小型であるため、受信装置１００に備えられる各ＧＮＤのインピーダンスは低くはない。一方、受信装置搭載機器（受信装置搭載基板７０）は受信装置１００に比べてＧＮＤのインピーダンスが低い。このため、本実施形態では、受信装置１００の内部ではそれぞれ分けていたアナログＧＮＤ３３,シールドＧＮＤ３４,デジタルＧＮＤ３５を、図５に示したように、受信装置搭載基板７０に設けられた共通のＧＮＤに接続している。
ただし、受信装置搭載基板７０におけるＧＮＤのインピーダンスが低いために、受信装置１００内部のノイズ成分が受信装置搭載基板７０のＧＮＤに流れ込んだ後、再び受信装置１００に回り込む可能性がある。そこで、図１０に示すように、受信装置１００のデジタルＧＮＤ３５と受信装置搭載基板７０のＧＮＤとの間に、高周波成分を阻止するための素子（流出防止手段）８０を設け、ノイズ成分が流れ出さないようにしてもよい。上記の素子としては、例えば、受信装置１００の受信周波数帯の周波数でインピーダンスが高くなるインダクタ等を用いることができる。なお、このような素子を設ける場合には、受信装置１００内部で発生するノイズ成分を充分に低減する対策を行うことが好ましい。
また、本実施形態では、チューナー部１０および復調部２０に備えられる各部材をそれぞれ個別の部品で構成してもよく、あるいは、さらに受信装置１００の小型化を図るためにチューナー部１０および復調部２０を半導体集積回路で実現してもよい。
チューナー部１０および復調部２０を半導体集積回路で実現する場合、それらを受信装置１００に実装する手段として、一般的な実装方法、例えば、金属のリードフレームにウエハ（チューナー部あるいは復調部を形成したウエハ）から切り出したダイを固定し、リードフレームの端子とダイ表面の外部電極とを金等の導体線でボンディングして、全体を樹脂で封止したパッケージを搭載する方法を用いることができる。
また、小型化、薄型化を実現するために、図１１のように、切り出したダイを基板３０上の実装部に直接固定し、基板３０上の実装部に設けられた電極９１とダイの外部電極９２とを金等の導体線でボンディングしてもよい。
また、図１２に示すように、ダイ表面の外部接続端子９２上に導体の接合材９３をあらかじめ形成し、この接合材９３の位置と、基板３０上の実装部にダイ表面の外部接続端子９２と同じ位置になるように形成された電極９１の位置とを正確に合わせて押し当て、直接加熱するか、あるいは超音波等の振動で固着させてもよい。つまり、適切な厚みに加工したウエハから切り出した半導体集積回路からなるチューナー部１０あるいは復調部２０の個辺のダイにおいて、ダイ表面の外部接続電極上に、あらかじめ導電性の接合材を形成し、基板３０における実装部表面（実装面）の電極と、ダイの外部接続電極の位置とを正確に合わせし、熱や振動、あるいはその他の固着手段により接続することで、チューナー部１０あるいは復調部２０を搭載してもよい。
また、半導体集積回路からなるチューナー部１０あるいは復調部２０のダイの表面に、絶縁体と配線とを組み合わせた新たな配線層を形成することで、ダイ表面（配線層表面）の外部接続電極の位置を変更して生産性および歩留まりを考慮した適切な電極配列とし、この外部接続電極上に、あらかじめ導電性の接合材を形成し、基板３０における実装部表面の電極と、前記配線層の外部接続電極の位置とを正確に合わせて熱や振動、その他の固着手段により接続することで、チューナー部１０あるいは復調部２０を搭載してもよい。
また、半導体集積回路からなるチューナー部１０あるいは復調部２０のダイの裏面を、基板３０における実装部に接着性の材料で固定し、ダイ表面の外部接続電極と、実装部表面に形成された電極とを、導電性の材料で接続してもよい。
また、図１３に示すように、リードフレームとは異なる別の基板９４上にダイを固定し、その基板９４に設けた電極９５とダイの外部電極（図示せず）とを金等の導体線９６でボンディングし、それを樹脂９７で封止したものをパッケージとして基板３０の実装部に実装してもよい。つまり、ダイをあらかじめ別の配線基板、または導電性のフレームに導電性の接合材、または導電性の線材にて実装後、樹脂等の防湿防塵の封止材によりパッケージに加工し、そのパッケージを基板３０の実装面に搭載してもよい。
また、基板３０の実装面（実装部の表面または裏面）にチューナー部１０あるいは復調部２０を半導体集積回路で実現したもののダイを直接搭載し、ダイの外部接続電極と金等の導体線で実装部の電極とをボンディングした後、防湿、防塵のためにダイ全体或いは周辺部を樹脂で封止することで信頼性を向上できる。つまり、ダイを実装面に搭載後、ダイの周囲、または全体に樹脂等の防湿防塵を目的とした封止材を塗布または実装してもよい。
また、受信装置１００の裏面（受信装置搭載基板７０側の面）の空間に復調部を実装した後、余分な空間が生じた場合に、裏面の端子電極と受信装置搭載機器の基板接続に支障のない範囲で樹脂等の封止材で封止することで、より防湿、防塵の効果を得ることが可能となる。
なお、本実施形態では、基板３０における受信装置搭載基板７０側の面に復調部２０を配置しているが、これに限らず、チューナー部１０と復調部２０とを入れ替えて実装してもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、デジタル変調された複数の高周波信号から特定の高周波信号を抽出して低周波信号に変換するチューナー部と、チューナー部から出力される低周波信号をデジタル信号に変換して復調処理を行う復調部とを備えた受信装置およびそれを搭載する基板に適用できる。
本発明の一実施形態にかかる受信装置の断面図である。 本発明の一実施形態にかかる受信装置の概略構成を示すブロック図である。 （ａ）は本発明の一実施形態にかかる受信装置の断面図であり、（ｂ）はこの受信装置をＡ方向から見た平面図であり、（ｃ）はこの受信装置をＢ方向から見た平面図である。 （ａ）は、本発明の一実施形態にかかる受信装置を、受信装置搭載基板に実装した状態を示す平面図であり、（ｂ）はその断面図である。 本発明の一実施形態にかかる受信装置を受信装置搭載基板に実装したときの、各ＧＮＤの接続状態の一例を示す断面図である。 本発明の一実施形態にかかる受信装置の一変形例を示す断面図である。 （ａ）は、本発明の一実施形態にかかる受信装置に備えられるシールドＧＮＤの形状の一例を示す平面図である。（ｂ）は、本発明の一実施形態にかかる受信装置に備えられるシールドＧＮＤの形状の他の例を示す平面図である。 本発明の一実施形態にかかる受信装置の他の変形例を示す断面図である。 本発明の一実施形態にかかる受信装置のさらに他の変形例を示す断面図である。 本発明の一実施形態にかかる受信装置を受信装置搭載基板に実装したときの、各ＧＮＤの接続状態の他の例を示す断面図である。 本発明の一実施形態における受信装置に備えられるチューナー部および復調部を半導体集積回路で実現する場合の、実装方法の一例を示す平面図である。 本発明の一実施形態における受信装置に備えられるチューナー部および復調部を半導体集積回路で実現する場合の、実装方法の他の例を示す平面図である。 本発明の一実施形態における受信装置に備えられるチューナー部および復調部を半導体集積回路で実現する場合の、実装方法のさらに他の例を示す平面図である。
符号の説明
１０ チューナー部
２０ 復調部
３０ 基板
３１ａ〜３１ｈ 配線層
３２ａ〜３２ｈ 絶縁層
３３ アナログＧＮＤ（アナログＧＮＤ層）
３４ シールドＧＮＤ（シールドＧＮＤ層）
３５ デジタルＧＮＤ（デジタルＧＮＤ層）
４１ 周辺部品
４２ 接着部
５１ 端子電極
５２ ＧＮＤ電極
７０ 受信装置搭載基板（基板）
８０ インダクタ（流出防止手段）
１００ 受信装置

Claims (6)

  1. 多層基板の一方の面に、デジタル変調された複数の高周波信号から特定の高周波信号を抽出して低周波信号に変換するチューナー部を備え、
    上記多層基板の他方の面に、チューナー部から出力される低周波信号をデジタル信号に変換して復調処理を行う復調部とを備えてなる受信装置であって、
    上記多層基板に、
    上記チューナー部に接続されたアナログＧＮＤ層と、
    上記復調部に接続されたデジタルＧＮＤ層と、
    上記アナログＧＮＤ層とデジタルＧＮＤ層との間に設けられ、当該両ＧＮＤ層と絶縁層によって隔てられたシールドＧＮＤ層と、を備えていることを特徴とする受信装置。
  2. 上記多層基板は、複数の絶縁層と複数の配線層とが積層されてなり、
    上記アナログＧＮＤ層と上記シールドＧＮＤ層との間、および／または、上記デジタルＧＮＤ層と上記シールドＧＮＤ層との間に備えられる絶縁層の厚さが、他の絶縁層の厚さよりも厚いことを特徴とする請求項１に記載の受信装置。
  3. 上記多層基板は、複数の絶縁層と複数の配線層とが積層されてなり、
    上記各絶縁層の厚さは一定であって、かつ、
    上記アナログＧＮＤ層と上記シールドＧＮＤ層との間、および／または、上記デジタルＧＮＤ層と上記シールドＧＮＤ層との間に、複数の絶縁層が備えられていることを特徴とする請求項１に記載の受信装置。
  4. 上記シールドＧＮＤ層における上記アナログＧＮＤ層またはデジタルＧＮＤ層との対向面の面積が、当該対向面に対向する上記いずれかのＧＮＤ層の対向面の面積よりも小さいことを特徴とする請求項１に記載の受信装置。
  5. 上記シールドＧＮＤ層を上記受信装置の外部のＧＮＤに接続するためのシールドＧＮＤ接続端子を備え、
    上記シールドＧＮＤ層と上記アナログＧＮＤ層との間に形成される寄生容量、および／または、上記シールドＧＮＤ層と上記デジタルＧＮＤ層との間に形成される寄生容量の上記特定の高周波信号の周波数におけるインピーダンスが、
    上記シールドＧＮＤ層と上記シールドＧＮＤ接続端子との間の上記特定の高周波信号の周波数におけるインピーダンスよりも大きいことを特徴とする請求項１に記載の受信装置。
  6. 上記チューナー部および／または上記復調部は、半導体集積回路からなることを特徴とする請求項１に記載の受信装置。
JP2005277682A 2005-09-26 2005-09-26 受信装置 Expired - Fee Related JP3949695B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005277682A JP3949695B2 (ja) 2005-09-26 2005-09-26 受信装置
CNB2006101285244A CN100568747C (zh) 2005-09-26 2006-08-31 信号接收装置
US11/515,763 US7301775B2 (en) 2005-09-26 2006-09-06 Receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005277682A JP3949695B2 (ja) 2005-09-26 2005-09-26 受信装置

Publications (2)

Publication Number Publication Date
JP2007089007A true JP2007089007A (ja) 2007-04-05
JP3949695B2 JP3949695B2 (ja) 2007-07-25

Family

ID=37893187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005277682A Expired - Fee Related JP3949695B2 (ja) 2005-09-26 2005-09-26 受信装置

Country Status (3)

Country Link
US (1) US7301775B2 (ja)
JP (1) JP3949695B2 (ja)
CN (1) CN100568747C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155560A (ja) * 2010-01-28 2011-08-11 Murata Mfg Co Ltd 高周波受信モジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148214B2 (ja) * 2004-11-09 2008-09-10 船井電機株式会社 液晶テレビジョン装置
JP2010135374A (ja) * 2008-12-02 2010-06-17 Sanyo Electric Co Ltd 多層プリント配線基板
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
KR20120007812A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 신호수신장치 및 그 신호처리방법
CN103297898B (zh) * 2013-06-24 2017-04-12 深圳Tcl新技术有限公司 低频扩展方法和装置
US10334718B2 (en) 2013-11-21 2019-06-25 Zf Friedrichshafen Ag Multi-functional high-current circuit board
KR102469292B1 (ko) * 2015-11-25 2022-11-22 삼성전자주식회사 무선 전력 송신기 및 무선 전력 수신기
US9483028B1 (en) * 2016-02-19 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
US10165640B2 (en) 2016-07-06 2018-12-25 Lumileds Llc Printed circuit board for integrated LED driver
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
WO2019188968A1 (ja) * 2018-03-30 2019-10-03 株式会社村田製作所 高周波モジュール及びそれを備える通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514015A (ja) 1991-07-03 1993-01-22 Tdk Corp 高周波ｓｍｄモジユール
JPH0997993A (ja) 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd 高周波装置
JPH10197662A (ja) 1996-12-28 1998-07-31 Casio Comput Co Ltd 受信装置
JPH11145570A (ja) 1997-11-10 1999-05-28 Mitsubishi Electric Corp プリント基板
JP3895501B2 (ja) 1999-06-10 2007-03-22 三菱電機株式会社 プリント配線板
JP2004128288A (ja) 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置および電子装置
TWI287421B (en) * 2005-06-27 2007-09-21 Delta Electronics Inc Communication circuit module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155560A (ja) * 2010-01-28 2011-08-11 Murata Mfg Co Ltd 高周波受信モジュール

Also Published As

Publication number Publication date
CN100568747C (zh) 2009-12-09
US7301775B2 (en) 2007-11-27
CN1941641A (zh) 2007-04-04
US20070069932A1 (en) 2007-03-29
JP3949695B2 (ja) 2007-07-25

Similar Documents

Publication Publication Date Title
JP3949695B2 (ja) 受信装置
US10305444B2 (en) Electronic component module
US9743519B2 (en) High-frequency component and high-frequency module including the same
KR100463092B1 (ko) 세라믹 적층 소자
EP0472856B1 (en) Surface acoustic wave device and its manufacturing method
US7808796B2 (en) Electronic component module and method for manufacturing the same
US20080019112A1 (en) Electronic Component Module and Radio Communications Equipment
US7276992B2 (en) Antenna duplexer and electronic device
WO2020090230A1 (ja) 高周波モジュールおよび通信装置
KR20090092246A (ko) 전자 부품
JPH0697315A (ja) 回路素子モジュール
JP5107281B2 (ja) 電子部品、デュープレクサ、通信モジュール、通信装置、および電子部品の製造方法
JP2006211620A (ja) フィルタ及びデュプレクサ
WO2022102197A1 (ja) 高周波モジュール及び通信装置
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
US8014161B2 (en) Communication device and electronic apparatus using the same
JP3967990B2 (ja) 送受信制御装置
JP2006156482A (ja) 回路モジュール体及びその製造方法
JP3576465B2 (ja) 高周波半導体装置およびそれを用いた携帯用通信機器
JP2009089165A (ja) 高周波モジュール
JP2000133765A (ja) 高周波集積回路装置
JPH09252191A (ja) 回路基板装置
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
JP5267913B2 (ja) 高周波部品
KR101983972B1 (ko) 측면 실장형 필터 칩 패키지 및 이를 구비한 고주파 프론트 엔드 모듈

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061218

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees